JPS5846631A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPS5846631A
JPS5846631A JP56144794A JP14479481A JPS5846631A JP S5846631 A JPS5846631 A JP S5846631A JP 56144794 A JP56144794 A JP 56144794A JP 14479481 A JP14479481 A JP 14479481A JP S5846631 A JPS5846631 A JP S5846631A
Authority
JP
Japan
Prior art keywords
layer
titanium
aluminum
silicide
platinum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56144794A
Other languages
English (en)
Inventor
Shuichi Kanamori
金森　周一
Masamichi Mori
正道 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP56144794A priority Critical patent/JPS5846631A/ja
Publication of JPS5846631A publication Critical patent/JPS5846631A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、シリコン半導体装置において、高い耐熱性を
有し大電流密度に耐えうるオーミック接触またはショッ
トキ接合を供する半導体装置およびその製造方法に関す
るものである。
従来、シリコン半導体装置用電極としては、オー建ツク
接触抵抗が低い仁と、導電率が高いこと、シリコン酸化
膜との密着力が強いこと、ボンディング強度が強いこと
、パターニングが容易なことなどの理由から、アルミニ
ウムが多く用いられてさたが、電極パターンの微細化お
よび拡散層のシャロク化に伴い、オーンツク処理工程に
おけるアル（ニクムのシリコンとの反応や大電流密度下
におけるエレクトロマイグレーションなどによ多接合短
絡や抵抗増大などの不良が発生し易くなるためにオーミ
ック接触には高温で安定な金輌シリサイドが使われるこ
とが多くなった。ショットキ接合について本同様であシ
、耐熱性の低いアル１ニウム電極に代わり、安定な金属
シリサイドが使用されるようになった。しかし配線材料
としてのアルミニウムの利点は捨て難く集積回路の配線
材料の主流を成している。
しかし、オーミック接触やショットキ接合に金属シリサ
イドを使用し、かつ第２層にアルミニウムを配線材料と
して使用した場合、金属シリサイドとアル１ニウムとの
間で金属間化合物を形成し、アルミニウムのシリコンと
の合金化による接合翅絡ないしはショットキ接合障壁の
高さが変わるなどの不良が生じ、アーミーウ疋−独で用
いた場合と同じ結果となり、金−シリサイドを使用する
ことの利点がなくなることが知られており、両者の反応
を阻止するための第３Ｑ層の必要性が高まっていた。
本発明は金属シリサイドとアルミニウム相互間の反応を
防止するために、第３の層として窒化チタン層を挿入す
る構造を提供するものであり、さらに窒化チタンの耐熱
性と安定性を利用してアルオニつ五層形成後に熱処理を
し金属シリサイドを形成することと、アル２ニウムをマ
スクとして窒化チタンをエツチングする方法をも提供す
るものである。
第１図は本発明の実施例であって、ｌはシリコン基転　
２はシリコン酸化膜、３は金属シリサイド、４は窒化チ
タン、５はアルミニウムである。
この構造の製造方法はまずシリコン基板にオーミック接
触またはショットキ接合を形成するためのチタンまたは
白金などの金属をスパッタリング法または真空蒸着法に
よシ大略２００Ｘ付着させ４５０°Ｃ１ｓ分＠ｔの熱処
理をすることによりチタニウムシリサイドまたは白金シ
リサイドを形成する。つづいて熱処理により反応せずに
残つ九シリコン酸化膜上のチタンまたは白金をエツチン
グ除去した後、アルゴン、窒素混合ガス中の反応性スパ
ッタリング法などにより窒化チタンを例えば１ｏｏｏ　
Ｘ形成し、つづいてアルミニウムをスパッタリング法ま
たは真空蒸着法により例えば１．５μｍ形成する。
パターン形成は通常の方法によシアルきニウムについて
まず行なう。つづいて窒化チタンのエツチングは過酸化
水素水１１に対してＥＤＴム（エチレンジアミン四酢ｅ
ＩＲ）１ｙの割合で混ぜたものを使用すればアルミニウ
ムは侵されずに窒化チタンのみがエツチング除去される
。このようにして第１図の構造のものが完成される。こ
の構造により、従来のアルミニウム単体の場合よりは高
い耐熱性を有し、高電流密度に耐えうる電極を提供しう
る。
また、窒化チタンのシリコン酸化膜への付着強度につい
ては実用上十分なものである。
第２図は本発明の他の実施例であり第１図の例とは製造
方法が異なる。即ち、金属シリサイド形成のだめの熱処
理工程を通さずにチタンまたは白金よりなる第１層、そ
の上に窒化チタンのｔｓ２層及びアルミニウムの第３層
を順に形成し、アルミニウムのエツチングを行う。その
後熱処理を施し金属シリサイドを形成する。第２図にお
いて１はシリコン基板、２はシリコン酸化膜、３はチタ
ンまたは白金シリサイド、３′はシリサイドとならずに
残ったチタンまたは白金、４は窒化チタン、５はアルミ
ニウムである。この方法によれば、第１層から第３層ま
で同一の装置でつづけて形成できること、シリサイド形
成の熱処理は窒化チタンが優れた耐熱性と安定性をもつ
ことによシ完成品に近い状態でも実施できるために他の
高温プロセス例えば表面保ｍ膜形成工程などと併用でき
ることなど、工程の簡略化に与える利点も生ずる。
以上説明したようにシリコン半導体装置のオーミック接
触またはショットキ接合に対してチタニウムシリサイド
または白金シリサイドを使用し、かつ最外層としてアル
ミニウムを使用する電極において、シリサイド層とアル
ミニウム層の中間に第３の層として窒化チタン層を使用
する構造とすることによシ、オー建ツク処理等の熱処理
工程においてアルきニラみのシリコン中への侵入による
接合蝮絡やショットキ接合障壁の高さの異常などの発生
が抑えられることから着しい歩留り向上が得られるはか
、大電流密度下におけるエレクトロマイグレーシ１ンが
抑えられるために実用動作の面でも着しい信頼性の向上
が得られる。
【図面の簡単な説明】
第１図は本発明の一実施例の断面図、第２図は他の実施
例の１面図である。 １・・・シリコン基板、２・・・シリコン酸化膜、３・
・・チタニウムシリサイドまたは白金シリサイド、３・
・・チタンまたは白金、４・・・脅化チタン、Ｓアルミ
ニウム特許出願人 第１図 第２図

Claims (3)

    【特許請求の範囲】
  1. （１）シリコン半導体装置のオーミック接触を九はショ
    ットキ接合に対してシリコン基板上に形成されたチタニ
    ウムシリサイドまたは白金シリサイドよりなる第１層と
    、その上に形成された窒化チタンよりなる第２層と、さ
    らにその上に形成されたアルミニウムからなる第３層と
    を備えることを特徴とするシリコン半導体装置。
  2. （２）シリコン半導体装置のオーミック接触またはショ
    ット４−接合に対して、シリコン基板上にチタンまたは
    白金により第１層を形成して熱処理を行い、その上に第
    ２層として窒化チタン、さらに第３層としてアルミニウ
    ムを形成することを特徴とするシリコン半導体装置の製
    造方法。
  3. （３）シリコン半導体装置のオーミック接触またはクヨ
    ットキ接合に対し、シリコン基板上にチタン管たは白金
    により第１層を形成し、その上に第２層ヒして窒化チタ
    ン、さらに第３層としてアルミニウムを形成したのち、
    熱処理を施すことを特徴とするシリコン半導体装置の製
    造方法。
JP56144794A 1981-09-16 1981-09-16 半導体装置及びその製造方法 Pending JPS5846631A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56144794A JPS5846631A (ja) 1981-09-16 1981-09-16 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56144794A JPS5846631A (ja) 1981-09-16 1981-09-16 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPS5846631A true JPS5846631A (ja) 1983-03-18

Family

ID=15370602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56144794A Pending JPS5846631A (ja) 1981-09-16 1981-09-16 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPS5846631A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593978A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置
JPS61185928A (ja) * 1985-02-14 1986-08-19 Nippon Telegr & Teleph Corp <Ntt> パタ−ン形成法
JPS61212041A (ja) * 1985-03-18 1986-09-20 Hitachi Ltd 電極・配線の製造方法
JPS61226959A (ja) * 1985-03-30 1986-10-08 Toshiba Corp 半導体装置およびその製造方法
JPS61248525A (ja) * 1985-04-26 1986-11-05 Toshiba Corp 半導体装置の製造方法
JPS6232610A (ja) * 1985-08-05 1987-02-12 Fujitsu Ltd 半導体装置の製造方法
JPS6236844A (ja) * 1985-08-10 1987-02-17 Fujitsu Ltd 半導体装置の製造方法
EP0236034A2 (en) * 1986-03-03 1987-09-09 AT&T Corp. Selective electroless plating of vias in vlsi devices
JPS63257269A (ja) * 1987-04-14 1988-10-25 Fujitsu Ltd 半導体装置のコンタクト形成方法
US4923827A (en) * 1988-05-16 1990-05-08 Eaton Corporation T-type undercut electrical contact process on a semiconductor substrate
US4935805A (en) * 1988-05-16 1990-06-19 Eaton Corporation T-type undercut electrical contact on a semiconductor substrate
US5081510A (en) * 1988-11-11 1992-01-14 Sanken Electric Co., Ltd. High-voltage semiconductor device having a rectifying barrier, and method of fabrication
US5278099A (en) * 1985-05-13 1994-01-11 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device having wiring electrodes
US5371041A (en) * 1988-02-11 1994-12-06 Sgs-Thomson Microelectronics, Inc. Method for forming a contact/VIA
US5498569A (en) * 1994-08-22 1996-03-12 Ramtron International Corporation Layered local interconnect compatible with integrated circuit ferroelectric capacitors
JP2014500620A (ja) * 2010-11-10 2014-01-09 クリー インコーポレイテッド コンタクトパッドおよびその製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593978A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置
JPH061764B2 (ja) * 1985-02-14 1994-01-05 日本電信電話株式会社 パタ−ン形成法
JPS61185928A (ja) * 1985-02-14 1986-08-19 Nippon Telegr & Teleph Corp <Ntt> パタ−ン形成法
JPS61212041A (ja) * 1985-03-18 1986-09-20 Hitachi Ltd 電極・配線の製造方法
JPS61226959A (ja) * 1985-03-30 1986-10-08 Toshiba Corp 半導体装置およびその製造方法
JPS61248525A (ja) * 1985-04-26 1986-11-05 Toshiba Corp 半導体装置の製造方法
US5278099A (en) * 1985-05-13 1994-01-11 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device having wiring electrodes
JPS6232610A (ja) * 1985-08-05 1987-02-12 Fujitsu Ltd 半導体装置の製造方法
JPS6236844A (ja) * 1985-08-10 1987-02-17 Fujitsu Ltd 半導体装置の製造方法
EP0236034A2 (en) * 1986-03-03 1987-09-09 AT&T Corp. Selective electroless plating of vias in vlsi devices
JPS63257269A (ja) * 1987-04-14 1988-10-25 Fujitsu Ltd 半導体装置のコンタクト形成方法
US5371041A (en) * 1988-02-11 1994-12-06 Sgs-Thomson Microelectronics, Inc. Method for forming a contact/VIA
US4923827A (en) * 1988-05-16 1990-05-08 Eaton Corporation T-type undercut electrical contact process on a semiconductor substrate
US4935805A (en) * 1988-05-16 1990-06-19 Eaton Corporation T-type undercut electrical contact on a semiconductor substrate
US5081510A (en) * 1988-11-11 1992-01-14 Sanken Electric Co., Ltd. High-voltage semiconductor device having a rectifying barrier, and method of fabrication
US5498569A (en) * 1994-08-22 1996-03-12 Ramtron International Corporation Layered local interconnect compatible with integrated circuit ferroelectric capacitors
JP2014500620A (ja) * 2010-11-10 2014-01-09 クリー インコーポレイテッド コンタクトパッドおよびその製造方法
US9607955B2 (en) 2010-11-10 2017-03-28 Cree, Inc. Contact pad

Similar Documents

Publication Publication Date Title
US4410622A (en) Forming interconnections for multilevel interconnection metallurgy systems
US5920794A (en) Electromigration resistant metallization process microcircuit interconnections with RF-reactively sputtered titanium tungsten and gold
JPS5846631A (ja) 半導体装置及びその製造方法
KR0152370B1 (ko) 적층 구조의 배선을 갖고 있는 반도체 디바이스 및 그 제조 방법
US3290570A (en) Multilevel expanded metallic contacts for semiconductor devices
JPH04290232A (ja) 溝埋込み配線形成方法
US6344411B1 (en) OHMIC contact plug having an improved crack free tin barrier metal in a contact hole and method of forming the same
JPH0371769B2 (ja)
US3918149A (en) Al/Si metallization process
JPH05206135A (ja) 半導体装置の製造方法
EP0128102A2 (en) Impregnation of aluminum interconnects with copper
JPH0869980A (ja) 半導体装置及びその製造方法
JPH06181212A (ja) 半導体装置の製造方法
CA1120611A (en) Forming interconnections for multilevel interconnection metallurgy systems
JPS618971A (ja) 半導体装置
JPH0193149A (ja) 半導体装置
US6559047B1 (en) Method of forming a metal interconnect that substantially reduces the formation of intermetallic residue regions
JP3288010B2 (ja) 半導体素子の金属配線形成方法
JP3998937B2 (ja) 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法
KR100336837B1 (ko) 반도체 장치에 있어서 텅스텐 플러그를 형성하는 방법
JPH03142883A (ja) 半導体装置及びその製造方法
JP4207284B2 (ja) 半導体装置の製造方法
JP2964185B2 (ja) 半導体装置の形成方法
KR100217544B1 (ko) 단계적 피복성이 우수한 배선 형성법
JPH0232537A (ja) 半導体装置の製造方法