JPH061764B2 - パタ−ン形成法 - Google Patents

パタ−ン形成法

Info

Publication number
JPH061764B2
JPH061764B2 JP2517985A JP2517985A JPH061764B2 JP H061764 B2 JPH061764 B2 JP H061764B2 JP 2517985 A JP2517985 A JP 2517985A JP 2517985 A JP2517985 A JP 2517985A JP H061764 B2 JPH061764 B2 JP H061764B2
Authority
JP
Japan
Prior art keywords
film
pattern
resist
titanium nitride
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2517985A
Other languages
English (en)
Other versions
JPS61185928A (ja
Inventor
庸介 山本
周一 金森
孝裕 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2517985A priority Critical patent/JPH061764B2/ja
Publication of JPS61185928A publication Critical patent/JPS61185928A/ja
Publication of JPH061764B2 publication Critical patent/JPH061764B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路をはじめとする各種の固体デ
バイスの製造に用いられるパターン形成法に関する。
〔従来の技術〕
従来のこの種のパターン形成法を第4図(a)〜(c)
に示す。図において、1は基板、2は被加工膜、3は反
射防止膜、4はレジスト、5はマスクパターン、6は露
光用の光である。
光露光法によってパターンを形成する場合、第1図
(a)に示すように、凹凸のある基板や膜にパターンを
加工すると、この凹凸部から反射する光の影響で、パタ
ーンの寸法精度が劣化する。特に被加工膜2が光の反射
率が90%以上と高いアルミニウム等の配線用金属の場合
や、下地基板にトランジスタなどが作られて凹凸が大き
い場合は、パターン精度の劣化が著しい。また、最近で
は金属加工だけでなく、トランジスタや抵抗に用いられ
ているポリシリコンやシリコン熱酸化膜の加工において
も、微細化、高精度化の要求が強まっており、これに伴
って反射光の影響が問題になり始めている。
これを防止するため、第4図(b)や(c)のようにア
モルファスシリコン等の反射防止膜3や凹凸を平坦化す
るための有機高分子膜7を導入する手法が提案されてい
る。
しかしながら、アモルファスシリコンの反射率は50%程
度あり、パターンがサブミクロンの微細領域になると、
この程度の反射でもパターン形状に影響のでることがわ
かってきた。
また、このプロセスではアルミニウムやポリシリコン等
を加工した後、その上に残っているレジストとアモルフ
ァスシリコンをアルミニウムやポリシリコンのパターン
を損なわずに除去する必要があるが、適当な選択エッチ
ングを得るのが難しい場合があるという問題があった。
従って、光露光法においては反射率が低く、しかもアル
ミニウム、ポリシリコン、シリコン酸化膜など半導体プ
ロセスで多用される膜を損なわないエッチング液でエッ
チングし得る反射防止膜が望まれていた。
一方、電子ビーム露光においても第4図(a)〜(c)
に示すような膜構成により電子ビームでパターンを描画
するが、第4図(a)のように単層レジスト構成の場合
にはパターン描画のために照射される電子がレジストに
蓄積し、レジストを帯電させてしまうため、次に照射さ
れる電子ビームがその帯電電子の作る電界によって軌道
をずらせてしまい、その結果パターンの精度が劣化する
という問題がある。これを近接効果あるいはプロキシミ
ティ効果などと呼んでいる。
この問題を解決するため第4図(b)や(c)に示すよ
うにレジストの下に導電性のある膜(3)を設けること
が提案されている。しかし、アモルフアスシリコンの電
気抵抗率は通常数kΩcm〜数 MΩcmとかなり高く、ま
た電気抵抗率だけみれば他の金属に極めて低いものも多
いが、パターン形成プロセスに導入するためには、光露
光の場合と同様、最終的に被加工膜2のパターンを損な
うことなくこの導電性膜を除去する必要がある。
すなわち、電子ビーム露光においては、導電性が高く、
アルミニウム、ポリシリコン、シリコン酸化膜など半導
体プロセスで多用される膜を損なわないエッチング液で
エッチングし得る近接効果防止膜が望まれていた。
〔発明が解決しようとする問題点〕
本発明は、上記のように、光露光によってパターン形成
を行なう場合は、被加工膜あるいはその下地基板からの
反射光により、一方、電子ビーム露光によってパターン
形成を行なう場合は、レジストが帯電することにより、
パターンの寸法精度が劣化してしまう問題点を解決しよ
うとするものである。
〔問題点を解決するための手段〕
本発明は、これらの問題点を解決するため、窒素とチタ
ンを主成分とし、かつ酸素を含む柱状結晶構造を有する
化合物(以下窒化チタンと略記する)の膜をレジスト膜
の下に設けて、パターン露光を行なうものである。
〔作用〕
すなわち、本発明は、反射率が極めて低く、かつ導電性
のよい窒化チタン膜を反射防止膜、近接効果防止膜とし
て用いることにより、反射光の悪影響や近接効果を防止
して高精度なパターンを形成するものである。
また、この窒化チタン膜は、エチレンジアミン4酢酸と
過酸化水素水の混合液を用いることによって、パターン
形成後のアルミニウム、ポリシリコン、シリコン酸化膜
等のパターンを損なわずに除去することができるので、
本発明によれば、極めて高精度なパターンを形成するこ
とができる。
〔実施例〕
第1図(a)〜(d)は本発明の実施例を示すプロセス
フローであり、1は基板、2は被加工膜、4はレジス
ト、5はマスクパターン、6の矢印は露光用の光、8は
窒化チタン膜である。
このプロセスでは被加工膜2として半導体プロセスの中
で用いられるアルミニウム、ポリシリコン、シリコン酸
化膜などが適用可能である。
先ず、光露光の場合として、第1図(a)〜(d)に従
ってアルミニウムを被加工膜の例にとってプロセスを説
明する。先ず、第1図(a)のようにアルミニウム膜2
の上に低反射窒化チタン膜8、レジスト4を堆積し、通
常の光露光法によって、レジスト4のパターニングを行
なう。この時レジスト4の下にある低反射窒化チタン膜
のために下地からの反射の影響を受けない露光が可能と
なる。なお、窒化チタン膜の反射率については後で詳述
する。
次に、このレジストをマスクとして低反射窒化チタン膜
をエッチングするにはウェットエッチング、ドライエッ
チング両方が可能である。ウェットエッチングの場合、
過酸化水素水とエチレンジアミン4酢酸(EDTA)の
混合液を用いる。しかし、微細高精度パターンの加工に
はドライエッチングの方がよく例えばCFガスを用い
た反応性イオンエッチングにより、サイドエッチの少な
い加工が可能である。この場合、窒化チタンのエッチレ
ートは装置やエッチング条件によっても異なるが例えば
200Å/分程度ありレジストと同程度であるが窒化チタ
ン膜は通常1000Å程度、レジストは通常1μm程度なの
で、レジストパターンの形状を損なうことなく窒化チタ
ン膜のエッチングを行なうことができる。このエッチン
グ選択比は水素ガスを添加することによって改善でき
る。この工程でアルミニウムは全くエッチングされず、
ポリシリコンは20〜40Å/分とほとんどエッチングされ
ずシリコン酸化膜は200Å/分程度でエッチングが進行
する。(第1図(b)) 次に、被加工膜2のアルミニウムやポリシリコンをレジ
ストと窒化チタンのパターン又は窒化チタンのパターン
をマスクとしてエッチングするには、CCl4やSiCl4
のガスによる反応性イオンエッチングを行なえば同様な
微細加工が可能となる。(第1図(c))この場合窒化
チタンのエッチレートはアルミニウム等に比べ充分低く
おさえられる。
次に、レジストを通常用いられるレジスト剥離液で除去
する。次に、パターン表面に露出した低反射窒化チタン
膜8を過酸化水素水1、エチレンジアミン4酢酸1g
の混合液で除去する。これは30℃で800Å/分程度のエ
ッチレートを持ち、アルミニウム、ポリシリコン、シリ
コン酸化膜を侵すことはないので、パターニングされた
被加工膜2や、シリコン酸化膜で形成された基板1等を
損なうことなく除去することができる。最終的に、第2
図(d)に示したように反射防止膜が除かれ、しかも反
射の影響のない高精度なパターンが実現する(第1図
(d)) また、第2図は本発明の別の実施例であって、基板1や
被加工膜2の凹凸を平坦化するための有機高分子膜7が
加わったいわゆる多層レジスト構成となっている以外は
第1図と同様である。第1図の場合よりさらに安定した
パターニングが可能であるがこの構成のプロセスではレ
ジストパターン4、窒化チタンパターン8をマスクにし
て有機高分子膜7を第2図(c)となるようにエッチン
グする工程が加わる。この有機高分子膜7のエッチング
には例えば酸素ガス反応性イオンエッチングなどが用い
られるが窒化チタンは全くエッチングされず、このため
有機高分子膜7を安定にエッチングすることができる。
電子ビーム露光によるパターン形成においても露光以外
の部分は第1図、第2図と同じである。前述のように、
電子ビーム露光においては描画電子がレジストをチャー
ジアップし、その影響で電子ビームが正確な位置に描画
されない近接効果がある。しかし、窒化チタンは電気抵
抗率が50μΩcm〜1mΩcm程度で導電性が良いため、第
1図や第2図の構成で露光すればレジストのチャージア
ップを妨げ、正確な描画が可能となる。
なお、本発明で用いられる窒化チタン膜8は例えばチタ
ンをターゲットとし、窒素ガスとアルゴンガスをスパッ
タガスとする、リアクティブスパッタ法や、窒化チタン
をターゲットとしたアルゴンガスによるスパッタ法など
によって被加工膜2上に堆積することができる。この方
法で堆積する窒化チタン膜の反射率はスパッタ条件に強
く依存しており、例えば基板バイアス(−20V)を掛け
た場合と掛けない場合では第3図に示すような差が表わ
れる。通常、光露光に用いられる436nmの波長の水銀ラ
ンプで露光を行なう場合でみるといずれの膜も反射率10
%前後と大変低い反射率をもつ反射防止膜となっている
ことがわかる。
特に無、バイアスでスパッタ堆積した場合には窒化チタ
ン堆積中に取り込まれるチェンバ内残存酸素の影響で密
度の低い柱状結晶となるために広い範囲にわたって低い
反射率の窒化チタン膜が形成される。従って、白色光や
複数の波長で露光する場合に適している。なお、チェン
バ内に微量の酸素を存在させて低反射率の窒化チタン膜
を形成するために、チェンバ内に酸素を導入するか、真
空度を適度に調節することを行なうとよい。
窒化チタン膜の導電率も、スパッタ条件依存性があり、
例えばバイアスをかけてスパッタした窒化チタンの電気
抵抗率は50μΩcm、バイアスなしでスパッタしたもので
1mΩcm程度となる。バイアスなしでスパッタしたものは
取り込まれる酸素の量が多く、しかも針状の窒化チタン
を酸素が取り囲むような構造の膜となっているためバイ
アスをかけてスパッタした膜に比べて若干抵抗が高くな
るがいずれにしてもアモルファスシリコン等に比べると
極めて導電性をよくすることができる。
〔発明の効果〕
以上説明したように、半導体LSI製造プロセスの中で
用いられるパターン形状プロセスにおいて、パターン露
光を行なうレジストの下に低反射の窒化チタン膜を反射
防止膜として設けることにより基板や被加工膜の凹凸か
らの反射の影響のない高精度な光露光が可能となる。
また、同じ膜構成を電子ビーム露光に適用すると窒化チ
タン膜の高い導電性によって近接効果のない高精度なパ
ターンを形成することができる。
さらに、被加工膜のエッチング後不要となった窒化チタ
ンの膜は、過酸化水素とエチレンジアミン4酢酸混合液
を用いて被加工膜のパターンを損なうことなく取り除く
ことができる。したがって、最終的に光露光によって高
精度なパターン形成が可能となる。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の第1の実施例のパター
ン形成法を示す工程断面図、第2図(a)〜(e)は本
発明の第2の実施例の工程断面図、第3図はアルミニウ
ム、アモルファスシリコン、窒化チタン膜の反射率の光
波長依存性を示す図、第4図(a)〜(c)はそれぞれ
従来のパターン形成法を示す断面図である。 1…基板 2…被加工膜 3…反射防止膜 4…レジスト 5…マスクパターン 6…露光用の光 7…有機高分子膜 8…窒素とチタンを主成分とする膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】レジストに露光することによってパターン
    形成を行なうパターン形成法において、レジスト膜の下
    に、窒素とチタンを主成分とし、かつ酸素を含む柱状結
    晶構造を有する膜を設けた構成でパターン露光を行なう
    ことを特徴とするパターン形成法。
  2. 【請求項2】特許請求の範囲第1項において、上記窒素
    とチタンを主成分とし、かつ酸素を含む柱状結晶構造を
    有する膜をパターンエッチング、または全面エッチング
    するのに、過酸化水素水とエチレンジアミン4酢酸の混
    合液を用いることを特徴とするパターン形成法。
JP2517985A 1985-02-14 1985-02-14 パタ−ン形成法 Expired - Lifetime JPH061764B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2517985A JPH061764B2 (ja) 1985-02-14 1985-02-14 パタ−ン形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2517985A JPH061764B2 (ja) 1985-02-14 1985-02-14 パタ−ン形成法

Publications (2)

Publication Number Publication Date
JPS61185928A JPS61185928A (ja) 1986-08-19
JPH061764B2 true JPH061764B2 (ja) 1994-01-05

Family

ID=12158774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2517985A Expired - Lifetime JPH061764B2 (ja) 1985-02-14 1985-02-14 パタ−ン形成法

Country Status (1)

Country Link
JP (1) JPH061764B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2570730B2 (ja) * 1987-03-20 1997-01-16 ソニー株式会社 パタ−ン形成方法
EP0289174B1 (en) * 1987-04-24 1994-11-09 Advanced Micro Devices, Inc. Antireflection coatings for use in photolithography
JPH0775221B2 (ja) * 1990-08-06 1995-08-09 エイ・ティ・アンド・ティ・コーポレーション 半導体集積回路の製造方法
US5219788A (en) * 1991-02-25 1993-06-15 Ibm Corporation Bilayer metallization cap for photolithography
US5910021A (en) * 1994-07-04 1999-06-08 Yamaha Corporation Manufacture of semiconductor device with fine pattens
JPH0934118A (ja) * 1995-07-20 1997-02-07 Nec Corp 微細パターンの形成方法
JP2006303452A (ja) * 2005-03-25 2006-11-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8759220B1 (en) 2013-02-28 2014-06-24 Shin-Etsu Chemical Co., Ltd. Patterning process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5846631A (ja) * 1981-09-16 1983-03-18 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
JPS60240127A (ja) * 1984-05-15 1985-11-29 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5846631A (ja) * 1981-09-16 1983-03-18 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
JPS60240127A (ja) * 1984-05-15 1985-11-29 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS61185928A (ja) 1986-08-19

Similar Documents

Publication Publication Date Title
US4172004A (en) Method for forming dense dry etched multi-level metallurgy with non-overlapped vias
US5411631A (en) Dry etching method
US5302240A (en) Method of manufacturing semiconductor device
JP3407086B2 (ja) 半導体装置の製造方法
JPH06140396A (ja) 半導体装置とその製法
KR100272644B1 (ko) 드라이에칭방법
US4289834A (en) Dense dry etched multi-level metallurgy with non-overlapped vias
US6855638B2 (en) Process to pattern thick TiW metal layers using uniform and selective etching
JP3318801B2 (ja) ドライエッチング方法
JP3511802B2 (ja) 金属配線の形成方法
US6103631A (en) Method of manufacturing semiconductor device
KR100270249B1 (ko) 에칭속도,이방성,및실리콘산화물에대한선택비가개선된고융점금속층을패터닝하기위한건식에칭방법
JPH061764B2 (ja) パタ−ン形成法
US3772102A (en) Method of transferring a desired pattern in silicon to a substrate layer
US20040142281A1 (en) Conductive bi-layer e-beam resist with amorphous carbon
JP3183929B2 (ja) 半導体装置の製造方法
JPH06151387A (ja) シリコンの精密加工方法
US5382544A (en) Manufacturing method of a semiconductor device utilizing thin metal film
JP3279016B2 (ja) ドライエッチング方法
JPH0471334B2 (ja)
JPH11145112A (ja) パターニング方法
JP3191344B2 (ja) 銅膜のエッチング方法
JP3390340B2 (ja) 誘電体素子の形成方法
JP3353281B2 (ja) 誘電体光学材料の微細加工方法
JPS6258663A (ja) 半導体装置の製造方法