JPS6232610A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6232610A JPS6232610A JP17211385A JP17211385A JPS6232610A JP S6232610 A JPS6232610 A JP S6232610A JP 17211385 A JP17211385 A JP 17211385A JP 17211385 A JP17211385 A JP 17211385A JP S6232610 A JPS6232610 A JP S6232610A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact hole
- tin
- contact
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
コンタクト孔内で、基板の珪素（Ｓｉ）に配線のアルミ
ニウム（ＡＩ）、またはアルミニウム珪素（ＡＩ−５ｉ
）合金が接してオーミックコンタクトを形成する場合に
、その界面において基板から一旦＾ｌ中に吸い上げられ
たＳ１％またはＡｌ−５ｉ中のＳｔが析出してエピタキ
シャル層を形成し、この層の成長によりコンタクト抵抗
が上昇する。
ニウム（ＡＩ）、またはアルミニウム珪素（ＡＩ−５ｉ
）合金が接してオーミックコンタクトを形成する場合に
、その界面において基板から一旦＾ｌ中に吸い上げられ
たＳ１％またはＡｌ−５ｉ中のＳｔが析出してエピタキ
シャル層を形成し、この層の成長によりコンタクト抵抗
が上昇する。
低コンタクト抵抗を保ち、かつこのエピタキシャル層の
成長を防止するためのバリアメタルになる、チタン（Ｔ
ｉ）と窒化チタン（ＴｉＮ）の二重層の簡易な形成方法
を提案する。
成長を防止するためのバリアメタルになる、チタン（Ｔ
ｉ）と窒化チタン（ＴｉＮ）の二重層の簡易な形成方法
を提案する。
本発明はコンタクト孔内にバリアメタルを形成してなる
半導体装置の製造方法に関する。
半導体装置の製造方法に関する。
コンタクト孔内で、ＳｉとＡＩ、またはＡｌ−５ｉが接
する界面においてＡ１、またはＡｌ−５ｉからｐ型のＳ
ｉが析出してエピタキシャル層を形成する。
する界面においてＡ１、またはＡｌ−５ｉからｐ型のＳ
ｉが析出してエピタキシャル層を形成する。
この層の成長を防止するためのバリアメタルとして窒化
チタン（ＴｉＮ）が極めて有効であるが、ＴｊＮを直接
Ｓｉにコンタクトさせるとコンタクト抵抗が高くなる。
チタン（ＴｉＮ）が極めて有効であるが、ＴｊＮを直接
Ｓｉにコンタクトさせるとコンタクト抵抗が高くなる。
一方、ＴｉはＳｉとの界面でチタンシリサイ゛ド（Ｔｉ
Ｓｉ）を形成し、基板のＳｉとＴｉ０間では低コンタク
ト抵抗が得られるが、ＴｉＳｉ上のＡｔ、またはＡｌ−
５ｉからのＳｉエピタキシャル析出を防止するバリア性
はない。
Ｓｉ）を形成し、基板のＳｉとＴｉ０間では低コンタク
ト抵抗が得られるが、ＴｉＳｉ上のＡｔ、またはＡｌ−
５ｉからのＳｉエピタキシャル析出を防止するバリア性
はない。
このため、直接Ｓ＋と接する面はＴｉ層を形成し、その
上にＩ＜ＴｉＮを形成する方法の開発が要望されている
。
上にＩ＜ＴｉＮを形成する方法の開発が要望されている
。
第２図（１）〜（３）は従来例によるコンタクトの形成
工程を工程順に説明する断面図である。
工程を工程順に説明する断面図である。
第２図（１）において、■は半導体基板で珪素（Ｓｉ）
基板で、この上に絶縁層として通常の化学気相成長（Ｃ
ＶＤ）法により二酸化珪素（ＳｉＯ□）層２を被着する
。
基板で、この上に絶縁層として通常の化学気相成長（Ｃ
ＶＤ）法により二酸化珪素（ＳｉＯ□）層２を被着する
。
つぎに、ＳｉＯ□層２に通常のフォトプロセスを用いて
コンタクト孔３を開口する。
コンタクト孔３を開口する。
つぎに、コンタクト孔３を覆ってスパッタによりコンタ
クト層として７１層４を被着する。ＴｉとＳｉとの界面
は加熱による両者の固相反応によりＴｉＳｉが形成され
る。
クト層として７１層４を被着する。ＴｉとＳｉとの界面
は加熱による両者の固相反応によりＴｉＳｉが形成され
る。
第２図（２）において、Ｔｔｉｉ４の上に、スパッタに
よりバリア層として ＴｉＮ層５を被着する。
よりバリア層として ＴｉＮ層５を被着する。
ＴｉＮのスパッタは、リアクティブスパッタ法を用い窒
素（Ｎ２）とアルゴン（Ａｒ） （約５０％〕虫で堆積
を行う。
素（Ｎ２）とアルゴン（Ａｒ） （約５０％〕虫で堆積
を行う。
第２図（３）において、ＴｉＮ層５を覆って配線層とし
て４１層６を被着する。
て４１層６を被着する。
つぎに、図示されないが４１層６、ＴｉＮ層５．７１層
４をパターニングして配線パターンの形成を行う。
４をパターニングして配線パターンの形成を行う。
以上の工程では、コンタクトメタルとしてのＴｉ層、バ
リアメタルとしてのＴｉＮ層をそれぞれスパッタ等の堆
積工程で行った。
リアメタルとしてのＴｉＮ層をそれぞれスパッタ等の堆
積工程で行った。
従来の低コンタクト抵抗を有するバリアメタルの形成は
２回の堆積工程を必要とした。
２回の堆積工程を必要とした。
上記問題点の解決は、半導体基板（１）上に被着された
絶縁層（２）にコンタクト孔（３）を形成し、該コンタ
クト孔（３）を覆ってチタン（Ｔｉ）層（４）を被着し
、窒素中の加熱により該チタン層（４）の表面に窒化チ
タン（ＴｉＮ）層（５）を形成する 工程を含む本発明による半導体装置の製造方法により達
成される。
絶縁層（２）にコンタクト孔（３）を形成し、該コンタ
クト孔（３）を覆ってチタン（Ｔｉ）層（４）を被着し
、窒素中の加熱により該チタン層（４）の表面に窒化チ
タン（ＴｉＮ）層（５）を形成する 工程を含む本発明による半導体装置の製造方法により達
成される。
本発明は、バリアメタルとしてＴｉＮ層のみを用いると
Ｓｉとのコンタクト抵抗が増大するため、コンタクト抵
抗の小さいＴｉ層とバリア性のよいＴｉＮ層とよりなる
２重層を形成するに際し、ＴｉＮ層の形成を窒素（Ｎ２
）中のアニールにより行い、堆積工程はＴｉ層の形成の
みにし、工程を簡素化するものである。
Ｓｉとのコンタクト抵抗が増大するため、コンタクト抵
抗の小さいＴｉ層とバリア性のよいＴｉＮ層とよりなる
２重層を形成するに際し、ＴｉＮ層の形成を窒素（Ｎ２
）中のアニールにより行い、堆積工程はＴｉ層の形成の
みにし、工程を簡素化するものである。
第１図（１）、（２）は本発明によるコンタクトの形成
工程を工程順に説明する断面図である。
工程を工程順に説明する断面図である。
第１図（１）において、１は半導体基板でＳｉ基板で、
この上に絶縁層としてＣＶＤ法により５ｉＯｚＪｉｉ２
を被着する。
この上に絶縁層としてＣＶＤ法により５ｉＯｚＪｉｉ２
を被着する。
つぎに、ＳｉＯ□層２に、コンタクト孔３を開口する。
つぎに、コンタクト孔３を覆ってスペックによりコンタ
クト層として７１層４を被着する。
クト層として７１層４を被着する。
Ｔｉのスパッタは、ターゲットにＴｉを用い、１０＝３
Ｔｏｒｒに減圧して周波数１３．５６Ｍ）ｌｚの電力を
ウェハ当たり数ＫＷ印加して行う。
Ｔｏｒｒに減圧して周波数１３．５６Ｍ）ｌｚの電力を
ウェハ当たり数ＫＷ印加して行う。
つぎに、基板をＮ２中で６００〜９００℃に加熱してア
ニールを行い、７１層４の表面に厚さ５００人のＴｉＮ
層５を形成する。
ニールを行い、７１層４の表面に厚さ５００人のＴｉＮ
層５を形成する。
第１図（２）において、ＴｉＮＦＪ５を覆って配線層と
してＡ１１ｉ、またはＡｌ−５ｉ ｉｆｆ ６を被着す
る。
してＡ１１ｉ、またはＡｌ−５ｉ ｉｆｆ ６を被着す
る。
Ａｌ−５ｉ合金のＳｉ含有量は従来通りの１〜２％のも
のを用いてよい。
のを用いてよい。
つぎに、図示されないがＡ１１ｉ ６ 、ＴｉＮ層５．
７１層４をパターニングして配線パターンの形成を行う
。
７１層４をパターニングして配線パターンの形成を行う
。
以上の工程では、コンタクトメタルとしてのＴｉ層は堆
積工程により１、バリアメタルとしてのＴｉＮ層はアニ
ールにより形成した。
積工程により１、バリアメタルとしてのＴｉＮ層はアニ
ールにより形成した。
以上詳細に説明したように本発明による、低コンタクト
抵抗を有するバリアメタルの形成は１回の堆積工程で行
え、工程の簡素化ができる。
抵抗を有するバリアメタルの形成は１回の堆積工程で行
え、工程の簡素化ができる。
第１図＋１１、（２）は本発明によるコンタクトの形成
工程を工程順に説明する断面図、 第２図（１）〜（３）は従来例によるコンタクトの形成
工程を工程順に説明する断面図である。 図において、 １は半導体基板でＳｉ基板、 ２は絶縁層で５ｉ（ｈ！、 ３はコンタクト孔、 ４はコンタクト層でＴｉ層、 ５はバリア層でＴｉＮ１ｉ。 ６は配線層でＡ１層、またはＡｌ−５ｉ層木イトＢ目の
工程゛２−ハ兇日目する断面口菓１図
工程を工程順に説明する断面図、 第２図（１）〜（３）は従来例によるコンタクトの形成
工程を工程順に説明する断面図である。 図において、 １は半導体基板でＳｉ基板、 ２は絶縁層で５ｉ（ｈ！、 ３はコンタクト孔、 ４はコンタクト層でＴｉ層、 ５はバリア層でＴｉＮ１ｉ。 ６は配線層でＡ１層、またはＡｌ−５ｉ層木イトＢ目の
工程゛２−ハ兇日目する断面口菓１図
Claims (1)
- 【特許請求の範囲】 半導体基板（１）上に被着された絶縁層（２）にコンタ
クト孔（３）を形成し、該コンタクト孔（３）を覆って
チタン（Ｔｉ）層（４）を被着し、 窒素中の加熱により該チタン層（４）の表面に窒化チタ
ン（ＴｉＮ）層（５）を形成する 工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17211385A JPS6232610A (ja) | 1985-08-05 | 1985-08-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17211385A JPS6232610A (ja) | 1985-08-05 | 1985-08-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6232610A true JPS6232610A (ja) | 1987-02-12 |
Family
ID=15935793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17211385A Pending JPS6232610A (ja) | 1985-08-05 | 1985-08-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6232610A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63244861A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 半導体装置とその製造方法 |
| JPS6449243A (en) * | 1987-08-20 | 1989-02-23 | Nec Corp | Semiconductor integrated circuit device |
| JPH0228320A (ja) * | 1988-04-06 | 1990-01-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5776831A (en) * | 1995-12-27 | 1998-07-07 | Lsi Logic Corporation | Method of forming a high electromigration resistant metallization system |
| US6051281A (en) * | 1996-10-01 | 2000-04-18 | Tokyo Electron Limited | Method of forming a titanium film and a barrier metal film on a surface of a substrate through lamination |
| US6451691B2 (en) | 2000-06-28 | 2002-09-17 | Samsung Electronics Co., Ltd. | Methods of manufacturing a metal pattern of a semiconductor device which include forming nitride layer at exposed sidewalls of Ti layer of the pattern |
| US6537621B1 (en) | 1996-10-01 | 2003-03-25 | Tokyo Electron Limited | Method of forming a titanium film and a barrier film on a surface of a substrate through lamination |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5846631A (ja) * | 1981-09-16 | 1983-03-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置及びその製造方法 |
| JPS6010717A (ja) * | 1983-06-30 | 1985-01-19 | Nec Corp | 半導体装置用コンタクトの形成方法 |
| JPS61142739A (ja) * | 1984-12-17 | 1986-06-30 | Toshiba Corp | 半導体装置の製造方法 |
-
1985
- 1985-08-05 JP JP17211385A patent/JPS6232610A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5846631A (ja) * | 1981-09-16 | 1983-03-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置及びその製造方法 |
| JPS6010717A (ja) * | 1983-06-30 | 1985-01-19 | Nec Corp | 半導体装置用コンタクトの形成方法 |
| JPS61142739A (ja) * | 1984-12-17 | 1986-06-30 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63244861A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 半導体装置とその製造方法 |
| JPS6449243A (en) * | 1987-08-20 | 1989-02-23 | Nec Corp | Semiconductor integrated circuit device |
| JPH0228320A (ja) * | 1988-04-06 | 1990-01-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5776831A (en) * | 1995-12-27 | 1998-07-07 | Lsi Logic Corporation | Method of forming a high electromigration resistant metallization system |
| US6051281A (en) * | 1996-10-01 | 2000-04-18 | Tokyo Electron Limited | Method of forming a titanium film and a barrier metal film on a surface of a substrate through lamination |
| US6537621B1 (en) | 1996-10-01 | 2003-03-25 | Tokyo Electron Limited | Method of forming a titanium film and a barrier film on a surface of a substrate through lamination |
| US6451691B2 (en) | 2000-06-28 | 2002-09-17 | Samsung Electronics Co., Ltd. | Methods of manufacturing a metal pattern of a semiconductor device which include forming nitride layer at exposed sidewalls of Ti layer of the pattern |
| KR100363013B1 (ko) * | 2000-06-28 | 2002-11-29 | 삼성전자 주식회사 | 반도체 장치의 금속 패턴 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04280425A (ja) | 配線形成方法 | |
| JPH0732156B2 (ja) | 高融点金属接点構造体の製造方法 | |
| JPH08306694A (ja) | 半導体の配線構造およびその製造方法 | |
| JPH07326618A (ja) | 配線構造およびその製造方法 | |
| JPS6232610A (ja) | 半導体装置の製造方法 | |
| JPS62283625A (ja) | 半導体装置の電極の製造方法 | |
| JP2658019B2 (ja) | 半導体装置の製造方法 | |
| JPS6384024A (ja) | 半導体装置の製造方法 | |
| JPH04196122A (ja) | 半導体装置の製造方法 | |
| JP2819869B2 (ja) | 半導体装置の製造方法 | |
| JPH06104424A (ja) | ショットキバリヤ型ダイオード及びその製造方法 | |
| JP3295108B2 (ja) | 半導体装置の製造方法 | |
| JPH02186634A (ja) | 集積回路装置の製造方法 | |
| JP3119505B2 (ja) | 半導体装置 | |
| JPH0472733A (ja) | 半導体装置の製造方法 | |
| JPH05129223A (ja) | 半導体装置の製造方法 | |
| JPH03133129A (ja) | 半導体装置の製造方法 | |
| JPH05234936A (ja) | 半導体装置の製造方法 | |
| JPH05308057A (ja) | 半導体装置の製造方法 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| JP2000150418A (ja) | 半導体装置及びその製造方法 | |
| JPS639954A (ja) | 配線層の接続方法 | |
| JPH03208336A (ja) | 半導体装置の製造方法 | |
| JPH0410572A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH01200651A (ja) | 半導体装置の製造方法 |