JPS6010717A - 半導体装置用コンタクトの形成方法 - Google Patents

半導体装置用コンタクトの形成方法

Info

Publication number
JPS6010717A
JPS6010717A JP11913883A JP11913883A JPS6010717A JP S6010717 A JPS6010717 A JP S6010717A JP 11913883 A JP11913883 A JP 11913883A JP 11913883 A JP11913883 A JP 11913883A JP S6010717 A JPS6010717 A JP S6010717A
Authority
JP
Japan
Prior art keywords
titanium nitride
semiconductor substrate
ion
contact hole
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11913883A
Other languages
English (en)
Inventor
Shuichi Shirakawa
白川 修一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP11913883A priority Critical patent/JPS6010717A/ja
Publication of JPS6010717A publication Critical patent/JPS6010717A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置用コンタクトの形成方法に関する。
近年、集積回路が高密度化、高速化するにともな、て浅
い接合が要求され、この浅い接合に対するコンタクトの
形成方法が検討されている。アイ・ビー・エム技術公開
公報(I BM TechnicalDisclosu
re Bulletin、 24 [4)P、 197
6−1977 (1981,米))に窒化チタン(Ti
N)と窒化シリコン(Si3N2)を用いたコンタクト
の形成方法が示されている。
第1図を参照しながら上記の方法を説明する。
上記の方法では第1図に図示されている如くコンタクト
穴3の内側に窒化チタン(TiN)膜4を形成し、コン
タクト穴の周辺には窒化シリコン(S’ 3N4 )膜
6を形成する。窒化チタンは電気抵抗が小さく拡散層5
とアルミニウム電極7との相互間の拡散のよいバリヤで
あるので500℃又はそれ以上の高温で熱処理できる。
一方窒化シリコン膜はアルミニウム電極からアルぽニウ
ムがコンタクト穴の周辺及び窒化チタン膜のピンホール
を通してシリコン半導体基板に突き抜けるのを防止する
。窒化チタン(TiN)はまずチタン(Ti)を500
°C2窒素雰囲気中で30〜60分熱処理してチタンシ
リサイド(’l’1f9i、 )を形成せずにチタンに
窒素を吸収させ飽和させる。次に以下のa)。
b)、c)のうちのいずれか1つの条件を選び30〜6
0分高温熱処理を行なう。a)窒素巾約1200℃、b
)アンモニア(NHg )巾約950℃t C)アンモ
ニア(NHs )プラズマ巾約800℃。上記の高温熱
処理によって窒素を吸収しているチタンは窒化チタン(
TiN)に変換される。これと同時にコンタクト穴の周
辺及び窒化チタン(TiN)膜のピンホール部には窒化
シリコン(S’3N4)の薄膜が形成される。次に電極
配線用のアルミニウムを被着形成してコンタクト形成が
完膚する。しかしながら上記の方法では30〜60分の
熱処理が2回あるので熱処理に長時間装するという欠点
があった。
本発明はコンタクト穴の領域全面に窒化チタン膜を被着
形成し、この窒化チタン膜のよからシリコン半導体基板
中に不純物原子をイオン注入した後、窒素を構成原子と
I7て含む雰囲気中でキセノンランプ又はハロゲンラン
プによるランプアニール法を用いて一イオン注入不純物
の活性化と同時に窒化チタンで研われていないコンタク
ト部分に窒化シリコン膜を形成することを短時間で行な
うことによって上記の欠点を解消した半導体装置用コン
タクトの形成方法を提供するものである。
以下本発明を第2図(a)〜(e)を参照しながら実施
例について説明する。まず同図(a)に示すようにP 
’型シリコン半導体基板11を用い、この基板表面に絶
縁膜12を被着形成し通常のホトリソグラフイエ程によ
ってパタニングし絶縁膜のエツチングをしてシリコン半
導体基板11と外部配線電極とを接続するためのコンタ
クト穴13を開孔する。
次に同図(b)に示すようにチタン(Ti )を゛ター
ゲ。
トに用いて高周波スバ、タリングによりアルゴンと窒素
の混合ガス雰囲気中でスバ、タリングを行ない1ooX
の厚みの窒化チタン(’l’iN)膜14を上記構造体
表面の全面に被着形成する。次に同図(C)に示すよう
に前記の窒化チタン膜14の上から砒素イオンを100
 KeV、ドース量5 X 10”/rn?で全面にイ
オン注入を行なう。砒素イオンはコンタクト穴の領域1
3でのみシリコン半導体基板中に注入されその他の領域
ではシリコン半導体基板中への注入は生じない。又チタ
ンはシリコン半導体基板中でN型不純物となることが知
られているので、本発明によるコンタクトの形成方法は
P型シリコン半導体基板にN型拡散層を形成する場合及
びN型シリコン半導体基板に基板よりも高濃度のN型拡
散層を形成する場合が特に好ましい。次に同図(d)に
示すように通常のホトリソグラフイエ 5− 程によってコンタクト穴の領域13に窒化チタンが残る
ようにパタニングを行なう。窒化チタン膜のエツチング
は公知の四弗化炭素(OF4)を用いたドライエツチン
グあるいは硝酸(HNO3)20容と酢酸(OH,0O
OH)20答と弗化水素酸(HF)l容からなる混合液
を用いたウエツトエツチングのいずれでも行なうことが
可能である。ところで同図(d)に示すようにパタニン
グに於いて目合せズレのために窒化チタンがコンタクト
穴の領域13のシリコン半導体基板表面を完全に覆って
いないで一部にシリコン半導体基板が露出している場合
には、ドライエ、ランプを用いるとエツチングの際オー
バーエツチングのためにシリコン半導体基板表面がエツ
チングされて好°ましくない。従って浅いP−N接合に
コンタクト形成する場合にはウェットエツチングを用い
るのが安全である。
次に上記構造体を窒素ガス雰囲気中で1200℃でキセ
ノン(Xe)ランプによるフラッシュアニールを行なう
0この工程によりイオン注入された砒素イオンは活性化
されてP−N接合が形成される。
 6− 前述のイオン注入で導入された不純物イオンの活性化と
同時にパタニング時の目合せズレのためにシリコン半導
体基板が露出している領域には薄い窒化シリコン膜16
が形成される。キセノンランプによるフラッジ−アニー
ルを上記の如く窒素ガス雰囲気中で行なわずに窒素プラ
ズマ穿囲気中で行なうことによって窒化シリコン膜16
の厚みを同じアニール時間でより厚くすることが出来る
次に同図(e)に示すようにコンタクト穴領域13にア
ルミニウム17を被着形成しパタニングしてコンタクト
形成が完成する。
上記の方法でコンタクトを形成すると従来のチタン膜を
形成し次にチタン膜に500°C窒素雰囲気中で30〜
60分熱処理して窒素を成敗させて飽和させ次に再び3
0〜60分窒素原子を含む雰囲気中で高温熱処理して窒
化チタン膜を形成する方法に比べて、チタンをターゲッ
ト電極として高周波スパッタリングを用いて窒化チタン
膜そのものを被着形成しているので大幅な時間短縮とな
る。
又窒化シリコン膜形成に当っても窒素原子を含む雰囲気
中でキセノンランプによるフラッシュアニール法で形成
しているので大幅な時間短縮がえられる。さらにP−N
接合の形成に於いてもキセノンランプによるフラッシュ
アニール法で形成しているので従来法に比べて大幅な時
間短縮がえられるO 以上詳細に説明したように本発明はシリコン半導体基板
表面のコンタクト穴の領域全面に窒化チタン膜を被着形
成し、この窒化チタン膜の上からコンタクト穴を通して
不純物原子をシリコン半導体基板中にイオン注入し次に
窒素を構成原子として含む雰囲気中でキセノンランプ又
はノ・ロゲンランプによるランプアニール法を行なって
イオン注入で導入した不純物原子の活性化並びに目合せ
ズレによって拡散層シリコンが露出している部分の表面
の窒化シリコン膜化を同時に行なうことによって従来法
に比べて大幅な工程時間の短縮がえら
【図面の簡単な説明】
第1図は従来のコンタクト形成方法に係る半導体装置を
示す断面図、第2図(a)〜(e)は各々本発明実施例
に係るコンタクトの形成方法を説明する工程順断面図、
である。 なお図において、1.11はシリコン半導体基板、2.
2’、12は絶縁膜、3,13はコンタクト穴、4.1
4は窒化チタン膜、5.15は拡散層、6.16は窒化
シリコン膜、7.17はアルミニウム電極、8はゲート
電極、19は注入原子のイオン流、である。  9− 冥 / 団 f;5 鱈 ?ン /3 (e) +11111 1 「イ; 篤 ? 図 /4 、t 7タ 90−

Claims (2)

    【特許請求の範囲】
  1. (1) シリコン半導体基板の−1面側を覆った絶縁膜
    に前記シリコン半導体基板と外部配線金属とを接続する
    ためのコンタクト穴を開孔する工程と、前記シリコン半
    導体基板表面のコンタクト穴の領域全面に窒化チタン(
    TiN)膜を被着形成する工程と、前記窒化チタン膜の
    上から前記コンタクト穴を通してこのコンタクト穴の通
    じるシリコン半導体基板に同じ導電型又は反対導電型を
    生起させる不純物原子をイオン注入する工程と、窒素を
    構成原子として含む雰囲気中でキセノン(Xe)ランプ
    又はハロゲンランプによるランプアニール法を用いて、
    前記イオン注入で導入した不純物原子を活性化する工程
    と、前記窒化チタン膜上に外部配線金属を被着形成する
    工程とを含むことを特徴とする半導体装置用コンタクト
    の形成方法。
  2. (2)前記窒素を構成原子として含む雰囲気が窒素プラ
    ズマ雰囲気であることを特徴とする特許請求の範囲第(
    1)項記載の半導体装置用コンタクトの形成方法。
JP11913883A 1983-06-30 1983-06-30 半導体装置用コンタクトの形成方法 Pending JPS6010717A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11913883A JPS6010717A (ja) 1983-06-30 1983-06-30 半導体装置用コンタクトの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11913883A JPS6010717A (ja) 1983-06-30 1983-06-30 半導体装置用コンタクトの形成方法

Publications (1)

Publication Number Publication Date
JPS6010717A true JPS6010717A (ja) 1985-01-19

Family

ID=14753868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11913883A Pending JPS6010717A (ja) 1983-06-30 1983-06-30 半導体装置用コンタクトの形成方法

Country Status (1)

Country Link
JP (1) JPS6010717A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6232610A (ja) * 1985-08-05 1987-02-12 Fujitsu Ltd 半導体装置の製造方法
JPS6358927A (ja) * 1986-08-29 1988-03-14 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6384024A (ja) * 1986-09-26 1988-04-14 Seiko Epson Corp 半導体装置の製造方法
JPH07111252A (ja) * 1990-04-20 1995-04-25 Applied Materials Inc 統合処理システムで窒素含有ガスとチタンを反応させることによって半導体ウェーハ上に窒化チタンを形成する方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6232610A (ja) * 1985-08-05 1987-02-12 Fujitsu Ltd 半導体装置の製造方法
JPS6358927A (ja) * 1986-08-29 1988-03-14 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6384024A (ja) * 1986-09-26 1988-04-14 Seiko Epson Corp 半導体装置の製造方法
JPH07111252A (ja) * 1990-04-20 1995-04-25 Applied Materials Inc 統合処理システムで窒素含有ガスとチタンを反応させることによって半導体ウェーハ上に窒化チタンを形成する方法

Similar Documents

Publication Publication Date Title
US4885259A (en) Method of manufacturing a semiconductor device, in which metal silicide is provided in a self-registered manner
JP2978748B2 (ja) 半導体装置の製造方法
JPS61156862A (ja) 半導体記憶装置
JPS6153867B2 (ja)
JPH0716000B2 (ja) 半導体集積回路装置の製造方法
JPS60153121A (ja) 半導体装置の形成方法
JP3093620B2 (ja) 半導体装置の製造方法
JPS6010717A (ja) 半導体装置用コンタクトの形成方法
JPH0558257B2 (ja)
JPS62169412A (ja) 半導体集積回路装置の製造方法
JPS59200418A (ja) 半導体装置の製造方法
JPS6261345A (ja) 半導体装置の製造方法
KR0172263B1 (ko) 반도체 소자의 제조방법
JP2525186B2 (ja) 半導体装置の製造方法
JPH06163576A (ja) 半導体装置の製造方法
JPH04303944A (ja) 半導体装置の製造方法
JPH03155640A (ja) Mos型半導体装置の製造方法
JP3419956B2 (ja) 半導体装置の製造方法
JPH0155585B2 (ja)
KR940001397B1 (ko) 반도체 집적회로 장치 및 그의 제조방법
JPH0810681B2 (ja) 半導体装置の製造方法
JPH01245560A (ja) 半導体装置の製造方法
JPH0499385A (ja) Mos型半導体装置の製造方法
JPH0230145A (ja) 半導体装置の製造方法
JPH053172A (ja) 半導体装置及びその製造方法