JPH0230145A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に高融点金
属からなるゲート電極を有する半導体装置の製造方法に
関する。

〔従来の技術〕

高融点金属及びそのシリサイド膜と多結晶シリコン膜か
らなる多層構造のゲート電極を有する半導体装置の、従
来の製造方法を第３図を用いて説明する。

第３図（ａ）に示すように、Ｐ型シリコン基板１０１に
チャネルス１〜ツバ１０２、フィールド酸化膜１０３及
びゲート酸化膜１０４を形成した後、多結晶シリコン膜
１０５及びタングステン膜１１１からなるゲート電極を
形成する。

次に第３図（ｂ）に示すように、ヒ素をイオン注入し、
熱処理によりヒ素を活性化して、Ｎ＋型のソース・ドレ
イン１０８を形成する。次で眉間絶縁膜１１２及びアル
ミ電極１１３を形成して半導体装置を完成させる。

〔発明が解決しようとする課題〕

上述した従来の高融点金属またはそのシリサイド膜と多
結晶シリコン膜からなるゲート電極を有するＭＯＳトラ
ンジスタは、多層膜のゲート電極を形成した後、ソース
・トレインを形成するなめ、ソース・ドレイン形成時の
熱処理により、高融点金属またはそのシリサイド膜と多
結晶シリコン膜との密着性が劣化するという欠点がある
。特にグー１〜長が１，０μｍ以下では、その密着性の
劣化が顕著となり、ゲート長１．０μｍ以下のＭＯＳト
ランジスタの製造が困難である。

また、ソース・ドレイン形成時の熱処理により、高融点
金属が多結晶シリコン膜中を拡散し、ゲート酸化膜まで
達するため、トランジスタ特性を変動させ、半導体装置
の信頼性を低下させるという欠点もある。

〔課題を解決するための手段〕

本発明の半°導体の製造方法は、−導電型半導体基板上
に設けられたゲート酸化膜を介して多結晶シリコン膜と
第１の絶縁膜とを順次形成したのちパターニングし、ゲ
ート電極形成領域上に該多結晶シリコン膜と第１の絶縁
膜とを残す工程と、ゲー１へ電極形成領域上の前記多結
晶シリコン膜と第１の絶縁膜とをマスクとして逆導電型
不純物をイオン注入しソース・ドレインを形成したのち
、該多結晶シリコン膜と第１の絶縁膜の側面に第２の絶
縁膜からなる側壁を形成する工程と、側壁か形成された
前記多結晶シリコン膜上の第１の絶縁膜を除去したのち
該多結晶シリコン股上に選択的に高融点金属膜または高
融点金属のシリサイド膜を形成する工程とを含んで構成
される。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための半導体チップの断面図である。

まず第１図（ａ＞に示すように、Ｐ型シリコン基板１０
１の不活性領域にＰ型不純物拡散層からなるチャネルス
トッパー１０２と厚さ約１．０μｍのフィールド酸化Ｍ
１０３を形成する。次に厚さ２００人のゲート酸化膜１
０４を形成して、その上にＮ型不純物を拡散した多結晶
シリコン膜１０５を２０００人の厚さに成長し、その上
に厚さ２０００人の窒化膜１０６を成長する。次で写真
蝕刻法によりゲート電極形成領域以外の多結晶シリコン
膜１０５と窒化膜１０６を除去する。

次に多結晶シリコン膜１０５の側面及びＰ型シリコン基
板１０１の表面に酸化膜１０７を成長したのちヒ素をド
ーズ量として５　Ｘ　１０１５ｃｍ−２はどイオン注入
し、１０００℃で１０分分間外理をしてヒ素を活性化し
、Ｎ＋型のソース・ドレイン１０８を形成する。次に全
面に厚さ２０００人の酸化膜１０９を形成する。

次に第１図（ｂ）に示すように、酸化膜１０９をＲＩＥ
法によりエツチングして多結晶シリコン膜１０５と窒化
膜１０６の側面に酸化膜］０９からなる側壁１１０を形
成する。

次に第１図（Ｃ）に示す様に、多結晶シリコン膜１０５
上の窒化膜１０６をリン酸によるウェットエツチングに
より除去する。

次に第１図（ｄ）に示す様に、選択ＣＶＤ法により多結
晶シリコンＩＩ！１０５上のみに厚さ２０００人のタン
グステン１摸１１１を成長させる。次に層間絶縁膜１１
２をＣＶＤ法により成長させたのち、シリコンを添加し
たアルミ電極１１３を形成してＭＯＳトランジスタを完
成させる。

このように本第１の実施例によれば、ゲート電極を構成
するタングステン膜１１１は、ソース・ドレイン１０８
が形成されたのちに選択ＣＶＤ法により形成されるので
、従来のようにタングステンが熱処理によって多結晶シ
リコン膜１０５を通ってゲート酸化膜１０４に拡散され
たり、タングステン膜１１１と多結晶シリコン膜１０５
との密着性が劣化することはなくなる。

第２図（ａ）〜（Ｃ）は本発明の第２の実施例を説明す
るための半導体チップの断面図である。

まず第２図（ａ）に示す様に、Ｐ型シリコン基板１０１
にチャネルストッパ１０２及びフィールド酸化膜１０３
を形成した後、ゲート酸化膜１゜４を成長させ、ゲート
電極形成領域上 コン膜１０５と窒化膜１０６を形成する。次にリンをド
ーズ量としてＩ　Ｘ　１０　”ｃｍ””はどイオン注入
し、Ｎ−型拡散層からなるソース・ドレイン１０８Ａを
形成する。次に第１の実施例と同様の方法により酸化膜
からなる側壁１１０を形成する。

次に第２図（ｂ）に示す様に、ヒ素をドーズ量として５
　Ｘ　１０１５ｃｍ−２はどイオン注入し、１０００℃
１０分間の熱処理を行ないＮ４型拡散層からなるソース
・ドレイン１０８Ｂを形成する。

以下第１の実施例と同様に、窒化［１０６を除去し、選
択ＣＶＤ法によりタングステン１１１を多結晶シリコン
膜１０５上に成長し、層間絶縁膜１１２を及びアルミ電
極１１３を形成して第２図（Ｃ）に示すようにＭＯＳト
ランジスタを完成させる。

この第２の実施例では、ソース・ドレインがいわゆるＬ
ＤＤｌ’ｌ造となっているため、ゲート長が１．０μｍ
以下となる様な微細なＭＯＳトランジスタにおいて、ト
レイン端での電界を緩和し、ホットエレクトロンによる
ＭＯＳ）−ランジスタの特性劣化を抑えることができる
ため、信頼性の高い半導体装置を得ることができる。

尚、上記実施例においては高融点金属としてタングステ
ンを用いた場合について説明したが、チタンやモリブデ
ン等であっもよく、更にこれら金属のシリサイドでもよ
い。

〔発明の効果〕

以上説明したように本発明は、高融点金属又はそのシリ
サイド膜と多結晶シリコン膜との多層膜のゲート電極を
有する半導体装置の製造方法において、高融点金属又は
そのシリサイド膜をソース・ドレイン形成時の高温の熱
処理工程の後に形成することにより、高融点金属又はそ
のシリサイド膜と多結晶シリコン膜との密着性の劣化を
防ぐことができ、１．０１１ｍ以下の微細のゲート電極
を形成するこができる効果がある。

また、高融点金属又はそのシリサイド膜が、高温の熱処
理工程にさらされないため、多結晶シリコン膜中への拡
散が抑えられるため、半導体装置の特性変動が少なくな
り、高信頼性の半導体装置を得ることができる。

更に、高融点金属又はそのシリサイドがソースドレイン
へ拡散することもなくなるなめ、リーク電流の少ない半
導体装置を得ることができる。

【図面の簡単な説明】

７／ｊ１図（ａ）〜（ｄ）及び第２図（ａ）　〜（ｃ）
は本発明の第１及び第２の実施例を説明するための工程
順に示した半導体チップの断面図、第３図（ａ）、（ｂ
）は従来の半導体装置の製造方法を説明するための半導
体チップの断面図である。 １０１・・・Ｐ型シリコン基板、１０２・・・チャネル
ストッパー、１０３・・・フィールド酸化膜、１０４ゲ
ート酸化膜、１０５・・・多結晶シリコン膜、１０６・
・・窒化膜、１０７・・・酸化膜、１０８，１０８Ａ、
１０８Ｂ・・・ソース・ドレイン、１０９・・・酸１ヒ
膜、１１０・・・側壁、１１１・・・タングステン膜、
１１２・・・層間絶縁膜、１１３・・・アルミ電極。

Claims (1)

【特許請求の範囲】
1. 一導電型半導体基板上に設けられたゲート酸化膜を介し
   て多結晶シリコン膜と第１の絶縁膜とを順次形成したの
   ちパターニングし、ゲート電極形成領域上に該多結晶シ
   リコン膜と第１の絶縁膜とを残す工程と、ゲート電極形
   成領域上の前記多結晶シリコン膜と第１の絶縁膜とをマ
   スクとして逆導電型不純物をイオン注入しソース・ドレ
   インを形成したのち、該多結晶シリコン膜と第１の絶縁
   膜の側面に第２の絶縁膜からなる側壁を形成する工程と
   、側壁が形成された前記多結晶シリコン膜上の第１の絶
   縁膜を除去したのち該多結晶シリコン膜上に選択的に高
   融点金属膜または高融点金属のシリサイド膜を形成する
   工程とを含むことを特徴とする半導体装置の製造方法。