JPH07111252A - 統合処理システムで窒素含有ガスとチタンを反応させることによって半導体ウェーハ上に窒化チタンを形成する方法 - Google Patents
統合処理システムで窒素含有ガスとチタンを反応させることによって半導体ウェーハ上に窒化チタンを形成する方法Info
- Publication number
- JPH07111252A JPH07111252A JP3086499A JP8649991A JPH07111252A JP H07111252 A JPH07111252 A JP H07111252A JP 3086499 A JP3086499 A JP 3086499A JP 8649991 A JP8649991 A JP 8649991A JP H07111252 A JPH07111252 A JP H07111252A
- Authority
- JP
- Japan
- Prior art keywords
- titanium
- wafer
- annealing
- layer
- titanium nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 title claims abstract description 106
- 239000010936 titanium Substances 0.000 title claims abstract description 91
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 title claims abstract description 90
- 229910052719 titanium Inorganic materials 0.000 title claims abstract description 90
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 230000015572 biosynthetic process Effects 0.000 title claims description 20
- 238000006243 chemical reaction Methods 0.000 title abstract description 11
- 238000000137 annealing Methods 0.000 claims abstract description 78
- 239000007789 gas Substances 0.000 claims abstract description 59
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 52
- 239000001301 oxygen Substances 0.000 claims abstract description 52
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 52
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 47
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims abstract description 12
- -1 titanium nitride compound Chemical class 0.000 claims abstract description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 32
- 238000004140 cleaning Methods 0.000 claims description 31
- 229910052710 silicon Inorganic materials 0.000 claims description 31
- 239000010703 silicon Substances 0.000 claims description 31
- 238000000151 deposition Methods 0.000 claims description 26
- 230000008021 deposition Effects 0.000 claims description 21
- 229910052757 nitrogen Inorganic materials 0.000 claims description 17
- 238000001771 vacuum deposition Methods 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 5
- 239000012159 carrier gas Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims 4
- 230000000873 masking effect Effects 0.000 claims 4
- GNKTZDSRQHMHLZ-UHFFFAOYSA-N [Si].[Si].[Si].[Ti].[Ti].[Ti].[Ti].[Ti] Chemical compound [Si].[Si].[Si].[Ti].[Ti].[Ti].[Ti].[Ti] GNKTZDSRQHMHLZ-UHFFFAOYSA-N 0.000 claims 3
- 239000000126 substance Substances 0.000 claims 2
- 206010010144 Completed suicide Diseases 0.000 claims 1
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 238000007789 sealing Methods 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 111
- 239000010410 layer Substances 0.000 description 91
- 230000000903 blocking effect Effects 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 5
- 238000007872 degassing Methods 0.000 description 5
- 229910001882 dioxygen Inorganic materials 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910017464 nitrogen compound Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 101150112998 ADIPOQ gene Proteins 0.000 description 1
- 101150096655 APM1 gene Proteins 0.000 description 1
- 102100031831 Adipogenesis regulatory factor Human genes 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 101100162826 Dictyostelium discoideum apm2 gene Proteins 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 101000775473 Homo sapiens Adipogenesis regulatory factor Proteins 0.000 description 1
- 101100053794 Homo sapiens ZBTB7C gene Proteins 0.000 description 1
- 102100023250 Zinc finger and BTB domain-containing protein 7C Human genes 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000002829 nitrogen Chemical class 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3211—Nitridation of silicon-containing layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/906—Cleaning of wafer as interim step
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/976—Temporary protective layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 半導体ウェーハ上に窒化チタン層を形成する
工程を提供する。 【構成】 真空堆積積チャンバ内で実質的に酸素含有ガ
スの存在しない状態でウェーハ上にチタン層を形成する
ステップ、この新しく形成したチタン層を実質的に酸素
含有ガスにさらさずにチタンで被覆したこのウェーハを
密閉焼鈍チャンバに転送するステップ、チタンで被覆し
たこの半導体ウェーハを密閉型焼鈍チャンバ内の窒素含
有雰囲気内で実質的に酸素含有ガスの存在しない状態で
４００℃から約６５０℃未満の焼鈍温度で焼鈍してこの
ウェーハ上に窒化チタン化合物を形成するステップ、お
よび約８００℃から約９００℃の温度でさらにこのウェ
ーハを焼鈍してこのウェーハ上に化学量論的窒化チタン
（ＴｉＮ）の安定相を形成するステップによって構成さ
れる。
工程を提供する。 【構成】 真空堆積積チャンバ内で実質的に酸素含有ガ
スの存在しない状態でウェーハ上にチタン層を形成する
ステップ、この新しく形成したチタン層を実質的に酸素
含有ガスにさらさずにチタンで被覆したこのウェーハを
密閉焼鈍チャンバに転送するステップ、チタンで被覆し
たこの半導体ウェーハを密閉型焼鈍チャンバ内の窒素含
有雰囲気内で実質的に酸素含有ガスの存在しない状態で
４００℃から約６５０℃未満の焼鈍温度で焼鈍してこの
ウェーハ上に窒化チタン化合物を形成するステップ、お
よび約８００℃から約９００℃の温度でさらにこのウェ
ーハを焼鈍してこのウェーハ上に化学量論的窒化チタン
（ＴｉＮ）の安定相を形成するステップによって構成さ
れる。
Description
【０００１】
【産業上の利用分野】本発明は、窒素含有雰囲気内で窒
化チタンの形成に都合のよい反応条件で、すでに半導体
ウェーハ上に堆積されたチタン層を焼鈍することによっ
てこのウェーハ上に窒化チタン層を形成する工程に関す
る。
化チタンの形成に都合のよい反応条件で、すでに半導体
ウェーハ上に堆積されたチタン層を焼鈍することによっ
てこのウェーハ上に窒化チタン層を形成する工程に関す
る。
【０００２】
【従来の技術】シリコン・ウェーハのような半導体ウェ
ーハ上に集積回路構造の一部としてケイ化チタン層を形
成する従来の方法では、最初にチタン層がシリコン半導
体ウェーハ上に堆積される。次に焼鈍の期間中に反応に
よって、チタンとその下のウェーハの露出したシリコン
領域との間にケイ化物が形成される。この反応は、窒素
ガスを充填し密閉したチャンバ内で行われ、この結果、
ケイ化チタンの上に窒化チタンの表面層が同時に形成さ
れ、この層は反応しなかったシリコン原子がケイ化チタ
ン層を通って表面に移動することを防止する阻止層とし
て機能する。
ーハ上に集積回路構造の一部としてケイ化チタン層を形
成する従来の方法では、最初にチタン層がシリコン半導
体ウェーハ上に堆積される。次に焼鈍の期間中に反応に
よって、チタンとその下のウェーハの露出したシリコン
領域との間にケイ化物が形成される。この反応は、窒素
ガスを充填し密閉したチャンバ内で行われ、この結果、
ケイ化チタンの上に窒化チタンの表面層が同時に形成さ
れ、この層は反応しなかったシリコン原子がケイ化チタ
ン層を通って表面に移動することを防止する阻止層とし
て機能する。
【０００３】ケイ化物を形成する焼鈍は、通常約６５０
℃から約６９５℃の温度範囲で実行され、この温度範囲
で、ケイ化チタンは容易に形成される。通常これよりも
高い温度は避けられるが、その理由は、半導体ウェーハ
の酸化シリコン（SiO2) 領域の上にあるチタン層のこれ
らの部分は酸化シリコンと反応して酸化チタンとケイ化
チタンの両方が形成する可能性があるので、これらの層
のいずれもこのウェーハの酸化シリコン（絶縁または分
離）領域の上に存在することは好ましくない。
℃から約６９５℃の温度範囲で実行され、この温度範囲
で、ケイ化チタンは容易に形成される。通常これよりも
高い温度は避けられるが、その理由は、半導体ウェーハ
の酸化シリコン（SiO2) 領域の上にあるチタン層のこれ
らの部分は酸化シリコンと反応して酸化チタンとケイ化
チタンの両方が形成する可能性があるので、これらの層
のいずれもこのウェーハの酸化シリコン（絶縁または分
離）領域の上に存在することは好ましくない。
【０００４】通常、約６５０℃未満の温度は、従来技術
では避けられてきたが、その理由は、通常少なくとも６
５０℃の温度を使用するのでなければ、チタンの上に酸
化物が存在することによって、ケイ化チタンまたは窒化
チタンの阻止層いずれかの形成が抑制されるからであ
る。特に、酸化物が存在することによって、通常窒素が
この層内に適切に浸透し、シリコンが表面に移動するの
を抑制するために必要な所望の窒化チタン阻止層の形成
が抑制される。これは図１のラザフォード(Rutherford)
後方散乱グラフに示され、このグラフは、従来技術によ
るケイ化物の焼鈍が、チタン表面が空気にさらされた
後、６２５℃で実行された場合の不適当な窒素の浸透を
示す。
では避けられてきたが、その理由は、通常少なくとも６
５０℃の温度を使用するのでなければ、チタンの上に酸
化物が存在することによって、ケイ化チタンまたは窒化
チタンの阻止層いずれかの形成が抑制されるからであ
る。特に、酸化物が存在することによって、通常窒素が
この層内に適切に浸透し、シリコンが表面に移動するの
を抑制するために必要な所望の窒化チタン阻止層の形成
が抑制される。これは図１のラザフォード(Rutherford)
後方散乱グラフに示され、このグラフは、従来技術によ
るケイ化物の焼鈍が、チタン表面が空気にさらされた
後、６２５℃で実行された場合の不適当な窒素の浸透を
示す。
【０００５】このような酸化物は、真空堆積チャンバ内
で洗浄したウェーハ構造上にチタンの層を従来のように
堆積する従来技術の実行によって従来から存在するもの
であり、例えば、これは真空スパッタリング成長（ＰＶ
Ｄ）処理を使用して、約１００から約１０００オングス
トロームのチタンをウェーハ上に堆積し、次にこのチタ
ンで覆われたウェーハを堆積チャンバから取り出して周
辺雰囲気を介して別の焼鈍装置に送ると、酸素および
（または）空気のような酸素含有ガスを、新しく堆積し
たチタン層の表面上に吸着する結果となる。
で洗浄したウェーハ構造上にチタンの層を従来のように
堆積する従来技術の実行によって従来から存在するもの
であり、例えば、これは真空スパッタリング成長（ＰＶ
Ｄ）処理を使用して、約１００から約１０００オングス
トロームのチタンをウェーハ上に堆積し、次にこのチタ
ンで覆われたウェーハを堆積チャンバから取り出して周
辺雰囲気を介して別の焼鈍装置に送ると、酸素および
（または）空気のような酸素含有ガスを、新しく堆積し
たチタン層の表面上に吸着する結果となる。
【０００６】さらに、従来技術の方法では、洗浄が不適
切に実行されることによって、また酸化物が存在する可
能性がある。引き続き堆積されるチタン層とこのウェー
ハの露出したシリコン部分との間で行われる反応と干渉
する可能性のある全ての材料を取り除くための従来技術
による方法では、ケイ化チタン層をその上に形成すべき
ウェーハのこのような表面は最初に洗浄されたが、この
従来の洗浄は（前もって湿式エッチングを行い、または
行わないで）通常ｒｆプラズマ状態のアルゴンのような
不活性ガスを使用して真空チャンバ内で実行され、その
後洗浄したウェーハは通常周辺雰囲気を介して堆積チャ
ンバへ送られた。このように洗浄したウェーハを酸素含
有ガスに対して露出し、また不活性ガス／ｒｆプラズマ
洗浄が不適切であると、このウェーハ表面に別の酸素源
と他の不純物が生じた。
切に実行されることによって、また酸化物が存在する可
能性がある。引き続き堆積されるチタン層とこのウェー
ハの露出したシリコン部分との間で行われる反応と干渉
する可能性のある全ての材料を取り除くための従来技術
による方法では、ケイ化チタン層をその上に形成すべき
ウェーハのこのような表面は最初に洗浄されたが、この
従来の洗浄は（前もって湿式エッチングを行い、または
行わないで）通常ｒｆプラズマ状態のアルゴンのような
不活性ガスを使用して真空チャンバ内で実行され、その
後洗浄したウェーハは通常周辺雰囲気を介して堆積チャ
ンバへ送られた。このように洗浄したウェーハを酸素含
有ガスに対して露出し、また不活性ガス／ｒｆプラズマ
洗浄が不適切であると、このウェーハ表面に別の酸素源
と他の不純物が生じた。
【０００７】しかし、ケイ化チタンの代わりに窒化チタ
ンが形成するのに都合のよい温度で焼鈍し、たとして
も、チタン層内に窒素が浸透する条件で半導体ウェーハ
上のチタン層を焼鈍する工程を設けることが望ましい。
ンが形成するのに都合のよい温度で焼鈍し、たとして
も、チタン層内に窒素が浸透する条件で半導体ウェーハ
上のチタン層を焼鈍する工程を設けることが望ましい。
【０００８】
【課題を解決する手段】したがって、本発明の目的は、
半導体ウェーハ上に窒化チタン層を形成する工程を提供
することである。本発明の他の目的は、半導体ウェーハ
上に窒化チタンの導電性層を形成する工程を提供するこ
とであり、ここで約６５０℃未満の温度で窒化チタンを
形成することを可能にする工程から酸素は十分に排除さ
れる。
半導体ウェーハ上に窒化チタン層を形成する工程を提供
することである。本発明の他の目的は、半導体ウェーハ
上に窒化チタンの導電性層を形成する工程を提供するこ
とであり、ここで約６５０℃未満の温度で窒化チタンを
形成することを可能にする工程から酸素は十分に排除さ
れる。
【０００９】本発明のさらに他の目的は、半導体ウェー
ハ上に窒化チタンの導電性層を形成する工程を提供する
ことであり、ここで約４００℃から約６５０℃未満の範
囲の所期焼鈍温度で窒化チタンを形成することを可能に
する工程から酸素は十分に排除され、続いて８００℃か
ら約９００℃で焼鈍し、安定した化学量論的窒化チタン
（ＴｉＮ）を形成する。
ハ上に窒化チタンの導電性層を形成する工程を提供する
ことであり、ここで約４００℃から約６５０℃未満の範
囲の所期焼鈍温度で窒化チタンを形成することを可能に
する工程から酸素は十分に排除され、続いて８００℃か
ら約９００℃で焼鈍し、安定した化学量論的窒化チタン
（ＴｉＮ）を形成する。
【００１０】本発明のさらに他の目的は、半導体ウェー
ハ上に窒化チタンの導電性層を形成する工程を提供する
ことであり、ここで約４００℃から約６００℃未満の範
囲の初期焼鈍温度で半導体ウェーハ上に窒化チタンを形
成することを可能にする処理から酸素は十分に排除さ
れ、続いて８００℃から約９００℃で焼鈍し、安定した
化学量論的チタン窒化化合物（ＴｉＮ）を形成する。
ハ上に窒化チタンの導電性層を形成する工程を提供する
ことであり、ここで約４００℃から約６００℃未満の範
囲の初期焼鈍温度で半導体ウェーハ上に窒化チタンを形
成することを可能にする処理から酸素は十分に排除さ
れ、続いて８００℃から約９００℃で焼鈍し、安定した
化学量論的チタン窒化化合物（ＴｉＮ）を形成する。
【００１１】本発明のさらに他の目的は、半導体ウェー
ハ上に窒化チタンの導電性層を形成する工程を提供する
ことであり、ここで約４００℃から約６５０℃未満の範
囲の初期焼鈍温度で窒化チタンの導電層を形成すること
を可能にする処理から酸素は十分に排除され、これによ
ってこのウェーハの露出したシリコン部分の上にケイ化
チタンを形成し、ウェーハ全体の上に窒化チタン層を形
成することが可能になり、この窒化チタン層は続いてこ
の窒化チタン層上に堆積されるケイ化チタンとアルミと
の間の局部的な相互接続部および（または）阻止層とし
て使用することができる。
ハ上に窒化チタンの導電性層を形成する工程を提供する
ことであり、ここで約４００℃から約６５０℃未満の範
囲の初期焼鈍温度で窒化チタンの導電層を形成すること
を可能にする処理から酸素は十分に排除され、これによ
ってこのウェーハの露出したシリコン部分の上にケイ化
チタンを形成し、ウェーハ全体の上に窒化チタン層を形
成することが可能になり、この窒化チタン層は続いてこ
の窒化チタン層上に堆積されるケイ化チタンとアルミと
の間の局部的な相互接続部および（または）阻止層とし
て使用することができる。
【００１２】本発明のさらに他の目的は、半導体ウェー
ハ上に窒化チタンを形成する工程を提供することであ
り、ここで約６５０℃未満の初期焼鈍温度で窒化チタン
を形成することを可能にする処理から酸素は十分に排除
され、これによってウェーハ全体の上に窒化チタンの層
を形成することが可能になり、ここでこのチタンで被覆
したウェーハを酸素含有ガスにさらさずにチタン堆積チ
ャンバから焼鈍チャンバに送ることによって、酸素含有
ガスは排除され、このことによって、窒素原子がこの層
内に浸透することが抑制され、また窒化チタンの形成が
抑制される。
ハ上に窒化チタンを形成する工程を提供することであ
り、ここで約６５０℃未満の初期焼鈍温度で窒化チタン
を形成することを可能にする処理から酸素は十分に排除
され、これによってウェーハ全体の上に窒化チタンの層
を形成することが可能になり、ここでこのチタンで被覆
したウェーハを酸素含有ガスにさらさずにチタン堆積チ
ャンバから焼鈍チャンバに送ることによって、酸素含有
ガスは排除され、このことによって、窒素原子がこの層
内に浸透することが抑制され、また窒化チタンの形成が
抑制される。
【００１３】本発明のさらに他の目的は、半導体ウェー
ハ上に窒化チタン層を形成する工程を提供することであ
り、ここでウェーハ上にチタン層を堆積するのに先立っ
て反応性ｒｆイオン・エッチングを使用してウェーハを
洗浄し、真空内でこのチタンで被覆したウェーハを酸素
含有ガスにさらさずに洗浄チャンバからチタン堆積チャ
ンバに送り、次に真空内でチタンで被覆したウェーハを
酸素含有ガスにさらさずにチタン堆積チャンバから焼鈍
チャンバへ送り、次に先ずこのウェーハを約６５０℃未
満の温度で初期焼鈍し、て窒化チタン化合物を形成し、
次にこの構造物を８００℃から約９００℃で焼鈍し、安
定した化学量論的窒化チタン（ＴｉＮ）を形成すること
によって、この工程から空気のような酸素含有ガスはさ
らに排除される。
ハ上に窒化チタン層を形成する工程を提供することであ
り、ここでウェーハ上にチタン層を堆積するのに先立っ
て反応性ｒｆイオン・エッチングを使用してウェーハを
洗浄し、真空内でこのチタンで被覆したウェーハを酸素
含有ガスにさらさずに洗浄チャンバからチタン堆積チャ
ンバに送り、次に真空内でチタンで被覆したウェーハを
酸素含有ガスにさらさずにチタン堆積チャンバから焼鈍
チャンバへ送り、次に先ずこのウェーハを約６５０℃未
満の温度で初期焼鈍し、て窒化チタン化合物を形成し、
次にこの構造物を８００℃から約９００℃で焼鈍し、安
定した化学量論的窒化チタン（ＴｉＮ）を形成すること
によって、この工程から空気のような酸素含有ガスはさ
らに排除される。
【００１４】本発明のこれらおよび他の目的は、以下の
説明および添付の図面から理解される。
説明および添付の図面から理解される。
【００１５】
【実施例】本発明の工程は、実質的に酸素含有ガスが存
在しない状態で、約６５０℃未満の温度で、チタン層を
窒素含有ガスと接触させることによって、半導体ウェー
ハ上に窒化チタン層を形成するステップによって構成さ
れる。１つの実施例では、この工程は、実質的に酸素含
有ガスが存在しない状態で約６００℃未満の温度で、チ
タン層を窒素含有ガスと接触させることによってウェー
ハ上のチタンの実質的に全てを反応させて窒化チタンを
形成することによって半導体ウェーハ上に窒化チタン層
を形成するステップによって構成される。
在しない状態で、約６５０℃未満の温度で、チタン層を
窒素含有ガスと接触させることによって、半導体ウェー
ハ上に窒化チタン層を形成するステップによって構成さ
れる。１つの実施例では、この工程は、実質的に酸素含
有ガスが存在しない状態で約６００℃未満の温度で、チ
タン層を窒素含有ガスと接触させることによってウェー
ハ上のチタンの実質的に全てを反応させて窒化チタンを
形成することによって半導体ウェーハ上に窒化チタン層
を形成するステップによって構成される。
【００１６】「約６５０℃未満」という用語を用いるこ
とによって、約６４９℃超えない温度、および好ましく
は約６４５℃を超えない温度を意味する。「約６００℃
未満」という用語を用いることによって、約５９９℃を
超えない温度、および好ましくは約５９５℃を超えない
温度を意味する。ここで「実質的に酸素含有ガスが存在
しない」および（または）「新しく形成したチタン層を
酸素ガスおよび（または）酸素含有ガスに実質的にさら
さずに」という表現を用いることによって、チタンの堆
積と焼鈍にそれぞれ用いられるチャンバ内の雰囲気、お
よびこれらのチャンバ間でウェーハの転送に使用する真
空チャンバ内の雰囲気を意味し、この雰囲気は、これら
のいずれのチャンバ内でも１０ppm 未満の酸素が含有さ
れることを意味する。
とによって、約６４９℃超えない温度、および好ましく
は約６４５℃を超えない温度を意味する。「約６００℃
未満」という用語を用いることによって、約５９９℃を
超えない温度、および好ましくは約５９５℃を超えない
温度を意味する。ここで「実質的に酸素含有ガスが存在
しない」および（または）「新しく形成したチタン層を
酸素ガスおよび（または）酸素含有ガスに実質的にさら
さずに」という表現を用いることによって、チタンの堆
積と焼鈍にそれぞれ用いられるチャンバ内の雰囲気、お
よびこれらのチャンバ間でウェーハの転送に使用する真
空チャンバ内の雰囲気を意味し、この雰囲気は、これら
のいずれのチャンバ内でも１０ppm 未満の酸素が含有さ
れることを意味する。
【００１７】ここで「窒素含有雰囲気」という用語を用
いることによって、雰囲気が少なくとも１０体積比の窒
素を含有することを意味する。この窒素は、Ｎ2 からま
たは他のいずれの窒素含有ソースから得ることが可能で
あり、これらは窒素源を得るために分解されても、酸素
含有ガスを雰囲気、例えば、ＮＨ3 に加えることはな
い。
いることによって、雰囲気が少なくとも１０体積比の窒
素を含有することを意味する。この窒素は、Ｎ2 からま
たは他のいずれの窒素含有ソースから得ることが可能で
あり、これらは窒素源を得るために分解されても、酸素
含有ガスを雰囲気、例えば、ＮＨ3 に加えることはな
い。
【００１８】１つの特徴では、本発明の工程は、本工程
の焼鈍部分の期間中に半導体ウェーハ上に新しく形成し
たチタン層内および（または）チタン層上に酸素を抑制
または排除するために、実質的に酸素含有ガスが存在し
ない真空内でチタン堆積チャンバから焼鈍チャンバへ半
導体ウェーハを転送するステップを有し、こりによっ
て、前述の温度範囲内での窒化チタンの形成が可能にな
る。
の焼鈍部分の期間中に半導体ウェーハ上に新しく形成し
たチタン層内および（または）チタン層上に酸素を抑制
または排除するために、実質的に酸素含有ガスが存在し
ない真空内でチタン堆積チャンバから焼鈍チャンバへ半
導体ウェーハを転送するステップを有し、こりによっ
て、前述の温度範囲内での窒化チタンの形成が可能にな
る。
【００１９】他の特徴では、本発明の工程は、チタンの
堆積ステップに先立ちウェーハを洗浄するステップを有
し、この洗浄ステップは、本工程と干渉する恐れのある
いずれの汚染物質もウェーハ表面から完全に取り除くた
めにチタンの堆積ステップに先立って反応性ｒｆイオン
・エッチングを使用して行われ、続いて洗浄したウェー
ハを酸素含有ガスにさらさずに洗浄チャンバからチタン
堆積チャンバへ移動させ、次にこの半導体ウェーハを真
空内で、また実質的に酸素含有ガスの存在しない状態で
堆積チャンバから焼鈍チャンバへ転送し、本工程の焼鈍
部分の期間中に半導体ウェーハ上に新しく形成したチタ
ン層内および（または）チタン層上の酸素を抑制または
排除し、これによって前述の温度範囲内での窒化チタン
の形成を可能にする。
堆積ステップに先立ちウェーハを洗浄するステップを有
し、この洗浄ステップは、本工程と干渉する恐れのある
いずれの汚染物質もウェーハ表面から完全に取り除くた
めにチタンの堆積ステップに先立って反応性ｒｆイオン
・エッチングを使用して行われ、続いて洗浄したウェー
ハを酸素含有ガスにさらさずに洗浄チャンバからチタン
堆積チャンバへ移動させ、次にこの半導体ウェーハを真
空内で、また実質的に酸素含有ガスの存在しない状態で
堆積チャンバから焼鈍チャンバへ転送し、本工程の焼鈍
部分の期間中に半導体ウェーハ上に新しく形成したチタ
ン層内および（または）チタン層上の酸素を抑制または
排除し、これによって前述の温度範囲内での窒化チタン
の形成を可能にする。
【００２０】さらに酸素含有ガスを本工程から排除する
ために、洗浄ステップに先立ち、このウェーハにガス抜
きステップを行うことも可能である。酸素ガスおよび
（または）空気のような酸素含有ガスが実質的に存在し
ない状態で、ケイ化チタン層を半導体ウェーハ上に形成
する工程は、本発明の譲受人に譲渡され「半導体ウェー
ハ上にケイ化チタンを形成するための統合処理システ
ム」という名称の共願の米国特許出願番号第０７／５１
0,３０７号（ドケット番号第ＡＰＭ１９０号）で開示お
よび特許を請求され、これはここで互いに参照される。
この出願では、反応しなかったシリコンが表面に移動す
るのを抑制するためにケイ化チタン上に形成された窒化
チタンの阻止層を含んで半導体ウェーハ上にケイ化チタ
ンを形成する工程が説明され、ここで、実質的に酸素含
有ガスの存在しない真空内で、半導体ウェーハをチタン
堆積チャンバから焼鈍チャンバへ転送し、酸素ガスおよ
び（または）酸素含有ガスをウェーハ表面から完全に取
り除くためにチタンの堆積ステップに先立ち反応性ｒｆ
イオン・エッチングを使用しこのウェーハを洗浄すし、
続いて実質的に酸素含有ガスの存在しない真空内で洗浄
したウェーハをチタン堆積チャンバへ移動させることに
よって、酸素含有ガスは排除される。この工程で使用さ
れるチタン焼鈍温度は６００℃から約６９５℃の範囲で
あり、次に窒化チタン阻止層は、ケイ化チタンをより安
定した相に変換させるより高い温度で行われる焼鈍の前
または後のいずれかで実質的に取り除かれる。
ために、洗浄ステップに先立ち、このウェーハにガス抜
きステップを行うことも可能である。酸素ガスおよび
（または）空気のような酸素含有ガスが実質的に存在し
ない状態で、ケイ化チタン層を半導体ウェーハ上に形成
する工程は、本発明の譲受人に譲渡され「半導体ウェー
ハ上にケイ化チタンを形成するための統合処理システ
ム」という名称の共願の米国特許出願番号第０７／５１
0,３０７号（ドケット番号第ＡＰＭ１９０号）で開示お
よび特許を請求され、これはここで互いに参照される。
この出願では、反応しなかったシリコンが表面に移動す
るのを抑制するためにケイ化チタン上に形成された窒化
チタンの阻止層を含んで半導体ウェーハ上にケイ化チタ
ンを形成する工程が説明され、ここで、実質的に酸素含
有ガスの存在しない真空内で、半導体ウェーハをチタン
堆積チャンバから焼鈍チャンバへ転送し、酸素ガスおよ
び（または）酸素含有ガスをウェーハ表面から完全に取
り除くためにチタンの堆積ステップに先立ち反応性ｒｆ
イオン・エッチングを使用しこのウェーハを洗浄すし、
続いて実質的に酸素含有ガスの存在しない真空内で洗浄
したウェーハをチタン堆積チャンバへ移動させることに
よって、酸素含有ガスは排除される。この工程で使用さ
れるチタン焼鈍温度は６００℃から約６９５℃の範囲で
あり、次に窒化チタン阻止層は、ケイ化チタンをより安
定した相に変換させるより高い温度で行われる焼鈍の前
または後のいずれかで実質的に取り除かれる。
【００２１】ケイ化チタン層の形成中に、半導体ウェー
ハ上に窒化チタン阻止層を形成することは、本発明の譲
受人に譲渡され「半導体ウェーハ上にケイ化チタンを形
成する低圧窒素工程」という名称の共願の米国特許出願
番号第０７／５０9,９２８号（ドケット番号第ＡＰＭ１
９９号）で開示をよび特許を請求され、これはここで互
いに参照され、本発明の譲受人に譲渡され「半導体ウェ
ーハ上にケイ化チタンを形成する単独焼鈍ステップの工
程」という名称の共願の米国特許出願番号第０７／５１
0,３４０号（ドケット番号第ＡＰＭ２０３号）でまた開
示をよび特許を請求され、これもまたここで互いに参照
される。
ハ上に窒化チタン阻止層を形成することは、本発明の譲
受人に譲渡され「半導体ウェーハ上にケイ化チタンを形
成する低圧窒素工程」という名称の共願の米国特許出願
番号第０７／５０9,９２８号（ドケット番号第ＡＰＭ１
９９号）で開示をよび特許を請求され、これはここで互
いに参照され、本発明の譲受人に譲渡され「半導体ウェ
ーハ上にケイ化チタンを形成する単独焼鈍ステップの工
程」という名称の共願の米国特許出願番号第０７／５１
0,３４０号（ドケット番号第ＡＰＭ２０３号）でまた開
示をよび特許を請求され、これもまたここで互いに参照
される。
【００２２】共願の米国特許出願番号第０７／５０9,９
２８号（ドケット番号第ＡＰＭ１９９号）では、焼鈍ス
テップは、窒素を真空または約１００ミリトルから約１
００トル、好ましくは約５００ミリトルから約１０ト
ル、最も好ましくは約１トルから約１０トルまでの圧力
レベルに維持する間に実行される。共願の米国特許出願
番号第０７／５１0,３４０号（ドケット番号第ＡＰＭ２
０３号）では、初期焼鈍は、約５００℃から約６９５℃
までのより低い温度範囲で約２０秒から約６０秒の間行
われ、続いて最初は窒化チタン阻止層を取り除かず約８
００℃から約９００℃までのより高い温度範囲で、さら
に約２０秒から６０秒の間なお焼鈍を行い、続いて従来
のエッチング・ステップによって選択的にこの窒化チタ
ン層を取り除く。前述の出願は、全てウェーハのシリコ
ン部分上にケイ化チタン層を形成することと関連して窒
化チタン層の形成を論じているが、いずれの場合もその
後に窒化チタン層を取り除くこともを論じている。これ
は、これらの出願における窒化チタン層の機能は、単に
シリコンの表面への移動を防止し、その後に行われるよ
り高い温度の焼鈍期間中、ウェーハの酸化シリコン(SiO
2 ）部分とその上にある未反応のチタンとの間の反応を
抑制するために、窒化チタン阻止層を形成することによ
ってケイ化チタン層の形成を促進するだけだからであ
る。
２８号（ドケット番号第ＡＰＭ１９９号）では、焼鈍ス
テップは、窒素を真空または約１００ミリトルから約１
００トル、好ましくは約５００ミリトルから約１０ト
ル、最も好ましくは約１トルから約１０トルまでの圧力
レベルに維持する間に実行される。共願の米国特許出願
番号第０７／５１0,３４０号（ドケット番号第ＡＰＭ２
０３号）では、初期焼鈍は、約５００℃から約６９５℃
までのより低い温度範囲で約２０秒から約６０秒の間行
われ、続いて最初は窒化チタン阻止層を取り除かず約８
００℃から約９００℃までのより高い温度範囲で、さら
に約２０秒から６０秒の間なお焼鈍を行い、続いて従来
のエッチング・ステップによって選択的にこの窒化チタ
ン層を取り除く。前述の出願は、全てウェーハのシリコ
ン部分上にケイ化チタン層を形成することと関連して窒
化チタン層の形成を論じているが、いずれの場合もその
後に窒化チタン層を取り除くこともを論じている。これ
は、これらの出願における窒化チタン層の機能は、単に
シリコンの表面への移動を防止し、その後に行われるよ
り高い温度の焼鈍期間中、ウェーハの酸化シリコン(SiO
2 ）部分とその上にある未反応のチタンとの間の反応を
抑制するために、窒化チタン阻止層を形成することによ
ってケイ化チタン層の形成を促進するだけだからであ
る。
【００２３】本発明の工程では、その目的はウェーハ上
の局部的相互接続部として機能することのできる窒化チ
タン導電層をこのウェーハ上に形成すること、すなわ
ち、ケイ化チタンを使用すると必然的にウェーハの絶縁
部分上に導電層を形成すること、すなわち、ケイ化チタ
ンを使用することのできない機能であるが、その理由
は、ケイ化チタンを使用するとチタン層と反応してケイ
化チタンを形成するためにシリコンを使用することので
きないウェーハの絶縁部分上、すなわち酸化シリコン部
分上に必然的に導電層を形成するからである。本発明の
工程によって形成した窒化チタン層は、ケイ化チタンと
アルミ層との間の阻止層として、例えば、ウェーハのシ
リコン部分上および酸化シリコン部分上のアルミ結線ハ
ーネス用の下部層として使用することもできる。
の局部的相互接続部として機能することのできる窒化チ
タン導電層をこのウェーハ上に形成すること、すなわ
ち、ケイ化チタンを使用すると必然的にウェーハの絶縁
部分上に導電層を形成すること、すなわち、ケイ化チタ
ンを使用することのできない機能であるが、その理由
は、ケイ化チタンを使用するとチタン層と反応してケイ
化チタンを形成するためにシリコンを使用することので
きないウェーハの絶縁部分上、すなわち酸化シリコン部
分上に必然的に導電層を形成するからである。本発明の
工程によって形成した窒化チタン層は、ケイ化チタンと
アルミ層との間の阻止層として、例えば、ウェーハのシ
リコン部分上および酸化シリコン部分上のアルミ結線ハ
ーネス用の下部層として使用することもできる。
【００２４】ここで図２に移って、本発明の工程を実行
することに有用な装置を１０で一般的に示し、これは密
閉型中央チャンバ２０によって構成され、この中にカセ
ット・ロード・ロック２４によってウェーハを装填する
ことができる。中央チャンバ２０は、約１０-9から約１
０-5トルの範囲の真空に維持することができる。特に、
酸素ガスおよび他の空気のような酸素含有ガスは中央チ
ャンバ２０から排除される。
することに有用な装置を１０で一般的に示し、これは密
閉型中央チャンバ２０によって構成され、この中にカセ
ット・ロード・ロック２４によってウェーハを装填する
ことができる。中央チャンバ２０は、約１０-9から約１
０-5トルの範囲の真空に維持することができる。特に、
酸素ガスおよび他の空気のような酸素含有ガスは中央チ
ャンバ２０から排除される。
【００２５】中央チャンバ２０を介して、洗浄チャンバ
３０、ＰＶＤチャンバ４０、および焼鈍チャンバ５０の
間でウェーハを転送するために中央チャンバ２０内にロ
ボット手段２８を設けることもできる。装置１０の一部
として、オプションとしてのガス抜きチャンバ６０をま
た設けることもでき、これもまた中央真空チャンバ２０
を介してアクセスすることができる。
３０、ＰＶＤチャンバ４０、および焼鈍チャンバ５０の
間でウェーハを転送するために中央チャンバ２０内にロ
ボット手段２８を設けることもできる。装置１０の一部
として、オプションとしてのガス抜きチャンバ６０をま
た設けることもでき、これもまた中央真空チャンバ２０
を介してアクセスすることができる。
【００２６】半導体ウェーハを処理する複数のチャンバ
を備えた真空装置は一般的にトシマに対する米国特許番
号第4,785,962 号で説明され、これはここで相互に参照
され、この装置は、例えば、カルフォルニア州、サンタ
クララのアプライド・マテリアル社(Applied Materials
Inc.)で市販されている５０００シリーズ・ウェーハ処
理装置であり、この種の装置は本発明の実施するために
変形することが可能である。
を備えた真空装置は一般的にトシマに対する米国特許番
号第4,785,962 号で説明され、これはここで相互に参照
され、この装置は、例えば、カルフォルニア州、サンタ
クララのアプライド・マテリアル社(Applied Materials
Inc.)で市販されている５０００シリーズ・ウェーハ処
理装置であり、この種の装置は本発明の実施するために
変形することが可能である。
【００２７】本発明の工程を実施する場合、トレーに載
置した１枚のウェーハまたは複数のウェーハをロード・
ロック２４によって真空装置１０の中央チャンバ２０内
に装填することができる。次に、１枚のウェーハがガス
抜きチャンバ６０に任意に転送され、ここで酸素含有ガ
スを含む全てのガスが取り除かれる。この種のガス抜き
ステップは、約１０から１８０秒の間約５０℃から約３
００℃の温度で約１０ -5から約１０-9トルの真空に保持
したガス抜きチャンバ内で行われる。
置した１枚のウェーハまたは複数のウェーハをロード・
ロック２４によって真空装置１０の中央チャンバ２０内
に装填することができる。次に、１枚のウェーハがガス
抜きチャンバ６０に任意に転送され、ここで酸素含有ガ
スを含む全てのガスが取り除かれる。この種のガス抜き
ステップは、約１０から１８０秒の間約５０℃から約３
００℃の温度で約１０ -5から約１０-9トルの真空に保持
したガス抜きチャンバ内で行われる。
【００２８】ガス抜きしたウェーハは、中央チャンバ２
０を介して洗浄チャンバ３０に転送され、ここでこのウ
ェーハを洗浄してウェーハから異物を除去し、特に全て
の酸化物を露出したシリコンの表面から除去する。この
ウェーハは不活性ガスとしてアルゴンを使用し、従来の
不活性ガスＲＦエッチングを使用して洗浄することがで
きる。しかし、本発明の工程の好適な実施例によれば、
このウェーハは、約２sccmから約５００sccmの少なくと
も一種類のＮＦ3 のような反応性ガスおよび約１０sccm
から約１０００sccmのアルゴンのような搬送ガスを洗浄
チャンバ３０内に流すことによって、ＮＦ3 ／アルゴン
混合物のような反応性ｒｆイオン工程を使用して洗浄す
ることが好ましく、この場合洗浄チャンバ３０内を約１
から約５０ミリトルの真空に保持し、ｒｆプラズマを約
２０から約５００ワットの範囲の電力レベルに保持す
る。洗浄ステップの間、この洗浄チャンバは約２７℃か
ら約２００℃の温度範囲に保持され、このステップは約
１秒から約５００秒の期間実行される。
０を介して洗浄チャンバ３０に転送され、ここでこのウ
ェーハを洗浄してウェーハから異物を除去し、特に全て
の酸化物を露出したシリコンの表面から除去する。この
ウェーハは不活性ガスとしてアルゴンを使用し、従来の
不活性ガスＲＦエッチングを使用して洗浄することがで
きる。しかし、本発明の工程の好適な実施例によれば、
このウェーハは、約２sccmから約５００sccmの少なくと
も一種類のＮＦ3 のような反応性ガスおよび約１０sccm
から約１０００sccmのアルゴンのような搬送ガスを洗浄
チャンバ３０内に流すことによって、ＮＦ3 ／アルゴン
混合物のような反応性ｒｆイオン工程を使用して洗浄す
ることが好ましく、この場合洗浄チャンバ３０内を約１
から約５０ミリトルの真空に保持し、ｒｆプラズマを約
２０から約５００ワットの範囲の電力レベルに保持す
る。洗浄ステップの間、この洗浄チャンバは約２７℃か
ら約２００℃の温度範囲に保持され、このステップは約
１秒から約５００秒の期間実行される。
【００２９】本発明の反応性イオン・エッチング・ステ
ップを実行するのに使用できる反応性ガスの例には、Ｎ
Ｆ3 のみならず、例えば、ＣＨＦ3 およびＣＦ4 のよう
なフッ素と化合した１−２炭素炭化水素およびこれらの
混合物も含まれる。洗浄した後、ウェーハは洗浄チャン
バ３０から中央チャンバ２０にもどされ、次に堆積チャ
ンバ４０に転送され、ここで約１００から約５０００オ
ングストローム、好ましくは約１００から約１０００オ
ングストロームの範囲、一般的に約５００オングストロ
ームの厚さを有するチタン層が、例えば、ＰＶＤスパッ
タリング工程を使用して従来のようにウェーハ表面上に
堆積される。本発明の好適な実施例では、洗浄チャンバ
３０から取り出した洗浄したウェーハは空気または他の
全ての酸素含有ガスにさらされず、真空チャンバ２０を
介して洗浄チャンバ３０から直接堆積チャンバ４０に移
動されることに留意すること。
ップを実行するのに使用できる反応性ガスの例には、Ｎ
Ｆ3 のみならず、例えば、ＣＨＦ3 およびＣＦ4 のよう
なフッ素と化合した１−２炭素炭化水素およびこれらの
混合物も含まれる。洗浄した後、ウェーハは洗浄チャン
バ３０から中央チャンバ２０にもどされ、次に堆積チャ
ンバ４０に転送され、ここで約１００から約５０００オ
ングストローム、好ましくは約１００から約１０００オ
ングストロームの範囲、一般的に約５００オングストロ
ームの厚さを有するチタン層が、例えば、ＰＶＤスパッ
タリング工程を使用して従来のようにウェーハ表面上に
堆積される。本発明の好適な実施例では、洗浄チャンバ
３０から取り出した洗浄したウェーハは空気または他の
全ての酸素含有ガスにさらされず、真空チャンバ２０を
介して洗浄チャンバ３０から直接堆積チャンバ４０に移
動されることに留意すること。
【００３０】ウェーハにチタン層を堆積させた後、この
ウェーハは堆積チャンバ４０から取り出され、本発明に
よって、真空チャンバ２０を介して直接焼鈍チャンバ５
０に転送されて、酸素ガスまたは空気のような他の酸素
含有ガスにはさらされないが、さもなければ、このガス
は新しく堆積させたチタン層に吸収されるかまたは入り
込む可能性がある。
ウェーハは堆積チャンバ４０から取り出され、本発明に
よって、真空チャンバ２０を介して直接焼鈍チャンバ５
０に転送されて、酸素ガスまたは空気のような他の酸素
含有ガスにはさらされないが、さもなければ、このガス
は新しく堆積させたチタン層に吸収されるかまたは入り
込む可能性がある。
【００３１】次に、ケイ化チタンをまた形成することが
望ましいかどうかによって、約４００℃から６５０℃未
満または約６００℃未満のいずれかの温度範囲で最初に
ウェーハを焼鈍することによって、本工程の焼鈍ステッ
プが実行される。もし、例えば、ウェーハの酸化シリコ
ン部分上のみまたは以前に形成したケイ化チタン上にチ
タン層が形成されている場合、チタン層を実質的に全て
窒化チタン化合物に変換することを希望するならば、最
初の焼鈍期間の上限温度は約６００℃未満でなければな
らない。一方、もしチタン層がウェーハの酸化シリコン
部分上とシリコン上の両方に形成さているなら、最初の
焼鈍期間の上限温度は約６５０℃未満でなければなら
ず、その結果、ケイ化チタンはこのウェーハのシリコン
部分上に、例えば、シリコンと窒化チタンとの間に形成
される。
望ましいかどうかによって、約４００℃から６５０℃未
満または約６００℃未満のいずれかの温度範囲で最初に
ウェーハを焼鈍することによって、本工程の焼鈍ステッ
プが実行される。もし、例えば、ウェーハの酸化シリコ
ン部分上のみまたは以前に形成したケイ化チタン上にチ
タン層が形成されている場合、チタン層を実質的に全て
窒化チタン化合物に変換することを希望するならば、最
初の焼鈍期間の上限温度は約６００℃未満でなければな
らない。一方、もしチタン層がウェーハの酸化シリコン
部分上とシリコン上の両方に形成さているなら、最初の
焼鈍期間の上限温度は約６５０℃未満でなければなら
ず、その結果、ケイ化チタンはこのウェーハのシリコン
部分上に、例えば、シリコンと窒化チタンとの間に形成
される。
【００３２】チタン層をケイ化チタンでなくて窒化チタ
ン化合物に変換することに関して、「実質的に全て」と
いう表現を使用することによって、少なくとも８０％、
最高９７％の（窒化チタン対ケイ化チタンの厚さ比率
で）窒化チタンが形成されることを意味するが、この比
率は初期焼鈍温度がどの程度低いかによって決まり、初
期焼鈍温度が低くなるにしたがって窒化チタンの形成に
より都合がよくなる。
ン化合物に変換することに関して、「実質的に全て」と
いう表現を使用することによって、少なくとも８０％、
最高９７％の（窒化チタン対ケイ化チタンの厚さ比率
で）窒化チタンが形成されることを意味するが、この比
率は初期焼鈍温度がどの程度低いかによって決まり、初
期焼鈍温度が低くなるにしたがって窒化チタンの形成に
より都合がよくなる。
【００３３】この焼鈍ステップは、ウェーハが約５℃／
秒から約１５０℃／秒の速度で、一般的には約８０℃／
秒の速度で初期焼鈍温度に上昇する急速な焼鈍条件で実
行することが好ましく、ウェーハは約２０秒から約６０
秒の期間所期焼鈍温度を受ける。本発明を実行する最良
のモードによれば、次にこの温度をさらに約２０秒から
約６０秒の期間約８００℃から約９００℃に上昇させ、
当業者に周知のように、初期焼鈍温度で形成したチタン
窒素化合物をより安定した科学量論的窒化チタン（Ｔｉ
Ｎ）に変換する。
秒から約１５０℃／秒の速度で、一般的には約８０℃／
秒の速度で初期焼鈍温度に上昇する急速な焼鈍条件で実
行することが好ましく、ウェーハは約２０秒から約６０
秒の期間所期焼鈍温度を受ける。本発明を実行する最良
のモードによれば、次にこの温度をさらに約２０秒から
約６０秒の期間約８００℃から約９００℃に上昇させ、
当業者に周知のように、初期焼鈍温度で形成したチタン
窒素化合物をより安定した科学量論的窒化チタン（Ｔｉ
Ｎ）に変換する。
【００３４】この焼鈍ステップの期間中、１種類以上の
窒素含有ガスを約５００から約１0,０００sccmの範囲の
速度で焼鈍チャンバ５０内に流し、一方上記の焼鈍チャ
ンバ内の圧力を約１００ミリトルから約８００トルの範
囲内に保持する。前述の共願の米国特許出願番号第０７
／５０9,９２８号（ドケット番号第ＡＰＭ１９９号）に
説明されているように、より低い窒素圧、例えば、約１
００ミリトルから約１００トルの圧力、好ましくは約５
００ミリトルから約１０トルの圧力、最も好ましくは約
１トルから約１０トルの窒素圧を本発明の工程でまた使
用することができる。
窒素含有ガスを約５００から約１0,０００sccmの範囲の
速度で焼鈍チャンバ５０内に流し、一方上記の焼鈍チャ
ンバ内の圧力を約１００ミリトルから約８００トルの範
囲内に保持する。前述の共願の米国特許出願番号第０７
／５０9,９２８号（ドケット番号第ＡＰＭ１９９号）に
説明されているように、より低い窒素圧、例えば、約１
００ミリトルから約１００トルの圧力、好ましくは約５
００ミリトルから約１０トルの圧力、最も好ましくは約
１トルから約１０トルの窒素圧を本発明の工程でまた使
用することができる。
【００３５】この焼鈍ステップの後、結果として得られ
たウェーハ上に形成した窒化チタン層は、例えば、フォ
トレジスト・マスクを使用するフォトリソグラフィーに
よってパターン化することができ、続いて窒化チタン層
のマスクされていない部分を選択的に除去するが、これ
は、塩素含有エッチング剤のような、適当な乾式ドライ
・エッチング剤の工程を含むいずれかのエッチング剤を
使用して、または４重量部のH2O 、１重量部のH2O2、お
よび１重量部のNH4OH の混合物ような従来の湿式エッチ
ングを使用し、湿式エッチングではケイ化チタンおよび
（または）酸化シリコンに優先して窒化チタンを取り除
く。
たウェーハ上に形成した窒化チタン層は、例えば、フォ
トレジスト・マスクを使用するフォトリソグラフィーに
よってパターン化することができ、続いて窒化チタン層
のマスクされていない部分を選択的に除去するが、これ
は、塩素含有エッチング剤のような、適当な乾式ドライ
・エッチング剤の工程を含むいずれかのエッチング剤を
使用して、または４重量部のH2O 、１重量部のH2O2、お
よび１重量部のNH4OH の混合物ような従来の湿式エッチ
ングを使用し、湿式エッチングではケイ化チタンおよび
（または）酸化シリコンに優先して窒化チタンを取り除
く。
【００３６】図３ないし図７はシリコン半導体ウェーハ
１００を示し、これはウェーハの表面に前もって形成し
た酸化シリコン(SiiO2) 絶縁領域１０６、およびソース
領域１０２、ドレイン領域１０４、およびゲート電極１
０８によって構成されるＭＯＳ構造を有し、このゲート
電極１０８はゲート酸化物１１４上に形成され、その側
壁上に形成された酸化物スペーサ１１２を有する。本実
施例では、ＭＯＳ素子用の電気接点の構造の一部とし
て、ケイ化チタンがソースおよびドレイン領域とゲート
電極上に形成され、窒化チタン部がウェーハのシリサイ
ド部および酸化物部上に形成される。
１００を示し、これはウェーハの表面に前もって形成し
た酸化シリコン(SiiO2) 絶縁領域１０６、およびソース
領域１０２、ドレイン領域１０４、およびゲート電極１
０８によって構成されるＭＯＳ構造を有し、このゲート
電極１０８はゲート酸化物１１４上に形成され、その側
壁上に形成された酸化物スペーサ１１２を有する。本実
施例では、ＭＯＳ素子用の電気接点の構造の一部とし
て、ケイ化チタンがソースおよびドレイン領域とゲート
電極上に形成され、窒化チタン部がウェーハのシリサイ
ド部および酸化物部上に形成される。
【００３７】前述のように、ウェーハは先ず洗浄されて
チタン層１２０を堆積する表面を準備し、この層は図４
でウェーハ構造上に堆積されている。このチタンを被覆
したウェーハは、次にこのチタン面を酸素含有ガスにさ
らすことなく焼鈍チャンバに移動され、ここでこのウェ
ーハは先ず約４００℃から約６５０℃未満の温度で約２
０秒から約６０秒の期間中焼鈍され、続いてさらに約２
０秒から約６０秒の期間中焼鈍を行い、初期焼鈍温度で
形成した窒化チタン化合物をより安定した化学量論的窒
化チタン（チタンｉＮ）に変換し、ケイ化チタンをより
安定した相に変換する。
チタン層１２０を堆積する表面を準備し、この層は図４
でウェーハ構造上に堆積されている。このチタンを被覆
したウェーハは、次にこのチタン面を酸素含有ガスにさ
らすことなく焼鈍チャンバに移動され、ここでこのウェ
ーハは先ず約４００℃から約６５０℃未満の温度で約２
０秒から約６０秒の期間中焼鈍され、続いてさらに約２
０秒から約６０秒の期間中焼鈍を行い、初期焼鈍温度で
形成した窒化チタン化合物をより安定した化学量論的窒
化チタン（チタンｉＮ）に変換し、ケイ化チタンをより
安定した相に変換する。
【００３８】図５は焼鈍ステップによって得られた構造
を示す。シリコン（単結晶シリコンまたは多結晶シリコ
ンのいずれか）と直線接触しているチタン層１２０の部
分のチタン、すなわち、ソース領域１０２、ドレイン領
域１０４、およびゲート領域１０８上のチタンはより低
い焼鈍温度でシリコンと反応し、１１０Ａ、１１０Ｂ、
および１１０Ｃで示すようにケイ化チタンを形成する。
窒化チタン層１３０が、チタン層１２０と焼鈍チャンバ
内に存在する窒素含有ガスとの間の反応によって、構造
全体の上に形成される。
を示す。シリコン（単結晶シリコンまたは多結晶シリコ
ンのいずれか）と直線接触しているチタン層１２０の部
分のチタン、すなわち、ソース領域１０２、ドレイン領
域１０４、およびゲート領域１０８上のチタンはより低
い焼鈍温度でシリコンと反応し、１１０Ａ、１１０Ｂ、
および１１０Ｃで示すようにケイ化チタンを形成する。
窒化チタン層１３０が、チタン層１２０と焼鈍チャンバ
内に存在する窒素含有ガスとの間の反応によって、構造
全体の上に形成される。
【００３９】絶縁酸化物領域１０６と酸化物スペーサ１
１２上にある層１２０の部分の全てのチタンが窒素と反
応してより低い温度で窒化チタンを形成し、その結果、
焼鈍温度が次に上昇した場合、より高い温度で酸化シリ
コンと反応して構造の酸化シリコン領域上にケイ化チタ
ンおよび（または）酸化チタンを形成するために使用す
ることのできる未反応チタンは酸化物領域上に存在しな
いことに留意するべきであるが、この理由は、窒化チタ
ン層の幾らかの部分が除去されないからである。この観
点から、チタン層の初期堆積の厚さを調整し、焼鈍の温
度と時間によってチタンの完全な反応を保証することが
必要である。
１２上にある層１２０の部分の全てのチタンが窒素と反
応してより低い温度で窒化チタンを形成し、その結果、
焼鈍温度が次に上昇した場合、より高い温度で酸化シリ
コンと反応して構造の酸化シリコン領域上にケイ化チタ
ンおよび（または）酸化チタンを形成するために使用す
ることのできる未反応チタンは酸化物領域上に存在しな
いことに留意するべきであるが、この理由は、窒化チタ
ン層の幾らかの部分が除去されないからである。この観
点から、チタン層の初期堆積の厚さを調整し、焼鈍の温
度と時間によってチタンの完全な反応を保証することが
必要である。
【００４０】動作上のいずれの理論によっても拘束され
ることを意図するものではないが、前述の温度範囲で窒
化チタンを形成することは、酸素含有ガスを本工程から
排除することによって可能にすることができると考えら
れるが、さもなければこの工程は酸化チタンを形成し、
これは窒素とチタン層との間の反応と干渉する。図６で
は、窒化チタン層１３０の一部の上にフォトレジスト・
マスク１４０が形成され、前述したようなエッチング剤
によって層１３０の残りの部分はエッチングによって取
り除かれるが、このことによって、窒化チタンは除去さ
れるがケイ化チタンまたは酸化シリコンは除去されず、
窒化チタンのセグメント１３４が残され、これはウェー
ハ１００上の集積回路構造のシリ化部分１１０Ｃと他の
特定されていない部分との間の局部相互接続部として機
能する。次に、フォトレジスト・マスク１４０を除去
し、図７に示す構造が残る。
ることを意図するものではないが、前述の温度範囲で窒
化チタンを形成することは、酸素含有ガスを本工程から
排除することによって可能にすることができると考えら
れるが、さもなければこの工程は酸化チタンを形成し、
これは窒素とチタン層との間の反応と干渉する。図６で
は、窒化チタン層１３０の一部の上にフォトレジスト・
マスク１４０が形成され、前述したようなエッチング剤
によって層１３０の残りの部分はエッチングによって取
り除かれるが、このことによって、窒化チタンは除去さ
れるがケイ化チタンまたは酸化シリコンは除去されず、
窒化チタンのセグメント１３４が残され、これはウェー
ハ１００上の集積回路構造のシリ化部分１１０Ｃと他の
特定されていない部分との間の局部相互接続部として機
能する。次に、フォトレジスト・マスク１４０を除去
し、図７に示す構造が残る。
【００４１】次に図８ないし１１は本工程の別の実施例
を示し、ここで窒化チタンのセグメントはケイ化チタン
とアルミ結線ハーネスとの間の阻止材料として使用され
る。図示の実施例では、ケイ化チタン部分１１０Ａ、１
１０Ｂ、および１１０Ｃは、ソース領域１０２、ドレイ
ン領域１０４、およびゲート電極１０８上にそれぞれ既
にすでに形成されている。
を示し、ここで窒化チタンのセグメントはケイ化チタン
とアルミ結線ハーネスとの間の阻止材料として使用され
る。図示の実施例では、ケイ化チタン部分１１０Ａ、１
１０Ｂ、および１１０Ｃは、ソース領域１０２、ドレイ
ン領域１０４、およびゲート電極１０８上にそれぞれ既
にすでに形成されている。
【００４２】チタン１２２の層が、図９に示すようにウ
ェーハ上に堆積される。この構造物は、次に窒素含有雰
囲気内で、約４００℃から約６００℃未満の温度で、約
２０秒から約６０秒の期間中、初期焼鈍されてチタンを
窒化チタン窒素化合物に変換し、続いてさらに約２０秒
から約６０秒の期間中焼鈍されて最初に形成された窒化
チタン化合物をより安定した科学量論的窒化チタン化合
物（ＴｉＮ）に変換する。
ェーハ上に堆積される。この構造物は、次に窒素含有雰
囲気内で、約４００℃から約６００℃未満の温度で、約
２０秒から約６０秒の期間中、初期焼鈍されてチタンを
窒化チタン窒素化合物に変換し、続いてさらに約２０秒
から約６０秒の期間中焼鈍されて最初に形成された窒化
チタン化合物をより安定した科学量論的窒化チタン化合
物（ＴｉＮ）に変換する。
【００４３】次に、窒化チタン層上にフォトレジスト・
マスク１４２を形成し、露出した窒化チタンに対して乾
式または湿式エッチングを行って図１０に示す構造を残
し、ここで窒化チタンのセグメント１３２、１３６、お
よび１３８がケイ化チタン部１１０Ａ、１１０Ｂ、およ
び１１０Ｃ上にそれぞれ設けられる。次に、フォトレジ
スト・マスク１４２を除去し、酸化物層１５０を構造全
体の上に形成することも可能であり、バイア１７０を形
成して窒化チタンのセグメント１３２、１３６、および
１３８を露出することもまた可能である。図１１に示す
ように、アルミ接点１６２、１６４、および１６６を次
に対応する窒化チタン・セグメントに作ることも可能で
ある。
マスク１４２を形成し、露出した窒化チタンに対して乾
式または湿式エッチングを行って図１０に示す構造を残
し、ここで窒化チタンのセグメント１３２、１３６、お
よび１３８がケイ化チタン部１１０Ａ、１１０Ｂ、およ
び１１０Ｃ上にそれぞれ設けられる。次に、フォトレジ
スト・マスク１４２を除去し、酸化物層１５０を構造全
体の上に形成することも可能であり、バイア１７０を形
成して窒化チタンのセグメント１３２、１３６、および
１３８を露出することもまた可能である。図１１に示す
ように、アルミ接点１６２、１６４、および１６６を次
に対応する窒化チタン・セグメントに作ることも可能で
ある。
【００４４】したがって、本発明は、半導体ウェーハの
表面上に、低い初期焼鈍温度で窒化チタンを形成する工
程を提供し、この温度で窒化チタンのみか、または窒化
チタンとケイ化チタンのいずれかが形成され、ここで窒
化チタンは、ケイ化チタンとアルミとの間の阻止層とし
て、および（または）ウェーハ上に形成された集積回路
構造の種々の部分の間でこのウェーハ上の局部的相互接
続部として機能する。最初に窒化チタンを形成するため
に採用されたこの種の低い焼鈍温度を使用することは、
窒化チタンをウェーハ上に形成するためのこのウェーハ
の処理の期間中空気のような酸素含有ガスをウェーハか
ら排除することによって可能になる。
表面上に、低い初期焼鈍温度で窒化チタンを形成する工
程を提供し、この温度で窒化チタンのみか、または窒化
チタンとケイ化チタンのいずれかが形成され、ここで窒
化チタンは、ケイ化チタンとアルミとの間の阻止層とし
て、および（または）ウェーハ上に形成された集積回路
構造の種々の部分の間でこのウェーハ上の局部的相互接
続部として機能する。最初に窒化チタンを形成するため
に採用されたこの種の低い焼鈍温度を使用することは、
窒化チタンをウェーハ上に形成するためのこのウェーハ
の処理の期間中空気のような酸素含有ガスをウェーハか
ら排除することによって可能になる。
【図１】従来技術による深さに対してプロットした窒
素、チタン、およびシリコンの濃度を示すグラフであ
る。
素、チタン、およびシリコンの濃度を示すグラフであ
る。
【図２】本発明の工程を実行するのに適した装置の平面
図である。
図である。
【図３】本発明の工程を使用してシリコン・ウェーハ上
に形成した窒化チタンの相互接続部を示す一連の部分垂
直断面図である。
に形成した窒化チタンの相互接続部を示す一連の部分垂
直断面図である。
【図４】本発明の工程を使用してシリコン・ウェーハ上
に形成した窒化チタンの相互接続部を示す一連の部分垂
直断面図である。
に形成した窒化チタンの相互接続部を示す一連の部分垂
直断面図である。
【図５】本発明の工程を使用してシリコン・ウェーハ上
に形成した窒化チタンの相互接続部を示す一連の部分垂
直断面図である。
に形成した窒化チタンの相互接続部を示す一連の部分垂
直断面図である。
【図６】本発明の工程を使用してシリコン・ウェーハ上
に形成した窒化チタンの相互接続部を示す一連の部分垂
直断面図である。
に形成した窒化チタンの相互接続部を示す一連の部分垂
直断面図である。
【図７】本発明の工程を使用してシリコン・ウェーハ上
に形成した窒化チタンの相互接続部を示す一連の部分垂
直断面図である。
に形成した窒化チタンの相互接続部を示す一連の部分垂
直断面図である。
【図８】本発明の工程を使用して以前に形成したケイ化
チタン部分上およびシリコン・ウェーハ上のアルミ接点
の下に形成した窒化チタン阻止層を示す一連の垂直断面
図である。
チタン部分上およびシリコン・ウェーハ上のアルミ接点
の下に形成した窒化チタン阻止層を示す一連の垂直断面
図である。
【図９】本発明の工程を使用して以前に形成したケイ化
チタン部分上およびシリコン・ウェーハ上のアルミ接点
の下に形成した窒化チタン阻止層を示す一連の垂直断面
図である。
チタン部分上およびシリコン・ウェーハ上のアルミ接点
の下に形成した窒化チタン阻止層を示す一連の垂直断面
図である。
【図１０】本発明の工程を使用して以前に形成したケイ
化チタン部分上およびシリコン・ウェーハ上のアルミ接
点の下に形成した窒化チタン阻止層を示す一連の垂直断
面図である。
化チタン部分上およびシリコン・ウェーハ上のアルミ接
点の下に形成した窒化チタン阻止層を示す一連の垂直断
面図である。
【図１１】本発明の工程を使用して以前に形成したケイ
化チタン部分上およびシリコン・ウェーハ上のアルミ接
点の下に形成した窒化チタン阻止層を示す一連の垂直断
面図である。
化チタン部分上およびシリコン・ウェーハ上のアルミ接
点の下に形成した窒化チタン阻止層を示す一連の垂直断
面図である。
【図１２】本発明の工程を示すフロー・チャートであ
る。
る。
１０ 装置 ２０ 密閉中央チャンバ ２４ ロード・ロック ３０ 洗浄チャンバ ４０ 堆積チャンバ ５０ 焼鈍チャンバ ６０ オプションのガス抜きチャンバ １００ ウェーハ １０２ ソース領域 １０４ ドレイン領域 １０８ ゲート電極 １０６ 絶縁領域 １１０Ａ，１１０Ｂ，１１０Ｃ ケイ化チタン １１２ 酸化物スペーサ １１４ ゲート酸化物 １２０ チタン層 １３０ 窒化チタン １４０ フォトレジスト・マスク
Claims (10)
- 【請求項１】 半導体ウェーハ上に窒化チタン層を形成
する工程において、上記の工程は： ａ）真空堆積チャンバ内で実質的に酸素含有ガスの存在
しない状態で上記のウェーハ上にチタン層を形成するス
テップ； ｂ）新しく形成したチタン層を酸素含有ガスに実質的に
さらすことなく、上記のチタンを被覆したウェーハを密
閉型焼鈍チャンバに転送するステップ； ｃ）上記のチタンを被覆した半導体ウェーハを上記の密
閉型焼鈍チャンバ内の窒素含有ガス雰囲気内で酸素含有
ガスが実質的に存在しない状態で４００℃から約６５０
℃未満の焼鈍温度で約２０秒から約６０秒の期間中焼鈍
し、上記のウェーハ上に窒化チタン化合物の層を形成す
るステップ；および ｄ）上記のウェーハを約８００℃から約９００℃の温度
で約２０秒から約６０秒の期間中さらに焼鈍し、化学量
論的窒化チタン（ＴｉＮ）の安定相を上記のウェーハ上
に形成するステップ；によって構成されることを特徴と
する工程。 - 【請求項２】 上記の工程は、上記の焼鈍ステップの後
で上記の窒化チタン層をマスクし、次に上記の窒化チタ
ン層のマスクしなかった部分を選択的に取り除くステッ
プによってさらに構成されることを特徴とする請求項１
記載の工程。 - 【請求項３】 上記のウェーハ上の露出したシリコン部
分上の上記のウェーハ上にシリ化チタンが形成され、上
記のマスク・ステップおよび選択的除去ステップの後、
上記のシリ化チタンの部分上に窒化チタンのセグメント
が残され、上記のシリ化チタン上の上記の残された窒化
チタンのセグメント上に金属部分が形成されることを特
徴とする請求項２記載の工程。 - 【請求項４】 上記の初期焼鈍温度範囲は約４００℃か
ら約６００℃未満の範囲であり、これによって上記のチ
タンの実質的に全てが上記の窒素と反応し、上記のウェ
ーハ上に窒化チタンを形成することを特徴とする請求項
１記載の工程。 - 【請求項５】 上記の焼鈍ステップの後上記の窒化チタ
ン層をマスクし、次に上記の窒化シリコン層のマスクし
なかった部分を選択的に取り除いて上記のウェーハ上に
局部相互接続部を形成するステップによってさらに構成
されることを特徴とする請求項４記載の工程。 - 【請求項６】 上記のウェーハは、上記のチタン層を堆
積する上記のステップに先立って、その上に形成された
シリ化チタン部分を有し、これによって、上記の約４０
０℃から約６００℃未満の温度範囲内で上記のチタン層
を焼鈍する結果、上記のシリ化チタン部分上に窒化チタ
ンが形成され、続いて上記の窒化チタンをパターン化す
ることによって、上記のウェーハ上に形成された集積回
路構造の上記のシリ化チタン部分と他の部品との間に局
部的相互接続部が形成されることを特徴とする請求項４
記載の工程。 - 【請求項７】 半導体ウェーハ上に窒化チタン層を形成
する工程において、上記の工程は： ａ）真空堆積チャンバ内で実質的に酸素含有ガスの存在
しない状態で上記のウェーハ上にチタン層を形成するス
テップ； ｂ）新しく形成したチタン層を実質的に酸素含有ガスに
さらすことなく、上記のチタンを被覆したウェーハを密
閉型焼鈍チャンバに転送するステップ； ｃ）上記のチタンを被覆した半導体ウェーハを上記の密
閉型焼鈍チャンバ内の窒素含有ガス雰囲気内で酸素含有
ガスが実質的に存在しない状態で４００℃から約６００
℃未満の焼鈍温度で焼鈍し、これによって上記のチタン
の実質的に全てが上記の窒素と反応して上記のウェーハ
上に窒化チタン化合物の層を形成するステップ；および ｄ）上記のウェーハを約８００℃から約９００℃の温度
でさらに焼鈍し、化学量論的窒化チタン（ＴｉＮ）の安
定相を上記のウェーハ上に形成するステップ；および ｅ）上記の焼鈍ステップの後上記の窒化チタン層をマス
クし、次に上記の窒化シリコン層のマスクしなかった部
分を選択的に取り除き、これによって上記のウェーハ上
に導電性の窒化シリコンのパターンを形成するステッ
プ；によって構成されることを特徴とする工程。 - 【請求項８】 約１０-9トルから約１０-5トルの圧力範
囲に保持されると共に上記の真空堆積チャンバと上記の
密閉型焼鈍チャンバの両方に相互に接続された密閉型中
央チャンバを介して上記のウェーハを上記の真空堆積チ
ャンバから上記の密閉型焼鈍チャンバに転送することに
よって、新しく形成したチタン層が酸素および（また
は）酸素含有ガスに実質的にさらされることを防止する
ステップを更に有し、これによって上記のチタンと上記
の窒素が反応して上記の初期焼鈍温度の範囲内で上記の
窒化チタンを形成することを特徴とする請求項７記載の
工程。 - 【請求項９】 ａ）上記のウェーハを洗浄チャンバ内で
洗浄するステップであって、約２sccmから約５００sccm
の比率の少なくとも１種類の反応性ガスと約１０sccmか
ら約１０００sccmの搬送ガスを含む気体混合物を上記の
洗浄チャンバ内に流し込み、同時に約２０ワットから約
５００ワットの電力範囲で約１秒から約５００秒の間ｒ
ｆプラズマを保持することによって上記のチタンの堆積
ステップに先立ってシリコン表面上から酸素およびその
他の物質を取り除く上記の洗浄ステップ；および ｂ）約１０-9トルから約１０-5トルの圧力に保持される
と共に上記の洗浄チャンバと上記の真空堆積チャンバの
両方と相互に接続された密閉型中央チャンバを使用し
て、実質的に酸素含有ガスにさらすことなく上記の洗浄
チャンバから上記の真空堆積チャンバに上記の洗浄した
ウェーハを転送するステップ；によってさらに構成され
ることを特徴とする請求項７記載の工程。 - 【請求項１０】 半導体ウェーハ上に窒化チタンの層を
形成する工程において、上記の工程は： ａ）上記のウェーハを洗浄チャンバ内で洗浄するステッ
プであって、約２sccmから約５００sccmの比率の少なく
とも１種類の反応性ガスと約１０sccmから約１０００sc
cmの搬送ガスを含む気体混合物を上記の洗浄チャンバ内
に流し込み、同時に約２０ワットから約５００ワットの
電力範囲で約１秒から約５００秒の間ｒｆプラズマを保
持することによって上記のチタンの堆積ステップに先立
ってシリコン表面上から酸素およびその他の物質を取り
除く上記の洗浄ステップ； ｂ）約１０-9トルから約１０-5トルの圧力に保持される
と共に上記の洗浄チャンバと上記の真空堆積チャンバの
両方と相互に接続された密閉型中央チャンバを使用し
て、実質的に酸素含有ガスにさらすことなく上記の洗浄
チャンバから上記の真空堆積チャンバに上記の洗浄した
ウェーハを転送するステップ； ｃ）真空堆積チャンバ内で実質的に酸素含有ガスの存在
しない状態で上記のウェーハ上にチタン層を形成するス
テップ； ｄ）新しく形成したチタン層を酸素含有ガスに実質的に
さらすことなく、上記のチタンを被覆したウェーハを密
閉型焼鈍チャンバに転送するステップ； ｅ）上記のチタンを被覆した半導体ウェーハを上記の密
閉型焼鈍チャンバ内の窒素含有ガス雰囲気内で酸素含有
ガスが実質的に存在しない状態で４００℃から約６００
℃未満の焼鈍温度で約２０秒から約６０秒の期間中焼鈍
し、これによって上記のチタンの実質的に全てが上記の
窒素と反応して上記のウェーハ上に窒化チタン化合物を
形成するステップ； ｆ）上記のウェーハを約８００℃から約９００℃の温度
で約２０秒から約６０秒の期間中さらに焼鈍し、化学量
面的窒化チタン（ＴｉＮ）の安定相を上記のウェーハ上
に形成するステップ； ｇ）上記の焼鈍ステップの後上記の窒化チタン層をマス
クするステップ；および ｈ）次に上記のシリコン窒化物層のマスクしなかった部
分を選択的に取り除くことによって上記のウェーハ上に
導電性シリコン窒化物のパターンを形成するステップ；
によって構成されることを特徴とする工程。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US511652 | 1990-04-20 | ||
| US07/511,652 US5236868A (en) | 1990-04-20 | 1990-04-20 | Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07111252A true JPH07111252A (ja) | 1995-04-25 |
Family
ID=24035834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3086499A Pending JPH07111252A (ja) | 1990-04-20 | 1991-04-18 | 統合処理システムで窒素含有ガスとチタンを反応させることによって半導体ウェーハ上に窒化チタンを形成する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5236868A (ja) |
| EP (1) | EP0452921A3 (ja) |
| JP (1) | JPH07111252A (ja) |
| KR (1) | KR100343880B1 (ja) |
Families Citing this family (86)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834368A (en) * | 1992-02-13 | 1998-11-10 | Nec Corporation | Integrated circuit with a metal silicide film uniformly formed |
| JP3084497B2 (ja) * | 1992-03-25 | 2000-09-04 | 東京エレクトロン株式会社 | ＳｉＯ２膜のエッチング方法 |
| KR960002061B1 (ko) * | 1992-10-05 | 1996-02-10 | 삼성전자주식회사 | 반도체 장치의 배선층 형성방법 |
| US5849634A (en) * | 1994-04-15 | 1998-12-15 | Sharp Kk | Method of forming silicide film on silicon with oxygen concentration below 1018 /cm3 |
| US6001729A (en) * | 1995-01-10 | 1999-12-14 | Kawasaki Steel Corporation | Method of forming wiring structure for semiconductor device |
| US5612253A (en) * | 1995-01-31 | 1997-03-18 | Advanced Micro Devices, Inc. | Method for forming ordered titanium nitride and titanium silicide upon a semiconductor wafer using a three-step anneal process |
| US5494860A (en) * | 1995-03-14 | 1996-02-27 | International Business Machines Corporation | Two step annealing process for decreasing contact resistance |
| JP2751859B2 (ja) * | 1995-03-15 | 1998-05-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3329128B2 (ja) * | 1995-03-28 | 2002-09-30 | ソニー株式会社 | 半導体装置の製造方法 |
| JP2836529B2 (ja) * | 1995-04-27 | 1998-12-14 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5604140A (en) * | 1995-05-22 | 1997-02-18 | Lg Semicon, Co. Ltd. | Method for forming fine titanium nitride film and method for fabricating semiconductor element using the same |
| US5783487A (en) * | 1996-02-20 | 1998-07-21 | Motorola, Inc. | Method of coupling titanium to a semiconductor substrate and semiconductor device thereof |
| US6239492B1 (en) | 1996-05-08 | 2001-05-29 | Micron Technology, Inc. | Semiconductor structure with a titanium aluminum nitride layer and method for fabricating same |
| US6309971B1 (en) | 1996-08-01 | 2001-10-30 | Cypress Semiconductor Corporation | Hot metallization process |
| US6156645A (en) * | 1996-10-25 | 2000-12-05 | Cypress Semiconductor Corporation | Method of forming a metal layer on a substrate, including formation of wetting layer at a high temperature |
| US5679585A (en) * | 1996-11-15 | 1997-10-21 | Advanced Micro Devices, Inc. | Method for forming metal silicide on a semiconductor surface with minimal effect on pre-existing implants |
| US5911114A (en) * | 1997-03-21 | 1999-06-08 | National Semiconductor Corporation | Method of simultaneous formation of salicide and local interconnects in an integrated circuit structure |
| US5925225A (en) * | 1997-03-27 | 1999-07-20 | Applied Materials, Inc. | Method of producing smooth titanium nitride films having low resistivity |
| EP0867940A3 (en) | 1997-03-27 | 1999-10-13 | Applied Materials, Inc. | An underlayer for an aluminum interconnect |
| US5902129A (en) * | 1997-04-07 | 1999-05-11 | Lsi Logic Corporation | Process for forming improved cobalt silicide layer on integrated circuit structure using two capping layers |
| US6080665A (en) * | 1997-04-11 | 2000-06-27 | Applied Materials, Inc. | Integrated nitrogen-treated titanium layer to prevent interaction of titanium and aluminum |
| US6139699A (en) * | 1997-05-27 | 2000-10-31 | Applied Materials, Inc. | Sputtering methods for depositing stress tunable tantalum and tantalum nitride films |
| US6222267B1 (en) * | 1997-06-17 | 2001-04-24 | Yamaha Corporation | Semiconductor device and manufacturing thereof |
| US5895245A (en) * | 1997-06-17 | 1999-04-20 | Vlsi Technology, Inc. | Plasma ash for silicon surface preparation |
| US5960303A (en) * | 1997-06-23 | 1999-09-28 | Micron Technology, Inc. | Process of forming titanium silicide interconnects |
| US5882399A (en) * | 1997-08-23 | 1999-03-16 | Applied Materials, Inc. | Method of forming a barrier layer which enables a consistently highly oriented crystalline structure in a metallic interconnect |
| KR100481839B1 (ko) * | 1997-10-23 | 2005-07-07 | 삼성전자주식회사 | 반도체장치의제조방법 |
| US6911124B2 (en) * | 1998-09-24 | 2005-06-28 | Applied Materials, Inc. | Method of depositing a TaN seed layer |
| US6887353B1 (en) | 1997-12-19 | 2005-05-03 | Applied Materials, Inc. | Tailored barrier layer which provides improved copper interconnect electromigration resistance |
| JP4947834B2 (ja) * | 1997-11-26 | 2012-06-06 | アプライド マテリアルズ インコーポレイテッド | ダメージフリー被覆刻設堆積法 |
| US7253109B2 (en) * | 1997-11-26 | 2007-08-07 | Applied Materials, Inc. | Method of depositing a tantalum nitride/tantalum diffusion barrier layer system |
| US20050272254A1 (en) * | 1997-11-26 | 2005-12-08 | Applied Materials, Inc. | Method of depositing low resistivity barrier layers for copper interconnects |
| US6107192A (en) * | 1997-12-30 | 2000-08-22 | Applied Materials, Inc. | Reactive preclean prior to metallization for sub-quarter micron application |
| US5985759A (en) * | 1998-02-24 | 1999-11-16 | Applied Materials, Inc. | Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers |
| US6245684B1 (en) | 1998-03-13 | 2001-06-12 | Applied Materials, Inc. | Method of obtaining a rounded top trench corner for semiconductor trench etch applications |
| TW520551B (en) | 1998-09-24 | 2003-02-11 | Applied Materials Inc | Method for fabricating ultra-low resistivity tantalum films |
| US6171717B1 (en) * | 1998-10-28 | 2001-01-09 | United Microelectronics Corp. | Structure of stacked barrier layer |
| US6184137B1 (en) | 1998-11-25 | 2001-02-06 | Applied Materials, Inc. | Structure and method for improving low temperature copper reflow in semiconductor features |
| WO2000041235A1 (en) | 1999-01-08 | 2000-07-13 | Applied Materials, Inc. | Method of depositing a copper seed layer which promotes improved feature surface coverage |
| US6383915B1 (en) | 1999-02-03 | 2002-05-07 | Applied Materials, Inc. | Tailoring of a wetting/barrier layer to reduce electromigration in an aluminum interconnect |
| US6362099B1 (en) | 1999-03-09 | 2002-03-26 | Applied Materials, Inc. | Method for enhancing the adhesion of copper deposited by chemical vapor deposition |
| US6556949B1 (en) | 1999-05-18 | 2003-04-29 | Applied Materials, Inc. | Semiconductor processing techniques |
| US6456894B1 (en) | 1999-06-01 | 2002-09-24 | Applied Materials, Inc. | Semiconductor processing techniques |
| US6408220B1 (en) | 1999-06-01 | 2002-06-18 | Applied Materials, Inc. | Semiconductor processing techniques |
| US6303395B1 (en) | 1999-06-01 | 2001-10-16 | Applied Materials, Inc. | Semiconductor processing techniques |
| US6130155A (en) * | 1999-07-02 | 2000-10-10 | Promos Technologies, Inc. | Method of forming metal lines in an integrated circuit having reduced reaction with an anti-reflection coating |
| US7069101B1 (en) | 1999-07-29 | 2006-06-27 | Applied Materials, Inc. | Computer integrated manufacturing techniques |
| US6640151B1 (en) | 1999-12-22 | 2003-10-28 | Applied Materials, Inc. | Multi-tool control system, method and medium |
| US6780250B2 (en) * | 2000-01-28 | 2004-08-24 | Texas Instruments Incorporated | System and method for integrated oxide removal and processing of a semiconductor wafer |
| US6952656B1 (en) | 2000-04-28 | 2005-10-04 | Applied Materials, Inc. | Wafer fabrication data acquisition and management systems |
| US6708074B1 (en) | 2000-08-11 | 2004-03-16 | Applied Materials, Inc. | Generic interface builder |
| US7188142B2 (en) | 2000-11-30 | 2007-03-06 | Applied Materials, Inc. | Dynamic subject information generation in message services of distributed object systems in a semiconductor assembly line facility |
| US6764940B1 (en) | 2001-03-13 | 2004-07-20 | Novellus Systems, Inc. | Method for depositing a diffusion barrier for copper interconnect applications |
| US6767832B1 (en) | 2001-04-27 | 2004-07-27 | Lsi Logic Corporation | In situ liner barrier |
| US6913938B2 (en) | 2001-06-19 | 2005-07-05 | Applied Materials, Inc. | Feedback control of plasma-enhanced chemical vapor deposition processes |
| US7047099B2 (en) | 2001-06-19 | 2006-05-16 | Applied Materials Inc. | Integrating tool, module, and fab level control |
| US7201936B2 (en) | 2001-06-19 | 2007-04-10 | Applied Materials, Inc. | Method of feedback control of sub-atmospheric chemical vapor deposition processes |
| US7160739B2 (en) | 2001-06-19 | 2007-01-09 | Applied Materials, Inc. | Feedback control of a chemical mechanical polishing device providing manipulation of removal rate profiles |
| US7101799B2 (en) | 2001-06-19 | 2006-09-05 | Applied Materials, Inc. | Feedforward and feedback control for conditioning of chemical mechanical polishing pad |
| US6910947B2 (en) | 2001-06-19 | 2005-06-28 | Applied Materials, Inc. | Control of chemical mechanical polishing pad conditioner directional velocity to improve pad life |
| US7698012B2 (en) | 2001-06-19 | 2010-04-13 | Applied Materials, Inc. | Dynamic metrology schemes and sampling schemes for advanced process control in semiconductor processing |
| US7082345B2 (en) | 2001-06-19 | 2006-07-25 | Applied Materials, Inc. | Method, system and medium for process control for the matching of tools, chambers and/or other semiconductor-related entities |
| US7337019B2 (en) | 2001-07-16 | 2008-02-26 | Applied Materials, Inc. | Integration of fault detection with run-to-run control |
| US7225047B2 (en) | 2002-03-19 | 2007-05-29 | Applied Materials, Inc. | Method, system and medium for controlling semiconductor wafer processes using critical dimension measurements |
| US20030199112A1 (en) | 2002-03-22 | 2003-10-23 | Applied Materials, Inc. | Copper wiring module control |
| US20030235973A1 (en) * | 2002-06-21 | 2003-12-25 | Jiong-Ping Lu | Nickel SALICIDE process technology for CMOS devices |
| CN100351725C (zh) | 2002-08-01 | 2007-11-28 | 应用材料有限公司 | 用于在先进工艺控制系统中处理歪曲的度量数据的方法、系统和介质 |
| AU2003290932A1 (en) | 2002-11-15 | 2004-06-15 | Applied Materials, Inc. | Method, system and medium for controlling manufacture process having multivariate input parameters |
| US7333871B2 (en) | 2003-01-21 | 2008-02-19 | Applied Materials, Inc. | Automated design and execution of experiments with integrated model creation for semiconductor manufacturing tools |
| KR100986629B1 (ko) | 2003-03-28 | 2010-10-08 | 매그나칩 반도체 유한회사 | 고전압 소자의 제조 방법 |
| US8298933B2 (en) | 2003-04-11 | 2012-10-30 | Novellus Systems, Inc. | Conformal films on semiconductor substrates |
| US7842605B1 (en) | 2003-04-11 | 2010-11-30 | Novellus Systems, Inc. | Atomic layer profiling of diffusion barrier and metal seed layers |
| US7205228B2 (en) | 2003-06-03 | 2007-04-17 | Applied Materials, Inc. | Selective metal encapsulation schemes |
| US7354332B2 (en) | 2003-08-04 | 2008-04-08 | Applied Materials, Inc. | Technique for process-qualifying a semiconductor manufacturing tool using metrology data |
| US7091085B2 (en) * | 2003-11-14 | 2006-08-15 | Micron Technology, Inc. | Reduced cell-to-cell shorting for memory arrays |
| US7356377B2 (en) | 2004-01-29 | 2008-04-08 | Applied Materials, Inc. | System, method, and medium for monitoring performance of an advanced process control system |
| US7164200B2 (en) * | 2004-02-27 | 2007-01-16 | Agere Systems Inc. | Techniques for reducing bowing in power transistor devices |
| US6961626B1 (en) | 2004-05-28 | 2005-11-01 | Applied Materials, Inc | Dynamic offset and feedback threshold |
| US7096085B2 (en) | 2004-05-28 | 2006-08-22 | Applied Materials | Process control by distinguishing a white noise component of a process variance |
| US7176140B1 (en) * | 2004-07-09 | 2007-02-13 | Novellus Systems, Inc. | Adhesion promotion for etch by-products |
| US7488689B2 (en) * | 2004-12-07 | 2009-02-10 | Tokyo Electron Limited | Plasma etching method |
| US7510634B1 (en) | 2006-11-10 | 2009-03-31 | Novellus Systems, Inc. | Apparatus and methods for deposition and/or etch selectivity |
| JP2008186926A (ja) * | 2007-01-29 | 2008-08-14 | Fujitsu Ltd | 半導体装置とその製造方法 |
| US20090004851A1 (en) * | 2007-06-29 | 2009-01-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Salicidation process using electroless plating to deposit metal and introduce dopant impurities |
| JP2009224374A (ja) * | 2008-03-13 | 2009-10-01 | Oki Semiconductor Co Ltd | Ｐｅｂ装置及びその制御方法 |
| US20130126984A1 (en) * | 2011-11-22 | 2013-05-23 | Globalfoundries Inc. | Patterning of Sensitive Metal-Containing Layers With Superior Mask Material Adhesion by Providing a Modified Surface Layer |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59103375A (ja) * | 1982-12-03 | 1984-06-14 | Nec Corp | シヨツトキ−接合を有する半導体装置の製造方法 |
| JPS6010717A (ja) * | 1983-06-30 | 1985-01-19 | Nec Corp | 半導体装置用コンタクトの形成方法 |
| JPS6233466A (ja) * | 1985-08-07 | 1987-02-13 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS62262422A (ja) * | 1986-05-08 | 1987-11-14 | Nec Corp | ＴｉＳｉ２膜の形成方法 |
| JPS6321827A (ja) * | 1986-07-15 | 1988-01-29 | Mitsubishi Electric Corp | 半導体製造装置 |
| JPS6324668A (ja) * | 1986-07-17 | 1988-02-02 | Mitsubishi Electric Corp | 半導体装置 |
| JPS6324669A (ja) * | 1986-07-16 | 1988-02-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS63117426A (ja) * | 1986-11-05 | 1988-05-21 | Semiconductor Energy Lab Co Ltd | 光処理装置 |
| JPS6440779A (en) * | 1987-04-20 | 1989-02-13 | Applied Materials Inc | Vacuum slit valve |
| JPS6477120A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Formation of wiring of semiconductor device |
| JPH01160010A (ja) * | 1987-12-17 | 1989-06-22 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH01298765A (ja) * | 1988-05-27 | 1989-12-01 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1138795A (en) * | 1980-02-19 | 1983-01-04 | Goodrich (B.F.) Company (The) | Escape slide and life raft |
| US4379832A (en) * | 1981-08-31 | 1983-04-12 | International Business Machines Corporation | Method for making low barrier Schottky devices of the electron beam evaporation of reactive metals |
| US4544142A (en) * | 1984-03-16 | 1985-10-01 | Kawasaki Steel Corporation | Rotary hearth finish annealing furnace |
| US4585517A (en) * | 1985-01-31 | 1986-04-29 | Motorola, Inc. | Reactive sputter cleaning of semiconductor wafer |
| US4676866A (en) * | 1985-05-01 | 1987-06-30 | Texas Instruments Incorporated | Process to increase tin thickness |
| US4855798A (en) * | 1986-12-19 | 1989-08-08 | Texas Instruments Incorporated | Semiconductor and process of fabrication thereof |
| JPS63160328A (ja) * | 1986-12-24 | 1988-07-04 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US4783248A (en) * | 1987-02-10 | 1988-11-08 | Siemens Aktiengesellschaft | Method for the production of a titanium/titanium nitride double layer |
| NL8800359A (nl) * | 1988-02-15 | 1989-09-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
-
1990
- 1990-04-20 US US07/511,652 patent/US5236868A/en not_active Expired - Fee Related
-
1991
- 1991-04-18 JP JP3086499A patent/JPH07111252A/ja active Pending
- 1991-04-18 EP EP19910106212 patent/EP0452921A3/en not_active Ceased
- 1991-04-19 KR KR1019910006262A patent/KR100343880B1/ko not_active IP Right Cessation
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59103375A (ja) * | 1982-12-03 | 1984-06-14 | Nec Corp | シヨツトキ−接合を有する半導体装置の製造方法 |
| JPS6010717A (ja) * | 1983-06-30 | 1985-01-19 | Nec Corp | 半導体装置用コンタクトの形成方法 |
| JPS6233466A (ja) * | 1985-08-07 | 1987-02-13 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS62262422A (ja) * | 1986-05-08 | 1987-11-14 | Nec Corp | ＴｉＳｉ２膜の形成方法 |
| JPS6321827A (ja) * | 1986-07-15 | 1988-01-29 | Mitsubishi Electric Corp | 半導体製造装置 |
| JPS6324669A (ja) * | 1986-07-16 | 1988-02-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS6324668A (ja) * | 1986-07-17 | 1988-02-02 | Mitsubishi Electric Corp | 半導体装置 |
| JPS63117426A (ja) * | 1986-11-05 | 1988-05-21 | Semiconductor Energy Lab Co Ltd | 光処理装置 |
| JPS6440779A (en) * | 1987-04-20 | 1989-02-13 | Applied Materials Inc | Vacuum slit valve |
| JPS6477120A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Formation of wiring of semiconductor device |
| JPH01160010A (ja) * | 1987-12-17 | 1989-06-22 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH01298765A (ja) * | 1988-05-27 | 1989-12-01 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910019113A (ko) | 1991-11-30 |
| EP0452921A3 (en) | 1992-10-28 |
| US5236868A (en) | 1993-08-17 |
| EP0452921A2 (en) | 1991-10-23 |
| KR100343880B1 (ko) | 2002-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5236868A (en) | Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system | |
| US5043300A (en) | Single anneal step process for forming titanium silicide on semiconductor wafer | |
| US5356835A (en) | Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| EP0377137B1 (en) | Method for selective deposition of refractory metals on silicon substrates | |
| KR100302894B1 (ko) | 이중(ｄｕａｌ) 두께 코발트 실리사이드 층을 갖는 집적 회로 구조 및 그 제조 방법 | |
| JP2947818B2 (ja) | 微細孔への金属穴埋め方法 | |
| US5888588A (en) | Process for forming a semiconductor device | |
| US5175126A (en) | Process of making titanium nitride barrier layer | |
| JPH06140372A (ja) | 半導体装置の製造方法 | |
| JPH10223900A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US5434096A (en) | Method to prevent silicide bubble in the VLSI process | |
| US5943600A (en) | Treatment of a titanium nitride layer to improve resistance to elevated temperatures | |
| JPH0529254A (ja) | 配線形成方法 | |
| JP2809196B2 (ja) | 半導体装置の製造方法 | |
| US6136691A (en) | In situ plasma clean for tungsten etching back | |
| EP0326218A1 (en) | Method of manufacturing a semiconductor device, in which a metal conductor track is provided on a surface of a semiconductor body | |
| US6847085B2 (en) | High aspect ratio contact surfaces having reduced contaminants | |
| EP0452888B1 (en) | Process for forming a layer of titanium silicide on a semiconductor wafer | |
| US5924010A (en) | Method for simultaneously fabricating salicide and self-aligned barrier | |
| JP3199945B2 (ja) | 半導体装置の製造方法およびその製造装置 | |
| JPH04226024A (ja) | 半導体ウェーハ上にケイ化チタンを形成する方法 | |
| JP4018843B2 (ja) | 半導体装置の製造方法 | |
| JPH11204455A (ja) | 半導体装置の製造方法 | |
| JPH09219400A (ja) | 絶縁膜形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970630 |