JP2009224374A - Peb装置及びその制御方法 - Google Patents
Peb装置及びその制御方法 Download PDFInfo
- Publication number
- JP2009224374A JP2009224374A JP2008064197A JP2008064197A JP2009224374A JP 2009224374 A JP2009224374 A JP 2009224374A JP 2008064197 A JP2008064197 A JP 2008064197A JP 2008064197 A JP2008064197 A JP 2008064197A JP 2009224374 A JP2009224374 A JP 2009224374A
- Authority
- JP
- Japan
- Prior art keywords
- baking time
- offset amount
- baking
- wafer
- batch sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B1/00—Details of electric heating devices
- H05B1/02—Automatic switching arrangements specially adapted to apparatus ; Control of heating devices
- H05B1/0227—Applications
- H05B1/023—Industrial applications
- H05B1/0233—Industrial applications for semiconductors manufacturing
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【目的】バッチシーケンスとして複数のウエハを連続的に処理するベーキング処理においてウエハ間のパターン寸法変動を効率的に抑制し得るPEB装置及び制御方法を提供する。
【構成】バッチシーケンスにおける各ウエハの処理順番号毎にベーキング時間オフセット量を設定し、該ウエハ毎のベーキング処理において、当該ウエハのベーキング時間をその処理順番号に対応するベーキング時間オフセット量に従って補正する。
【選択図】図2
【構成】バッチシーケンスにおける各ウエハの処理順番号毎にベーキング時間オフセット量を設定し、該ウエハ毎のベーキング処理において、当該ウエハのベーキング時間をその処理順番号に対応するベーキング時間オフセット量に従って補正する。
【選択図】図2
Description
本発明は、半導体装置のフォトリソグラフィ工程において、レジスト材料が塗布された半導体ウエハを露光後にベーキング処理するPEB(Post Exposure Bake)装置及びその制御方法に関する。
近年では半導体装置に要求されるパターン寸法の微細化が進み、化学増幅型レジストが広く用いられる様になっている。これに伴って、ウエハ毎のパターン寸法に変動を与える要因として、レジスト塗布から露光までの時間(PCD:Post Coating Delay)のウエハ毎の変動や、露光から現像までの時間(PED:Post Exposure Delay)のウエハ毎の変動が無視できないレベルになっている。
かかる変動を抑止する技術として、特許文献1は、レジストパターン寸法のバラツキをPEB装置におけるPEB処理の時間をウエハ毎に制御することで補正する技術を開示している。しかしながら、かかる技術は、全てのウエハについて個別制御を必要とするものであって半導体装置の効率的大量生産とっては利点が乏しいものである。
一方、半導体装置の効率的大量生産を目的として、ウエハ上面へのレジスト塗布、現像、ベーキング及び冷却の各工程を行う複数のユニットがレジストプロセス装置として一体化されて準備される。そして、かかるレジストプロセス装置による運用では複数のウエハが連続して1つのバッチシーケンスとして処理される。
かかるレジストプロセス装置においては、ウエハ毎のパターン寸法の変動を抑止するために、連続処理されるウエハ間における処理時間に関する履歴を同一にして、ウエハ間のパターン寸法変動を極小になる様にするバッチシーケンスも取り入れられている。すなわち、レジスト塗布、ベーキング、冷却を行う各ユニットのプロセスタイムや、各ユニット間を搬送する時間、待ち時間のタイムチャートをウエハ毎に同一にすることでPCD時間やPED時間の変動を無くしたバッチシーケンスが用いられる。
特開平8−111370号公報
しかしながら、ウエハ毎に処理時間に関する履歴を同一にしたバッチシーケンスが用いられたとしても、バッチシーケンスに組み入れられた複数ウエハのうち初期のウエハについてはパターン寸法の変動が見られる。例えば、図1の(a)の実測結果に示されるように、バッチシーケンスの最初から5枚程度(ウエハ処理順番号#1〜#5)のウエハにおいては、その後の大半のウエハ(ウエハ処理順番号#6以降)に比べてパターン寸法が細くなる現象が生じる。
かかる現象は、あるバッチシーケンスと次のバッチシーケンスとの間の待機時間の存在に起因するものと推察される。例えば、図1の(b)に示されるように、ウエハを処理する前の待機状態においてベーキングユニットの温度制御機構は、ある熱容量を持ったベークプレートの温度を予め100℃程度の設定温度に保つ様に制御し平衡状態を維持している。しかし、このベークプレート上に23℃前後のウエハが搬送されてくると、これまで保っていた温度の平衡状態が崩れるため、ベーキングユニットの温度制御機構は予め設定された温度に戻すための昇温制御を行う。かかる昇圧はオーバシュートを引き起こす。さらに、その後3秒程度でベークプレートとウエハを合わせた熱容量に対して温度が安定になるが、ウエハを搬出した時に再び熱容量の減少に伴う温度変化が生じ、ベーキングユニットの温度制御機構は予め設定された温度に戻すための降温制御を行う。ウエハの搬入搬出の度にベーキングユニットの温度制御機構はこの昇温と降温を繰り返すが、バッチシーケンスの開始以前の待機状態で温度が平衡状態に保っている状態から、バッチシーケンスが開始され脈動を伴うものの安定温度状態になるまでには、複数枚のウエハ処理を経なければならない。これは、熱容量の変化に対するベーキングユニットの温度制御機構の制御性能に依存するが、熱容量を有するベークプレートを前提とすると設定温度とベークプレートの実温度との時間的な遅れを完全に無くすことは極めて困難である。
本発明の目的は、以上の問題点に鑑みて考案されたものであり、その目的は、バッチシーケンスとして複数のウエハを連続的に処理するベーキング処理においてウエハ間のパターン寸法変動を効率的に抑制し得るPEB装置及び制御方法を提供することである。
本発明によるPEB装置は、各々がレジスト材料を担い且つ1つのバッチシーケンスに組み入れられた複数のウエハを順次ベーキング処理するPEB装置であって、該バッチシーケンスにおける各ウエハの処理順番号毎にベーキング時間オフセット量を設定するベーキング時間オフセット量設定手段と、該ウエハ毎のベーキング処理において、当該ウエハのベーキング時間をその処理順番号に対応するベーキング時間オフセット量に従って補正するベーキング時間補正手段と、を含むことを特徴とする。
本発明による制御方法は、各々がレジスト材料を担い且つ1つのバッチシーケンスに組み入れられた複数のウエハを順次ベーキング処理する装置における制御方法であって、該バッチシーケンスにおける各ウエハの処理順番号毎にベーキング時間オフセット量を設定するベーキング時間オフセット量設定ステップと、該ウエハ毎のベーキング処理において、当該ウエハのベーキング時間をその処理順番号に対応するベーキング時間オフセット量に従って補正するベーキング時間補正ステップと、を含むことを特徴とする。
本発明によるPEB装置及び制御方法によれば、バッチシーケンスに組み入れられた各ウエハの処理順番号に従ってPEB時間を補正する構成が与えられる。これにより、バッチシーケンスの始めの僅かのウエハについて補正されたPEB時間を適用し、バッチシーケンスの大半のウエハについては一定のPEB時間にてベーキング処理を行うことができ、ウエハ間のパターン寸法変動を効率的に抑えることができる。
本発明の実施例について添付の図面を参照しつつ詳細に説明する。
図2は、本発明の実施例を示し、PEB(Post Exposure Bake)装置の全体構成を示している。PEB装置10は、ウエハ搬送ユニット11と、ベーキングユニット12と、温度制御ユニット13と、パラメータテーブル14とから構成される。ウエハ搬送ユニット11は、レジスト塗布後に露光処理されたウエハをベーキングユニットに搬入すると共に、ベーキングがなされたウエハを搬出する。ウエハ搬送ユニット11は、また、前回のバッチシーケンスの終了から処理待機時間をカウントし、新たなバッチシーケンスが開始されるのに応じて、これ迄カウントしていた処理待機時間を温度制御ユニット13に通知する。ベーキングユニット12は、温度制御ユニット13から設定されるPEB温度及びPEB時間に基づいて処理順番号順の各ウエハをベーキング処理する。温度制御ユニット13は、1つのバッチシーケンスの開始に応じて、当該バッチシーケンスに指定されたレジスト材料の種別に従ったパラメータをパラメータテーブル14から検索し、得られたパラメータから算定されるPEP時間をベーキングユニット12に設定する。パラメータテーブル14は、レジスト材料の種別毎にPEP時間算定のための各種パラメータを保持する。PEP時間は、平均PEB時間とこれに加算されるべきウエハ毎のPEB時間オフセット量からなる。
図3は、ウエハ毎のPEB時間オフセット量を求める方法を説明している。PEB時間オフセット量は平均PEB時間に対するウエハ毎の補正量を意味する。図3を参照して、例えば、ウエハ処理順番号#3について見ると、パターン寸法の変動としてCD(Critical Distance)オフセット量ΔCDが実測されている。そこで、かかるΔCDを相殺するPEB時間オフット量Δtが必要となる。本実施例では、ΔCDとΔtとの関係を一定の比率、すなわちPEB時間補正係数として予め与えられている必要がある。
図4は、図2に示されたパラメータテーブルの設定例を示している。パラメータテーブル14は、レジスト種別毎に、PEB温度[℃]と、平均PEB時間[sec]と、PEB時間補正係数[nm/sec]と、ウエハ毎CDオフセット量[nm]と、適用条件とからなる。PEB温度[℃]は、ベーキングユニットの温度調整機構に設定される温度であり、本実施例ではバッチシーケンスの間一定とする。平均PEB時間[sec]は、バッチシーケンスの大半のウエハに適用されるベーキング時間である。PEB時間補正係数[nm/sec]は、CDオフセット量ΔCDとPEB時間オフセット量Δtとの比率であり、後述する実測結果から求められる。ウエハ毎CDオフセット量[nm]は、バッチシーケンスの各ウエハの実測されたCDオフセット量である。ウエハ毎のPEB時間オフセット量(ΔT)=ウエハ毎CDオフセット量(ΔCD)/PEB時間補正係数の関係から求められる。
適用条件は、例えば、「処理待機時間>3分」と設定され、処理待機時間が閾値3分を超えた場合に、補正適用枚数「5枚」についてPEB時間補正を行うことが設定される。
図5A〜図5Cの各々は、異なるレジスト材料におけるPEB時間に対するパターン寸法の変改量との実測結果を示している。例えば図5Aを参照すると、PEB時間とパターン寸法の関係は、例えば、露光波長が248nm(KrF)に対応したハイブリッドタイプのレジストの場合にはPEB時間に対するパターン寸法の変改量すなわち変化の比率が、パターン寸法の安定している6枚目以降を除くと−0.65nm/秒である。そこで、かかる比率を1枚目から5枚目のウエハに対するPEB時間補正係数とする。
同様に、露光波長が248nm(KrF)に対応したESCAPタイプのレジストの場合には、PEB時間補正係数は−1.41nm/秒である(図5B参照)。さらに、アセタールタイプのレジストの場合には、PEB時間補正係数は−0.45nm/秒である(図5C参照)。このように、PEB時間に対するパターン寸法の変化の態様にはレジスト材料の種別毎に差違が見られることから実験的に求めておく必要がある。
尚、図5A〜図5Cに示した係数(実測値)は、それぞれ、ハイブリッドタイプ、ESCAPタイプ及びアセタールタイプの1例を各々示したものであることか留意されるべきである。実際には、同じハイブリッドタイプに区分されるKrFレジストに於いても、係数が異なる場合の方が多い。これは、レジストに含有する酸発生剤やクエンチャーの種類(構造)に依存するものと考えられる。レジスト材料は概ね上述の3タイプに区分されるが、レジストメーカー毎に複数の酸発生剤やクエンチャーが組み合わせられるなどして独自の性能が達成されるため、「係数」は一義的に定まるものではない。
図6は、本発明によるPEB装置制御方法の処理手順を示している。先ず、バッチシーケンスに組み入れられた複数のウエハの最初のウエハがPEBユニットに搬入されることを契機として、温度制御ユニット13は、使用するレジスト材料の種別に従ったパラメータをパラメータテーブル14から検索する。検索されるパラメータはPEB温度、平均PEB時間、PEB時間補正係数、ウエハ毎CDオフセット量及び適用条件がある。
次に、温度制御ユニット13は、当該バッチシーケンス直前迄の処理待機時間が運用条件に設定された閾値以上(本図の例では3分)であるか否かを判定する(ステップS2)。もし、処理待機時間が3分未満である場合にはステップS4に進み、ベーキングユニット12に対して当該バッチシーケンスの全てのウエハについてPEB時間を平均PEB時間に設定する。これによりウエハ毎のPED時間の補正は停止される。
一方、待機時間が閾値(本図の例では3分)以上である場合には、温度制御ユニット13は、パラメータテーブル14に記憶されているPEB時間補正係数及びウエハ毎CDオフセット量に基づいて、ウエハ毎のPEB時間を算出する(ステップS3)。次いで、算出されたPEB時間をベーキングユニット12に対して設定する(ステップS4)。
図7は、本発明によるPEB時間制御方法を実行して得られるパターン寸法の結果例を示している。本図を参照すると、バッチシーケンスにおけるウエハの最初の5枚についても6枚目以降のウエハのパターン寸法と同等のパターン寸法を得ることができることが分かる。従って、バッチシーケンスにおいて連続処理されるウエハ全体のパターン寸法を一定にすることが可能となり、ウエハ間でのパターン寸法変動に起因する特性差違が低減され、歩留まり低下を改善することができる。
以上の実施例において、PEB装置の処理待機時間が一定時間以上空いているか否かの判定、使用するレジスト材料の種別に応じたPEB時間の設定、並びに設定されたPEB時間に基づいてベーキング処理の実行は全て自動的に行われる。
また、以上の実施例では、露光波長が248nm(KrFレーザ)に対応したレジスト材料についても主に説明されたが、本発明は、露光波長が193nm(ArFレーザ)や365nm(水銀光源のi線)に対応したレジスト材料でも同様に実施され得る。また、レジスト材料の種別毎に異なるPEB補正係数やウエハ毎CDオフセット量が設定される形態が説明されたが、レジスト材料の種別を同一としつつ異なるPEB補正係数やウエハ毎CDオフセット量を設定する等の多様な態様のバッチシーケンスをパラメータテーブルに設定して運用を行うこともできる。
さらに、以上の実施例では、本発明による制御方法は露光後のベーキング処理を行うPEB装置の制御方法として説明されたが、レジスト材料塗布後のベーキング処理を行う制御方法を含む多様なベーキング処理の制御方法としても実施し得る。
10 PEB装置
11 ウエハ搬送ユニット
12 ベーキングユニット
13 温度制御ユニット
14 パラメータテーブル
11 ウエハ搬送ユニット
12 ベーキングユニット
13 温度制御ユニット
14 パラメータテーブル
Claims (8)
- 各々がレジスト材料を担い且つ1つのバッチシーケンスに組み入れられた複数のウエハを順次ベーキング処理するPEB装置であって、
前記バッチシーケンスにおける各ウエハの処理順番号毎にベーキング時間オフセット量を設定するベーキング時間オフセット量設定手段と、
前記ウエハ毎のベーキング処理において、当該ウエハのベーキング時間をその処理順番号に対応するベーキング時間オフセット量に従って補正するベーキング時間補正手段と、
を含むことを特徴とするPEB装置。 - 前記バッチシーケンスが新たに開始される都度、前回のバッチシーケンスの終了から今回の新たなバッチシーケンス迄の処理待機時間が所定閾値を越えているか否かを判定する手段を更に含み、前記ベーキング時間補正手段は、前記処理待機時間が前記所定閾値を越えていないと判定された場合に、当該新たなバッチシーケンスにおける各ウエハに対する補正を停止することを特徴とする請求項1記載のPEB装置。
- 前記ベーキング時間オフセット量設定手段は、前記レジスト材料の種別毎に、前記ベーキング時間オフセット量を設定し、前記ベーキング時間補正手段は、当該バッチシーケンスのレジスト材料の種別に対応するベーキング時間オフセット量に従って前記ベーキング時間を補正することを特徴とする請求項2記載のPEB装置。
- 前記ベーキング時間オフセット量設定手段は、新たなバッチシーケンス毎に、当該バッチシーケンスのレジスト材料の種別に対応する所定のPEB時間補正係数に基づいて前記ベーキング時間オフセット量を算出する手段を含むことを特徴とする請求項2記載のPEB装置。
- 各々がレジスト材料を担い且つ1つのバッチシーケンスに組み入れられた複数のウエハを順次ベーキング処理する装置における制御方法であって、
前記バッチシーケンスにおける各ウエハの処理順番号毎にベーキング時間オフセット量を設定するベーキング時間オフセット量設定ステップと、
前記ウエハ毎のベーキング処理において、当該ウエハのベーキング時間をその処理順番号に対応するベーキング時間オフセット量に従って補正するベーキング時間補正ステップと、
を含むことを特徴とする制御方法。 - 前記バッチシーケンスが新たに開始される都度、前回のバッチシーケンスの終了から今回の新たなバッチシーケンス迄の処理待機時間が所定閾値を越えているか否かを判定するステップを更に含み、前記ベーキング時間補正ステップは、前記処理待機時間が前記所定閾値を越えていないと判定された場合に、当該新たなバッチシーケンスにおける各ウエハに対する補正を停止することを特徴とする請求項5記載の制御方法。
- 前記ベーキング時間オフセット量設定ステップは、前記レジスト材料の種別毎に、前記ベーキング時間オフセット量を設定し、前記ベーキング時間補正ステップは、当該バッチシーケンスのレジスト材料の種別に対応するベーキング時間オフセット量に従って前記ベーキング時間を補正することを特徴とする請求項6記載の制御方法。
- 前記ベーキング時間オフセット量設定ステップは、新たなバッチシーケンス毎に、当該バッチシーケンスのレジスト材料の種別に対応する所定のPEB時間補正係数に基づいて前記ベーキング時間オフセット量を算出するステップを含むことを特徴とする請求項6記載の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008064197A JP2009224374A (ja) | 2008-03-13 | 2008-03-13 | Peb装置及びその制御方法 |
US12/395,762 US20090230115A1 (en) | 2008-03-13 | 2009-03-02 | Peb apparatus and control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008064197A JP2009224374A (ja) | 2008-03-13 | 2008-03-13 | Peb装置及びその制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009224374A true JP2009224374A (ja) | 2009-10-01 |
Family
ID=41061888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008064197A Pending JP2009224374A (ja) | 2008-03-13 | 2008-03-13 | Peb装置及びその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090230115A1 (ja) |
JP (1) | JP2009224374A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103365100B (zh) * | 2012-03-30 | 2015-07-29 | 中芯国际集成电路制造(上海)有限公司 | 光刻工艺分配系统及分配方法 |
US10545409B1 (en) * | 2019-05-30 | 2020-01-28 | International Business Machines Corporation | Dynamic adjustment of post exposure bake during lithography utilizing real-time feedback for wafer exposure delay |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01168025A (ja) * | 1987-12-23 | 1989-07-03 | Teru Kyushu Kk | ベーキング方法 |
JPH08111370A (ja) * | 1994-10-12 | 1996-04-30 | Mitsubishi Electric Corp | 微細レジストパターンの形成方法およびポストエキスポージャーベーク装置 |
JPH10321516A (ja) * | 1997-05-15 | 1998-12-04 | Dainippon Screen Mfg Co Ltd | 基板処理方法および装置 |
JP2002228375A (ja) * | 2001-01-26 | 2002-08-14 | Tokyo Electron Ltd | 加熱処理装置 |
JP2002343708A (ja) * | 2001-05-21 | 2002-11-29 | Toshiba Corp | 基板処理装置および熱処理方法 |
JP2003347305A (ja) * | 2002-03-20 | 2003-12-05 | Tokyo Electron Ltd | 熱処理方法及び熱処理装置 |
JP2007123734A (ja) * | 2005-10-31 | 2007-05-17 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
JP2007294753A (ja) * | 2006-04-26 | 2007-11-08 | Tokyo Electron Ltd | 熱処理装置、熱処理方法、記憶媒体 |
Family Cites Families (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4510172A (en) * | 1984-05-29 | 1985-04-09 | International Business Machines Corporation | Technique for thin insulator growth |
US5236868A (en) * | 1990-04-20 | 1993-08-17 | Applied Materials, Inc. | Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system |
TW276353B (ja) * | 1993-07-15 | 1996-05-21 | Hitachi Seisakusyo Kk | |
EP0713153B1 (en) * | 1994-11-08 | 2001-03-14 | Canon Kabushiki Kaisha | Toner for developing electrostatic images, two component type developer, developing method, image forming method, heat fixing method, and process for producing toner |
US5751777A (en) * | 1996-05-03 | 1998-05-12 | Symmetricom, Inc. | Multiple input frequency locked loop |
US5895596A (en) * | 1997-01-27 | 1999-04-20 | Semitool Thermal | Model based temperature controller for semiconductor thermal processors |
US5880959A (en) * | 1997-11-25 | 1999-03-09 | Voyan Technology | Method for computer-aided design of a product or process |
US6383402B1 (en) * | 1998-04-23 | 2002-05-07 | Sandia Corporation | Method and apparatus for monitoring plasma processing operations |
US6248602B1 (en) * | 1999-11-01 | 2001-06-19 | Amd, Inc. | Method and apparatus for automated rework within run-to-run control semiconductor manufacturing |
US6470230B1 (en) * | 2000-01-04 | 2002-10-22 | Advanced Micro Devices, Inc. | Supervisory method for determining optimal process targets based on product performance in microelectronic fabrication |
US6405144B1 (en) * | 2000-01-18 | 2002-06-11 | Advanced Micro Devices, Inc. | Method and apparatus for programmed latency for improving wafer-to-wafer uniformity |
JP2001210037A (ja) * | 2000-01-21 | 2001-08-03 | Alps Electric Co Ltd | 磁気ヘッドスライダ |
US6689519B2 (en) * | 2000-05-04 | 2004-02-10 | Kla-Tencor Technologies Corp. | Methods and systems for lithography process control |
GB2406414B8 (en) * | 2000-05-17 | 2005-07-04 | Biopharm Services Ltd | Methods and apparatus for simulating industrial processes |
US6728587B2 (en) * | 2000-12-27 | 2004-04-27 | Insyst Ltd. | Method for global automated process control |
US6850322B2 (en) * | 2000-12-29 | 2005-02-01 | Advanced Micro Devices, Inc. | Method and apparatus for controlling wafer thickness uniformity in a multi-zone vertical furnace |
DE10120661A1 (de) * | 2001-04-27 | 2002-11-21 | Infineon Technologies Ag | Photolackzusammensetzung und Verfahren zur Strukturierung einer Photolackschicht |
US6678570B1 (en) * | 2001-06-26 | 2004-01-13 | Advanced Micro Devices, Inc. | Method and apparatus for determining output characteristics using tool state data |
US7382447B2 (en) * | 2001-06-26 | 2008-06-03 | Kla-Tencor Technologies Corporation | Method for determining lithographic focus and exposure |
US6650423B1 (en) * | 2001-07-02 | 2003-11-18 | Advanced Micro Devices Inc. | Method and apparatus for determining column dimensions using scatterometry |
KR100375559B1 (ko) * | 2001-07-03 | 2003-03-10 | 삼성전자주식회사 | 공정장치의 제어방법 |
US6725113B1 (en) * | 2001-10-23 | 2004-04-20 | Advanced Micro Devices, Inc. | Lot start agent that determines virtual WIP time including an exponentially weighted moving average cycle time |
US7225047B2 (en) * | 2002-03-19 | 2007-05-29 | Applied Materials, Inc. | Method, system and medium for controlling semiconductor wafer processes using critical dimension measurements |
TWI328164B (en) * | 2002-05-29 | 2010-08-01 | Tokyo Electron Ltd | Method and apparatus for monitoring tool performance |
US6762130B2 (en) * | 2002-05-31 | 2004-07-13 | Texas Instruments Incorporated | Method of photolithographically forming extremely narrow transistor gate elements |
US8185230B2 (en) * | 2002-08-22 | 2012-05-22 | Advanced Micro Devices, Inc. | Method and apparatus for predicting device electrical parameters during fabrication |
JP4694843B2 (ja) * | 2002-09-30 | 2011-06-08 | 東京エレクトロン株式会社 | 半導体製作プロセスの監視とコンロトールのための装置 |
US6866988B2 (en) * | 2002-10-05 | 2005-03-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods for measuring photoresist dimensions |
US6912433B1 (en) * | 2002-12-18 | 2005-06-28 | Advanced Mirco Devices, Inc. | Determining a next tool state based on fault detection information |
JP4434762B2 (ja) * | 2003-01-31 | 2010-03-17 | 東京応化工業株式会社 | レジスト組成物 |
US7619184B2 (en) * | 2003-03-04 | 2009-11-17 | Micron Technology, Inc. | Multi-parameter process and control method |
US7050879B1 (en) * | 2003-04-03 | 2006-05-23 | Advanced Micro Devices, Inc. | Adjusting a sampling protocol in an adaptive control process |
US6766214B1 (en) * | 2003-04-03 | 2004-07-20 | Advanced Micro Devices, Inc. | Adjusting a sampling rate based on state estimation results |
US7560225B2 (en) * | 2003-05-29 | 2009-07-14 | Hitachi Global Storage Technologies Netherlands B.V. | Method of forming uniform features using photoresist |
US7385990B2 (en) * | 2003-07-21 | 2008-06-10 | Zarlink Semiconductor Inc. | Method to improve the resolution of time measurements and alignment in packet networks by time modulation |
US8073667B2 (en) * | 2003-09-30 | 2011-12-06 | Tokyo Electron Limited | System and method for using first-principles simulation to control a semiconductor manufacturing process |
US8296687B2 (en) * | 2003-09-30 | 2012-10-23 | Tokyo Electron Limited | System and method for using first-principles simulation to analyze a process performed by a semiconductor processing tool |
US8036869B2 (en) * | 2003-09-30 | 2011-10-11 | Tokyo Electron Limited | System and method for using first-principles simulation to control a semiconductor manufacturing process via a simulation result or a derived empirical model |
US8050900B2 (en) * | 2003-09-30 | 2011-11-01 | Tokyo Electron Limited | System and method for using first-principles simulation to provide virtual sensors that facilitate a semiconductor manufacturing process |
US8032348B2 (en) * | 2003-09-30 | 2011-10-04 | Tokyo Electron Limited | System and method for using first-principles simulation to facilitate a semiconductor manufacturing process |
US7187796B1 (en) * | 2003-10-01 | 2007-03-06 | Advanced Micro Devices, Inc. | Systems and methods that employ exposure compensation to provide uniform CD control on reticle during fabrication |
US7227628B1 (en) * | 2003-10-10 | 2007-06-05 | Kla-Tencor Technologies Corp. | Wafer inspection systems and methods for analyzing inspection data |
US20050137734A1 (en) * | 2003-12-23 | 2005-06-23 | Asml Netherlands B.V. | Method of operating a lithographic apparatus or lithographic processsing cell, lithographic apparatus and lithographic processing cell |
US7904192B2 (en) * | 2004-01-14 | 2011-03-08 | Agency For Science, Technology And Research | Finite capacity scheduling using job prioritization and machine selection |
JP4503348B2 (ja) * | 2004-04-28 | 2010-07-14 | パナソニック株式会社 | 高周波加熱装置 |
US20050247266A1 (en) * | 2004-05-04 | 2005-11-10 | Patel Nital S | Simultaneous control of deposition time and temperature of multi-zone furnaces |
JP4384093B2 (ja) * | 2004-09-03 | 2009-12-16 | 株式会社東芝 | プロセス状態管理システム、管理サーバ、プロセス状態管理方法及びプロセス状態管理用プログラム |
WO2006030562A1 (ja) * | 2004-09-13 | 2006-03-23 | Murata Manufacturing Co., Ltd. | チップ型電子部品内蔵型多層基板及びその製造方法 |
US20060094131A1 (en) * | 2004-11-02 | 2006-05-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for critical dimension control in semiconductor manufacturing |
JP4496980B2 (ja) * | 2005-02-10 | 2010-07-07 | セイコーエプソン株式会社 | 半導体製造装置の制御方法及びその制御システム |
DE102005014796B3 (de) * | 2005-03-31 | 2006-11-02 | Advanced Micro Devices, Inc., Sunnyvale | Modell für eine fortschrittliche Prozesssteuerung, das eine Solloffsetgröße umfasst |
US7269526B2 (en) * | 2005-05-04 | 2007-09-11 | Hitachi Global Storage Technologies Netherlands B.V. | Aggregated run-to-run process control for wafer yield optimization |
US7459053B2 (en) * | 2005-05-11 | 2008-12-02 | Bone Jr Marvin J | Flux guide induction heating device and method of inductively heating elongated and nonuniform workpieces |
US20070003842A1 (en) * | 2005-06-29 | 2007-01-04 | Applied Materials, Inc. | Software sequencer to dynamically adjust wafer transfer decision |
US7672739B2 (en) * | 2005-08-11 | 2010-03-02 | University Of South Florida | System for multiresolution analysis assisted reinforcement learning approach to run-by-run control |
US7636611B2 (en) * | 2005-10-28 | 2009-12-22 | Samsung Austin Semiconductor, L.P. | Fuzzy logic system for process control in chemical mechanical polishing |
JP2007266482A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | 生産システム及び電子装置の製造方法 |
WO2007116664A1 (ja) * | 2006-03-31 | 2007-10-18 | Jsr Corporation | フッ素含有重合体及び精製方法並びに感放射線性樹脂組成物 |
JP4825569B2 (ja) * | 2006-04-12 | 2011-11-30 | 株式会社東芝 | 測定座標設定システム及び測定座標設定方法 |
US7522968B2 (en) * | 2006-07-10 | 2009-04-21 | Applied Materials, Inc. | Scheduling method for processing equipment |
US7625680B2 (en) * | 2006-09-29 | 2009-12-01 | Tokyo Electron Limited | Method of real time dynamic CD control |
US8110412B2 (en) * | 2006-12-22 | 2012-02-07 | Spansion Llc | Integrated circuit wafer system with control strategy |
US7809459B2 (en) * | 2007-12-31 | 2010-10-05 | Hitachi Global Technologies Netherlands B.V. | Advanced-process-control system utilizing a lambda tuner |
-
2008
- 2008-03-13 JP JP2008064197A patent/JP2009224374A/ja active Pending
-
2009
- 2009-03-02 US US12/395,762 patent/US20090230115A1/en not_active Abandoned
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01168025A (ja) * | 1987-12-23 | 1989-07-03 | Teru Kyushu Kk | ベーキング方法 |
JPH08111370A (ja) * | 1994-10-12 | 1996-04-30 | Mitsubishi Electric Corp | 微細レジストパターンの形成方法およびポストエキスポージャーベーク装置 |
JPH10321516A (ja) * | 1997-05-15 | 1998-12-04 | Dainippon Screen Mfg Co Ltd | 基板処理方法および装置 |
JP2002228375A (ja) * | 2001-01-26 | 2002-08-14 | Tokyo Electron Ltd | 加熱処理装置 |
JP2002343708A (ja) * | 2001-05-21 | 2002-11-29 | Toshiba Corp | 基板処理装置および熱処理方法 |
JP2003347305A (ja) * | 2002-03-20 | 2003-12-05 | Tokyo Electron Ltd | 熱処理方法及び熱処理装置 |
JP2007123734A (ja) * | 2005-10-31 | 2007-05-17 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
JP2007294753A (ja) * | 2006-04-26 | 2007-11-08 | Tokyo Electron Ltd | 熱処理装置、熱処理方法、記憶媒体 |
Also Published As
Publication number | Publication date |
---|---|
US20090230115A1 (en) | 2009-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5779482B2 (ja) | プラズマ処理装置およびプラズマ処理方法 | |
US8014895B2 (en) | Temperature setting method of heat processing plate, temperature setting apparatus of heat processing plate, program, and computer-readable recording medium recording program thereon | |
US20080305564A1 (en) | Manufacturing apparatus for semiconductor device and manufacturing method for semiconductor device | |
JP4030787B2 (ja) | 基板加熱方法、基板加熱装置及び塗布、現像装置 | |
JP2009224374A (ja) | Peb装置及びその制御方法 | |
US11643727B2 (en) | Plasma processing apparatus | |
US7977019B2 (en) | Semiconductor device manufacturing method, semiconductor device manufacturing equipment, and computer readable medium | |
JPH04113612A (ja) | 基板搬送方法および基板搬送装置 | |
JP4139739B2 (ja) | 基板搬送方法 | |
WO2010067484A1 (ja) | 半導体基板の露光方法及び半導体装置製造システム | |
JP2017117930A (ja) | 処理システム及び処理プログラム | |
JP2861911B2 (ja) | 半導体デバイスのレジストパターンの形成方法 | |
TWI810307B (zh) | 基板處理裝置、電腦可讀儲存媒體及基板處理方法 | |
US11081852B2 (en) | Laser light energy and dose control using repetition rate based gain estimators | |
US20110264256A1 (en) | Process control method and process control system | |
JP6415971B2 (ja) | 基板処理装置、基板処理方法及び基板処理プログラムを記録した記録媒体 | |
JP2009231726A (ja) | 基板処理システムおよび基板処理方法 | |
JP2004172253A (ja) | 熱処理装置およびそれに用いられる温度制御方法 | |
JP2019057742A (ja) | プラズマ処理装置 | |
JP2008299373A (ja) | 装置間のサイクルタイムを自動調整する生産ライン | |
US20150248067A1 (en) | Determination method, exposure apparatus, exposure system, method of manufacturing article, and storage medium | |
JP2005209855A (ja) | レジストパターンの形成方法及び半導体装置の製造方法、フォトレジスト塗布現像装置 | |
TW202145412A (zh) | 製造半導體裝置中之步驟間前饋製程控制 | |
TWI458006B (zh) | 磷酸製程控制氧化物蝕刻率的方法 | |
US20040224538A1 (en) | [rapid thermal annealing process] |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130416 |