TWI810307B - 基板處理裝置、電腦可讀儲存媒體及基板處理方法 - Google Patents

基板處理裝置、電腦可讀儲存媒體及基板處理方法 Download PDF

Info

Publication number
TWI810307B
TWI810307B TW108118370A TW108118370A TWI810307B TW I810307 B TWI810307 B TW I810307B TW 108118370 A TW108118370 A TW 108118370A TW 108118370 A TW108118370 A TW 108118370A TW I810307 B TWI810307 B TW I810307B
Authority
TW
Taiwan
Prior art keywords
substrate
correction value
correction
processing
time
Prior art date
Application number
TW108118370A
Other languages
English (en)
Other versions
TW202002078A (zh
Inventor
和田
野口哲
安達渉
村松大輔
Original Assignee
荷蘭商Ａｓｍ Ｉｐ控股公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 荷蘭商Ａｓｍ Ｉｐ控股公司 filed Critical 荷蘭商Ａｓｍ Ｉｐ控股公司
Publication of TW202002078A publication Critical patent/TW202002078A/zh
Application granted granted Critical
Publication of TWI810307B publication Critical patent/TWI810307B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41875—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/23—Pc programming
    • G05B2219/23101—Enter quality parameters to select control parameters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/23—Pc programming
    • G05B2219/23103—Quality parameter is high production rate
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/26—Pc applications
    • G05B2219/2602—Wafer processing
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45032—Wafer manufacture; interlock, load-lock module

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical Vapour Deposition (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一種基板處理裝置之範例包含用於使一基板經受處理之一元件，及以隨著時間變化之一第一修正值及一第二修正值來修正一預定用於控制該元件之控制參數的一控制器，藉此計算出一修正參數，且基於該修正參數來控制該元件，其中該第一修正值具有較該第二修正值短的一期限來修正該控制參數。

Description

基板處理裝置、電腦可讀儲存媒體及基板處理方法
描述關於一種基板處理裝置、儲存媒體及基板處理方法的範例。
日本專利案第JP 6,119,400 B號揭露一配方之參數基於一薄膜厚度之資訊作調整，使得該薄膜厚度恆關於後續薄膜形成處理呈固定。美國專利案第US 7,313,450 B號揭露一種將量測儀器之資訊反饋至裝置以自動化改變配方的系統。
日本專利案第JP6,119,400 B號及美國專利案第US 7,313,450 B號揭露之基於量測資訊的配方修正中，不可能改變該配方，以致不受發生於室中之清潔及預敷(pre-coat)、或等候時間所影響。結果，基板處理起動後，在一相對較短期限中結束之作用將被施加於該處理結果上。
此中所述之某些範例可對付以上所述之問題。此中所述之某些範例可提供一種基板處理裝置、儲存媒體及基板處理方法，其可使一基板之處理結果固定不變。
在某些範例中，一基板處理裝置包含用於使一基板經受處理之一 元件，及以隨著時間變化之一第一修正值及一第二修正值來修正一預定用於控制該元件之控制參數的一控制器，藉此計算出一修正參數，且基於該修正參數來控制該元件，其中該第一修正值具有較該第二修正值短的一期限來修正該控制參數。
10:控制器
10a:儲存媒體
10b:中央處理單元
12:控制器
12a:儲存媒體
12b:中央處理單元
14:主電腦
20:裝置
22:裝置
24:裝置
26:裝置
圖1係顯示一基板處理裝置之一架構範例的示意圖；圖2顯示一第一修正值表之一範例；圖3顯示該第一修正值表之另一範例；圖4顯示該第一修正值表之另一範例；圖5顯示該第一修正值表之另一範例；圖6顯示一第二修正值表之一範例；圖7顯示一儲存於儲存媒體中之表格的一範例之示意圖；圖8係顯示一基板處理方法之一範例的流程圖；及圖9係顯示出形成於基板上之薄膜厚度隨著時間之變動的一範例之示意圖。
將參考圖式來說明依據某些範例之一基板處理裝置、儲存媒體及基板處理方法。相同或對應的組成件係藉相同之參考符號代表，且因此可省略其重複說明。
圖1係顯示一基板處理裝置之一架構範例的示意圖。圖1之基板處理裝置可為譬如一用於在基板上形成薄膜之裝置。該基板處理裝置包含一控制器10。控制器10係譬如一單一平台控制器(Unique Platform Controller)(UPC)。控 制器10係用於實施基板處理之排程、執行該基板處理之指令等的一部件。控制器10包含一儲存媒體10a及一中央處理單元10b。儲存媒體10a在其中儲存譬如關於該基板處理裝置之架構的資料、界定一基板之處理內容的一配方、及關於譬如存有或不存有警報之設定及語言之設定等環境設定的資訊。控制器10從一主電腦14接收一指令。控制器10連接至作為一程序模組控制器(Process Module Controller)(PMC)之一控制器12。控制器12包含一儲存媒體12a及一中央處理單元12b。
複數個裝置20、22、24、及26連接至控制器12。裝置20、22、24、及26在譬如一矽晶圓等一基板上實施處理。在本範例中，複數個裝置20、22、24、及26係用於在一基板上形成一薄膜之裝置。裝置20係譬如一射頻(RF)產生器，用於在一基板上實施電漿處理(plasma processing)。在此情況下，裝置20施加高頻功率到一板件，該板件置於被稱作熟知射叢板(shower plate)之基座(susceptor)上方。裝置22及24係譬如氣體供應裝置，用於供應氣體給一基板。裝置26係譬如一加熱器，用於加熱一基板。
控制器10輸出一指令給控制器12，且接收該指令之控制器12控制裝置20、22、24、及26。預定用於控制該等裝置之數個控制參數係儲存於控制器10之儲存媒體10a中。該等控制參數譬如為程序工作配方。控制器10修正該控制參數，以計算出一修正參數。控制器10譬如以隨著時間而變化之一第一修正值及一第二修正值來修正該控制參數，藉此計算出該修正參數。
圖2至圖5顯示出該第一修正值之數個範例。在圖2至圖5之範例中，該第一修正值係以一表格型式表示。圖2顯示一第一修正值表之範例。處理計數(Processing Count)意指一數值，其依據基板處理之程序加以整合。處理計數可設定成，一薄膜形成處理之整合頻次(integration frequency)(即，累計次數)、一薄膜形成處理之總時間、一藉薄膜形成處理形成之薄膜厚度的整合值(integration value)、或一在原子層沉積(ALD)處理中迭代處理之循環頻次(cycle frequency)(即，循環次數)的整合頻次。VT1代表一配方之特定步驟的時間。任何步驟時間皆可被選用作為VT1。藉該控制參數決定之VT1值設定成10秒。VC3代表一特定處理之循環頻次。任何步驟循環皆可被選用作為VC3。藉該控制參數決定之VC3值設定成10次。當一基板之薄膜形成處理起動，且處理計數等於1時，-20%係用作為VT1之第一修正值，且+20%用作為VC3之第一修正值。當處理計數等於2時，-10%係用作為VT1之第一修正值，且+10%用作為VC3之第一修正值。當處理計數變為3或更大時，VT1之第一修正值設定成0%，且VC3之第一修正值設定成0%。緣是，當處理計數等於3或更大時，基於該第一修正值之修正不起作用。
圖3顯示該第一修正值表之另一範例。薄膜形成處理之循環頻次的增加與減少值顯示於移位循環(Shift Cycle)1之列上。例如，任何原子層沉積循環皆可被選用作為移位循環1。顯示於HRF 1之列上者係應關於施加至該射叢板之電壓增加/降低多少百分率。任何射頻功率相關參數皆可被選用作為HRF 1。藉該控制參數決定之移位循環1值假定為100次。藉該控制參數決定之HRF 1值假定為300瓦(W)。當處理計數等於1時，-2係用作為移位循環1之第一修正值，且+20%用作為HRF 1之第一修正值。當處理計數等於2時，-1係用作為移位循環1之第一修正值，且+10%用作為HRF 1之第一修正值。當處理計數變為3或更大時，移位循環1之第一修正值設定成0%，且HRF 1之第一修正值設定成0%。緣是，當處理計數變為3或更大時，基於該第一修正值之修正不起作用。
圖4顯示該第一修正值表之另一範例。薄膜形成處理之循環頻次顯示於移位循環1之列上。當處理計數等於1時，移位循環1之值等於105次。當處理計數等於2、3、與4時，移位循環1之值分別等於104次、103次、與102次。
圖5顯示該第一修正值表之另一範例。總厚度意指一藉薄膜形成 處理形成之薄膜厚度的整合值。移位循環1及HRF 1之表示係與圖3者相同。當使用圖5之第一修正值表時，移位循環1及HRF 1根據該藉薄膜形成處理形成之薄膜厚度的整合值增加而變化。當該整合值等於0時，-2係用作為移位循環1之第一修正值，且+20%用作為HRF 1之第一修正值。當該整合值等於100時，-1係用作為移位循環1之第一修正值，且+10%用作為HRF 1之第一修正值。
圖6顯示一第二修正值表之範例。當處理計數之整合值等於1時，+60%係用作為VT1之第二修正值，且+20%用作為VC3之第二修正值。當該整合值等於11、21、與31時，+50%、+40%、與+30%分別用作為VT1之第二修正值。當該整合值等於11時，+10%係用作為VC3之第二修正值。
該第一修正值及該第二修正值可譬如依據薄膜形成處理之整合頻次、薄膜形成處理之總時間、藉薄膜形成處理形成之薄膜厚度的整合值、或原子層沉積程序中迭代處理之循環頻次的整合頻次而設定。該第一修正值係藉譬如一組修正值配置，且該第二修正值係藉譬如一組修正值配置。
該第一修正值及該第二修正值之表示方法可譬如為一百分率、一增加/減少值、或一修正參數。該第一修正值具有較該第二修正值短的期限來修正控制參數。緣是，該第一修正值抑制薄膜厚度之變動而這在相對較短期限中結束，該第二修正值在一相對較長期限抑制薄膜厚度之變動。在本範例中，該控制參數係藉使用該第一修正值及該第二修正值二者修正，藉以抑制短期薄膜厚度變動及長期薄膜厚度變動二者。
該控制參數可設定成譬如，記錄於一配方中之原子層沉積中迭代處理的循環頻次、該配方之一步驟的循環頻次、該步驟之時間、或一類比輸出。除此以外，當形成出之薄膜的厚度因一裝置之控制藉迭代及連續使用一控制參數而變化時，該控制參數可設定成，基於該第一修正值及該第二修正值之一修正目標。
圖7係一示意圖，其顯示出儲存於儲存媒體10a中之一表格範例。例如，第一修正值之表格A、B、及C，以及第二修正值之表格D儲存於儲存媒體10a中。表格A係一第一修正值之表格，用於藉一裝置緩和一基板處理因該基板處理長期停止而再起動後，發生在該基板處理結果中之變動。表格B係一第一修正值之表格，用於藉該裝置緩和一基板處理因該基板處理短期停止而再起動後，發生在該基板處理結果中之變動。表格C係一第一修正值之表格，用於緩和清潔及預敷後因該清潔及預敷一基板在其中處理之一反應器室而發生在該基板處理結果中之變動。該基板處理停止、以及該清潔及預敷二者，將造成在一相對較短期限中結束之薄膜厚度變動。
中央處理單元10b選擇表格A、B、及C其中任一個，作為複數個第一修正值。控制器10基於該基板處理起動前瞬間之反應器室(reactor chamber)的狀態，從該複數個第一修正值選擇一第一修正值，且使用該選定之第一修正值。明確地，當該反應器室在該基板處理起動前瞬間已停止較一既定時間長之時間時，控制器10選擇表格A作為該第一修正值。當該反應器室在該基板處理起動前瞬間已停止較一既定時間短之時間時，控制器10選擇表格B作為該第一修正值。當在該基板處理起動前瞬間實施該反應器室之清潔及預敷時，控制器10選擇表格C作為該第一修正值。在本範例中，由於該第二修正值僅為表格D，因此控制器10選擇表格D作為該第二修正值。然而，當有複數個第二修正值時，則選擇該第二修正值之任一個。在本範例中，顯示三個第一修正值及一個第二修正值，但修正值之候選者可進一步增加。
圖7之範例中顯示者係選擇表格C作為該第一修正值，且選擇表格D作為該第二修正值。例如，表格C係圖2之表格，且表格D係圖6之表格。在處理計數1之階段中，藉控制參數決定之VT1值「10秒」係以第一修正值「-20%」及第二修正值「+60%」修正。一特定計算公式如下。
10[秒]×0.8×1.6=12.8[秒]
在本範例中，藉控制參數決定之「10秒」值係以該第一修正值及該第二修正值修正，且取得「12.8秒」作為一修正參數。控制器10輸出一指令給控制器12，以藉設定成12.8秒之VT1來控制該裝置，且控制器12依據該指令來控制該裝置。
當處理計數推進到2時，藉控制參數決定之VT1值「10秒」係以第一修正值「-10%」及第二修正值「+59%」修正。此第二修正值「+59%」可藉線性內插計算出。一特定計算公式如下。
10[秒]×0.9×1.59=14.31[秒]
14.31[秒]係修正參數。控制器10輸出指令給控制器12，以藉設定成14.31秒之VT1來控制該裝置，且控制器12依據該指令來控制該裝置。當處理計數等於3或更大時，亦發展相同處理。如上所述者，該基板處理裝置可使形成於基板上之薄膜的薄膜厚度及薄膜品質大致固定不變。在圖5等中，可在當藉薄膜形成處理形成之薄膜厚度的整合值不等於100的倍數之時間下，藉線性內插該修正值來計算該修正參數。
圖8係顯示一基板處理方法之範例的流程圖。首先，在步驟S1中選擇第一修正值及第二修正值。該等修正值並非以前述表格為限，但可為具有處理計數作為變數之函數。接著，在步驟S2中，預定用於控制該裝置之控制參數係以該選定之第一修正值及第二修正值來計算修正參數。
接著，在步驟S3中，基於該修正參數來控制該裝置。例如，藉由基於該修正參數來控制該裝置以在基板上形成薄膜，在步驟S2中，計算出與所有處理計數對應(直到基板處理停止為止)的數個修正參數，且可在步驟S3中執行與處理計數對應之處理。另一選擇為，可在步驟S2中計算出與某一處理計數對應之修正參數，且在步驟S3結束後，該處理可返回至步驟S2，以計算出與次一 個處理計數對應之修正參數。
由於該第一修正值具有較該第二修正值短的期限來修正該控制參數，因此該控制參數係基於該第一修正值及該第二修正值二者來修正直到基板處理之某些階段為止，但此後該控制參數僅以該第二修正值修正。
藉執行該處理達步驟S3來完成一系列基板處理。例如，完成一批晶圓之薄膜形成。當進行到步驟S3時，該基板處理暫時停止。該處理停止係因等候置換晶圓、或清潔及預敷該室而發生。
在步驟S4中，判斷該第一修正值及該第二修正值是否必須改變。該判斷係在該基板再起動前瞬間基於該反應器室之狀態而實施。例如，當有較既定時間長的裝置等候時間時，選擇上述之表格A。當有較該既定時間短的裝置等候時間時，選擇上述之表格B。當有清潔及預敷時，選擇表格C。
當在步驟S4中判斷無須改變該修正值時，則無須再次計算一修正參數。另一方面，當在步驟S4中判斷必須改變該修正值時，則該修正值在步驟S5中改變，且在步驟S6中基於該改變之修正值計算出修正參數。此後，在步驟S7中，基於在步驟S6中取得之修正參數來控制該裝置。當基於該修正參數之一系列處理結束時，在步驟S8中判斷該處理是否結束。
圖9係顯示一形成於基板上之薄膜厚度隨著時間之變動範圍的示意圖。例如從時間t0直到時間t1之期間，在基板上實施複數個薄膜形成處理。虛線LG1指示出薄膜厚度及薄膜品質之變動，其譬如取決於薄膜形成頻次、或室清潔處理後之累積薄膜厚度。虛線LG1顯示，成型薄膜之厚度係隨基板處理之頻次增加而減少。譬如一薄膜形成裝置之電極的阻抗因該電極上之一薄膜沉積而增加，使得射頻功率大量減少，而發生如上所述之薄膜厚度減少。如上所述隨著時間而變之薄膜厚度減少係藉由基於該第二修正值之控制參數修正而被抑制。
實線指示出，當元件被處理而未修正控制參數時，成型薄膜之薄 膜厚度隨薄膜形成處理之整合頻次增加而減少。在該等實線之外，藉虛線C1圍繞之部份指示出薄膜厚度增加，其在基板處理起動後瞬間起動、且在相對較短期限中結束。如上所述在相對較短期限中結束之薄膜厚度增加係藉由基於該第一修正值之控制參數修正而被抑制。
該反應器室在時間t1與時間t2之間停止較一既定時間長的時間。在這種情況下，控制器10選擇表格A作為該第一修正值，且再起動該處理。結果，可能抑制藉虛線C2圍繞、在基板處理再起動後瞬間起動、且在相對較短期限中結束之薄膜厚度增加。
該反應器室在時間t3與時間t4之間停止較一既定時間短的時間。在這種情況下，控制器10選擇表格B作為該第一修正值，且再起動該處理。結果，可能抑制藉虛線C3圍繞、在基板處理再起動後瞬間起動、且在相對較短期限中結束之薄膜厚度增加。
清潔及預敷係在時間t5與時間t6之間實施於該反應器室上。在該清潔時，反覆薄膜形成而形成於該基座及該射叢板上之薄膜被移除。該基座及該射叢板係藉該清潔而轉變為曝露。在該預敷時，薄膜形成於該基座及該射叢板上，藉此可較該基座及該射叢板曝露之情況，提高待形成之薄膜的均勻性(uniformity)及抑制微粒。該反應器室之清潔及預敷係將隨著時間而變之薄膜厚度減少進行重置，且引發在該基板處理再起動後瞬間起動、且在一相對較短期限中結束之薄膜厚度增加。在這種情況下，控制器10選擇表格C作為該第一修正值，且再起動該處理。結果，可能抑制藉虛線C4圍繞、在該基板處理再起動後瞬間起動、且在一相對較短期限中結束之薄膜厚度增加。藉由抑制在該基板處理之起動時間或在該基板處理再起動後瞬間起動、且在一相對較短期限中結束之薄膜厚度增加，將無須在仿真晶圓(dummy wafer)上實施該處理，其中仿真晶圓防止在產品晶圓中發生薄膜厚度增加。有各種引發在基板處理之起動時間或 在該基板處理再起動後瞬間起動、且在一相對較短期限中結束之薄膜厚度增加的原因，且舉出該反應器室之處理停止作為一範例。咸認為該反應器室之處理停止可導致該基座之溫度變動、或一氣體管線之溫度變動。在本範例中，選擇表格D作為當該基板處理實施時全時段的第二修正值，藉此抑制長期薄膜厚度變動。
舉出該基板處理已停止之時間、該清潔及該預敷，作為引發在基板處理起動後瞬間起動、且在一相對較短期限中結束之薄膜厚度增加的原因範例。由於咸認為該薄膜厚度增加之程度及期限係隨這些原因而不同，因此準備複數個第一修正值。不僅表格A、B、及C，亦可準備其他修正值表，且可根據一元件之狀態選擇任何修正值表。
上述之每一處理皆可藉軟體執行。明確地，記錄於儲存媒體10a中之一軟體將引發中央處理單元10b執行每一處理，如此將可能實現變動-抑制基板處理。例如，以下的程式記錄於一電腦可讀儲存媒體10a中。
該程式使一電腦執行：以隨著時間變化之第一修正值、及隨著時間變化且具有較該第一修正值長的期限來修正控制參數的第二修正值，進行修正該控制參數，藉此計算出一修正參數，且以該修正參數控制元件。
在前述範例中，基於該配方之控制參數係以用於抑制處理結果之短期變動的第一修正值、及用於抑制處理結果之長期變動的第二修正值而修正，藉此提供基於多元觀點之薄膜厚度及薄膜品質的修正系統。
10:控制器
10a:儲存媒體
10b:中央處理單元
12:控制器
12a:儲存媒體
12b:中央處理單元
14:主電腦
20:裝置
22:裝置
24:裝置
26:裝置

Claims (9)

  1. 一種基板處理裝置，其包括：一元件，用於使一基板經受處理；及一控制器，以隨著時間變化之一選定之第一修正值及一第二修正值來修正一用於控制該元件之控制參數，藉此計算出一修正參數，且基於該修正參數來控制該元件，其中該第一修正值具有一較該第二修正值短的期限來修正該控制參數；其中該第一修正值藉該元件來緩和因該基板之該處理的停止而在該基板之該處理的再起動後發生於該基板之一處理結果中的變動；其中該複數個第一修正值包含當該反應器室在該基板的該處理起動前瞬間已停止較一既定時間短的時間時所使用之一第一修正值，當該反應器室在該基板的該處理起動前瞬間已停止較該既定時間長的時間時所使用之一第一修正值，及當該反應器室之清潔及預敷係在該基板的該處理起動前瞬間實施時所使用之一第一修正值；其中每一該第一修正值用於基於該處理的再起動，修正該控制參數以抑制隨著時間而變之薄膜厚度增加；以及其中在該基板的該處理在該清潔及預敷將薄膜厚度減少進行重置的情況下，每一該第二修正值用於修正該控制參數以抑制隨著時間而變之薄膜厚度減少。
  2. 如申請專利範圍第1項之基板處理裝置，其中該控制參數係記錄於一配方中之原子層沉積中迭代處理的一循環頻次、該配方之一步驟的一循環頻次、該步驟之一時間、或一類比輸出。
  3. 如申請專利範圍第1項之基板處理裝置，其中該等第一修正值及該第二修正值係依據一薄膜形成處理之整合頻次、該薄膜形成處理之一總時 間、藉該薄膜形成處理形成之一薄膜厚度的一整合值、或原子層沉積處理中迭代處理之一循環頻次的一整合頻次而設定。
  4. 如申請專利範圍第1項至第3項中任一項之基板處理裝置，其中該等第一修正值及該第二修正值係以一百分率、一增加/減少值、或該修正參數表示。
  5. 如申請專利範圍第1項至第3項中任一項之基板處理裝置，更包括：一反應器室，用於使該基板經受處理，其中該等第一修正值緩和因清潔及預敷而在該反應器室之該清潔及該預敷後發生於該基板之一處理結果中的變動。
  6. 如申請專利範圍第1項至第3項中任一項之基板處理裝置，更包括：一反應器室，用於使該基板經受處理，其中該等第一修正值係儲存於該控制器中，及該控制器基於該基板的該處理起動前瞬間之該反應器室的一狀態，從該複數個第一修正值選擇一選定之第一修正值。
  7. 一種電腦可讀儲存媒體，具有一儲存於其中之程式，該程式引發一電腦執行：以隨著時間變化之一選定之第一修正值、及隨著時間變化且具有一較該第一修正值長的期限來修正一控制參數之一第二修正值，修正用於控制使一基板經受處理之一裝置的該控制參數，藉此計算出一修正參數；及以該修正參數控制該元件；其中該第一修正值藉該元件來緩和因該基板之該處理的停止而在該基板之該處理的再起動後發生於該基板之一處理結果中的變動； 其中該複數個第一修正值包含當該反應器室在該基板的該處理起動前瞬間已停止較一既定時間短的時間時所使用之一第一修正值，當該反應器室在該基板的該處理起動前瞬間已停止較該既定時間長的時間時所使用之一第一修正值，及當該反應器室之清潔及預敷係在該基板的該處理起動前瞬間實施時所使用之一第一修正值；其中每一該第一修正值用於基於該處理的再起動，修正該控制參數以抑制隨著時間而變之薄膜厚度增加；以及其中在該基板的該處理在該清潔及預敷將薄膜厚度減少進行重置的情況下，每一該第二修正值用於修正該控制參數以抑制隨著時間而變之薄膜厚度減少。
  8. 一種基板處理方法，其包括：以隨著時間變化之一選定之第一修正值及一第二修正值，修正用於控制使一基板經受處理之一元件的一控制參數，藉此計算出一修正參數；及基於該修正參數來控制該元件，其中該第一修正值具有較該第二修正值短之一期限來修正該控制參數；其中該第一修正值藉該元件來緩和因該基板之該處理的停止而在該基板之該處理的再起動後發生於該基板之一處理結果中的變動；其中該複數個第一修正值包含當該反應器室在該基板的該處理起動前瞬間已停止較一既定時間短的時間時所使用之一第一修正值，當該反應器室在該基板的該處理起動前瞬間已停止較該既定時間長的時間時所使用之一第一修正值，及當該反應器室之清潔及預敷係在該基板的該處理起動前瞬間實施時所使用之一第一修正值；其中每一該第一修正值用於基於該處理的再起動，修正該控制參數以抑制隨著時間而變之薄膜厚度增加；以及 其中在該基板的該處理在該清潔及預敷將薄膜厚度減少進行重置的情況下，每一該第二修正值用於修正該控制參數以抑制隨著時間而變之薄膜厚度減少。
  9. 如申請專利範圍第8項之基板處理方法，其中該裝置係基於該修正參數而受控制，以在該基板上形成一薄膜。
TW108118370A 2018-06-21 2019-05-28 基板處理裝置、電腦可讀儲存媒體及基板處理方法 TWI810307B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/014,320 2018-06-21
US16/014,320 US11685998B2 (en) 2018-06-21 2018-06-21 Substrate processing apparatus, storage medium and substrate processing method

Publications (2)

Publication Number Publication Date
TW202002078A TW202002078A (zh) 2020-01-01
TWI810307B true TWI810307B (zh) 2023-08-01

Family

ID=68968834

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108118370A TWI810307B (zh) 2018-06-21 2019-05-28 基板處理裝置、電腦可讀儲存媒體及基板處理方法

Country Status (5)

Country Link
US (1) US11685998B2 (zh)
JP (1) JP7453752B2 (zh)
KR (1) KR20190143819A (zh)
CN (1) CN110634758B (zh)
TW (1) TWI810307B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7399012B2 (ja) 2020-03-30 2023-12-15 東京エレクトロン株式会社 基板処理システム、基板処理方法、および制御装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030049390A1 (en) * 2001-06-19 2003-03-13 Applied Materials, Inc. Feedback control of plasma-enhanced chemical vapor deposition processes
US20050106763A1 (en) * 2002-02-21 2005-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Real-time detection mechanism with self-calibrated steps for the hardware baseline to detect the malfunction of liquid vaporization system in AMAT TEOS-based Dxz Chamber
US20110086184A1 (en) * 2008-03-28 2011-04-14 Tokyo Electron Limited Method of depositing metallic film and memory medium
US20120015455A1 (en) * 2008-10-08 2012-01-19 Applied Materials, Inc. Method and Apparatus for Calibrating Optical Path Degradation Useful for Decoupled Plasma Nitridation Chambers
TW201503274A (zh) * 2013-06-04 2015-01-16 克萊譚克公司 用於自動學習工具匹配之方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228420B1 (en) * 1999-10-20 2001-05-08 United Microelectronics Corp. Method to maintain consistent thickness of thin film deposited by chemical vapor deposition
US6656831B1 (en) * 2000-01-26 2003-12-02 Applied Materials, Inc. Plasma-enhanced chemical vapor deposition of a metal nitride layer
DE10124609B4 (de) * 2001-05-17 2012-12-27 Aixtron Se Verfahren zum Abscheiden aktiver Schichten auf Substraten
US6927076B2 (en) * 2002-10-05 2005-08-09 Taiwan Semiconductor Manufacturing Co., Ltd Method for recovering a plasma process
US7115508B2 (en) * 2004-04-02 2006-10-03 Applied-Materials, Inc. Oxide-like seasoning for dielectric low k films
US7313450B1 (en) 2006-06-14 2007-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Automatic methods and systems for manufacturing recipe feedback control
JP5274213B2 (ja) 2008-11-14 2013-08-28 株式会社日立国際電気 基板処理装置および半導体装置の製造方法、温度制御方法
JP5491022B2 (ja) * 2008-12-10 2014-05-14 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、基板処理装置の制御方法および基板処理装置の表示方法
JP5712741B2 (ja) 2011-03-31 2015-05-07 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法及び記憶媒体
JP6119400B2 (ja) 2013-04-24 2017-04-26 株式会社島津製作所 半導体製造装置及び半導体装置の製造方法
CN104979228A (zh) * 2014-04-11 2015-10-14 北京北方微电子基地设备工艺研究中心有限责任公司 薄膜厚度的控制方法以及半导体加工设备
JP6565645B2 (ja) 2015-12-02 2019-08-28 東京エレクトロン株式会社 原料ガス供給装置、原料ガス供給方法及び記憶媒体
KR102052442B1 (ko) 2016-03-31 2019-12-05 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
CN107316810A (zh) * 2017-06-20 2017-11-03 上海华力微电子有限公司 一种改善刻蚀关键尺寸稳定性的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030049390A1 (en) * 2001-06-19 2003-03-13 Applied Materials, Inc. Feedback control of plasma-enhanced chemical vapor deposition processes
US20050106763A1 (en) * 2002-02-21 2005-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Real-time detection mechanism with self-calibrated steps for the hardware baseline to detect the malfunction of liquid vaporization system in AMAT TEOS-based Dxz Chamber
US20110086184A1 (en) * 2008-03-28 2011-04-14 Tokyo Electron Limited Method of depositing metallic film and memory medium
US20120015455A1 (en) * 2008-10-08 2012-01-19 Applied Materials, Inc. Method and Apparatus for Calibrating Optical Path Degradation Useful for Decoupled Plasma Nitridation Chambers
TW201503274A (zh) * 2013-06-04 2015-01-16 克萊譚克公司 用於自動學習工具匹配之方法

Also Published As

Publication number Publication date
CN110634758A (zh) 2019-12-31
US20190390345A1 (en) 2019-12-26
KR20190143819A (ko) 2019-12-31
JP7453752B2 (ja) 2024-03-21
JP2019218626A (ja) 2019-12-26
TW202002078A (zh) 2020-01-01
US11685998B2 (en) 2023-06-27
CN110634758B (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
JP7282130B2 (ja) マルチステーション型堆積システムにおける膜厚整合のための、サイクル及び時間が可変のｒｆ活性化方法
US8148175B2 (en) Manufacturing apparatus for semiconductor device and manufacturing method for semiconductor device
JP2021530099A (ja) 径方向エッチング均一性の能動制御
JP6017359B2 (ja) ガス供給装置の制御方法および基板処理システム
JP2008262492A (ja) 熱処理装置、制御定数の自動調整方法及び記憶媒体
US7848840B2 (en) Method of controlling process parameters for semiconductor manufacturing apparatus
TWI810307B (zh) 基板處理裝置、電腦可讀儲存媒體及基板處理方法
KR20120112202A (ko) 플라즈마 처리 장치, 플라즈마 처리 방법 및 기억 매체
JP2007049138A (ja) グループ機能及び／またはサブルーチン機能を利用するレシピ動作装置及び方法
KR20170076631A (ko) 플라즈마 처리 장치
CN111968905A (zh) 半导体设备的射频起辉控制方法及装置
KR20130089586A (ko) 열처리 장치 및 열처리 장치의 제어 방법
US11373887B2 (en) Heat treatment method of substrate and apparatus thereof
KR20210045477A (ko) Rf 소스 제어 방법
JP2001265446A (ja) サイクル制御装置、電力調整器、温度調節器及び温度制御装置
JP2001308065A (ja) ドライエッチング装置およびドライエッチング方法
JP6623315B2 (ja) プラズマ処理装置
JP4703891B2 (ja) 薄膜製造方法
JPWO2021053987A5 (ja) 半導体装置の製造方法、基板処理方法、プログラム、および基板処理装置
JP2009224374A (ja) Ｐｅｂ装置及びその制御方法
JP2004172253A (ja) 熱処理装置およびそれに用いられる温度制御方法
TWI823295B (zh) 溫度控制裝置以及溫度控制方法
US20220137603A1 (en) Recipe updating method
JP7038394B2 (ja) 反応性スパッタリングの膜厚制御方法および装置
KR20020019001A (ko) 반도체 웨이퍼 상에서 플라즈마 워밍업을 수행하는 방법