JP5274213B2 - 基板処理装置および半導体装置の製造方法、温度制御方法 - Google Patents
基板処理装置および半導体装置の製造方法、温度制御方法 Download PDFInfo
- Publication number
- JP5274213B2 JP5274213B2 JP2008292284A JP2008292284A JP5274213B2 JP 5274213 B2 JP5274213 B2 JP 5274213B2 JP 2008292284 A JP2008292284 A JP 2008292284A JP 2008292284 A JP2008292284 A JP 2008292284A JP 5274213 B2 JP5274213 B2 JP 5274213B2
- Authority
- JP
- Japan
- Prior art keywords
- calculation parameter
- calculation
- temperature
- film thickness
- correction value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 133
- 238000012545 processing Methods 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000012937 correction Methods 0.000 claims abstract description 140
- 238000006243 chemical reaction Methods 0.000 claims abstract description 130
- 238000010438 heat treatment Methods 0.000 claims abstract description 73
- 239000000047 product Substances 0.000 claims description 50
- 230000000153 supplemental effect Effects 0.000 claims description 17
- 239000013589 supplement Substances 0.000 claims description 9
- 235000012431 wafers Nutrition 0.000 abstract description 253
- 239000000945 filler Substances 0.000 abstract 3
- 239000010408 film Substances 0.000 description 187
- 230000001186 cumulative effect Effects 0.000 description 67
- 230000008569 process Effects 0.000 description 41
- 239000007789 gas Substances 0.000 description 16
- OQCFWECOQNPQCG-UHFFFAOYSA-N 1,3,4,8-tetrahydropyrimido[4,5-c]oxazin-7-one Chemical compound C1CONC2=C1C=NC(=O)N2 OQCFWECOQNPQCG-UHFFFAOYSA-N 0.000 description 15
- 230000008859 change Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 238000001514 detection method Methods 0.000 description 8
- 238000009825 accumulation Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000010521 absorption reaction Methods 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000003779 heat-resistant material Substances 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000002277 temperature effect Effects 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
Description
又、本発明に係る半導体装置の製造方法は、演算パラメータ算出器が、第一演算パラメータ設定器が反応容器に累積する膜厚に基づき決定した第一演算パラメータ補正値と、第二演算パラメータ設定器が補充基板に累積する膜厚に基づき決定した第二演算パラメータ補正値と、第三演算パラメータ設定器が前記補充基板の枚数に基づき決定した第三演算パラメータ補正値とを少なくとも用いて演算パラメータを算出する工程と、少なくとも前記算出された演算パラメータと、設定温度と温度検出器が加熱装置内の温度を検出する温度との偏差とを用いて演算し該演算結果により前記加熱装置を制御しつつ、前記反応容器内に製品基板及び前記補充基板を収容し前記製品基板及び補充基板を熱処理する工程とを有する半導体装置の製造方法である。
又、本発明に係る温度制御方法は、演算パラメータ算出器が、反応容器に累積する膜の膜厚値に基づき決定した第一演算パラメータ補正値と、補充基板に累積する膜厚に基づき決定した第二演算パラメータ補正値と、前記補充基板の枚数に基づき求めた第三演算パラメータ補正値とを少なくとも用いて演算パラメータを算出し、設定温度と温度検出器が加熱装置内の温度を検出する温度との偏差及び少なくとも前記算出された演算パラメータを用いて演算し該演算結果により前記加熱装置を制御する温度制御方法である。
図1は本発明の第1の実施の形態による熱処理装置における処理炉周辺の構成の詳細について説明するための縦断面図である。
減算器24はPID演算器23で算出された結果Wと制御量Bを減算した結果を偏差Eとして算出し、PID演算器25へ出力するものである。
О(t) = Kp・I(t) ‥‥‥‥ (2)
ある特定の時間tにおける偏差IをI(t)、そのときの微分値RをR(t)で表すとすると、微分値Rは(3)式に従って求められる。
R(t) = Kd・dI(t)/dt ‥‥‥‥ (3)
図5に示すように演算パラメータ設定器22は、StepID判定器41、反応管累積膜厚演算パラメータ設定器42、補充ウエハ累積膜厚演算パラメータ設定器43、補充ウエハ枚数演算パラメータ設定器44、演算パラメータ算出器45によって構成される。演算パラメータ設定器22は、PID演算器23がPID演算に使用する演算パラメータHを決定する。
Doped−POLY膜やSi3N4膜等特定の成膜処理を複数回バッチ実施し続けると、反応容器内、特にプロセスチューブ203の内壁に膜が累積していく。これにより、プロセスチューブ203の熱吸収率、反射率、透過率が変化し、仮にヒータ207に同じ操作量を与えたとしても反応容器内の温度上昇率が変化する。これら熱吸収率等が変化することで特に製品ウエハ200b、あるいは内部温度センサ263aの温度検出具合に熱的影響を及ぼすことが多い。この問題を是正すべく、反応管累積膜厚演算パラメータ設定器42は、特に影響の大きいプロセスチューブ203に累積する膜の膜厚値を管理する。
反応管累積膜厚演算パラメータ設定器42には、プロセスチューブ203に付着する付着物の反応管累積膜厚範囲と、該反応管累積膜厚範囲に対応する反応管演算パラメータ補正値とを設定及び記憶可能に構成されている。
反応管累積膜厚演算パラメータ設定器42は、実際にプロセスチューブ203に付着する付着物の累積膜厚等上位コントローラUcから指示された反応管累積膜厚が、反応管累積膜厚演算パラメータ設定値42に記憶された反応管累積膜厚範囲内のときに、演算パラメータを補正すべく、該反応管累積膜厚範囲に対応する反応管演算パラメータ補正値を選択し、演算パラメータ算出器45に伝達する。
好ましくは、予め取得したデータや実験データ、統計データ等に基づいて、設定、変更すると良い。
好ましくは、反応管累積膜厚範囲を、異なる範囲で複数設定可能とし、それぞれに関連付けて演算パラメータ補正値を設定可能なように構成する。これにより、さらに正確な制御が可能になる。
好ましくは、前記反応管累積膜厚範囲を、異なる範囲で複数設定可能とし、該複数の反応管累積膜厚範囲それぞれに関連付けてヒータ207の複数ある制御ゾーンごとに反応管演算パラメータ補正値を設定可能なように構成する。これにより、さらに正確な制御が可能になる。
Doped−POLY膜やSi3N4膜等特定の成膜処理を複数回バッチ実施し続けると、前述の反応管同様に補充ウエハ200cにも膜累積が発生し、熱吸収率が変化することで特に製品ウエハ200bや、内部温度センサ263aの温度検出具合に熱的影響を及ぼす。
この問題を是正すべく、補充ウエハ累積膜厚演算パラメータ設定器43では、1回の成膜処理毎に補充ウエハ200cへ累積する膜厚を管理する。
補充ウエハ累積膜厚演算パラメータ設定器43には、補充ウエハ200cに付着する付着物の補充ウエハ累積膜厚範囲と、該補充ウエハ累積膜厚範囲に対応する補充ウエハ演算パラメータ補正値とを設定及び記憶可能に構成されている。
補充ウエハ累積膜厚演算パラメータ設定器43は、実際に補充ウエハ200cに付着する付着物の累積膜厚等上位コントローラUcから指示された累積膜厚が、補充ウエハ累積膜厚演算パラメータ設定器43に記憶された補充ウエハ累積膜厚範囲内のときに、演算パラメータを補正すべく、該補充ウエハ累積膜厚範囲に対応する補充ウエハ演算パラメータ補正値を選択し、演算パラメータ算出器45に伝達する。
好ましくは、予め取得したデータや実験データ、統計データ等に基づいて、設定、変更すると良い。
また、複数の補充ウエハ200cを用いて成膜処理する場合、補充ウエハ200cごとに、使用回数や使用された成膜処理条件が異なる場合があり、この場合、補充ウエハ200cごとに、堆積された膜厚が異なることになる。好ましくは、次回の基板処理に使用すべくボート217に載置された全ての補充ウエハ200cの中から累積膜厚値が最大となる値を選択するようにすると良い。累積膜厚値の最大値の特定が難しい場合、好ましくは、上位コントローラUc若しくは主制御部120で、補充ウエハ200cごとに、使用回数や使用された成膜処理条件等の使用履歴や累積膜厚値を管理し、該管理された累積膜厚値の中から最大累積膜厚値を選択すると良い。これは、補充ウエハ200cでは、累積膜厚値が多いほど温度上昇が大きくなるため、累積膜厚値の最大値を選択することにより、累積膜厚値の平均値を選択するのに比べて、処理室の設定温度に対するオーバーシュートが軽減されることになり、温度制御性の点で優れるためである。尚、処理室の設定温度に対するオーバーシュートの問題がない場合は、成膜処理に使用すべくボート217に載置された全ての補充ウエハ200cの累積膜厚値の平均値を選択しても良い。
また、好ましくは、前記補充ウエハ累積膜厚範囲を、異なる範囲で複数設定可能とし、それぞれに関連付けて補充ウエハ演算パラメータ補正値を設定可能なように構成する。これにより、さらに正確な制御が可能になる。
さらに好ましくは、前記補充ウエハ累積膜厚範囲を、異なる範囲で複数設定可能とし、該複数の補充ウエハ累積膜厚範囲それぞれに関連付けてヒータ207の複数ある制御ゾーンごとに補充ウエハ演算パラメータ補正値を設定可能なように構成する。これにより、さらに正確な制御が可能になる。
前述の通り、補充ウエハ200cの累積膜厚は製品ウエハ200b、内部温度センサ263aの温度検出具合に熱的影響を与えるが、補充ウエハ200cの枚数によって影響の程度が変化することが考えられる。例えば前述の演算パラメータ補正値Yを検出したとしても補充ウエハが1枚だけの場合と50枚ある場合では製品ウエハ200b、内部温度センサ263aに対する熱的影響は大きく変化する。
補充ウエハ枚数演算係数設定器44は、次回の基板処理に使用すべくボート217に載置された全ての補充ウエハ200cの枚数等、上位コントローラUcから指示された補充ウエハ200cの枚数が、補充ウエハ枚数演算係数設定器44に記憶された補充ウエハ枚数範囲内のときに、補充ウエハ演算パラメータを補正すべく、該補充ウエハ枚数範囲に対応する補充ウエハ演算係数を選択し、演算パラメータ算出器45に伝達する。
好ましくは、前記補充ウエハ枚数範囲を、異なる範囲で複数設定可能とし、それぞれに関連付けて該補充ウエハ枚数範囲に対応する演算係数を設定可能なように構成する。これにより、さらに正確な制御が可能になる。
好ましくは、前記補充ウエハ枚数範囲を、異なる範囲で複数設定可能とし、該複数の補充ウエハ枚数範囲それぞれに関連付けてヒータ207の複数ある制御ゾーンごとに補充ウエハ演算パラメータ補正値を補正する演算係数を設定可能なように構成する。これにより、さらに正確な制御が可能になる。
演算パラメータ設定値45では反応管累積膜厚演算パラメータ設定器42、補充ウエハ累積膜厚演算パラメータ設定器43、補充ウエハ枚数演算係数設定器44それぞれから入力される反応管演算パラメータ補正値P1、補充ウエハ演算パラメータ補正値P2、補充ウエハ枚数演算係数P3から演算パラメータ補正値Pを算出し、上位コントローラUcより指示される演算パラメータFに反映させ、PID演算に使用する演算パラメータHを決定する。ここで、演算パラメータHは、例えば、上述したKp(比例ゲイン)を例にすると、比例帯と呼ばれ、Kpとの関係は、100から演算パラメータHを除算した値がKpとして表される。すなわち、(5)式に従って算出される。
PID演算に使用される演算パラメータHは(7)式に従って算出される。Fは上位コントローラから入力されたP定数Fであり、(6)式にて算出された演算パラメータPとP定数Fとの加算によって演算パラメータHは算出される。
プロセスレシピは、複数のステップから構成される。この複数のステップは、各々のステップ毎に、温度設定、圧力設定等を設定し、複数のステップを順次実行していくことで、成膜処理を行っていく。このステップ毎に、ステップIDを予め、主制御部120に登録しておく。そして、ステップIDのうち、反応管累積膜厚演算パラメータ設定器42、補充ウエハ累積膜厚演算パラメータ設定器43、補充ウエハ枚数演算係数設定器44を用いるべきステップIDを、予め主制御部120若しくは制御装置26に設定しておく。
ステップID判定器41が特定のステップIDであると判断した場合は、反応管累積膜厚演算パラメータ設定器42、補充ウエハ累積膜厚演算パラメータ設定器43、補充ウエハ枚数演算係数設定器44を用いる。一方、ステップID判定器41が特定のステップIDではないと判断した場合は、反応管累積膜厚演算パラメータ設定器42、補充ウエハ累積膜厚演算パラメータ設定器43、補充ウエハ枚数演算係数設定器44を用いない。すなわち、ステップID判定器41を設けることにより、ステップIDごとに、反応管累積膜厚演算パラメータ設定器42、補充ウエハ累積膜厚演算パラメータ設定器43、補充ウエハ枚数演算係数設定器44を用いるか否かを設定可能としている。
特定のステップID実施時のみ反応管累積膜厚演算パラメータ設定器42、補充ウエハ累積膜厚演算パラメータ設定器43、補充ウエハ枚数演算係数設定器44を有効にすることで、例えば、膜累積が大きく影響しないステップ、またはウエハが処理室に無いステップにおいては、反応管累積膜厚演算パラメータ設定器42、補充ウエハ累積膜厚演算パラメータ設定器43、補充ウエハ枚数演算係数設定器44を用いなくても、処理の再現性が確保できるため、反応管累積膜厚演算パラメータ設定器42、補充ウエハ累積膜厚演算パラメータ設定器43、補充ウエハ枚数演算係数設定器44をオフすることができる。
ステップID判定器41を設けることによって、特定の膜が累積するようなプロセスに対してのみ反応管累積膜厚演算パラメータ設定器42、補充ウエハ累積膜厚演算パラメータ設定器43、補充ウエハ枚数演算係数設定器44を有効(オン)し、それ以外のプロセスでは、反応管累積膜厚演算パラメータ設定器42、補充ウエハ累積膜厚演算パラメータ設定器43、補充ウエハ枚数演算係数設定器44を無効(オフ)することで、複雑な演算を用いることなく、累積膜厚の影響有無に関わらず再現性が確保できるため、一台の基板処理装置で異なる熱処理、成膜処理等、マルチなプロセスを実施することが可能となる。
ステップIDが一致しない場合は、反応管累積膜厚演算パラメータ設定器42、補充ウエハ累積膜厚演算パラメータ設定器43、補充ウエハ枚数演算係数設定器44を用いず、上位コントローラUcから指示された演算パラメータFでPID演算を実施する。
上位コントローラUcから制御装置26内の減算器21へ目標値Sが入力される。また、内部温度センサ263aから検出された検出値に基づき、得られた制御量Aが減算器21へ入力される。減算器21では目標値Sから制御量Aを減算し、偏差Dを出力する。
また、上位コントローラUcから制御装置26内の演算パラメータ設定器22へステップIDとベースP定数Fが入力される。ベースP定数Fは、演算パラメータ設定器22内の演算パラメータ算出器45に入力される。ステップIDは、演算パラメータ設定器22内のステップID判定器41に入力される。
ステップID判定器41では、入力されたステップIDが予め設定された特定のIDであるか否かの判断を行う。
決定された反応管演算パラメータ補正値P1、補充ウエハ演算パラメータ補正値P2、補充ウエハ枚数演算係数P3は演算パラメータ算出器45に入力される。
演算パラメータ算出器45では、ベースP定数Fと反応管演算パラメータ補正値P1、補充ウエハ演算パラメータ補正値P2、補充ウエハ枚数演算係数P3と上述した(6)式(7)式の演算式により、演算パラメータHを決定する。
演算パラメータHは、上述した(5)式の演算式により、比例ゲインKp1に変換され、PID演算器21の比例ゲインKpが、比例ゲインKp1に置き換えられる。
PID演算器21では、比例ゲインKp1に置き換えられたPID演算式により、減算器21から出力された偏差Dを用いてPID演算を行い、操作量Xを決定する。この操作量Xは目標値Wに変換され、減算器24へ入力される。また、外部温度センサ263bから検出された検出値に基づき、制御量Bが減算器24に入力される。減算器24では目標値Wから制御量Bを減算し、偏差Eを出力する。PID演算器25では、減算器24から出力された偏差Eを用いてPID演算を行い、操作量Zを決定する。この操作量Zが制御装置26から出力され、ヒータ207に入力される。そしてヒータ207から出力された制御量A、Bは再び制御装置26に帰還される。このように制御装置26から出力される操作量Zを、目標値Sと制御量Aとの偏差Dが零になるように時々刻々と変化させる。
演算パラメータHは、上述した(5)式の演算式により、比例ゲインKp1に変換され、PID演算器21の比例ゲインKpが、比例ゲインKp1に置き換えられる。なお、比例ゲインKp=Kp1である場合、置き換えることなく、制御しても良い。
PID演算器21では、比例ゲインKp1に置き換えられたPID演算式により、減算器21から出力された偏差Dを用いてPID演算を行い、操作量Xを決定する。この操作量Xは目標値Wに変換され、減算器24へ入力される。また、外部温度センサ263bから検出された検出値に基づき、制御量Bが減算器24に入力される。減算器24では目標値Wから制御量Bを減算し、偏差Eを出力する。PID演算器25では、減算器24から出力された偏差Eを用いてPID演算を行い、操作量Zを決定する。この操作量Zが制御装置26から出力され、ヒータ207に入力される。そしてヒータ207から出力された制御量A、Bは再び制御装置26に帰還される。このように制御装置26から出力される操作量Zを、目標値Sと制御量Aとの偏差Dが零になるように時々刻々と変化させる。
図6は、反応管累積膜厚演算パラメータ設定器42、補充ウエハ累積膜厚演算パラメータ設定器43、補充ウエハ枚数演算係数設定器44を用いずに、反応管内壁に付着した付着物の累積膜厚毎の基板を載置した状態でのボートを反応管内へ搬入する(以下、ボートロードという)際の製品ウエハが載置される領域であるCゾーンに配置された内部温度センサが検出した温度波形グラフである。尚、比例帯P定数は50%で固定し制御している。
尚、図6の左側縦軸を設定温度に対する温度偏差値(℃)、横軸を経過時間(min)で示している。
Cゾーンにおける反応管内壁に付着した累積膜厚として、1.4マイクロメートル(C1.4μ)、1.7マイクロメートル(C1.7μ)、2.5マイクロメートル(C2.5μ)、3.0マイクロメートル(C3.0μ)、3.6マイクロメートル(C3.6μ)、4.8マイクロメートル(C4.8μ)、6.6マイクロメートル(C6.6μ)、7.8マイクロメートル(C7.8μ)時の内部温度センサ263aが検出した温度波形を示す。ヒータ207の設定温度は530℃となっており、ボートアップステップを開始(0min)から終了(60min)までの前記温度波形を示している。尚、1マイクロメートルを、換算すると1000ナノメートルとなる。
プロセスチューブ203の下端を閉塞していた図示しない蓋体を移動させることでプロセスチューブ203の下端を開く。この時、反応管の下端の開口から放熱するため、内部温度センサ263aが検出する温度が下がり、また、ウエハ4aを載置したボート4がプロセスチューブ203内に搬入されることでもウエハ4a及びボート4の熱吸収により温度が下がる(0〜7min)。ボート4が反応管内に搬入され、再び、内部温度センサ263aの検出する温度が上昇する(7〜20min)。その後、設定温度である530℃に安定するようにヒータ207を制御装置が制御する(20〜60min)。
図7を見てわかるように、特に、ボートアップステップ開始後50分経過するまで内部温度センサ263aが検出する温度は設定温度からの誤差1℃以内に安定せず、また、累積する付着物の膜厚が増加するほど、内部温度センサ263aの検出する温度が低下していることがわかる。
図10を見てわかるように、特に、ボートアップステップ開始後40分経過で内部温度センサ263aが検出する温度は設定温度からの誤差1℃以内に安定している。
具体的に図11を見ると、P定数が50%の時は、設定値に対し2.5℃大きく、P定数が90の時は、設定値に対し0.5℃大きくなっていることがわかり、P定数が10%増加すると、約0.5℃温度が低下し、P定数が10%減少すると、約0.5℃温度が上昇することがわかる。
図12ではベースとなるP定数ベースとなる定数Pを決定しておき、反応管内壁に付着した累積膜厚に対応して、Pの補正値を設定しておく。ここでは、ベースP定数を50%として設定してある。なお、ベースP定数を50%として設定した理由は、補正値を設定する際に、上下いずれにおいても変更量を最大にするためである。
図11にて上述したように、演算パラメータP値10%増加によって、0.5℃温度低下が起こるので、反応管内壁に付着した膜厚が0マイクロメートルより大きい値から1.5マイクロメートル未満では、補正値を20%とする。1.5マイクロメートル以上から3.0マイクロメートル未満では、補正値を10%とする。1.5マイクロメートル以上から3.0マイクロメートル未満では、補正値を0%とする。尚、3マイクロメートル以降は、 補正値0%とする。
これらをCゾーンのみならず、CUゾーン、CLゾーンにおいても同様に補正値を設定し、反応管累積膜厚演算パラメータ設定器42に設定・記憶させる。尚、Uゾーン、Lゾーンで補正値が0%となっているのはUゾーン、Lゾーンは、製品ウエハ載置範囲ではなく、補正する必要性に乏しいためであるが、Uゾーン、LゾーンにおいてもCゾーン同様に補正値を設定しても良い。
図14を見てわかるように、特に、ボートアップステップ開始後55分経過するまで内部温度センサ263aが検出する温度は設定温度からの誤差1℃以内に安定せず、また、累積する付着物の膜厚が増加するほど、内部温度センサ263aの検出する温度が上昇していることがわかる。
図16ではベースとなるP定数ベースとなる定数Pを決定しておき、補充ウエハに付着した累積膜厚に対応して、Pの補正値を設定しておく。ここでは、ベースP定数を50%として設定してある。なお、ベースP定数を50%として設定した理由は、補正値を設定する際に、上下いずれにおいても変更量を最大にするためである。
(1)製品ウエハと異なり、サイドダミーウエハや補充ウエハは、複数回のバッチ処理に用いられるため、付着物が累積しやすい。特に補充ウエハは、サイドダミーウエハより製品ウエハの近傍に載置されるため、製品ウエハへの温度影響具合が大きくなる。本実施の形態を適用することにより、特に補充ウエハに付着した付着物の温度影響具合を反応管内の温度制御に反映することができ、ボート上の異なる位置に配置されるウエハへの処理(ウエハ間)を、均一な温度特性で行うことができ、より均一な膜厚、膜質を実現することができる。
(2)補充ウエハへ付着した付着物による製品ウエハへの温度影響具合は、補充ウエハの枚数に応じて異なる。本実施の形態を適用することにより、特に付着物のある補充ウエハの枚数による温度影響具合を反応管内の温度制御に反映することができ、ボート上の異なる位置に配置されるウエハへの処理(ウエハ間)を、均一な温度特性で行うことができ、より均一な膜厚、膜質を実現することができる。
(3)反応管内の温度特性への影響具合は、上述したように反応管内壁に付着した付着物と補充ウエハに付着した付着物とではその影響具合が異なる。本実施の形態を適用することにより、特に反応管内壁に付着した付着物と補充ウエハに付着した付着物とのそれぞれの温度影響具合を設定することで、設定された設定値に応じて、温度制御に反映させることができ、複数回繰り返される異なるウエハへの処理(バッチ間)を、均一な温度特性で行うことができ、より均一な膜厚、膜質を実現することができる。
(4)付着物が累積したことに伴う反応管内での熱吸収率、透過率、反射率の変化により、反応管内の温度特性が変化する。これらの付着物の累積による反応管内の温度特性の変化をヒータの設定温度を変更することで加熱具合を調整すると反応管内の温度が安定した際には、反応管内が設定温度で安定することになり、理想的にウエハ熱処理を行うべき、処理温度との間に偏差が生じてしまうため、バッチ間での膜厚や膜質に変化が生じてしまうが、演算に用いられる定数、例えばP定数を変化させることで、ウエハ熱処理する際の温度は、理想的にウエハ熱処理を行うべき、処理温度との間に偏差が生じさせることなく、ウエハへの熱処理を行うことができる。
(5)反応管内への付着物累積による温度安定性の悪化を軽減することができる。
(6)反応管内への付着物累積によるセルフクリーニング等のメンテナンス周期を遅らすことができ、熱処理装置の稼働率を向上させることができる。
図18に基づき、第2の実施形態について説明する。第2の実施形態で、第1の実施形態と異なる点は、演算パラメータ設定器に反応管累積膜厚演算パラメータ設定器を設けていない点であり、その他については第1の実施形態と同様である。この場合、演算パラメータ設定器222は、図18に示すように、StepID判定器412、補充ウエハ累積膜厚演算パラメータ設定器432、補充ウエハ枚数演算パラメータ設定器442、演算パラメータ算出器452によって構成される。
次に演算パラメータ算出器452について説明する。
演算パラメータ設定値452では補充ウエハ累積膜厚演算パラメータ設定器432、補充ウエハ枚数演算係数設定器442それぞれから入力される補充ウエハ演算パラメータ補正値P22、補充ウエハ枚数演算係数P32から演算パラメータ補正値PAを算出し、上位コントローラUc2より指示される演算パラメータF2に反映させ、PID演算に使用する演算パラメータH2を決定する。
PID演算に使用される演算パラメータH2は(9)式に従って算出される。F2は上位コントローラから入力されたP定数F2であり、(8)式にて算出された演算パラメータPAとP定数F2との加算によって演算パラメータH2は算出される。
上述した第2の実施形態では、成膜処理以外、すなわち膜が反応管内に累積しない熱処理に用いる熱処理装置、例えば、アニール装置においても、補演算パラメータ算出器452を用いても良い。この場合、例えば、補充ウエハ累積膜厚演算パラメータ設定器432から出力される補充ウエハ演算パラメータ補正値P22を熱処理回数に関わらず、見掛け上、補充ウエハ200cに膜が堆積していることにして制御を行うと良い。具体的には、補充ウエハ演算パラメータ補正値P22を、固定値、例えば、補正値0%とし、ベースP定数を50%とする。換言すると、補充基板の有無により演算パラメータ補正値を決定することになる。一方、補充ウエハ枚数演算係数設定器442から出力される補充ウエハ枚数演算係数P32は、上述した第2の実施形態同様に補充ウエハ200cの枚数に応じて変化するように設定する。このように設定することにより、補充ウエハ200cへの累積膜厚値や熱処理回数に関与せずとも、補充ウエハの熱容量、並びに補充ウエハの枚数による反応管内への熱影響を是正することができる。
第2の実施形態では、第1の実施形態における演算パラメータ設定器のうち、反応管累積膜厚演算パラメータ設定器を設けていない形態を説明したが、例えば、第1の実施形態における演算パラメータ設定器のうち、反応管累積膜厚演算パラメータ設定器を設け、補充ウエハ累積膜厚演算パラメータ設定器、補充ウエハ枚数演算パラメータ設定器を設けないようにしても良い。この場合、補充ウエハに付着した付着物による反応管内への温度影響具合を調整することはできないものの、その他の点では第1の実施形態と同等の効果を奏する。
しかし、I動作あるいはD動作に本実施の形態を適用しても良く、一定の効果は見込める。
また、PID演算器25で使用される演算パラメータに適用しても良く、一定の効果は見込める。
上述した実施の形態における演算パラメータ設定器は、PID演算器23、PID演算器25ともに用いる形態で説明したが、特にPID演算器を2つ用いることなくいずれか一方を用いるようにしても適用可能である。また、PID演算器以外の演算器に適用することも可能である。
さらに内部温度センサと外部温度センサの二つを用いる形態にて、説明したが、いずれか一方のみの温度センサを設ける形態にも適用可能である。
また、上述した実施形態では、プロセスチューブ203はインナーチューブ204とアウターチューブ25の二重管で形成インナーチューブ204を設けずにアウターチューブ205のみを設ける等一重管であっても良いし、三重管以上設けても良い。また、反応容器は、プロセスチューブ203とマニホールド209により形成されるように説明したが、プロセスチューブ203とマニホールド209を一体化して形成しても良い。
[付記1]
少なくとも製品基板及び補充基板を収容する反応容器と、該反応容器内を加熱する加熱装置と、該加熱装置内の温度を検出する温度検出器と、設定温度と前記温度検出器の検出する温度との偏差及び少なくとも1つの演算パラメータを用いて演算し該演算結果により前記加熱装置を制御する制御装置とを有し、前記制御装置は、前記演算パラメータを決定する演算パラメータ設定器を有し、該演算パラメータ設定器は、前記反応容器に累積する膜厚に基づき第一演算パラメータ補正値を決定する第一演算パラメータ設定器と、前記補充基板に累積する膜厚に基づき第二演算パラメータ補正値を決定する第二演算パラメータ設定器と、前記補充基板の枚数に基づき第三演算パラメータ補正値を決定する第三演算パラメータ設定器と、少なくとも前記第一演算パラメータ補正値と第二演算パラメータ補正値と前記第三演算パラメータ補正値とを用いて前記演算パラメータを算出する演算パラメータ算出器と、を有する基板処理装置。
[付記2]
前記制御装置は、PID演算器により前記演算結果を演算している付記1の基板処理装置。
[付記3]
前記設定温度は、前記反応容器に少なくとも前記製品基板及び補充基板を前記反応容器内に収容する際の前記反応容器内の温度である付記1の基板処理装置。
[付記4]
前記演算パラメータ算出器は、少なくとも前記第二演算パラメータ補正値と前記第三演算パラメータ補正値とを乗算して前記演算パラメータを算出する付記1の基板処理装置。
[付記5]
前記第一演算パラメータ設定器には、前記反応容器への累積膜厚の厚さに応じて複数の膜厚範囲に区分けされ、該複数の膜厚範囲それぞれに対応する補正値が予め設定されている付記1の基板処理装置。
[付記6]
前記第二演算パラメータ設定器には、前記補充基板への累積膜厚の厚さに応じて複数の膜厚範囲に区分けされ、該複数の膜厚範囲それぞれに対応する補正値が予め設定されている付記1の基板処理装置。
[付記7]
前記第三演算パラメータ設定器には、前記補充基板の枚数に応じて複数の枚数範囲に区分けされ、該複数の枚数範囲それぞれに対応する補正値が予め設定されている付記1の基板処理装置。
[付記8]
前記第一演算パラメータ設定器には、前記反応容器への累積膜厚の厚さに応じて複数の膜厚範囲に区分けされ、該複数の膜厚範囲それぞれに対応する補正値が、前記膜厚範囲が厚さの大きい範囲になるに従って、大きくなるように予め設定されている付記1の基板処理装置。
[付記9]
前記第二演算パラメータ設定器には、前記補充基板への累積膜厚の厚さに応じて複数の膜厚範囲に区分けされ、該複数の膜厚範囲それぞれに対応する補正値が、前記膜厚範囲が厚さの大きい範囲になるに従って、小さくなるように予め設定されている付記1の基板処理装置。
[付記10]
前記第三演算パラメータ設定器には、前記補充基板の枚数に応じて複数の枚数範囲に区分けされ、該複数の枚数範囲それぞれに対応する補正値が、前記枚数範囲が大きい範囲になるに従って、大きくなるように予め設定されている付記1の基板処理装置。
[付記11]
少なくとも製品基板及び補充基板を収容する反応容器と、該反応容器内を加熱する加熱装置と、該加熱装置の温度を検出する第一の温度検出器と、該第一の温度検出器より前記製品基板及び補充基板の近くに配置され前記反応容器内の温度を検出する第二の温度検出器と、設定温度と前記第二の温度検出器の検出する温度との第一偏差及び少なくとも1つの第一演算パラメータを用いて第一の演算を行い、該第一の演算結果と前記第一の温度検出器の検出する温度との第二偏差及び少なくとも1つの第二演算パラメータを用いて第二の演算を行い、該第二の演算結果により前記加熱装置を制御する制御装置とを有し、前記制御装置は、前記第一演算パラメータを決定する演算パラメータ設定器を有し、該演算パラメータ設定器は、前記反応容器に累積する膜厚に基づき第一演算パラメータ補正値を決定する第一演算パラメータ設定器と、前記補充基板に累積する膜厚に基づき第二演算パラメータ補正値を決定する第二演算パラメータ設定器と、前記補充基板の枚数に基づき第三演算パラメータ補正値を決定する第三演算パラメータ設定器と、少なくとも前記第一演算パラメータ補正値と第二演算パラメータ補正値と前記第三演算パラメータ補正値とを用いて前記第一演算パラメータを算出する演算パラメータ算出器と、を有する基板処理装置。
[付記12]
少なくとも製品基板及び補充基板を収容する反応容器と、該反応容器内を加熱する加熱装置と、該加熱装置内の温度を検出する温度検出器と、設定温度と前記温度検出器の検出する温度との偏差及び少なくとも1つの演算パラメータとを用いて演算し該演算結果により前記加熱装置を制御する制御装置とを有し、前記制御装置は、前記演算パラメータを決定する演算パラメータ設定器を有し、該演算パラメータ設定器は、少なくとも補充基板に累積する膜厚に基づき演算パラメータ補正値を決定する補充基板用演算パラメータ設定器と、補充基板の枚数に基づき演算係数を決定する演算係数設定器と、少なくとも前記演算パラメータ補正値と前記演算係数を用いて前記演算パラメータを算出する演算パラメータ算出器と、を有する基板処理装置。
[付記13]
少なくとも製品基板及び補充基板を収容する反応容器と、該反応容器内を加熱する加熱装置と、該加熱装置内の温度を検出する温度検出器と、設定温度と前記温度検出器の検出する温度との偏差及び少なくとも1つの演算パラメータとを用いて演算し該演算結果により前記加熱装置を制御する制御装置とを有し、前記制御装置は、前記演算パラメータを決定する演算パラメータ設定器を有し、該演算パラメータ設定器は、少なくとも補充基板の有無により演算パラメータ補正値を決定する補充基板用演算パラメータ設定器と、補充基板の枚数に基づき演算係数を決定する演算係数設定器と、少なくとも前記演算パラメータ補正値と前記演算係数を用いて前記演算パラメータを算出する演算パラメータ算出器と、を有する基板処理装置。
[付記14]
演算パラメータ算出器が、第一演算パラメータ設定器が反応容器に累積する膜厚に基づき決定した第一演算パラメータ補正値と、第二演算パラメータ設定器が補充基板に累積する膜厚に基づき決定した第二演算パラメータ補正値と、第三演算パラメータ設定器が前記補充基板の枚数に基づき決定した第三演算パラメータ補正値とを少なくとも用いて演算パラメータを算出する工程と、
少なくとも前記算出された演算パラメータと、設定温度と温度検出器が加熱装置内の温度を検出する温度との偏差とを用いて演算し該演算結果により前記加熱装置を制御しつつ、前記反応容器内に製品基板及び前記補充基板を収容し前記製品基板及び補充基板を熱処理する工程とを有する半導体装置の製造方法。
[付記15]
演算パラメータ算出器が、補充基板用演算パラメータ設定器が補充基板に累積する膜厚に基づき決定した演算パラメータ補正値と、演算係数設定器が前記補充基板の枚数に基づき決定した演算係数とを少なくとも用いて演算パラメータを算出する工程と、
設定温度と温度検出器が加熱装置内の温度を検出する温度との偏差及び少なくとも前記算出された演算パラメータを用いて演算し該演算結果により前記加熱装置を制御しつつ、前記反応容器内に製品基板及び前記補充基板を収容し前記製品基板及び補充基板を熱処理する工程とを有する半導体装置の製造方法。
[付記16]
演算パラメータ算出器が、補充基板用演算パラメータ設定器が補充基板の有無に基づき決定した演算パラメータ補正値と、演算係数設定器が前記補充基板の枚数に基づき決定した演算係数とを少なくとも用いて演算パラメータを算出する工程と、
設定温度と温度検出器が加熱装置内の温度を検出する温度との偏差及び少なくとも前記算出された演算パラメータを用いて演算し該演算結果により前記加熱装置を制御しつつ、前記反応容器内に製品基板及び前記補充基板を収容し前記製品基板及び補充基板を熱処理する工程とを有する半導体装置の製造方法。
[付記17]
演算パラメータ算出器が、反応容器に累積する膜の膜厚値に基づき決定した第一演算パラメータ補正値と、補充基板に累積する膜厚に基づき決定した第二演算パラメータ補正値と、前記補充基板の枚数に基づき求めた第三演算パラメータ補正値とを少なくとも用いて演算パラメータを算出し、設定温度と温度検出器が加熱装置内の温度を検出する温度との偏差及び少なくとも前記算出された演算パラメータを用いて演算し該演算結果により前記加熱装置を制御する温度制御方法。
[付記18]
演算パラメータ算出器が、反応容器に累積する膜の膜厚値に基づき決定した第一演算パラメータ補正値と、補充基板に累積する膜厚に基づき決定した第二演算パラメータ補正値と、前記補充基板の枚数に基づき求めた第三演算パラメータ補正値とを少なくとも用いて演算パラメータを算出する工程と、
設定温度と温度検出器が加熱装置内の温度を検出する温度との偏差及び少なくとも前記算出された演算パラメータを用いて演算し該演算結果により前記加熱装置を制御しつつ、前記反応容器内に製品基板及び前記補充基板を収容し前記製品基板及び補充基板を熱処理する工程とを有する半導体装置の製造方法。
[付記19]
演算パラメータ算出器が、補充基板に累積する膜厚に基づき決定した第一演算パラメータ補正値と、前記補充基板の枚数に基づき求めた第二演算パラメータ補正値とを少なくとも用いて演算パラメータを算出する工程と、
設定温度と温度検出器が加熱装置内の温度を検出する温度との偏差及び少なくとも前記算出された演算パラメータを用いて演算し該演算結果により前記加熱装置を制御しつつ、前記反応容器内に製品基板及び前記補充基板を収容し前記製品基板及び補充基板を熱処理する工程とを有する半導体装置の製造方法。
Claims (5)
- 少なくとも製品基板及び補充基板を収容する反応容器と、該反応容器内を加熱する加熱装置と、該加熱装置内の温度を検出する温度検出器と、設定温度と前記温度検出器の検出する温度との偏差及び少なくとも1つの演算パラメータを用いて演算し該演算結果により前記加熱装置を制御する制御装置とを有し、前記制御装置は、前記演算パラメータを決定する演算パラメータ設定器を有し、該演算パラメータ設定器は、前記反応容器に累積する膜厚に基づき第一演算パラメータ補正値を決定する第一演算パラメータ設定器と、前記補充基板に累積する膜厚に基づき第二演算パラメータ補正値を決定する第二演算パラメータ設定器と、前記補充基板の枚数に基づき第三演算パラメータ補正値を決定する第三演算パラメータ設定器と、少なくとも前記第一演算パラメータ補正値と第二演算パラメータ補正値と前記第三演算パラメータ補正値とを用いて前記演算パラメータを算出する演算パラメータ算出器と、を有する基板処理装置。
- 少なくとも製品基板及び補充基板を収容する反応容器と、該反応容器内を加熱する加熱装置と、該加熱装置内の温度を検出する温度検出器と、設定温度と前記温度検出器の検出する温度との偏差及び少なくとも1つの演算パラメータとを用いて演算し該演算結果により前記加熱装置を制御する制御装置とを有し、前記制御装置は、前記演算パラメータを決定する演算パラメータ設定器を有し、該演算パラメータ設定器は、少なくとも補充基板に累積する膜厚に基づき演算パラメータ補正値を決定する補充基板用演算パラメータ設定器と、補充基板の枚数に基づき演算係数を決定する演算係数設定器と、少なくとも前記演算パラメータ補正値と前記演算係数を用いて前記演算パラメータを算出する演算パラメータ算出器と、を有する基板処理装置。
- 演算パラメータ算出器が、第一演算パラメータ設定器が反応容器に累積する膜厚に基づき決定した第一演算パラメータ補正値と、第二演算パラメータ設定器が補充基板に累積する膜厚に基づき決定した第二演算パラメータ補正値と、第三演算パラメータ設定器が前記補充基板の枚数に基づき決定した第三演算パラメータ補正値とを少なくとも用いて演算パラメータを算出する工程と、
少なくとも前記算出された演算パラメータと、設定温度と温度検出器が加熱装置内の温度を検出する温度との偏差とを用いて演算し該演算結果により前記加熱装置を制御しつつ、前記反応容器内に製品基板及び前記補充基板を収容し前記製品基板及び補充基板を熱処理する工程とを有する半導体装置の製造方法。 - 演算パラメータ算出器が、補充基板用演算パラメータ設定器が補充基板に累積する膜厚に基づき決定した演算パラメータ補正値と、演算係数設定器が前記補充基板の枚数に基づき決定した演算係数とを少なくとも用いて演算パラメータを算出する工程と、
設定温度と温度検出器が加熱装置内の温度を検出する温度との偏差及び少なくとも前記算出された演算パラメータを用いて演算し該演算結果により前記加熱装置を制御しつつ、前記反応容器内に製品基板及び前記補充基板を収容し前記製品基板及び補充基板を熱処理する工程とを有する半導体装置の製造方法。 - 演算パラメータ算出器が、反応容器に累積する膜の膜厚値に基づき決定した第一演算パラメータ補正値と、補充基板に累積する膜厚に基づき決定した第二演算パラメータ補正値と、前記補充基板の枚数に基づき求めた第三演算パラメータ補正値とを少なくとも用いて演算パラメータを算出し、設定温度と温度検出器が加熱装置内の温度を検出する温度との偏差及び少なくとも前記算出された演算パラメータを用いて演算し該演算結果により前記加熱装置を制御する温度制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008292284A JP5274213B2 (ja) | 2008-11-14 | 2008-11-14 | 基板処理装置および半導体装置の製造方法、温度制御方法 |
US12/609,541 US8417394B2 (en) | 2008-11-14 | 2009-10-30 | Substrate processing apparatus, semiconductor device manufacturing method and temperature controlling method |
KR1020090108706A KR101073572B1 (ko) | 2008-11-14 | 2009-11-11 | 기판 처리 장치 및 반도체 장치의 제조 방법, 온도 제어 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008292284A JP5274213B2 (ja) | 2008-11-14 | 2008-11-14 | 基板処理装置および半導体装置の製造方法、温度制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010118605A JP2010118605A (ja) | 2010-05-27 |
JP5274213B2 true JP5274213B2 (ja) | 2013-08-28 |
Family
ID=42172318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008292284A Active JP5274213B2 (ja) | 2008-11-14 | 2008-11-14 | 基板処理装置および半導体装置の製造方法、温度制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8417394B2 (ja) |
JP (1) | JP5274213B2 (ja) |
KR (1) | KR101073572B1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100398088B1 (ko) * | 2000-08-28 | 2003-09-19 | 주식회사 엠바이오텍 | pH조절하에서 교반 및 통기 영향에 의한 영지의액체배양을 이용한 세포외 다당의 대량 생산방법 |
JP5734081B2 (ja) * | 2010-10-18 | 2015-06-10 | 株式会社日立国際電気 | 基板処理装置、基板処理装置の温度制御方法、及び基板処理装置の加熱方法 |
JP5973173B2 (ja) * | 2012-01-23 | 2016-08-23 | 東京エレクトロン株式会社 | 熱処理装置及び熱処理装置の制御方法 |
JP6159536B2 (ja) * | 2012-03-05 | 2017-07-05 | 株式会社日立国際電気 | 基板処理装置、基板処理装置の保守方法及び移載方法並びにプログラム |
JP6072845B2 (ja) * | 2015-03-31 | 2017-02-01 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム |
FR3036200B1 (fr) * | 2015-05-13 | 2017-05-05 | Soitec Silicon On Insulator | Methode de calibration pour equipements de traitement thermique |
JP6930119B2 (ja) * | 2017-01-30 | 2021-09-01 | 東京エレクトロン株式会社 | 加熱装置及び基板処理装置 |
US11685998B2 (en) * | 2018-06-21 | 2023-06-27 | Asm Ip Holding B.V. | Substrate processing apparatus, storage medium and substrate processing method |
CN113614884B (zh) | 2019-03-22 | 2024-04-12 | 株式会社国际电气 | 基板处理装置、半导体装置的制造方法以及存储介质 |
JP7413120B2 (ja) * | 2020-03-27 | 2024-01-15 | 東京エレクトロン株式会社 | ガス供給量算出方法、及び、半導体装置の製造方法 |
CN111719130B (zh) * | 2020-06-22 | 2022-10-21 | 北京北方华创微电子装备有限公司 | 半导体镀膜设备中的温度调整方法及半导体镀膜设备 |
CN114355998B (zh) * | 2021-12-17 | 2023-05-12 | 西安北方华创微电子装备有限公司 | 半导体热处理设备的补偿参数获取方法和设备 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5820366A (en) * | 1996-07-10 | 1998-10-13 | Eaton Corporation | Dual vertical thermal processing furnace |
JP4551515B2 (ja) * | 1998-10-07 | 2010-09-29 | 株式会社日立国際電気 | 半導体製造装置およびその温度制御方法 |
US6911628B1 (en) * | 2001-01-25 | 2005-06-28 | Yamatake Corporation | Control system and control unit |
TW522292B (en) * | 2001-02-06 | 2003-03-01 | Asml Us Inc | Inertial temperature control system and method |
JP3857623B2 (ja) * | 2001-08-07 | 2006-12-13 | 株式会社日立国際電気 | 温度制御方法及び半導体装置の製造方法 |
JP4884621B2 (ja) | 2001-09-28 | 2012-02-29 | 株式会社日立国際電気 | 半導体製造装置、半導体製造方法、半導体製造装置のメンテナンス方法 |
JP3853302B2 (ja) * | 2002-08-09 | 2006-12-06 | 東京エレクトロン株式会社 | 熱処理方法及び熱処理装置 |
JP4030858B2 (ja) * | 2002-10-30 | 2008-01-09 | 東京エレクトロン株式会社 | 熱処理装置及び熱処理方法 |
JP2006093573A (ja) * | 2004-09-27 | 2006-04-06 | Hitachi Kokusai Electric Inc | 基板処理装置 |
KR100874500B1 (ko) * | 2004-12-27 | 2008-12-18 | 가부시키가이샤 히다치 고쿠사이 덴키 | 온도조정방법, 열처리장치, 반도체장치의 제조방법 |
JP5010414B2 (ja) * | 2007-09-26 | 2012-08-29 | 東京エレクトロン株式会社 | 基板処理システム,基板処理装置の制御方法,およびプログラム |
-
2008
- 2008-11-14 JP JP2008292284A patent/JP5274213B2/ja active Active
-
2009
- 2009-10-30 US US12/609,541 patent/US8417394B2/en active Active
- 2009-11-11 KR KR1020090108706A patent/KR101073572B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
US20100124726A1 (en) | 2010-05-20 |
US8417394B2 (en) | 2013-04-09 |
JP2010118605A (ja) | 2010-05-27 |
KR101073572B1 (ko) | 2011-10-14 |
KR20100054732A (ko) | 2010-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5274213B2 (ja) | 基板処理装置および半導体装置の製造方法、温度制御方法 | |
JP5101243B2 (ja) | 基板処理装置,基板処理装置の制御方法,およびプログラム | |
TWI409851B (zh) | Adjust the gas flow processing system, processing methods and memory media | |
CN107230654B (zh) | 控制装置、基板处理系统、基板处理方法以及存储介质 | |
JP5788355B2 (ja) | 熱処理システム、熱処理方法、及び、プログラム | |
EP1548809B1 (en) | Heat treatment method and heat treatment apparatus | |
JP6560818B2 (ja) | 半導体装置の製造方法、基板装填方法、プログラムおよび基板処理装置 | |
JP6106519B2 (ja) | 基板処理方法、プログラム、制御装置、成膜装置及び基板処理システム | |
JP7461490B2 (ja) | 温度制御方法、半導体装置の製造方法、プログラム及び基板処理装置 | |
US20220356580A1 (en) | Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium | |
US20220005738A1 (en) | Substrate Processing Apparatus, Method of Manufacturing Semiconductor Device and Non-transitory Computer-readable Recording Medium | |
KR102111210B1 (ko) | 반도체 장치의 제조 방법, 기판 처리 장치 및 기록매체 | |
JP6596316B2 (ja) | 熱処理システム、熱処理方法、及び、プログラム | |
KR102234404B1 (ko) | 기판 처리 시스템, 제어 장치, 성막 방법 및 프로그램 | |
JP7158443B2 (ja) | 基板処理装置、半導体装置の製造方法、プログラム、および、基板処理方法 | |
JP2009260261A (ja) | 熱処理装置、熱処理装置の温度調整方法、及び、プログラム | |
JP6818087B2 (ja) | 基板処理装置、半導体装置の製造方法、記録媒体およびプログラム | |
KR20200107762A (ko) | 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체 | |
JP6802881B2 (ja) | 半導体装置の製造方法、基板装填方法、記録媒体、基板処理装置およびプログラム | |
JP7184857B2 (ja) | 気化装置、基板処理装置、クリーニング方法、半導体装置の製造方法、プログラム、および基板処理方法 | |
WO2005008755A1 (ja) | 温度制御方法、基板処理装置及び半導体製造方法 | |
JP2005136370A (ja) | 基板処理装置 | |
JP2023000280A (ja) | 温度補正情報算出装置、半導体製造装置、プログラム、温度補正情報算出方法 | |
KR20220086483A (ko) | 성막 방법 및 성막 장치 | |
JP2013168499A (ja) | 温度調整方法及び熱処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130514 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5274213 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |