TWI409851B - Adjust the gas flow processing system, processing methods and memory media - Google Patents

Adjust the gas flow processing system, processing methods and memory media Download PDF

Info

Publication number
TWI409851B
TWI409851B TW097107376A TW97107376A TWI409851B TW I409851 B TWI409851 B TW I409851B TW 097107376 A TW097107376 A TW 097107376A TW 97107376 A TW97107376 A TW 97107376A TW I409851 B TWI409851 B TW I409851B
Authority
TW
Taiwan
Prior art keywords
processing
flow rate
gas
substrate
processed
Prior art date
Application number
TW097107376A
Other languages
English (en)
Other versions
TW200901268A (en
Inventor
Yuki Kataoka
Tatsuya Yamaguchi
Wenling Wang
Yuichi Takenaga
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200901268A publication Critical patent/TW200901268A/zh
Application granted granted Critical
Publication of TWI409851B publication Critical patent/TWI409851B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Description

調整氣體流量之處理系統、處理方法及記憶媒體
本件專利申請案享有2007年3月5日提出之日本申請案、即日本專利特願2007－054092號之權益。該先前申請案中的所有揭示內容以引用的方式作為本說明書之一部分。
本發明係關於一種對半導體晶圓等被處理體進行處理之處理系統、處理方法及電腦程式，尤其係關於一種對多片被處理體進行成批處理之批次式處理系統、處理方法及程式。
半導體裝置之製造步驟中，使用有批次式處理系統，該批次式處理系統係對多片被處理體成批地進行例如半導體晶圓之成膜處理、氧化處理或者擴散處理等。批次式處理系統中，雖可高效地對半導體晶圓進行處理，但對於多片半導體晶圓之處理，卻難以確保該處理之均勻性。
作為解決此種問題之技術，例如於專利文獻1中提出有一種方法：該方法中具有上部用、中央部用、下部用之3個以上之複數個向擴散爐內導入氣體之氣體噴射器，藉由分別獨立地控制流量而使氣體之供給量均勻，以提高半導體裝置之良率。
於專利文獻2中提出有一種熱處理方法：於熱處理過程中改變載體氣體之流量，藉此在被處理體之處理面內之至少中央部與周邊部之間改變處理氣體之供給位置，從而可進行均勻處理。
於專利文獻3中提出有一種方法：推定出自複數個配管所供給之反應氣體之流量與基板上之膜之成長速度的關係，以控制自複數個配管所供給之反應氣體之流量而進行成膜。
[專利文獻1]日本專利特開平11－121389號公報 [專利文獻2]日本專利第3081969號公報 [專利文獻3]日本專利特開2003－166066號公報
然而，批次式處理系統中，即使最初可進行適當之處理，但仍有可能會因反覆進行複數次處理操作或者外部因素之變化等，而造成與最初之預定不同之處理。例如，於半導體晶圓之成膜處理之情形時，儘管最初能以適當之膜厚而於半導體晶圓之表面上成膜，但在反覆進行成膜處理之過程中，於半導體晶圓之表面成膜之膜厚有時會發生變化。考慮到其原因在於，氣體之供給量未能對應處理系統之處理爐之隨時間變化或外部環境之變化。因此，處理系統之操作者根據經驗或直覺來調整氣體之流量，以確保於半導體晶圓之表面成膜之膜厚的均勻性。如此一來，難以於成膜處理中確保其膜厚之均勻性。因此，尋求一種即便是並無處理系統或製程相關之知識或經驗之操作者亦可容易地調整氣體流量之處理系統及處理方法。
本發明係鑒於上述實際狀況而完成者，其目的在於提供一種可容易地調整氣體流量之處理系統、處理方法及電腦程式。
又，本發明之目的在於提供一種不受隨時間變化或外部環境之變化之影響而可進行適當之處理的處理系統、處理方法及電腦程式。
為達成上述目的，本發明之第1態樣之處理系統之特徵在於包含：處理室，其係收容被處理體；處理氣體供給裝置，其係將處理氣體供給至該處理室內；處理條件記憶機構，其係記憶與處理內容相應之處理條件，該處理條件係包括自上述處理氣體供給機構供給之處理氣體之流量；模式記憶機構，其係記憶表示處理氣體之流量與處理結果之關係的流量處理結果關係模式；流量計算機構，其係輸入在由上述處理條件記憶機構所記憶之處理條件下處理上述被處理體之處理結果，並根據該處理結果以及由上述模式記憶機構所記憶之流量處理結果關係模式，而計算出處理氣體之流量；及處理機構，其係於藉由上述流量計算機構而計算出處理氣體之流量時，將上述處理條件之處理氣體之流量變更為由上述流量計算機構所計算出之處理氣體之流量後，再處理被處理體。
本發明之第2態樣之處理系統之特徵在於包含：處理室，其係收容被處理體或該被處理體之檢查用基板； 處理氣體供給裝置，其係將處理氣體供給至該處理室內；處理條件記憶機構，其係記憶與處理內容相應之處理條件，該處理條件係包括自上述處理氣體供給機構供給之處理氣體之流量；誤差資訊記憶機構，其係記憶與起因於上述被處理體與上述檢查用基板之差異的處理結果之誤差相關的誤差資訊；模式記憶機構，其係記憶表示處理氣體之流量與處理結果之關係的流量處理結果關係模式；處理條件提取機構，其係根據上述誤差資訊記憶機構中記憶之誤差資訊，自上述被處理體之目標處理結果計算出上述檢查用基板之目標處理結果，自由上述處理條件記憶機構所記憶之處理條件中提取與所計算出之上述檢查用基板之目標處理結果相對應的處理條件；檢查用基板處理機構，其係在由上述處理條件提取機構所提取出之處理條件下處理上述檢查用基板；判別機構，其係判別由上述檢查用基板處理機構所處理之處理結果是否包含於上述檢查用基板之目標處理結果之特定範圍內；流量計算機構，其係於由上述判別機構判別出不包含於特定範圍內時，根據處理上述檢查用基板之處理結果以及由上述模式記憶機構所記憶之流量處理結果關係模式，而計算出處理氣體之流量；及 流量變更機構，其係於由上述流量計算機構計算出處理氣體之流量時，將上述處理條件之處理氣體之流量變更為由上述流量計算機構所計算出之處理氣體之流量，使上述檢查用基板處理機構處理檢查用基板。
較好的是，上述處理系統更包含被處理體處理機構，其係於由上述判別機構判別出包含於特定範圍內時，在由上述處理條件提取機構所提取之處理條件下處理被處理體。
上述誤差資訊記憶機構，例如記憶與上述被處理體及上述檢查用基板之裝載效果相關的誤差資訊。
上述流量處理結果關係模式例如係對於構成上述處理條件之各要件根據2個以上不同之條件下的處理結果而作成。此時，即使變更上述處理條件亦可對應。
上述處理氣體供給機構亦可具有插通於上述處理室內之複數個處理氣體供給管。此時，上述流量計算機構計算出供給至每個處理氣體供給管之流量。
上述處理系統亦可更包含處理條件更新機構，其係將上述處理條件記憶機構中所記憶之處理氣體之流量更新為由上述流量計算機構所計算出之處理氣體之流量。
上述處理室亦可劃分為複數個區域。此時，上述模式記憶機構係記憶表示每個上述區域之處理氣體之流量與處理結果之關係的流量處理結果關係模式。
上述處理內容例如係成膜處理。
本發明之第3態樣之處理方法之特徵在於包含：處理氣體供給步驟，其係將處理氣體供給至收容被處理 體之處理室內；處理條件記憶步驟，其係記憶與處理內容相應之處理條件，該處理條件係包括上述處理氣體供給步驟中所供給之處理氣體之流量；模式記憶步驟，其係記憶表示處理氣體之流量與處理結果之關係的流量處理結果關係模式；流量計算步驟，其係輸入在由上述處理條件記憶步驟所記憶之處理條件下處理上述被處理體之處理結果，並根據該處理結果以及由上述模式記憶步驟所記憶之流量處理結果關係模式，而計算出處理氣體之流量；及處理步驟，其係於由上述流量計算步驟計算出處理氣體之流量時，將上述處理條件之處理氣體之流量變更為上述流量計算步驟中所計算出之處理氣體之流量後，再處理被處理體。
本發明之第4態樣之處理方法之特徵在於包含：處理氣體供給步驟，其係將處理氣體供給至收容被處理體或該被處理體之檢查用基板之處理室內；處理條件記憶步驟，其係記憶與處理內容相應之處理條件，該處理條件係包括上述處理氣體供給步驟中所供給之處理氣體之流量；誤差資訊記憶步驟，其係記憶與起因於上述被處理體與上述檢查用基板之差異的處理結果之誤差相關的誤差資訊；模式記憶步驟，其係記憶表示處理氣體之流量與處理結 果之關係的流量處理結果關係模式；處理條件提取步驟，其係根據上述誤差資訊記憶步驟中所記憶之誤差資訊，自上述被處理體之目標處理結果計算出上述檢查用基板之目標處理結果，自上述處理條件記憶步驟中所記憶之處理條件中提取與所計算出之上述檢查用基板之目標處理結果相對應的處理條件；檢查用基板處理步驟，其係在由上述處理條件提取步驟所提取的處理條件下處理上述檢查用基板；判別步驟，其係判別由上述檢查用基板處理步驟所處理之處理結果是否包含於上述檢查用基板之目標處理結果之特定範圍內；流量計算步驟，其係於由上述判別步驟判別出不包含於特定範圍內時，根據處理上述檢查用基板之處理結果以及由上述模式記憶步驟所記憶之流量處理結果關係模式，而計算出處理氣體之流量；及流量變更步驟，其係於由上述流量計算步驟計算出處理氣體之流量時，將上述處理條件之處理氣體之流量變更為由上述流量計算步驟所計算出之處理氣體之流量，於上述檢查用基板處理步驟中處理檢查用基板。
上述處理方法亦可更包含被處理體處理步驟，其係上述判別步驟中包含於特定範圍內時，在由上述提取步驟所提取之處理條件下處理被處理體。
上述誤差資訊記憶步驟中，例如記憶與上述被處理體及上述檢查用基板之裝載效果相關之誤差資訊。
上述流量處理結果關係模式亦可對於構成上述處理條件之各要件根據2個以上不同之條件下的處理結果而作成。此時，即使變更上述處理條件亦可對應。
上述處理氣體供給步驟中，例如自插通於上述處理室內之複數個處理氣體供給管供給處理氣體。此時，上述流量計算步驟中，計算出供給至每個處理氣體供給管之流量。
上述處理方法亦可更包含更新步驟，其係將上述處理條件記憶步驟中所記憶之處理氣體之流量更新為由上述計算步驟所計算出之處理氣體之流量。
上述處理室亦可劃分為複數個區域。此時，上述模式記憶步驟中，記憶表示每個上述區域之處理氣體之流量與處理結果之關係的流量處理結果關係模式。
上述處理內容例如係成膜處理。
本發明之第5態樣之電腦程式之特徵在於：其係使電腦起作用作為如下機構：處理氣體供給機構，其係將處理氣體供給至收容被處理體之處理室內；處理條件記憶機構，其係記憶與處理內容相應之處理條件，該處理條件係包括自上述處理氣體供給機構供給之處理氣體之流量；模式記憶機構，其係記憶表示處理氣體之流量與處理結果之關係的流量處理結果關係模式；流量計算機構，其係根據在由上述處理條件記憶機構所記憶之處理條件下處理上述被處理體的處理結果及由上述 模式記憶機構所記憶之流量處理結果關係模式，而計算出處理氣體之流量；及處理機構，其係於由上述流量計算機構計算出處理氣體之流量時，將上述處理條件之處理氣體之流量變更為由上述流量計算機構所計算出之處理氣體之流量後，再處理被處理體。
本發明之第6態樣之電腦程式之特徵在於：其係使電腦起作用作為如下機構：處理氣體供給機構，其係將處理氣體供給至收容被處理體或該被處理體之檢查用基板之處理室內；處理條件記憶機構，其係記憶與處理內容相應之處理條件，該處理條件係包括自上述處理氣體供給機構供給之處理氣體之流量；誤差資訊記憶機構，其係記憶與起因於上述被處理體與上述檢查用基板之差異的處理結果之誤差相關的誤差資訊；模式記憶機構，其係記憶表示處理氣體之流量與處理結果之關係的流量處理結果關係模式；處理條件提取機構，其係根據上述誤差資訊記憶機構中所記憶之誤差資訊，自上述被處理體之目標處理結果計算出上述檢查用基板之目標處理結果，自由上述處理條件記憶機構所記憶之處理條件中提取與所計算出之上述檢查用基板之目標處理結果相對應的處理條件；檢查用基板處理機構，其係在由上述處理條件提取機構 所提取之處理條件下處理上述檢查用基板；判別機構，其係判別由上述檢查用基板處理機構所處理之處理結果是否包含於上述檢查用基板之目標處理結果之特定範圍內；流量計算機構，其係於由上述判別機構判別出不包含於特定範圍內時，根據處理上述檢查用基板之處理結果以及由上述模式記憶機構所記憶之流量處理結果關係模式，而計算出處理氣體之流量；及流量變更機構，其係於由上述流量計算機構計算出處理氣體之流量時，將上述處理條件之處理氣體之流量變更為由上述流量計算機構所計算出之處理氣體之流量，使上述檢查用基板處理機構處理檢查用基板。
根據本發明，可提供一種可容易地調整氣體流量之處理系統、處理方法及電腦程式。
 (第1實施形態)
以下，以將本發明之處理系統、處理方法及程式應用於圖l所示之批次式縱型熱處理裝置之情形為例，對第1實施形態加以說明。又，本實施形態中，以藉由使用O2 氣體、H2 氣體之低壓自由基氧化(LPRO，Low Pressure Radical Oxidation)法而於半導體晶圓上形成SiO2 膜，以作為對被處理體之處理之情形為例，對本發明加以說明。
如圖1所示，本實施形態之縱型熱處理裝置1具備大致圓筒狀之有頂之反應管2。反應管2以其長度方向面向垂直方 向之方式而配置。反應管2由耐熱及耐腐蝕性優異之材料、例如石英形成。
於反應管2之下側設置有大致圓筒狀之歧管3。歧管3之上端與反應管2之下端氣密地接合在一起。歧管3上氣密地連接有用以排出反應管2內之氣體之排氣管4。排氣管4上設置有由閥、真空泵等構成之壓力調整部5，將反應管2內之壓力調整為所需之壓力(真空度)。
於歧管3(反應管2)之下方配置有蓋體6。蓋體6藉由晶舟升降機7可上下移動地構成，且配置成：當藉由晶舟升降機7而使蓋體6上升時，歧管3(反應管2)之下方側(爐口部分)封閉，當藉由晶舟升降機7而使蓋體6下降時，反應管2之下方側(爐口部分)開口
於蓋體6之上部經由保溫筒(隔熱體)8而設置有晶舟9。晶舟9係收容(保持)被處理體、例如半導體晶圓W之晶圓保持具，本實施形態中，晶舟9構成為：可於垂直方向上空開特定間隔而收容複數片、例如150片半導體晶圓W。並且，於晶舟9上收容半導體晶圓W，再利用晶舟升降機7使蓋體6上升，藉此可將半導體晶圓W裝載於反應管2內
於反應管2之周圍，以包圍反應管2之方式設置有例如由電阻發熱體構成之加熱器部10。藉由該加熱器部10將反應管2之內部加熱至特定溫度，其結果，可將半導體晶圓W加熱至特定溫度。加熱器部10例如由配置成5段之加熱器11~15構成，藉由未圖示之電力控制器而分別獨立地供給有電力。再者，可考慮藉由該加熱器11~15而將反應管2內 劃分為如下述圖3所示之5個區域。
又，歧管3上設置有將氣體供給至反應管2內的複數個氣體供給管。本實施形態中，設置有將O2 氣體供給至反應管2內之O2 氣體供給管16、以及將H2 氣體供給至反應管2內之4根H2 氣體供給管17~20。O2 氣體供給管16以自歧管3之側方延伸至晶舟9之上部附近為止的方式而形成，並自晶舟9之上部附近向反應管2內供給O2 氣體。H2 氣體供給管17~20，係以其前段之高度成為以固定之間隔而不同之高度之方式而形成。亦即，以H2 氣體供給管17~20之前段之位置(高度)等間隔地變低之方式而形成。
本例中，H2 氣體供給管17係以自歧管3之側方延伸至晶舟9之上部附近為止之方式而形成，並自晶舟9之上部附近向反應管2內供給H2 氣體。H2 氣體供給管18以自歧管3之側方延伸至晶舟9之高度之2/3附近為止的方式而形成，並自晶舟9之高度之2/3附近向反應管2內供給H2 氣體。H2 氣體供給管19以自歧管3之側方延伸至晶舟9之高度之1/3附近為止的方式而形成，並自晶舟9之高度之1/3附近向反應管2內供給H2 氣體。H2 氣體供給管20以自歧管3之側方延伸至晶舟9之下部附近為止的方式而形成，並自晶舟9之下部附近向反應管2內供給氣體。再者，本實施形態中，H2 氣體供給管17係H2 氣體之主供給管，H2 氣體供給管18~20係H2 氣體之副供給管1~3。
各氣體供給管16~20上，分別設置有由用以調整氣體流量之質量流量控制器(MFC，mass flow controller)等構成 的流量調整部21~25。因此，經流量調整部21~25調整成所需量之氣體經由各氣體供給管16~20而供給至反應管2內。
又，縱型熱處理裝置1具備用以對反應管2內之氣體流量、壓力、處理環境之溫度等處理參數進行控制的控制部(控制器)50。控制部50將控制信號輸出至流量調整部21~25、壓力調整部5以及未圖示之電力控制器。圖2表示控制部50之構成。
如圖2所示，控制部50由模式記憶部51、配方記憶部52、ROM(Read Only Memory，唯讀記憶體)53、RAM(Random Access Memory，隨機存取記憶體)54、I/O(Input/Output，輸入輸出)埠55、CPU(Central Processing Unit，中央處理器)56以及將該等相互連接之匯流排57構成。
模式記憶部51中記憶有表示處理氣體之流量與處理結果之關係的流量處理結果關係模式。本實施形態中，模式記憶部51中記憶有膜厚流量關係模式，該膜厚流量關係模式表示自各氣體供給管16~20供給之各氣體之流量與形成於半導體晶圓W上之膜厚的關係。該膜厚流量關係模式係根據構成處理條件(製程條件)的反應管2內之溫度、壓力、氣體之總流量等中有2個以上不同之條件下的處理結果(膜厚結果)而作成。因此，膜厚流量關係模式於製程條件變更時亦可對應(內插)，根據反應管2內之溫度、壓力、氣體之總流量等製程條件以及所需之膜厚，而計算出自氣體供給管16~20供給之氣體之流量。再者，膜厚流量關係模式之 詳細情況將於以下說明。
配方記憶部52中記憶有製程用配方，該製程用配方根據由該熱處理裝置所執行之成膜處理之種類而規定控制程序。製程用配方係針對使用者實際進行之每個處理(製程)而準備之配方，其規定了自將半導體晶圓W裝載至反應管2中開始，直至將處理結束之半導體晶圓W自反應管2卸載為止之各部之溫度變化、反應管2內之壓力變化、氣體供給之開始及停止之時序及供給量等。
ROM53係由EEPROM(Electrically Erasable Programmable Read Only Memory，電子可擦可程式唯讀記憶體)、快閃記憶體、硬碟等構成，係用於記憶CPU56之動作程式等之記錄媒體。
RAM54作為CPU56之工作區等發揮功能。
I/O埠55將與溫度、壓力、氣體之流量相關之測定信號供給至CPU56，並且將CPU56所輸出之控制信號輸出至各部(電力控制器、流量調整部21~25、壓力調整部5)。又，I/O埠55上連接有操作者對縱型熱處理裝置1進行操作之操作面板58。
CPU(Central Processing Unit)56構成控制部50之中樞，並執行記憶於ROM53中之動作程式，且根據自操作面板58發出之指示而按照記憶於配方記憶部52中之製程用配方，來控制縱型熱處理裝置1之動作。
又，CPU56根據形成於半導體晶圓W上之膜厚結果以及記憶於模式記憶部51中之膜厚流量關係模式，而計算出自 各氣體供給管16~20所供給之各氣體之適當的流量。繼而，將控制信號輸出至流量調整部21~25，以使自氣體供給管16~20所供給之氣體之流量成為所計算出之流量。又，CPU56將記憶於對應之配方記憶部52中的配方之氣體之流量更新為所計算出之氣體之流量。亦即，CPU56根據形成於半導體晶圓W上之膜厚結果而進行配方之更新。
匯流排57於各部之間傳遞資訊。
其次，對記憶於模式記憶部51中之膜厚流量關係模式加以說明。膜厚流量關係模式係表示自氣體供給管16~20所供給之氣體之流量、與形成於半導體晶圓W上之膜厚之變動量的關係之模式，可根據複數個製程條件下之實驗值而作成。以下，就膜厚流量關係模式之作成方法加以說明。
首先，如圖4所示，在特定之製程條件下，例如，在製程條件1(反應管2內之溫度＝900℃，氫分壓比＝10%，壓力：0.3 Torr(40 Pa)，氣體總流量＝5000 sccm)下，於使H2 氣體供給管18~20(H2 氣體之副供給管1~3)之流量發生變動之情形時(條件1－1~1－4)，於半導體晶圓W上形成SiO2 膜。繼而，取出圖3所示之反應管2之每個區域1~5中所收容之半導體晶圓W，並測定形成於所取出之半導體晶圓W上之SiO2 之膜厚。
其次，如圖5、圖6所示，變更製程條件之一部分後進行同樣之試驗，對形成於每個區域1~5上之半導體晶圓W上的SiO2 之膜厚進行測定。再者，在製程條件2下將反應管2內之溫度變更為800℃，在製程條件3下將氫分壓比變更為 5%，在製程條件4下將壓力變更為0.5 Torr(67 Pa)，在製程條件5下將氣體總流量變更為3500 sccm。
繼而，針對所變更之每個製程條件而內插膜厚資料，計算出作為對象之配方條件下之膜厚。本例中，以作為對象之配方之製程條件為反應管2內之溫度：850℃、氫分壓比：18.4%、壓力＝0.4 Torr(53 Pa)、氣體總流量：4655 sccm之情形為例進行說明。
首先，內插與反應管2內之溫度相關之膜厚資料。本例中，根據圖7(a)所示之形成於反應管2內之溫度為900℃時之各區域1~5之半導體晶圓W上的SiO2 之膜厚(基準膜厚)、與圖7(b)所示之形成於反應管2內之溫度為800℃時之各區域1~5之半導體晶圓W上的SiO2 之膜厚(變動膜厚)，而計算出(內插)將反應管2內之溫度設為配方之條件、即850℃時形成於半導體晶圓W上的SiO2 之膜厚。
內插之方法可使用各種方法，本例中，藉由取冪近似(Thick＝aTb )，而計算出反應管2內之溫度為850℃時之各區域1~5之半導體晶圓W上所形成的SiO2 之膜厚(內插後膜厚)。圖7(c)表示內插後膜厚。
其次，根據內插後膜厚之值，計算出因反應管2內之溫度變動而引起之變動率。本例中，設變動率＝(內插後膜厚－基準膜厚)/基準膜厚，計算出因溫度變動而引起之變動率。圖7(d)表示因溫度變動而引起之變動率。
繼而，藉由相同之程序，亦針對氫分壓比、壓力以及氣體總流量而進行膜厚資料之內插，計算出因氫分壓比變 動、壓力變動以及氣體總流量變動而引起之變動率。圖8(a)表示因氫分壓比變動而引起之變動率，圖8(b)表示因壓力變動而引起之變動率，圖8(c)表示因氣體總流量變動而引起之變動率。
而且，加上該等變動之製程條件之因素，亦即，基準膜厚×(1＋因溫度變動而引起之變動率＋因氫分壓比變動而引起之變動率＋因壓力變動而引起之變動率＋因氣體總流量變動而引起之變動率)，藉此可求出針對作為對象之配方的氣體流量與膜厚變動量之關係，從而可作成圖9所示之膜厚流量關係模式。
若利用算式來表示該膜厚流量關係模式，可以y＝Mu來表示。其中，y＝[y(1)、y(2)、…、y(n)]T 係膜厚之變動量，u＝[u(1)、u(2)、…、u(m)]T 係氣體流量之變動量，M(n×m)係氣體流量之變動量與膜厚之變動量之轉換矩陣。然而，實際上會包含機體差、模式化差、測定誤差等誤差因素，故而須綜合考慮該等誤差而添加用於修正之項x＝[x(1)、x(2)、·‥x(n)]T ，從而以y＝Mu＋x來表示。利用卡爾曼濾波器來推定x，並求出相對於u之膜厚y之推定值，從而可求出用以消除該推定值與目標值之差分的氣體流量變動量。再者，由於實際之氣體之流量會受到限制，因而較好的是例如使用二次規劃法來求出氣體流量。
如此，膜厚流量關係模式無需將物理現象公式化。因此，可容易地求出精度較高之模式。又，即使當溫度、壓力、總流量等製程條件發生了變更時，藉由內插預先作成 之線性模式，仍可製作出精度較高之膜厚流量關係模式。因此，即使溫度、壓力、總流量等製程條件發生了變更，亦無需重新根據實驗而製作膜厚流量關係模式。
其次，以使用如上所述構成之縱型熱處理裝置1於半導體晶圓W上形成氧化膜之成膜方法為例，並參照圖10對本發明之處理方法加以說明。
首先，操作員於操作面板58輸入處理之內容(氧化膜之形成)。CPU56判別是否有輸入(步驟S1)，當判別為有輸入時(步驟S1，Yes)，自配方記憶部52讀出響應所輸入之指示(處理之內容)的氧化膜形成用配方(步驟S2)。
繼而，CPU56藉由加熱器部10將反應管2內設定為配方所規定之裝載溫度、例如400℃，並將特定片數、例如150片之作為被處理體之半導體晶圓W載置於晶舟9上，藉由晶舟升降機7使蓋體6上升。繼而，CPU56使歧管3之下端之凸緣與蓋體6保持氣密狀態，將半導體晶圓W裝載於反應管2內(步驟S3)。
當半導體晶圓W之裝載結束後，CPU56將反應管2內設定為與所讀出之配方相應之成膜條件。具體而言，CPU56控制包含壓力調整部5之排氣系統，開始排氣動作。又CPU56使供給至加熱器部10之電力增加以使其開始升溫。繼而，CPU56根據配方對流量調整部21~25進行控制，並自氣體供給管16~20向反應管2內供給特定量之處理氣體，執行成膜處理(步驟S4)。
繼而，CPU56判別成膜處理是否已結束(步驟S5)，當判 別為成膜處理已結束時(步驟S5，Yes)，停止處理氣體之供給。繼而，CPU56使反應管2內冷卻，並將反應管2內設定為配方所規定之卸載溫度、例如400℃，並卸載晶舟9(半導體晶圓W)(步驟S6)。
繼而，CPU56自載置於已卸載之晶舟9上的半導體晶圓W，於每個區域1~5中至少取出1片半導體晶圓W(監控晶圓)，並搬送至例如未圖示之測定裝置上(步驟S7)。
當藉由測定裝置測定出各監控晶圓之膜厚時，將與由測定裝置所測定出之監控晶圓之膜厚之結果相關的測定結果資訊發送至縱型熱處理裝置1(CPU56)。CPU56判別是否已接收測定結果資訊(步驟S8)，當判別為已接收測定結果資訊時(步驟S8，Yes)，判別所形成之SiO2 膜之膜厚是否存在問題(步驟S9)，若無問題(步驟S9，No)，則結束該處理。
若判別出膜厚有問題(步驟S9，Yes)，則根據測定結果資訊(所測定出之監控晶圓之膜厚)以及記憶於模式記憶部51中之膜厚流量關係模式，而計算出下次成膜處理中自各氣體供給管16~20所供給的處理氣體之流量(步驟S10)。亦即，使用膜厚流量關係模式來求出用以消除所測定出之監控晶圓之膜厚與目標膜厚之差分的氣體流量變動量，藉此，計算出下次成膜處理中自各氣體供給管16~20所供給之處理氣體之流量。
當CPU56計算出自各氣體供給管16~20所供給之處理氣體之流量時，將所計算出之處理氣體之流量作為下次成膜處理時之處理氣體之流量而儲存於RAM54中，以更新配方 (步驟S11)。再者，操作員亦可自操作面板58將所計算出之處理氣體之流量作為下次成膜處理時之處理氣體之流量而進行配方之更新。
如以上所說明般，根據本實施形態，可根據經成膜處理之半導體晶圓W(監控晶圓)之膜厚以及膜厚流量關係模式，而計算出下次成膜處理中自各氣體供給管16~20所供給之處理氣體之流量，因此可容易地調整氣體流量。進而，使用前次成膜處理之結果(膜厚)來調整處理氣體之流量，從而即便發生了裝置之隨時間變化或成膜環境(外部溫度、大氣壓力)之變化等，亦可進行適當膜厚之成膜。
(第2實施形態)
第1實施形態中，以在半導體晶圓W(成品晶圓)之成膜處理中對處理氣體之流量進行調整之情形為例，對本發明進行了說明。
第2實施形態中，將以使用檢查用基板、即所謂之虛設晶圓對成膜條件進行確認，並於所確認之條件下對成品晶圓(半導體晶圓W)實施成膜處理的情形為例，來說明本發明。如此般使用虛設晶圓來確認成膜條件之原因在於，成品晶圓之成本較高，而且若反覆使用相同之成品晶圓，則成品晶圓之圖案會崩裂，從而難以獲得較多之實驗資料。
又，當使用虛設晶圓來確認成膜條件時，會產生因虛設晶圓與成品晶圓之差異而引起之處理結果之誤差，例如，因裝載效果而引起之膜厚差。又，一般而言，於同一成膜條件下進行成膜時，虛設晶圓上所形成之膜厚會厚於成品 晶圓上所形成之膜厚。因此，第2實施形態之處理方法中，首先考慮因裝載效果而引起之膜厚差之問題，使用下述裝載效果資料庫，來決定與成品晶圓之目標膜厚相對應之虛設晶圓之目標膜厚。而且，藉由與第1實施形態相同之方法來決定與該所決定之目標膜厚一致的氣體流量。
因此，第2實施形態與第1實施形態的不同之處在於：於第1實施形態之控制部50中具備裝載效果資料庫100。以下，以與第1實施形態不同之處為中心而進行說明。
圖11表示本實施形態之控制部50之構成。如圖11所示，控制部50具備模式記憶部51、配方記憶部52、ROM53、RAM54、I/O埠55、CPU56以及裝載效果資料庫100，該等各部相互連接於匯流排57。
裝載效果資料庫100中，例如圖12所示，記憶有各區域中之因虛設晶圓與成品晶圓之裝載效果而引起之膜厚差(膜厚減少量)。例如，當Bare Si(裸矽)中之區域1的目標膜厚為80時，虛設晶圓之目標膜厚為85.08。以下，對裝載效果資料庫100之作成方法加以說明。
為估計裝載效果，必須有虛設晶圓之膜厚資料與成品晶圓之膜厚資料。然而，由於成品晶圓的成本較高，且若使用相同之成品晶圓，則晶圓之圖案會崩裂，故而難以獲得較多之實驗資料。因此，本例中，以根據由模擬器所求出之資料而計算出虛設晶圓與成品晶圓之膜厚差，並估計各種製程條件下之裝載效果的情形為例加以說明。
氧化膜厚之時間依存性可近似於以下之式(1)。
x2 －d0 2 ＝Bt………式(1)
此處，x為膜厚，t為時間，B為2次氧化係數，d0 為將時間設為0時之初始氧化膜
又，2次氧化係數B可由以下式(2)表示
B＝2DC0 /C1 …式(2)
其中，D為擴散係數，C0 為表面之氧化物質濃度，C1 為氧化膜中之氧化物質濃度
該等值中，初始氧化膜d0 可根據實驗值而求出。又，可認為氧化膜中之氧化物質濃度C1 相對於氧化物質為固定且擴散係數D依存於溫度，可近似為直線。因此，2次氧化係數B與濃度C0 成正比，可由式(3)表示
B＝αC0 ………式(3)
比例係數α可根據每個溫度帶之實驗值而求出。例如，α可根據圖13(a)所示之溫度與α之關係，藉由直線近似而求出特定溫度下之值。氧自由基濃度C0 可使用模擬器而計算出。例如，於圖13(b)所示之配方之情形時，各區域之氧自由基濃度C0 為圖13(c)所示之值。再者，由於會因晶圓表面之膜種類、表面積之不同而導致氧化物質之濃度出現差異，因此本例中，如圖12及圖13所示，針對Bare Si與5倍圖案表面積這2個要件，而計算出因裝載效果引起之膜厚減少量。
由於可藉由比例係數α及表面之氧化物質濃度C0 來求出2次氧化係數B，因此使用式(1)、式(3)，膜厚x由式(4)表示。
x＝(α×C0 ×t＋d0 2 )0.5 ………式(4)
例如，根據圖13(a)之關係，圖13(b)之配方所示之850℃時的α之值若進行直線近似則為120。根據實驗值，當初始氧化膜厚為27，製程時間為15分鐘(900秒)時，根據式(4)，SiO2 Dummy、Bare Si、5倍圖案表面積之膜厚量x為圖13(d)所示者。因此，因裝載效果而引起之膜厚減少量成為如圖12所示之值。
再者，若針對數處晶舟位置進行該計算，則可求出面間方向上之膜厚分布。
其次，以使用虛設晶圓來確認成膜條件之後，在所確認之條件下對成品晶圓(半導體晶圓W)實施成膜處理之情形為例，並參照圖14、15對本發明之處理方法加以說明。
首先，操作員於操作面板58上輸入處理之內容(氧化膜之形成)、成品晶圓之目標膜厚。CPU56判別是否有輸入(步驟S21)，當判別為有輸入時(步驟S21，Yes)，計算出虛設晶圓之目標膜厚(步驟S22)，並且自配方記憶部52讀出對應之氧化膜形成用配方(步驟S23)。
繼而，CPU56藉由加熱器部10將反應管2內設定為配方所規定之裝載溫度，並將每個區域1~5中至少1片之虛設晶圓載置於晶舟9上，藉由晶舟升降機7使蓋體6上升。繼而，CPU56使歧管3之下端之凸緣與蓋體6保持氣密狀態將虛設晶圓裝載於反應管2內(步驟S24)。
當虛設晶圓之裝載結束後，CPU56將反應管2內設定為與所讀出之配方相符之成膜條件，並根據配方來控制流量 調整部21~25，自氣體供給管16~20向反應管2內供給特定量之處理氣體，執行成膜處理(步驟S25)。繼而，CPU56判別成膜處理是否已結束(步驟S26)，當成膜處理已結束時(步驟S26，Yes)，停止處理氣體之供給。繼而，CPU56使反應管2內冷卻，並將反應管2內設定為配方所規定之卸載溫度，卸載虛設晶圓(步驟S27)。
繼而，CPU56取出監控晶圓，搬送至例如未圖示之測定裝置(步驟S28)。當藉由測定裝置而測定出各監控晶圓之膜厚時，將與由測定裝置所測定出之監控晶圓之膜厚相關的測定結果資訊發送至縱型熱處理裝置1(CPU56)。CPU56判別是否已接收測定結果資訊(步驟S29)，並判別膜厚是否存在問題(步驟S30)。膜厚是否存在問題之判別，例如係藉由判別測定結果是否處於虛設晶圓之目標膜厚至特定範圍內而進行。
若膜厚有問題(步驟S30，YeS)，則CPU56根據所測定出之監控晶圓之膜厚以及記憶於模式記憶部51中之膜厚流量關係模式，而計算出下次成膜處理中自各氣體供給管16~20所供給的處理氣體之流量(步驟S31)。繼而，CPU56將所計算出之處理氣體之流量作為下次成膜處理時之處理氣體之流量而儲存於RAM54中，以更新配方(步驟S32)，並返回至步驟S24。亦即，利用已更新之配方再次對虛設晶圓執行成膜處理。
若膜厚無問題(步驟S30，No)，則CPU56將成品晶圓(半導體晶圓W)載置於晶舟9上並將成品晶圓裝載於反應管2內 (步驟S33)，根據配方，對成品晶圓執行成膜處理(步驟S34)。繼而，CPU56判別成膜處理是否已結束(步驟S35)，當成膜處理已結束時(步驟S35，Yes)，根據配方而卸載成品晶圓(步驟S36)。
繼而，CPU56取出監控晶圓，將其搬送至未圖示之測定裝置上(步驟S37)。繼而，CPU56判別是否已接收測定結果資訊(步驟S38)，並判別膜厚是否存在問題(步驟S39)。
若膜厚存在問題(步驟S39，Yes)，則CPU56返回至步驟S22。亦即，重新計算虛設晶圓之目標膜厚，並再一次選擇較佳之配方(計算出氣體流量)。
若膜厚無問題(步驟S39，No)，則根據該配方，與第1實施形態同樣，實施成品晶圓之成膜處理，於半導體晶圓W上形成SiO2 膜(步驟S40)。
其次，將虛設晶圓中進行氣體流量之調整之結果示於圖16、17。圖16表示目標膜厚與晶舟位置無關而為固定之情形，圖17表示目標膜厚根據晶舟位置之不同而發生變化之情形。如圖16所示，於目標膜厚與晶舟位置無關而為固定之情形時，可藉由兩次調整而一致於目標膜厚。又，雖面內均勻性最初為±4.39%，但可藉由兩次調整而改善至±0.26%。又，如圖17所示，當目標膜厚根據晶舟位置之不同而發生變化時亦同樣，可一致於目標膜厚。
如以上所說明般，根據本實施形態，與第1實施形態同樣，可容易地調整氣體流量。
再者，本發明並不限於上述實施形態，可進行各種變 形、應用。以下，就可適用於本發明之其他實施形態加以說明。
上述實施形態中，係以在反應管2內之溫度、壓力、氣體之總流量、氫分壓比發生變更時亦可對應之膜厚流量關係模式為例，而對本發明進行了說明，但膜厚流量關係模式亦可為在其他製程條件發生變更時亦可對應者。又，亦可為僅於反應管2內之溫度發生變更時可對應者，但較好的是至少在2以上個要件發生變更時可對應者。
上述實施形態中，作為與因半導體晶圓W與虛設晶圓之差異而引起之膜厚差相關的資訊，係以裝載效果之情形為例而對本發明進行了說明，但亦可為除此以外者，只要是因兩者之差異而導致膜厚差變大者即可。
上述實施形態中，係以氧化膜形成用熱處理裝置為例而對本發明進行了說明，但處理之種類可為任意，可應用於形成其他種類之膜的CVD(Chemical Vapor Deposition，化學氣相沈積)裝置、氮化裝置、蝕刻裝置等各種批次式熱處理裝置中。此時，控制部50之模式記憶部51中記憶有與處理之種類相應之流量處理結果關係模式。
上述實施形態中，係以設置有4根H2 氣體供給管17~20之情形為例而對本發明進行了說明，但H2 氣體供給管之根數亦可為複數根。此時，亦可容易地調整成最佳氣體流量。然而，藉由設置複數根H2 氣體供給管，可容易地向反應管2內均勻地供給H2 氣體，因此較好的是設置複數根H2 氣體供給管。
又，上述實施形態中，係以設置有1根O2 氣體供給管16之情形為例而對本發明進行了說明，但例如亦可進而設置以自歧管3之側方延伸至晶舟9之下部附近為止之方式而形成之O2 氣體供給管，從而以此方式設置複數根O2 氣體供給管。
上述實施形態中，係以不改變各半導體晶圓W之溫度條件而調整處理氣體之流量之情形為例，而對本發明進行了說明，但亦可進而與各種調整方法組合。例如，亦可獨立地驅動複數個加熱器11~15而將各區域內之半導體晶圓W之溫度控制為與特定溫度一致，並根據成膜處理之結果來調整特定之半導體晶圓W之溫度。又，模式記憶部51中亦可記憶有與膜厚流量關係模式同樣之膜厚溫度關係模式，並使用該膜厚溫度關係模式來對膜厚進行微調。
又，上述實施形態中，係以單管構造之批次式熱處理裝置之情形為例而對本發明進行了說明，但例如亦可將本發明應用於反應管2由內管與外管構成之二重管構造的批次式縱型熱處理裝置中。
又，上述實施形態中，係對調整藉由成膜處理而形成之膜之膜厚之示例進行了說明，但例如亦可有效地使雜質擴散處理時之擴散濃度或擴散深度、蝕刻速率、反射率、埋入特性、階梯覆蓋等各種處理之結果最佳化。
又，加熱器之段數(區域個數)或自各區域提取之監控晶圓之數量等可任意地設定。
又，本發明並不限於半導體晶圓之處理，例如，亦可適 用於FPD(Flat Panel Display，平板顯示器)基板或玻璃基板等、或者PDP(Plasma Display Panel，電漿顯示面板)基板之處理等中。
本發明之實施形態之控制部50可使用通常之電腦系統而實現，並不限於專用系統。例如，自儲存有用以執行上述處理之程式的記錄媒體(可撓性磁碟、CD－ROM等)將該程式安裝於通用電腦中，藉此可構成執行上述處理之控制部50。
而且，用以供給該等程式之機構為任意。除如上所述可經由特定之記錄媒體而供給以外，例如亦可經由通信線路、通信網路、通信系統等而供給。此時，例如亦可於通信網路之電子布告欄(BBS，Bulletin Boards System)上公布該程式，並經由網路而重疊於載波以提供該程式。而且，藉由起動以此方式提供之程式，與其他應用程式同樣地在OS(Operating System，作業系統)之控制下執行該程式，從而可執行上述處理。
1‧‧‧縱型熱處理裝置
2‧‧‧反應管
3‧‧‧歧管
4‧‧‧排氣管
5‧‧‧壓力調整部
6‧‧‧蓋體
7‧‧‧晶舟升降機
8‧‧‧保溫筒
9‧‧‧晶舟
10‧‧‧加熱器部
11~15‧‧‧加熱器
16‧‧‧O2 氣體供給管
17~20‧‧‧H2 氣體供給管
21~25‧‧‧流量調整部
50‧‧‧控制部
51‧‧‧模式記憶部
52‧‧‧配方記憶部
53‧‧‧ROM
54‧‧‧RAM
55‧‧‧I/O埠
56‧‧‧CPU
57‧‧‧匯流排
58‧‧‧操作面板
W‧‧‧半導體晶圓
圖1係表示本發明之第1實施形態之熱處理裝置之構造的圖。
圖2係表示圖1之控制部之構成例的方塊圖。
圖3係表示反應管內之區域的圖。
圖4係表示製程條件1下之各區域之膜厚量的圖。
圖5(a)、(b)係表示製程條件2、3下之各區域之膜厚量的圖。
圖6(a)、(b)表示製程條件4、5下之各區域之膜厚量的圖。
圖7(a)、(b)、(c)、(d)係因溫度變化而引起之變動率之計算方法的說明圖。
圖8(a)、(b)、(c)係表示因氫分壓比變化、壓力變化、氣體總流量變化而引起之變動率的圖。
圖9係膜厚流量關係模式的說明圖。
圖10係表示用於說明第1實施形態之處理程序的流程圖。
圖11係表示第1實施形態之控制部之構成例的方塊圖。
圖12係表示因裝載效果而引起之膜厚減少量的圖。
圖13(a)~(d)係因裝載效果而引起之膜厚減少量之計算方法的說明圖。
圖14係用以說明第2實施形態之處理程序的流程圖。
圖15係用以說明第2實施形態之處理程序的流程圖。
圖16係表示對虛設晶圓進行氣體流量之調整之結果的圖。
圖17係表示對虛設晶圓進行氣體流量之調整之結果的圖。
1‧‧‧縱型熱處理裝置
2‧‧‧反應管
3‧‧‧歧管
4‧‧‧排氣管
5‧‧‧壓力調整部
6‧‧‧蓋體
7‧‧‧晶舟升降機
8‧‧‧保溫筒
9‧‧‧晶舟
10‧‧‧加熱器部
11~15‧‧‧加熱器
16‧‧‧O2 氣體供給管
17~20‧‧‧H2 氣體供給管
21~25‧‧‧流量調整部
50‧‧‧控制部
W‧‧‧半導體晶圓

Claims (17)

  1. 一種調整氣體流量之處理系統，其特徵在於包含：處理室，其係收容被處理體或該被處理體之檢查用基板；處理氣體供給裝置，其係將處理氣體供給至該處理室內；處理條件記憶機構，其係記憶與處理內容相應之處理條件，該處理條件係包括自上述處理氣體供給機構供給之處理氣體之流量；誤差資訊記憶機構，其係記憶與起因於上述被處理體與上述檢查用基板之差異的處理結果之誤差相關的誤差資訊；模式記憶機構，其係記憶表示處理氣體之流量與處理結果之關係的流量處理結果關係模式；處理條件提取機構，其係根據上述誤差資訊記憶機構中記憶之誤差資訊，自上述被處理體之目標處理結果計算出上述檢查用基板之目標處理結果，自由上述處理條件記憶機構所記憶之處理條件中提取與所計算出之上述檢查用基板之目標處理結果相對應的處理條件；檢查用基板處理機構，其係在由上述處理條件提取機構所提取之處理條件下處理上述檢查用基板；判別機構，其係判別由上述檢查用基板處理機構所處理之處理結果是否包含於上述檢查用基板之目標處理結果之特定範圍內； 流量計算機構，其係於由上述判別機構判別出不包含於特定範圍內時，根據處理上述檢查用基板之處理結果以及由上述模式記憶機構所記憶之流量處理結果關係模式，計算出處理氣體之流量；及流量變更機構，其係於由上述流量計算機構計算出處理氣體之流量時，將上述處理條件之處理氣體之流量變更為由上述流量計算機構所計算出之處理氣體之流量，使上述檢查用基板處理機構處理檢查用基板。
  2. 如請求項1之調整氣體流量之處理系統，其中更包含被處理體處理機構，其係於由上述判別機構判別出包含於特定範圍內時，在由上述處理條件提取機構所提取之處理條件下處理被處理體。
  3. 如請求項1或2之調整氣體流量之處理系統，其中上述誤差資訊記憶機構記憶與上述被處理體及上述檢查用基板之裝載效果相關的誤差資訊。
  4. 如請求項1之調整氣體流量之處理系統，其中上述流量處理結果關係模式係對於構成上述處理條件之各要件根據2個以上不同之條件下的處理結果而作成，即使變更上述處理條件亦可對應。
  5. 如請求項1之調整氣體流量之處理系統，其中上述處理氣體供給機構具有插通於上述處理室內之複數個處理氣體供給管；及上述流量計算機構計算出供給至每個處理氣體供給管之流量。
  6. 如請求項1之調整氣體流量之處理系統，其中更包含處理條件更新機構，其係將上述處理條件記憶機構中所記憶之處理氣體之流量更新為由上述流量計算機構所計算出之處理氣體之流量。
  7. 如請求項1之調整氣體流量之處理系統，其中上述處理室劃分為複數個區域；上述模式記憶機構係記憶表示每個上述區域之處理氣體之流量與處理結果之關係的流量處理結果關係模式。
  8. 如請求項1之調整氣體流量之處理系統，其中上述處理內容係成膜處理。
  9. 一種調整氣體流量之處理方法，其特徵在於包含：處理氣體供給步驟，其係將處理氣體供給至收容被處理體或該被處理體之檢查用基板之處理室內；處理條件記憶步驟，其係記憶與處理內容相應之處理條件，該處理條件係包括上述處理氣體供給步驟中所供給之處理氣體之流量；誤差資訊記憶步驟，其係記憶與起因於上述被處理體與上述檢查用基板之差異的處理結果之誤差相關的誤差資訊；模式記憶步驟，其係記憶表示處理氣體之流量與處理結果之關係的流量處理結果關係模式；處理條件提取步驟，其係根據上述誤差資訊記憶步驟中所記憶之誤差資訊，自上述被處理體之目標處理結果計算出上述檢查用基板之目標處理結果，自上述處理條 件記憶步驟中所記憶之處理條件中提取與所計算出之上述檢查用基板之目標處理結果相對應的處理條件；檢查用基板處理步驟，其係在由上述處理條件提取步驟所提取的處理條件下處理上述檢查用基板；判別步驟，其係判別由上述檢查用基板處理步驟所處理之處理結果是否包含於上述檢查用基板之目標處理結果之特定範圍內；流量計算步驟，其係於由上述判別步驟判別出不包含於特定範圍內時，根據處理上述檢查用基板之處理結果以及由上述模式記憶步驟所記憶之流量處理結果關係模式，計算出處理氣體之流量；及流量變更步驟，其係於由上述流量計算步驟計算出處理氣體之流量時，將上述處理條件之處理氣體之流量變更為由上述流量計算步驟所計算出之處理氣體之流量，於上述檢查用基板處理步驟中處理檢查用基板。
  10. 如請求項9之調整氣體流量之處理方法，其中更包含被處理體處理步驟，其係於上述判別步驟中包含於特定範圍內時，在藉由上述提取步驟所提取之處理條件下處理被處理體。
  11. 如請求項9或10之調整氣體流量之處理方法，其中上述誤差資訊記憶步驟中，記憶與上述被處理體及上述檢查用基板之裝載效果相關的誤差資訊。
  12. 如請求項9之調整氣體流量之處理方法，其中上述流量處理結果關係模式係對於構成上述處理條件 之各要件根據2個以上不同之條件下的處理結果而作成，即使變更上述處理條件亦可對應。
  13. 如請求項9之調整氣體流量之處理方法，其中上述處理氣體供給步驟中，自插通於上述處理室內之複數個處理氣體供給管供給處理氣體；及上述流量計算步驟中，計算出供給至每個處理氣體供給管之流量。
  14. 如請求項9之調整氣體流量之處理方法，其中更包含更新步驟，其係將上述處理條件記憶步驟中所記憶之處理氣體之流量更新為由上述計算步驟所計算出之處理氣體之流量。
  15. 如請求項9之調整氣體流量之處理方法，其中上述處理室劃分為複數個區域；上述模式記憶步驟中，記憶表示每個上述區域之處理氣體之流量與處理結果之關係的流量處理結果關係模式。
  16. 如請求項9之調整氣體流量之處理方法，其中上述處理內容係成膜處理。
  17. 一種記憶電腦程式之記憶媒體，該電腦程式係用以使電腦起作用為如下機構：處理氣體供給機構，其係將處理氣體供給至收容被處理體或該被處理體之檢查用基板之處理室內；處理條件記憶機構，其係記憶與處理內容相應之處理條件，該處理條件係包括自上述處理氣體供給機構供給 之處理氣體之流量；誤差資訊記憶機構，其係記憶與起因於上述被處理體與上述檢查用基板之差異的處理結果之誤差相關的誤差資訊；模式記憶機構，其係記憶表示處理氣體之流量與處理結果之關係的流量處理結果關係模式；處理條件提取機構，其係根據上述誤差資訊記憶機構中所記憶之誤差資訊，自上述被處理體之目標處理結果計算出上述檢查用基板之目標處理結果，自上述處理條件記憶機構所記憶之處理條件中提取與所計算出之上述檢查用基板之目標處理結果相對應的處理條件；檢查用基板處理機構，其係在由上述處理條件提取機構所提取之處理條件下處理上述檢查用基板；判別機構，其係判別由上述檢查用基板處理機構所處理之處理結果是否包含於上述檢查用基板之目標處理結果之特定範圍內；流量計算機構，其係於由上述判別機構判別出不包含於特定範圍內時，根據處理上述檢查用基板之處理結果以及由上述模式記憶機構所記憶之流量處理結果關係模式，計算出處理氣體之流量；及流量變更機構，其係於由上述流量計算機構計算出處理氣體之流量時，將上述處理條件之處理氣體之流量變更為由上述流量計算機構所計算出之處理氣體之流量，使上述檢查用基板處理機構處理檢查用基板。
TW097107376A 2007-03-05 2008-03-03 Adjust the gas flow processing system, processing methods and memory media TWI409851B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007054092A JP4464979B2 (ja) 2007-03-05 2007-03-05 処理システム、処理方法、及び、プログラム

Publications (2)

Publication Number Publication Date
TW200901268A TW200901268A (en) 2009-01-01
TWI409851B true TWI409851B (zh) 2013-09-21

Family

ID=39838398

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097107376A TWI409851B (zh) 2007-03-05 2008-03-03 Adjust the gas flow processing system, processing methods and memory media

Country Status (5)

Country Link
US (1) US8055372B2 (zh)
JP (1) JP4464979B2 (zh)
KR (1) KR101087855B1 (zh)
CN (1) CN101260517B (zh)
TW (1) TWI409851B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5005388B2 (ja) * 2007-03-01 2012-08-22 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
KR20110007434A (ko) * 2009-07-16 2011-01-24 주식회사 아이피에스 반도체 제조 장치
US8809206B2 (en) * 2011-02-07 2014-08-19 Spansion Llc Patterned dummy wafers loading in batch type CVD
KR101331557B1 (ko) * 2011-10-06 2013-11-20 주식회사 엘지실트론 웨이퍼 처리장치
JP6091932B2 (ja) * 2012-03-22 2017-03-08 株式会社ニューフレアテクノロジー 炭化珪素の成膜装置および炭化珪素の成膜方法
JP5766647B2 (ja) 2012-03-28 2015-08-19 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP5774532B2 (ja) * 2012-03-28 2015-09-09 東京エレクトロン株式会社 連続処理システム、連続処理方法、及び、プログラム
JP5788355B2 (ja) * 2012-03-29 2015-09-30 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
US9004107B2 (en) * 2012-08-21 2015-04-14 Applied Materials, Inc. Methods and apparatus for enhanced gas flow rate control
JP6267881B2 (ja) * 2013-07-03 2018-01-24 東京エレクトロン株式会社 基板処理方法及び制御装置
JP6066847B2 (ja) * 2013-07-09 2017-01-25 東京エレクトロン株式会社 基板処理方法及び制御装置
CN103700585A (zh) * 2013-11-26 2014-04-02 上海华力微电子有限公司 一种浅沟槽隔离氧化层的制备方法及其装置
JP6280407B2 (ja) * 2014-03-19 2018-02-14 東京エレクトロン株式会社 基板処理方法、プログラム、制御装置、基板処理装置及び基板処理システム
CN103924223B (zh) * 2014-04-28 2016-05-25 北京七星华创电子股份有限公司 应用于cvd成膜工艺的膜厚流量建模方法及膜厚调节方法
CN104451608B (zh) * 2014-12-04 2019-01-18 北京北方华创微电子装备有限公司 应用于cvd成膜工艺的膜厚流量建模方法及在线优化方法
JP6512860B2 (ja) * 2015-02-24 2019-05-15 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
WO2017047686A1 (ja) * 2015-09-17 2017-03-23 株式会社日立国際電気 ガス供給部、基板処理装置、及び半導体装置の製造方法
JP6564689B2 (ja) * 2015-11-06 2019-08-21 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP6596316B2 (ja) * 2015-11-26 2019-10-23 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP6566897B2 (ja) * 2016-03-17 2019-08-28 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
JP6541599B2 (ja) * 2016-03-28 2019-07-10 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
KR102132785B1 (ko) 2017-08-31 2020-07-13 가부시끼가이샤 히다치 세이사꾸쇼 계산기, 처리의 제어 파라미터의 결정 방법, 대용 시료, 계측 시스템, 및 계측 방법
JP6959831B2 (ja) * 2017-08-31 2021-11-05 株式会社日立製作所 計算機、処理の制御パラメータの決定方法、代用試料、計測システム、及び計測方法
JP7089881B2 (ja) * 2018-01-10 2022-06-23 東京エレクトロン株式会社 成膜方法
US11393703B2 (en) * 2018-06-18 2022-07-19 Applied Materials, Inc. Apparatus and method for controlling a flow process material to a deposition chamber
DE102018215284B4 (de) * 2018-09-07 2022-11-10 centrotherm international AG Rohrverschluss für ein Prozessrohr und Prozesseinheit
JPWO2020105517A1 (ja) * 2018-11-21 2021-09-30 東京エレクトロン株式会社 基板処理の条件設定支援方法、基板処理システム、記憶媒体及び学習モデル
JP7108562B2 (ja) * 2019-02-22 2022-07-28 株式会社日立製作所 処理の制御パラメータの決定方法、及び計測システム
JP7149884B2 (ja) * 2019-03-20 2022-10-07 東京エレクトロン株式会社 熱処理装置及び成膜方法
US20210132637A1 (en) * 2019-11-04 2021-05-06 Tokyo Electron Limited Methods and systems to monitor, control, and synchronize dispense systems
CN113436991B (zh) * 2021-05-28 2024-06-21 北京北方华创微电子装备有限公司 用于批处理半导体设备的晶圆调度方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308053A (ja) * 1992-04-08 1993-11-19 Nec Corp 化学的気相成長装置
JP2003166066A (ja) * 2001-11-30 2003-06-13 Tokyo Electron Ltd 成膜制御装置、成膜装置、成膜方法、膜厚流量係数算出方法、およびプログラム
JP2004253493A (ja) * 2003-02-19 2004-09-09 Renesas Technology Corp 加工物の製造方法、ウェハの処理レシピ決定方法
US6913938B2 (en) * 2001-06-19 2005-07-05 Applied Materials, Inc. Feedback control of plasma-enhanced chemical vapor deposition processes

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0381969A (ja) 1989-04-28 1991-04-08 Fuji Electric Co Ltd 燃料改質器の起動方法
JP3081969B2 (ja) 1991-01-18 2000-08-28 東京エレクトロン株式会社 熱処理方法
JPH11121389A (ja) 1997-10-13 1999-04-30 Nec Kyushu Ltd 縦型拡散炉および拡散方法
JP2005150124A (ja) * 2003-11-11 2005-06-09 Matsushita Electric Ind Co Ltd 半導体製造装置
CN1868042A (zh) * 2003-11-20 2006-11-22 株式会社日立国际电气 半导体器件的制造方法和衬底处理装置
DE102006004430B4 (de) * 2006-01-31 2010-06-10 Advanced Micro Devices, Inc., Sunnyvale Verfahren und System für eine fortschrittliche Prozesssteuerung in einem Ätzsystem durch Gasflusssteuerung auf der Grundlage von CD-Messungen

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308053A (ja) * 1992-04-08 1993-11-19 Nec Corp 化学的気相成長装置
US6913938B2 (en) * 2001-06-19 2005-07-05 Applied Materials, Inc. Feedback control of plasma-enhanced chemical vapor deposition processes
JP2003166066A (ja) * 2001-11-30 2003-06-13 Tokyo Electron Ltd 成膜制御装置、成膜装置、成膜方法、膜厚流量係数算出方法、およびプログラム
JP2004253493A (ja) * 2003-02-19 2004-09-09 Renesas Technology Corp 加工物の製造方法、ウェハの処理レシピ決定方法

Also Published As

Publication number Publication date
JP4464979B2 (ja) 2010-05-19
US8055372B2 (en) 2011-11-08
KR101087855B1 (ko) 2011-11-30
CN101260517A (zh) 2008-09-10
KR20080081828A (ko) 2008-09-10
CN101260517B (zh) 2011-05-25
US20090117259A1 (en) 2009-05-07
JP2008218709A (ja) 2008-09-18
TW200901268A (en) 2009-01-01

Similar Documents

Publication Publication Date Title
TWI409851B (zh) Adjust the gas flow processing system, processing methods and memory media
JP5788355B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
CN107230654B (zh) 控制装置、基板处理系统、基板处理方法以及存储介质
JP5049303B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
US9453683B2 (en) Heat treatment system, heat treatment method, and program
JP2009111042A (ja) 基板処理装置，基板処理装置の制御方法，およびプログラム
JP2008218558A (ja) 熱処理システム、熱処理方法、及び、プログラム
KR101149170B1 (ko) 열처리 장치, 열처리 장치의 온도 조정 방법, 및 컴퓨터 프로그램을 기록한 기록 매체
JP6512860B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP5049302B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
JP6541599B2 (ja) 制御装置、基板処理システム、基板処理方法及びプログラム
JP4712343B2 (ja) 熱処理装置、熱処理方法、プログラム及び記録媒体
US20220406631A1 (en) Temperature correction information calculating device, semiconductor manufacturing apparatus, recording medium, and temperature correction information calculating method
JP6596316B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
KR20130111388A (ko) 열처리 시스템, 열처리 방법 및 기록 매체
JP6353802B2 (ja) 処理システム、処理方法、及び、プログラム
TW201603157A (zh) 基板處理方法、程式、控制裝置、基板處理裝置及基板處理系統
JP6378639B2 (ja) 処理システム、処理方法、及び、プログラム
JP6578101B2 (ja) 処理システム及び処理方法
TWI433239B (zh) 熱處理裝置、熱處理裝置之溫度調整方法、及程式
JP6335128B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP6566897B2 (ja) 制御装置、基板処理システム、基板処理方法及びプログラム