JP6541599B2 - 制御装置、基板処理システム、基板処理方法及びプログラム - Google Patents

制御装置、基板処理システム、基板処理方法及びプログラム Download PDF

Info

Publication number
JP6541599B2
JP6541599B2 JP2016063220A JP2016063220A JP6541599B2 JP 6541599 B2 JP6541599 B2 JP 6541599B2 JP 2016063220 A JP2016063220 A JP 2016063220A JP 2016063220 A JP2016063220 A JP 2016063220A JP 6541599 B2 JP6541599 B2 JP 6541599B2
Authority
JP
Japan
Prior art keywords
film
condition
forming
laminated
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016063220A
Other languages
English (en)
Other versions
JP2017183311A (ja
Inventor
裕一 竹永
裕一 竹永
隆人 笠井
隆人 笠井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016063220A priority Critical patent/JP6541599B2/ja
Priority to TW106109248A priority patent/TWI692026B/zh
Priority to US15/466,277 priority patent/US10395934B2/en
Priority to KR1020170036706A priority patent/KR102147563B1/ko
Priority to CN201710191094.9A priority patent/CN107236936B/zh
Publication of JP2017183311A publication Critical patent/JP2017183311A/ja
Application granted granted Critical
Publication of JP6541599B2 publication Critical patent/JP6541599B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、制御装置、基板処理システム、基板処理方法及びプログラムに関する。
半導体装置の製造においては、半導体ウエハ（ウエハ）等の基板に所定の特性を有する膜を成膜する場合、所定の特性を有する膜が得られる最適な成膜条件を予め算出し、算出した最適な成膜条件を用いて基板に成膜が行われる。最適な成膜条件を算出する場合、半導体製造装置や半導体プロセスに関する知識や経験が必要であり、容易に最適な成膜条件を算出できない場合がある。
従来、最適な成膜条件を算出するシステムとして、操作者が目標膜厚を入力するだけで、制御部が目標膜厚に近づく最適温度を算出する熱処理システムが知られている（例えば、特許文献１参照）。
特開２０１３−２０７２５６号公報
ところで、半導体装置の製造においては、同一の処理容器内で、成膜ガスの種類等の成膜条件を異ならせて連続成膜することで、複数の膜を積層した積層膜を基板に形成する場合がある。このような積層膜の中には、例えば積層膜を構成するそれぞれの膜の屈折率の違いが小さいため、積層された状態でそれぞれの膜の膜厚を測定することが困難なものがある。
このような積層膜において最適な成膜条件を算出する場合、まず、基板の上に第１の膜を成膜し、成膜された第１の膜の特性の測定値を用いて第１の膜の成膜条件を調整する。次いで、第１の膜の上に第２の膜を成膜し、形成された積層膜の特性の測定値を用いて第２の膜の成膜条件を調整する。このように、積層膜の成膜条件を調整する手順は複雑であるため、積層膜の成膜条件を容易に調整することが困難である。
また、第１の膜の成膜条件の調整が十分に行われることなく、第１の膜の上に第２の膜を成膜した場合、第２の膜の成膜条件をいくら調整しても目標とする所定の特性を有する積層膜が得られない場合がある。また、積層膜を形成する前に、どの程度の特性が得られるまで第１の膜の成膜条件を調整しておくのがよいかを判断することは容易ではない。
そこで、一側面では、本発明は、積層膜の成膜条件を容易に調整することが可能な制御装置を提供することを目的とする。
上記目的を達成するため、本発明の一態様に係る制御装置は、基板に第１の膜を成膜した後に第２の膜を成膜して積層膜を形成する基板処理装置の動作を制御する制御装置であって、前記第１の膜を成膜する第１の成膜条件と、前記第２の膜を成膜する第２の成膜条件と、を含む成膜条件を記憶するレシピ記憶部と、前記第１の成膜条件が前記第１の膜の特性に与える影響を表す第１のプロセスモデルと、前記第２の成膜条件が前記第２の膜の特性に与える影響を表す第２のプロセスモデルと、を含むプロセスモデルを記憶するモデル記憶部と、前記レシピ記憶部に記憶された前記第１の成膜条件及び前記第２の成膜条件により成膜された前記第１の膜と前記第２の膜とを含む前記積層膜の特性の測定値と、前記モデル記憶部に記憶された前記第２のプロセスモデルと、に基づいて、前記第２の成膜条件を調整し、前記第１の成膜条件及び調整された前記第２の成膜条件により前記積層膜を形成する場合に予測される前記積層膜の特性の予測値に基づいて、前記第１の成膜条件を調整するか否かを判定する制御部と、を有する。
開示の制御装置によれば、積層膜の成膜条件を容易に調整することができる。
本実施形態の基板処理装置の一例を示す概略構成図 本実施形態の制御装置の一例を示す概略構成図 本実施形態の基板処理システムの動作の一例を説明するためのフローチャート 積層膜の予測膜厚と積層膜の目標膜厚との関係を説明するための図 Ｄ−ｐｏｌｙ膜の目標膜厚を算出する方法を説明するための図
以下、本発明を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。
（基板処理装置）
本実施形態の基板処理装置について説明する。本実施形態の基板処理装置は、基板の一例としての半導体ウエハ（以下「ウエハ」という。）が垂直方向に所定の間隔をおいて多数枚保持した基板保持具を処理容器に収容し、多数枚のウエハに対して同時に膜を成膜することが可能なバッチ式の装置である。
図１は、本実施形態の基板処理装置の一例を示す概略構成図である。
図１に示されるように、基板処理装置は、長手方向が垂直方向である略円筒形の処理容器４を有する。処理容器４は、円筒体の内筒６と、内筒６の外側に同心的に配置された天井を有する外筒８とを備える２重管構造を有する。内筒６及び外筒８は、例えば石英等の耐熱性材料により形成されている。
内筒６及び外筒８は、ステンレス鋼等により形成されるマニホールド１０によって、その下端部が保持されている。マニホールド１０は、例えば図示しないベースプレートに固定されている。なお、マニホールド１０は、内筒６及び外筒８と共に略円筒形の内部空間を形成しているため、処理容器４の一部を形成しているものとする。即ち、処理容器４は、例えば石英等の耐熱性材料により形成される内筒６及び外筒８と、ステンレス鋼等により形成されるマニホールド１０とを備え、マニホールド１０は、内筒６及び外筒８を下方から保持するように処理容器４の側面下部に設けられている。
マニホールド１０は、処理容器４内に、成膜処理に用いられる成膜ガス、添加ガス等の処理ガス、パージ処理に用いられるパージガス等の各種ガスを導入するガス導入部２０を有する。図１では、ガス導入部２０が１つ設けられる形態を示しているが、これに限定されず、使用するガスの種類等に応じて、ガス導入部２０が複数設けられていてもよい。
処理ガスの種類としては、特に限定されず、成膜する膜の種類等に応じて適宜選択することができる。例えば、リン（Ｐ）を添加したポリシリコン膜（以下「Ｄ−ｐｏｌｙ膜」という。）を成膜する場合、成膜ガスとしてモノシランガス（ＳｉＨ４ガス）、添加ガスとしてホスフィンガス（ＰＨ３ガス）を用いることができる。また、例えばアモルファスシリコン膜（以下「ａ−Ｓｉ膜」という。）を成膜する場合、成膜ガスとしてＳｉＨ４ガスを用いることができる。
パージガスの種類としては特に限定されず、例えば窒素（Ｎ２）ガス等の不活性ガスを用いることができる。
ガス導入部２０には、各種ガスを処理容器４内に導入するための導入配管２２が接続される。なお、導入配管２２には、ガス流量を調整するためのマスフローコントローラ等の流量調整部２４や図示しないバルブ等が介設されている。
また、マニホールド１０は、処理容器４内を排気するガス排気部３０を有する。ガス排気部３０には、処理容器４内を減圧制御可能な真空ポンプ３２、開度可変弁３４等を含む排気配管３６が接続されている。
マニホールド１０の下端部には、炉口４０が形成されており、炉口４０には、例えばステンレス鋼等により形成される円盤状の蓋体４２が設けられている。蓋体４２は、例えばボートエレベータとして機能する昇降機構４４により昇降可能に設けられており、炉口４０を気密に封止可能に構成されている。
蓋体４２の上には、例えば石英製の保温筒４６が設置されている。保温筒４６の上には、例えば５０枚から１７５枚程度のウエハＷを水平状態で所定の間隔で多段に保持する、例えば石英製のウエハボート４８が載置されている。
ウエハボート４８は、昇降機構４４を用いて蓋体４２を上昇させることで処理容器４内へとロード（搬入）され、ウエハボート４８内に保持されたウエハＷに対して各種の成膜処理が行われる。各種の成膜処理が行われた後には、昇降機構４４を用いて蓋体４２を下降させることで、ウエハボート４８は処理容器４内から下方のローディングエリアへとアンロード（搬出）される。
処理容器４の外周側には、処理容器４を所定の温度に加熱制御可能な、例えば円筒形状のヒータ６０が設けられている。
ヒータ６０は、複数のゾーンに分割されており、鉛直方向上側から下側に向かって、ヒータ６０ａ〜６０ｇが設けられている。ヒータ６０ａ〜６０ｇは、それぞれ電力制御機６２ａ〜６２ｇによって独立して発熱量を制御できるように構成される。また、内筒６の内壁及び／又は外筒８の外壁には、ヒータ６０ａ〜６０ｇに対応して、図示しない温度センサが設置されている。以下、ヒータ６０ａ〜６０ｇが設けられているゾーンを、それぞれゾーン１〜７と称する。なお、図１では、ヒータ６０が７つのゾーンに分割されている形態を示しているが、これに限定されず、例えば鉛直方向上側から下側に向かって、６つ以下のゾーンに分割されていてもよく、８つ以上のゾーンに分割されていてもよい。また、ヒータ６０は、複数のゾーンに分割されていなくてもよい。
ウエハボート４８に載置された多数枚のウエハＷは、１つのバッチを構成し、１つのバッチ単位で各種の成膜処理が行われる。また、ウエハボート４８に載置されるウエハＷの少なくとも１枚以上は、モニタウエハであることが好ましい。また、モニタウエハは分割されるヒータ６０ａ〜６０ｇのそれぞれに対応して配置されることが好ましい。
また、本実施形態の基板処理装置は、装置全体の動作を制御するためのコンピュータ等の制御装置１００を有する。制御装置１００は、有線又は無線等の通信手段によって、ホストコンピュータに接続され、基板処理装置は基板処理システムを構成している。
（制御装置）
本実施形態の制御装置１００について、図２に基づき説明する。図２は、本実施形態の制御装置の一例を示す概略構成図である。
図２に示されるように、制御装置１００は、モデル記憶部１０２と、レシピ記憶部１０４と、ＲＯＭ１０６と、ＲＡＭ１０８と、Ｉ／Ｏポート１１０と、ＣＰＵ１１２と、これらを相互に接続するバス１１４とを有する。
モデル記憶部１０２には、例えばプロセスモデル、熱モデルが記憶されている。
プロセスモデルは、膜厚等の成膜条件が成膜結果に与える影響を表すモデルであり、例えば温度−膜厚モデル、時間−膜厚モデル、圧力−膜厚モデル、ガス流量−膜厚モデルが挙げられる。温度−膜厚モデルは、ウエハＷの温度が成膜された膜の膜厚に与える影響を表すモデルである。時間−膜厚モデルは、成膜時間が成膜された膜の膜厚に与える影響を表すモデルである。圧力−膜厚モデルは、処理容器４内の圧力が成膜された膜の膜厚に与える影響を表すモデルである。ガス流量−膜厚モデルは、成膜ガスの流量が成膜された膜の膜厚に与える影響を表すモデルである。
また、他のプロセスモデルとしては、例えばウエハＷの温度、成膜時間、処理容器４内の圧力、成膜ガスの流量等の成膜条件が、成膜された膜の不純物濃度、シート抵抗、反射率等の膜質に与える影響を表すモデルが挙げられる。
プロセスモデルは、膜の種類ごとに用意される。
なお、モデル記憶部１０２には、前述したプロセスモデルのうちの一部が記憶されていてもよく、すべてが記憶されていてもよい。
前述のプロセスモデルのほか、モデル記憶部１０２は熱モデルを記憶する。
熱モデルは、ウエハＷの温度とヒータ６０の設定温度との関係を表すモデルであり、ウエハＷの温度が、温度−膜厚モデル等のプロセスモデルにより算出されるウエハＷの温度となるように、ヒータ６０の設定温度を決定する際に参照されるモデルである。
また、これらのモデルは、成膜条件や基板処理装置の状態によってデフォルト（既定）値が最適ではない場合も考えられるため、ソフトウェアに拡張カルマンフィルタ等を付加して学習機能を搭載することにより、モデルの学習を行うものであってもよい。
レシピ記憶部１０４には、基板処理装置で行われる成膜処理の種類に応じて制御手順を定めるプロセス用レシピが記憶されている。プロセス用レシピは、オペレータ（操作者）が実際に行う成膜処理ごとに用意されるレシピである。プロセス用レシピは、例えば基板処理装置へのウエハＷの搬入から、処理済みのウエハＷの搬出までの、温度変化、圧力変化、各種ガスの供給の開始及び停止のタイミング、各種ガスの供給量等の成膜条件を規定するものである。
ＲＯＭ１０６は、ＥＥＰＲＯＭ（Electrically Erasable Programmable ＲＯＭ）、フラッシュメモリ、ハードディスク等により構成され、ＣＰＵ１１２の動作プログラム等を記憶する記憶媒体である。
ＲＡＭ１０８は、ＣＰＵ１１２のワークエリア等として機能する。
Ｉ／Ｏポート１１０は、温度、圧力、ガス流量等の成膜条件に関する測定信号をＣＰＵ１１２に供給する。また、Ｉ／Ｏポート１１０は、ＣＰＵ１１２が出力する制御信号を各部（電力制御機６２、開度可変弁３４の図示しないコントローラ、流量調整部２４等）へ出力する。また、Ｉ／Ｏポート１１０には、操作者が基板処理装置を操作する操作パネル１１６が接続されている。
ＣＰＵ１１２は、ＲＯＭ１０６に記憶された動作プログラムを実行し、操作パネル１１６からの指示に従って、レシピ記憶部１０４に記憶されているプロセス用レシピに沿って、基板処理装置の動作を制御する。
また、ＣＰＵ１１２は、モデル記憶部１０２に記憶されているプロセスモデルに基づいて、最適な成膜条件を算出する。この際、線形計画法や２次計画法等の最適化アルゴリズムを利用して、読み出したプロセス用レシピに記憶された所定の膜厚、膜質、エッチング量等に基づき、ウエハＷの面内均一性、ウエハＷ間の面間均一性を満たすような成膜条件を算出する。
また、ＣＰＵ１１２は、モデル記憶部１０２に記憶されている熱モデルに基づいて、プロセスモデルにより算出されるウエハＷの温度となるように、ヒータ６０の設定温度を決定する。
バス１１４は、各部の間で情報を伝達する。
ところで、半導体装置の製造においては、同一の処理容器内で、成膜ガスの種類等の成膜条件を異ならせて連続成膜することで、複数の膜を積層した積層膜をウエハＷに形成する場合がある。このような積層膜の中には、積層膜を構成するそれぞれの膜の特性（例えば、屈折率）の違いが小さいため、積層された状態でそれぞれの膜の特性（例えば、膜厚）を測定することが困難なものがある。
例えば、第１の膜の上に、第１の膜と同一の元素を含む第２の膜を成膜した積層膜では、第１の膜と第２の膜の特性の違いが小さい。このため、積層された状態で第１の膜の特性と第２の膜の特性とを分離して測定することが困難である。
また、例えば第１の膜を成膜した後、エッチング処理等の所定の処理を行った後、処理された第１の膜の上に第１の膜を成膜した条件と同一の条件で第２の膜を成膜した積層膜では、第１の膜と第２の膜の特性の違いがない。このため、積層された状態で第１の膜の特性と第２の膜の特性とを分離して測定することが困難である。
このような積層膜において最適な成膜条件を算出する場合、まず、基板の上に第１の膜を成膜し、成膜された第１の膜の特性の測定値を用いて第１の膜の成膜条件（以下「第１の成膜条件」という。）を調整する。次いで、第１の膜の上に第２の膜を成膜し、形成された積層膜の特性の測定値を用いて第２の膜の成膜条件（以下「第２の成膜条件」という。）を調整する。このように、積層膜の成膜条件を調整する手順は複雑であり、積層膜の成膜条件を調整することは容易ではない。
また、第１の膜の成膜条件の調整が十分に行われることなく、第１の膜の上に第２の膜を成膜した場合、第２の膜の成膜条件をいくら調整しても目標とする所定の特性を有する積層膜が得られない場合がある。また、積層膜を形成する前に、どの程度の特性が得られるまで第１の膜の成膜条件を調整しておくのがよいかを判断することは容易ではない。
そこで、本実施形態では、制御装置１００が、まず、第１の膜の上に第２の膜が成膜された積層膜の特性の測定値と、モデル記憶部１０２に記憶された第２の成膜条件が第２の膜の特性に与える影響を表すプロセスモデルと、に基づいて、第２の成膜条件を調整する。次いで、制御装置１００が、調整された第２の成膜条件を用いて積層膜を形成する場合に予測される積層膜の特性の予測値に基づいて、第１の成膜条件を調整するか否かを判定する。これにより、半導体製造装置や半導体プロセスに関する知識や経験が少ない操作者であっても、積層膜の成膜条件を容易に調整することができる。
次に、本実施形態の制御装置１００の動作（調整処理）について説明する。以下では、ウエハＷにＤ−ｐｏｌｙ膜を成膜した後にａ−Ｓｉ膜を成膜して積層膜を形成する場合を例に挙げて説明する。Ｄ−ｐｏｌｙ膜は第１の膜の一例であり、ａ−Ｓｉ膜は第２の膜の一例である。
図３は、本実施形態の基板処理システムの動作の一例を説明するためのフローチャートである。
本実施形態の調整処理は、成膜処理を行う前のセットアップの段階で行ってもよく、成膜処理と同時に行ってもよい。また、調整処理においては、操作者は、操作パネル１１６を操作して、プロセス種別（例えば、Ｄ−ｐｏｌｙ膜とａ−Ｓｉ膜との積層膜の形成）を選択すると共に、形成する積層膜の膜厚の目標値（目標膜厚）をゾーンごとに入力する。
プロセス種別等の必要な情報が入力され、開始指令を受信すると、ＣＰＵ１１２は、入力されたプロセス種別に対応するプロセス用レシピをレシピ記憶部１０４から読み出す（ステップＳ１）。
次に、ウエハＷにＤ−ｐｏｌｙ膜とａ−Ｓｉ膜との積層膜を形成する（ステップＳ２：成膜工程）。具体的には、ＣＰＵ１１２は、蓋体４２を下降させ、少なくとも各ゾーンにウエハＷを搭載したウエハボート４８を蓋体４２上に配置する。続いて、ＣＰＵ１１２は、蓋体４２を上昇させ、ウエハボート４８を処理容器４内に搬入する。続いて、ＣＰＵ１１２は、レシピ記憶部１０４から読み出したプロセス用レシピに従って、流量調整部２４、開度可変弁３４、電力制御機６２ａ〜６２ｇ等を制御して、ウエハＷにＤ−ｐｏｌｙ膜とａ−Ｓｉ膜とがこの順に積層された積層膜を形成させる。Ｄ−ｐｏｌｙ膜は、ウエハＷにＳｉＨ４ガスとＰＨ３ガスとの混合ガスを供給し、気相での化学反応により膜を堆積させることにより成膜される。ａ−Ｓｉ膜は、Ｄ−ｐｏｌｙ膜が成膜されたウエハＷにＳｉＨ４ガスを供給し、気相での化学反応により膜を堆積させることにより成膜される。なお、Ｄ−ｐｏｌｙ膜の成膜後、Ｄ−ｐｏｌｙ膜に対してエッチング処理等の所定の処理を行った後、ａ−Ｓｉ膜を成膜してもよい。
積層膜が形成された後、ＣＰＵ１１２は、蓋体４２を下降させ、積層膜が形成されたウエハＷを搬出させる。ホストコンピュータは、搬出されたウエハＷを図示しない膜厚測定器に搬送させ、積層膜の膜厚を測定させる（ステップＳ３：測定工程）。膜厚測定器は、積層膜の膜厚を測定すると、測定した膜厚を、ホストコンピュータを介してＣＰＵ１１２に送信する。なお、操作者が操作パネル１１６を操作して、膜厚測定器で測定された膜厚を入力してもよい。
測定された積層膜の膜厚をＣＰＵ１１２が受信すると（ステップＳ４）、ＣＰＵ１１２は、積層膜の膜厚が積層膜の目標膜厚の許容範囲内の膜厚であるか否かを判定する（ステップＳ５）。許容範囲内とは、入力された積層膜の目標膜厚から許容可能な所定の範囲内に含まれていることを意味し、例えば入力された積層膜の目標膜厚から±１％以内の場合をいう。
ＣＰＵ１１２は、ステップＳ５において積層膜の膜厚が積層膜の目標膜厚の許容範囲内の膜厚であると判定した場合、調整処理を終了する。ＣＰＵ１１２は、ステップＳ５において積層膜の膜厚が積層膜の目標膜厚の許容範囲内の膜厚ではないと判定した場合、ａ−Ｓｉ膜のレシピ最適化計算を実行する（ステップＳ６：調整工程）。レシピ最適化計算では、ステップＳ４で受信した積層膜の膜厚と、モデル記憶部１０２に記憶されたａ−Ｓｉ膜の成膜条件がａ−Ｓｉ膜の特性に与える影響を表すプロセスモデルと、に基づいて、ウエハＷの温度、成膜時間等のａ−Ｓｉ膜の成膜条件を最適化する。その際、線形計画法や２次計画法等の最適化アルゴリズムを利用して、積層膜の膜厚が目標膜厚となるような各ゾーンにおけるウエハＷの温度、成膜時間等のａ−Ｓｉ膜の成膜条件を算出する。また、モデル記憶部１０２に記憶されている熱モデルに基づいて、ａ−Ｓｉ膜の成膜条件がａ−Ｓｉ膜の特性に与える影響を表すプロセスモデルにより算出されるウエハＷの温度となるように、ヒータ６０ａ〜６０ｇの設定温度を算出する。また、ａ−Ｓｉ膜のレシピ最適化計算においては、Ｄ−ｐｏｌｙ膜単体の膜厚を少なくとも１回測定し、測定したＤ−ｐｏｌｙ膜単体の膜厚の状態を把握し、計算に使用することがより好ましい。なお、ａ−Ｓｉ膜の成膜条件は第２の成膜条件の一例であり、ａ−Ｓｉ膜の成膜条件がａ−Ｓｉ膜の特性に与える影響を表すプロセスモデルは第２のプロセスモデルの一例である。
続いて、ＣＰＵ１１２は、レシピ記憶部１０４に記憶されたＤ−ｐｏｌｙ膜の成膜条件及びステップＳ６で算出されたａ−Ｓｉ膜の成膜条件により積層膜を形成する場合に予測される膜厚（以下「予測膜厚」という。）が積層膜の目標膜厚の許容範囲内の膜厚であるか否かを判定する（ステップＳ７：判定工程）。このとき、積層膜の予測膜厚を多数枚のウエハＷに対して算出している場合、少なくとも１枚のウエハＷにおける積層膜の予測膜厚が積層膜の目標膜厚の許容範囲内の膜厚であるか否かに基づいて判定することができる。また、多数枚のウエハＷにおける積層膜の予測膜厚のばらつき（面間均一性）が積層膜の目標膜厚の許容範囲内の膜厚であるか否かに基づいて判定してもよい。なお、Ｄ−ｐｏｌｙ膜の成膜条件は、第１の成膜条件の一例である。
図４は、積層膜の予測膜厚と積層膜の目標膜厚との関係を説明するための図である。図４では、ゾーンごとの積層膜の予測膜厚と積層膜の目標膜厚との関係を示しており、図４中、積層膜の予測膜厚を太い破線で示し、積層膜の目標膜厚を細い点線で示している。
図４の例では、すべてのゾーン（ゾーン１〜７）において、積層膜の予測膜厚が積層膜の目標膜厚（１００ｎｍ）の許容範囲（±１ｎｍ）内の膜厚ではないため、ＣＰＵ１１２は、積層膜の予測膜厚が積層膜の目標膜厚の許容範囲内の膜厚ではないと判定する。
一方、図４の例とは異なり、ＣＰＵ１１２がステップＳ７において積層膜の予測膜厚が目標膜厚の許容範囲内の膜厚であると判定した場合、ステップＳ１で読み出したプロセス用レシピを更新する（ステップＳ８）。具体的には、ＣＰＵ１１２は、ステップＳ１で読み出したプロセス用レシピのａ−Ｓｉ膜の成膜条件を、ステップＳ６で算出した成膜条件に更新する。プロセス用レシピを更新した後、ステップＳ２へ戻る。プロセス用レシピの更新は、既存のプロセス用レシピを上書きするものであってもよく、既存のプロセス用レシピとは別に新たなプロセス用レシピを作成するものであってもよい。
ＣＰＵ１１２は、ステップＳ７において積層膜の予測膜厚が目標膜厚の許容範囲内の膜厚ではないと判定した場合、Ｄ−ｐｏｌｙ膜の成膜条件の調整が必要であることを報知する（ステップＳ９）。例えば、ＣＰＵ１１２は、Ｄ−ｐｏｌｙ膜の成膜条件の調整が必要であることを操作パネル１１６に表示する。
続いて、ＣＰＵ１１２は、Ｄ−ｐｏｌｙ膜のレシピ最適化計算を実行する際に用いられるＤ−ｐｏｌｙ膜の目標膜厚を算出する（ステップＳ１０）。Ｄ−ｐｏｌｙ膜の目標膜厚の算出では、積層膜の予測膜厚が積層膜の目標膜厚と一致するようにＤ−ｐｏｌｙ膜の目標膜厚を算出する。具体的には、Ｄ−ｐｏｌｙ膜の目標膜厚は下記の式（１）及び式（２）により算出できる。
（Ｄ−ｐｏｌｙ膜の目標膜厚）＝（Ｄ−ｐｏｌｙ膜の膜厚の測定値）＋（膜厚調整量）（１）
（膜厚調整量）＝（積層膜の目標膜厚）−（積層膜の予測膜厚）（２）
図５は、Ｄ−ｐｏｌｙ膜の目標膜厚を算出する方法を説明するための図である。図５では、ゾーンごとの積層膜の予測膜厚、積層膜の目標膜厚、Ｄ−ｐｏｌｙ膜の膜厚の測定値及びＤ−ｐｏｌｙ膜の目標膜厚を示している。図５中、積層膜の予測膜厚を太い破線で示し、積層膜の目標膜厚を細い点線で示し、Ｄ−ｐｏｌｙ膜の膜厚の測定値を細い実線で示し、Ｄ−ｐｏｌｙ膜の目標膜厚を細い破線で示している。
図５に示されるように、例えばゾーン１における積層膜の予測膜厚（１０２ｎｍ）は、積層膜の目標膜厚（１００ｎｍ）よりも２ｎｍだけ厚い膜厚となっている。即ち、膜厚調整量は、式（２）により−２ｎｍとなる。よって、Ｄ−ｐｏｌｙ膜の目標膜厚は、式（１）により、Ｄ−ｐｏｌｙ膜の膜厚の測定値（８６ｎｍ）に膜厚調整量（−２ｎｍ）を加算して、８４ｎｍと算出できる。
続いて、ＣＰＵ１１２は、Ｄ−ｐｏｌｙ膜のレシピ最適化計算を実行する（ステップＳ１１）。レシピ最適化計算では、ステップＳ４で受信した積層膜の膜厚と、モデル記憶部１０２に記憶されたＤ−ｐｏｌｙ膜の成膜条件が成膜結果に与える影響を表すプロセスモデルと、に基づいて、Ｄ−ｐｏｌｙ膜の成膜条件を最適化する。その際、線形計画法や２次計画法等の最適化アルゴリズムを利用して、Ｄ−ｐｏｌｙ膜の膜厚がステップＳ１０で算出したＤ−ｐｏｌｙ膜の目標膜厚となるような各ゾーンにおけるウエハＷの温度、成膜時間等のＤ−ｐｏｌｙ膜の成膜条件を算出する。なお、調整処理の前にレシピ記憶部１０４に記憶されたＤ−ｐｏｌｙ膜の成膜条件でＤ−ｐｏｌｙ膜（単膜）を成膜し、成膜したＤ−ｐｏｌｙ膜の膜厚を測定している場合には、ステップＳ４で受信した積層膜の膜厚に代えて、Ｄ−ｐｏｌｙ膜の膜厚を用いてもよい。なお、Ｄ−ｐｏｌｙ膜の成膜条件が成膜結果に与える影響を表すプロセスモデルは、第１のプロセスモデルの一例である。
続いて、ＣＰＵ１１２は、ステップＳ１で読み出したプロセス用レシピを更新する（ステップＳ８）。具体的には、ＣＰＵ１１２は、ステップＳ１で読み出したプロセス用レシピのＤ−ｐｏｌｙ膜の成膜条件を、ステップＳ１１で算出したＤ−ｐｏｌｙ膜の成膜条件に更新する。また、ＣＰＵ１１２は、ステップＳ１で読み出したプロセス用レシピのａ−Ｓｉ膜の成膜条件を、ステップＳ６で算出したａ−Ｓｉ膜の成膜条件に更新する。プロセス用レシピを更新した後、ステップＳ２へ戻る。プロセス用レシピの更新は、既存のプロセス用レシピを上書きするものであってもよく、既存のプロセス用レシピとは別に新たなプロセス用レシピを作成するものであってもよい。
以上により、積層膜の成膜条件を調整することができる。なお、この調整処理は一例であり、例えばＣＰＵ１１２がステップＳ７において積層膜の予測膜厚が目標膜厚の許容範囲内の膜厚ではないと判定した場合、ステップＳ９を行うことなく、ステップＳ１０及びステップＳ１１を行ってもよい。また、例えばＣＰＵ１１２がステップＳ７において積層膜の予測膜厚が目標膜厚の許容範囲内の膜厚ではないと判定した場合、ステップＳ９においてＤ−ｐｏｌｙ膜の成膜条件の調整が必要であることを報知するだけでもよい。この場合、操作者により処理を続行する操作がされるまで処理を中断してもよい。
以上に説明したように、本実施形態では、制御装置１００が、まず、Ｄ−ｐｏｌｙ膜の上にａ−Ｓｉ膜が成膜された積層膜の特性の測定値と、モデル記憶部１０２に記憶されたａ−Ｓｉ膜の成膜条件がａ−Ｓｉ膜の特性に与える影響を表すプロセスモデルと、に基づいてａ−Ｓｉ膜の成膜条件を調整する。次いで、制御装置１００が、調整されたａ−Ｓｉ膜の成膜条件を用いて積層膜を形成する場合に予測される積層膜の特性の予測値に基づいて、Ｄ−ｐｏｌｙ膜の成膜条件を調整するか否かを判定する。これにより、半導体製造装置や半導体プロセスに関する知識や経験が少ない操作者であっても、積層膜の成膜条件を容易に調整することができる。また、積層膜の最適な成膜条件を算出するまでに要する時間を短縮することができる。
以上、制御装置、基板処理システム、基板処理方法及びプログラムを上記実施形態により説明したが、本発明は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。
本実施形態では、ＳｉＨ４ガスとＰＨ３ガスとの混合ガスを用いてリンを添加したポリシリコン膜を成膜する場合を例に挙げて説明したが、成膜ガスはＳｉＨ４ガスに限定されず、例えばジシランガス（Ｓｉ２Ｈ６ガス）であってもよい。また、添加する不純物はリンに限定されず、例えばボロン（Ｂ）であってもよい。
また、本実施形態では、ＳｉＨ４ガスを用いてａ−Ｓｉ膜を成膜する場合を例に挙げて説明したが、成膜ガスはＳｉＨ４ガスに限定されず、ａ−Ｓｉ膜を成膜することが可能な他の成膜ガスであってもよい。
また、本実施形態では、Ｄ−ｐｏｌｙ膜とａ−Ｓｉ膜との積層膜を形成する場合を例に挙げて説明したが、積層膜はこれに限定されない。積層膜としては、積層された状態でそれぞれの膜の特性を測定することが困難な膜であることが好ましく、例えば同一の元素を含む膜により形成される積層膜が挙げられる。具体的には、積層膜は、成膜条件の異なる２つのポリシリコン膜であってもよく、成膜条件の異なる２つのａ−Ｓｉ膜であってもよい。また、積層膜を形成する方法は、特に限定されず、例えば化学気相堆積（ＣＶＤ：Chemical Vapor Deposition）であってもよく、原子層堆積（ＡＬＤ：Atomic Layer Deposition）であってもよい。
また、本実施形態では、２つの膜により形成される積層膜を例に挙げて説明したが、積層膜はこれに限定されない。積層膜としては、３つ以上の膜により形成される膜であってもよい。
また、本実施形態では、レシピ最適化計算によりヒータ６０の設定温度及び成膜時間を調整する場合を例に挙げて説明したが、ヒータ６０の設定温度のみを調整してもよく、成膜時間のみを調整してもよい。また、その他の成膜条件、例えば成膜ガスの流量、成膜ガスの供給時間、処理容器４内の圧力、パージガスの供給時間、ウエハボート４８の回転数（回転速度）から選択される一つの成膜条件を調整してもよい。さらに、これらの成膜条件から選択される複数の成膜条件を同時に調整してもよい。
また、本実施形態では、所定の膜厚を有する積層膜を形成する場合を例に挙げて説明したが、積層膜の特性はこれに限定されず、例えば積層膜の不純物濃度、シート抵抗、反射率、エッチング耐性等の他の特性であってもよい。この場合、ウエハＷの温度、成膜時間、処理容器４内の圧力、成膜ガスの流量等の成膜条件が、成膜された膜の不純物濃度、シート抵抗、反射率等の膜質に与える影響を表すプロセスモデルを使用すればよい。
また、本実施形態では、ウエハボートに載置された多数枚のウエハＷによりに１つのバッチを構成し、１つのバッチ単位で成膜処理を行うバッチ式の装置を例に挙げて説明したが、これに限定されない。例えばホルダ上に載置した多数枚のウエハＷに対して一括して成膜処理を行うセミバッチ式の装置であってもよく、一枚ずつ成膜処理を行う枚葉式の装置であってもよい。
また、本実施形態では、基板処理装置の動作を制御する制御装置１００が調整処理を行う場合を例に挙げて説明したが、これに限定されず、例えば複数の装置を一元管理する制御装置（群コントローラ）やホストコンピュータで行ってもよい。
１００ 制御装置
１０２ モデル記憶部
１０４ レシピ記憶部
１０６ ＲＯＭ
１０８ ＲＡＭ
１１０ Ｉ／Ｏポート
１１２ ＣＰＵ
１１４ バス
１１６ 操作パネル
Ｗ ウエハ

Claims (14)

  1. 基板に第１の膜を成膜した後に第２の膜を成膜して積層膜を形成する基板処理装置の動作を制御する制御装置であって、
    前記第１の膜を成膜する第１の成膜条件と、前記第２の膜を成膜する第２の成膜条件と、を含む成膜条件を記憶するレシピ記憶部と、
    前記第１の成膜条件が前記第１の膜の特性に与える影響を表す第１のプロセスモデルと、前記第２の成膜条件が前記第２の膜の特性に与える影響を表す第２のプロセスモデルと、を含むプロセスモデルを記憶するモデル記憶部と、
    前記レシピ記憶部に記憶された前記第１の成膜条件及び前記第２の成膜条件により成膜された前記第１の膜と前記第２の膜とを含む前記積層膜の特性の測定値と、前記モデル記憶部に記憶された前記第２のプロセスモデルと、に基づいて、前記第２の成膜条件を調整し、前記第１の成膜条件及び調整された前記第２の成膜条件により前記積層膜を形成する場合に予測される前記積層膜の特性の予測値に基づいて、前記第１の成膜条件を調整するか否かを判定する制御部と、
    を有する、制御装置。
  2. 前記制御部は、前記積層膜の特性の予測値が目標とする前記積層膜の特性を満たしていない場合、前記第１の成膜条件を調整すると判定する、
    請求項１に記載の制御装置。
  3. 前記制御部は、前記第１の成膜条件を調整すると判定した場合、前記第１の成膜条件の調整が必要であることを報知する、
    請求項１又は２に記載の制御装置。
  4. 前記制御部は、前記第１の成膜条件を調整すると判定した場合、前記レシピ記憶部に記憶された前記第１の成膜条件及び前記第２の成膜条件により成膜された前記第１の膜と前記第２の膜とを含む前記積層膜の特性の測定値と、前記モデル記憶部に記憶された前記第１のプロセスモデルと、に基づいて、前記積層膜の特性の予測値が前記積層膜の特性の目標値と一致するように前記第１の成膜条件を調整する、
    請求項１乃至３のいずれか一項に記載の制御装置。
  5. 前記制御部は、前記第１の成膜条件を調整すると判定した場合、調整された前記第１の成膜条件と調整された前記第２の成膜条件とにより、前記積層膜を形成するように前記基板処理装置の動作を制御する、
    請求項４に記載の制御装置。
  6. 前記積層膜は、前記基板処理装置において連続して成膜される膜である、
    請求項１乃至５のいずれか一項に記載の制御装置。
  7. 前記第１の膜と前記第２の膜とは、同一の元素を含む膜である、
    請求項１乃至６のいずれか一項に記載の制御装置。
  8. 前記積層膜の特性は膜厚である、
    請求項１乃至７のいずれか一項に記載の制御装置。
  9. 前記積層膜の特性は不純物濃度である、
    請求項１乃至７のいずれか一項に記載の制御装置。
  10. 基板に第１の膜を成膜した後に第２の膜を成膜して積層膜を形成する基板処理装置と、
    前記基板処理装置の動作を制御する制御装置と、
    を有し、
    前記制御装置は、
    前記第１の膜を成膜する第１の成膜条件と、前記第２の膜を成膜する第２の成膜条件と、を含む成膜条件を記憶するレシピ記憶部と、
    前記第１の成膜条件が前記第１の膜の特性に与える影響を表す第１のプロセスモデルと、前記第２の成膜条件が前記第２の膜の特性に与える影響を表す第２のプロセスモデルと、を含むプロセスモデルを記憶するモデル記憶部と、
    前記レシピ記憶部に記憶された前記第１の成膜条件及び前記第２の成膜条件により成膜された前記第１の膜と前記第２の膜とを含む前記積層膜の特性の測定値と、前記モデル記憶部に記憶された前記第２のプロセスモデルと、に基づいて、前記第２の成膜条件を調整し、前記第１の成膜条件及び調整された前記第２の成膜条件により前記積層膜を形成する場合に予測される前記積層膜の特性の予測値に基づいて、前記第１の成膜条件を調整するか否かを判定する制御部と、
    を有する、基板処理システム。
  11. 基板に第１の成膜条件で第１の膜を成膜する第１の成膜工程と、前記第１の膜の上に第２の成膜条件で第２の膜を成膜する第２の成膜工程と、を含む成膜工程と、
    前記成膜工程で成膜された前記第１の膜と前記第２の膜とを含む積層膜の特性を測定する測定工程と、
    前記測定工程で測定された前記積層膜の特性の測定値と、前記第２の成膜条件が前記第２の膜の特性に与える影響を表す第２のプロセスモデルと、に基づいて、前記第２の成膜条件を調整する調整工程と、
    前記第１の成膜条件及び前記調整工程で調整された前記第２の成膜条件により前記積層膜を形成する場合に予測される前記積層膜の特性の予測値に基づいて、前記第１の成膜条件を調整するか否かを判定する判定工程と、
    を有する、基板処理方法。
  12. 前記成膜工程は、前記第１の膜に対して所定の処理を行う処理工程を含み、
    前記処理工程は、前記第１の成膜工程の後であって、前記第２の成膜工程の前に行われる、
    請求項１１に記載の基板処理方法。
  13. 前記所定の処理は、前記第１の膜をエッチングするエッチング処理を含む、
    請求項１２に記載の基板処理方法。
  14. 請求項１１乃至１３のいずれか一項に記載の基板処理方法をコンピュータに実行させる、プログラム。
JP2016063220A 2016-03-28 2016-03-28 制御装置、基板処理システム、基板処理方法及びプログラム Active JP6541599B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016063220A JP6541599B2 (ja) 2016-03-28 2016-03-28 制御装置、基板処理システム、基板処理方法及びプログラム
TW106109248A TWI692026B (zh) 2016-03-28 2017-03-21 控制裝置、基板處理系統、基板處理方法及程式
US15/466,277 US10395934B2 (en) 2016-03-28 2017-03-22 Control device, substrate processing system, substrate processing method, and program
KR1020170036706A KR102147563B1 (ko) 2016-03-28 2017-03-23 제어 장치, 기판 처리 시스템, 기판 처리 방법 및 프로그램
CN201710191094.9A CN107236936B (zh) 2016-03-28 2017-03-28 控制装置、基板处理系统、基板处理方法以及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016063220A JP6541599B2 (ja) 2016-03-28 2016-03-28 制御装置、基板処理システム、基板処理方法及びプログラム

Publications (2)

Publication Number Publication Date
JP2017183311A JP2017183311A (ja) 2017-10-05
JP6541599B2 true JP6541599B2 (ja) 2019-07-10

Family

ID=59898147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016063220A Active JP6541599B2 (ja) 2016-03-28 2016-03-28 制御装置、基板処理システム、基板処理方法及びプログラム

Country Status (5)

Country Link
US (1) US10395934B2 (ja)
JP (1) JP6541599B2 (ja)
KR (1) KR102147563B1 (ja)
CN (1) CN107236936B (ja)
TW (1) TWI692026B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6959191B2 (ja) * 2018-07-25 2021-11-02 旭化成エレクトロニクス株式会社 学習処理装置、学習処理方法、化合物半導体の製造方法、および、プログラム
JP7161896B2 (ja) * 2018-09-20 2022-10-27 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理システム
WO2020105517A1 (ja) * 2018-11-21 2020-05-28 東京エレクトロン株式会社 基板処理の条件設定支援方法、基板処理システム、記憶媒体及び学習モデル
CN110442930B (zh) * 2019-07-19 2023-12-15 Tcl华星光电技术有限公司 虚拟量测方法和虚拟量测装置
JP7442407B2 (ja) * 2020-07-14 2024-03-04 東京エレクトロン株式会社 制御装置、システム及び制御方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190457A (ja) * 1992-01-17 1993-07-30 Fuji Electric Co Ltd 学習指示機能付半導体製造装置
JPH0766291A (ja) * 1993-08-31 1995-03-10 Nippondenso Co Ltd 半導体装置の製造方法
JP3901958B2 (ja) * 2000-08-24 2007-04-04 東京エレクトロン株式会社 熱処理装置設定温度の作成方法、および熱処理方法
US8257546B2 (en) * 2003-04-11 2012-09-04 Applied Materials, Inc. Method and system for monitoring an etch process
US20050287806A1 (en) * 2004-06-24 2005-12-29 Hiroyuki Matsuura Vertical CVD apparatus and CVD method using the same
JP4511488B2 (ja) * 2006-03-31 2010-07-28 株式会社堀場製作所 有機ｅｌ素子の製造装置
US7467064B2 (en) * 2006-02-07 2008-12-16 Timbre Technologies, Inc. Transforming metrology data from a semiconductor treatment system using multivariate analysis
JP4942174B2 (ja) * 2006-10-05 2012-05-30 東京エレクトロン株式会社 基板処理システムの処理レシピ最適化方法，基板処理システム，基板処理装置
JP4464979B2 (ja) * 2007-03-05 2010-05-19 東京エレクトロン株式会社 処理システム、処理方法、及び、プログラム
JP5212281B2 (ja) * 2009-07-03 2013-06-19 日立電線株式会社 半導体光素子基板の製造方法
JP2012004542A (ja) * 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
JP5774532B2 (ja) * 2012-03-28 2015-09-09 東京エレクトロン株式会社 連続処理システム、連続処理方法、及び、プログラム
JP5766647B2 (ja) * 2012-03-28 2015-08-19 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP5788355B2 (ja) * 2012-03-29 2015-09-30 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
US8994013B2 (en) * 2012-05-18 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, display device, electronic device, and lighting device
JP2014127627A (ja) * 2012-12-27 2014-07-07 Tokyo Electron Ltd 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置、及び、プログラム
JP6106519B2 (ja) * 2013-05-09 2017-04-05 東京エレクトロン株式会社 基板処理方法、プログラム、制御装置、成膜装置及び基板処理システム
US9797042B2 (en) * 2014-05-15 2017-10-24 Lam Research Corporation Single ALD cycle thickness control in multi-station substrate deposition systems

Also Published As

Publication number Publication date
KR20170113201A (ko) 2017-10-12
US10395934B2 (en) 2019-08-27
US20170278714A1 (en) 2017-09-28
TWI692026B (zh) 2020-04-21
JP2017183311A (ja) 2017-10-05
KR102147563B1 (ko) 2020-08-24
CN107236936B (zh) 2020-03-03
CN107236936A (zh) 2017-10-10
TW201801173A (zh) 2018-01-01

Similar Documents

Publication Publication Date Title
TWI681356B (zh) 控制裝置、基板處理系統、基板處理方法及程式
JP6541599B2 (ja) 制御装置、基板処理システム、基板処理方法及びプログラム
JP5788355B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP5766647B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP5049303B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
US9798317B2 (en) Substrate processing method and control apparatus
KR101149170B1 (ko) 열처리 장치, 열처리 장치의 온도 조정 방법, 및 컴퓨터 프로그램을 기록한 기록 매체
JP6066847B2 (ja) 基板処理方法及び制御装置
JP5049302B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
JP5752634B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP6596316B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP6353802B2 (ja) 処理システム、処理方法、及び、プログラム
US20170271218A1 (en) Control device, substrate processing system, substrate processing method, and program
JP6267881B2 (ja) 基板処理方法及び制御装置
JP6378639B2 (ja) 処理システム、処理方法、及び、プログラム
JP6566897B2 (ja) 制御装置、基板処理システム、基板処理方法及びプログラム
JP6335128B2 (ja) 熱処理システム、熱処理方法、及び、プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190611

R150 Certificate of patent or registration of utility model

Ref document number: 6541599

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250