CN107236936B - 控制装置、基板处理系统、基板处理方法以及存储介质 - Google Patents

控制装置、基板处理系统、基板处理方法以及存储介质 Download PDF

Info

Publication number
CN107236936B
CN107236936B CN201710191094.9A CN201710191094A CN107236936B CN 107236936 B CN107236936 B CN 107236936B CN 201710191094 A CN201710191094 A CN 201710191094A CN 107236936 B CN107236936 B CN 107236936B
Authority
CN
China
Prior art keywords
film
film formation
formation condition
laminated
characteristic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710191094.9A
Other languages
English (en)
Other versions
CN107236936A (zh
Inventor
竹永裕一
笠井隆人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN107236936A publication Critical patent/CN107236936A/zh
Application granted granted Critical
Publication of CN107236936B publication Critical patent/CN107236936B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

控制装置、基板处理系统、基板处理方法以及存储介质。控制装置控制基板形成第一膜后形成第二膜而形成层叠膜的基板处理装置的动作，具有：制程存储部，存储包括形成第一膜的第一成膜条件和形成第二膜的第二成膜条件的成膜条件；模型存储部，存储包括表示第一成膜条件对第一膜特性影响的第一工艺模型和表示第二成膜条件对第二膜特性影响的第二工艺模型的工艺模型；以及控制部，基于包括利用制程存储部存储的第一成膜条件和第二成膜条件形成第一膜和第二膜的层叠膜的特性的测定值和模型存储部存储的第二工艺模型调整第二成膜条件，基于利用第一成膜条件和调整后的第二成膜条件形成层叠膜的情况下预测层叠膜特性的预测值判定是否要调整第一成膜条件。

Description

控制装置、基板处理系统、基板处理方法以及存储介质
本申请主张2016年03月28日申请的日本申请特愿第2016-063220号的优先权，并在此引用该公开的全部内容。
技术领域
本公开涉及控制装置、基板处理系统、基板处理方法以及存储介质。
背景技术
在半导体装置的制造中，在半导体晶圆(晶圆)等基板上形成具有规定的特性的膜的情况下，预先计算能够得到具有规定的特性的膜的最佳成膜条件，利用计算出的最佳成膜条件来在基板上进行成膜。在计算最佳成膜条件的情况下，需要与半导体制造装置、半导体工艺相关的知识、经验，有时无法容易地计算最佳成膜条件。
以往，作为计算最佳成膜条件的系统，已知一种操作者仅输入目标膜厚就由控制部计算接近目标膜厚的最佳温度的热处理系统(例如，参照日本特开2013-207256号)
发明内容
本公开的一个方式所涉及的控制装置是一种对在基板上形成第一膜之后形成第二膜来形成层叠膜的基板处理装置的动作进行控制的控制装置，其具有：制程存储部，其存储成膜条件，该成膜条件包括形成所述第一膜的第一成膜条件和形成所述第二膜的第二成膜条件；模型存储部，其存储工艺模型，该工艺模型包括表示所述第一成膜条件对所述第一膜的特性产生的影响的第一工艺模型和表示所述第二成膜条件对所述第二膜的特性产生的影响的第二工艺模型；以及控制部，其基于包括利用所述制程存储部中存储的所述第一成膜条件和所述第二成膜条件形成的所述第一膜和所述第二膜的所述层叠膜的特性的测定值和所述模型存储部中存储的所述第二工艺模型来调整所述第二成膜条件，基于利用所述第一成膜条件和调整后的所述第二成膜条件形成所述层叠膜的情况下的预测的所述层叠膜的特性的预测值来判定是否要调整所述第一成膜条件。
上述简述仅用于说明，在任何方式中均不是企图限制本发明。除了上述说明方式、实施例以及特征以外，通过参照附图和以下的详细说明也能够明确追加的方式、实施例以及特征。
附图说明
图1是表示本实施方式的基板处理装置的一例的概要结构图。
图2是表示本实施方式的控制装置的一例的概要结构图。
图3是用于说明本实施方式的基板处理系统的动作的一例的流程图
图4是用于说明层叠膜的预测膜厚与层叠膜的目标膜厚的关系的图。
图5是用于说明计算D-poly膜的目标膜厚的方法的图。
具体实施方式
在以下的详细说明中，参照形成说明书的一部分的所附附图。详细说明、附图以及权利要求所记载的说明的实施例并非企图限制本发明。能够不脱离此处示出的本公开的思想或范围地使用其它实施例或进行其它变形。
在半导体装置的制造中，有时在同一处理容器内以使成膜气体的种类等成膜条件不同的方式来进行连续成膜，由此在基板上形成将多个膜层叠而成的层叠膜。在这种层叠膜中，例如构成层叠膜的各个膜的折射率的差异小，因此难以在层叠后的状态下测定各个膜的膜厚。
在这种层叠膜中计算最佳成膜条件的情况下，首先在基板上形成第一膜，使用所形成的第一膜的特性的测定值来调整第一膜的成膜条件。接着，在第一膜上形成第二膜，使用所形成的层叠膜的特性的测定值来调整第二膜的成膜条件。这样，调整层叠膜的成膜条件的过程复杂，因此难以容易地调整层叠膜的成膜条件。
另外，在未充分地进行第一膜的成膜条件的调整就在第一膜上形成了第二膜的情况下，有时无论怎样调整第二膜的成膜条件都无法获得具有作为目标的规定的特性的层叠膜。另外，在形成层叠膜之前判断将第一膜的成膜条件预先调整至获得何种程度的特性才好并非易事。
因此，一方面，本公开的目的在于提供一种能够容易地调整层叠膜的成膜条件的控制装置。
为了实现上述目的，本公开的一个方式所涉及的控制装置是一种对在基板上形成第一膜之后形成第二膜来形成层叠膜的基板处理装置的动作进行控制的控制装置，其具有：制程存储部，其存储成膜条件，该成膜条件包括形成所述第一膜的第一成膜条件和形成所述第二膜的第二成膜条件；模型存储部，其存储工艺模型，该工艺模型包括表示所述第一成膜条件对所述第一膜的特性产生的影响的第一工艺模型和表示所述第二成膜条件对所述第二膜的特性产生的影响的第二工艺模型；以及控制部，其基于包括利用所述制程存储部中存储的所述第一成膜条件和所述第二成膜条件形成的所述第一膜和所述第二膜的所述层叠膜的特性的测定值和所述模型存储部中存储的所述第二工艺模型来调整所述第二成膜条件，基于利用所述第一成膜条件和调整后的所述第二成膜条件形成所述层叠膜的情况下的预测的所述层叠膜的特性的预测值来判定是否要调整所述第一成膜条件。
在上述控制装置中，在所述层叠膜的特性的预测值不满足作为目标的所述层叠膜的特性的情况下，所述控制部判定为要调整所述第一成膜条件。
在上述控制装置中，所述控制部在判定为要调整所述第一成膜条件的情况下，通知需要调整所述第一成膜条件。
在上述控制装置中，所述控制部在判定为要调整所述第一成膜条件的情况下，基于包括利用所述制程存储部中存储的所述第一成膜条件和所述第二成膜条件形成的所述第一膜和所述第二膜的所述层叠膜的特性的测定值和所述模型存储部中存储的所述第一工艺模型来调整所述第一成膜条件，使得所述层叠膜的特性的预测值与所述层叠膜的特性的目标值一致。
在上述控制装置中，所述控制部在判定为要调整所述第一成膜条件的情况下，控制所述基板处理装置的动作，使得利用调整后的所述第一成膜条件和调整后的所述第二成膜条件来形成所述层叠膜。
在上述控制装置中，所述层叠膜是在所述基板处理装置中连续地形成的膜。
在上述控制装置中，所述第一膜和所述第二膜是包含同一元素的膜。
在上述控制装置中，所述层叠膜的特性是膜厚。
在上述控制装置中，所述层叠膜的特性是杂质浓度。
本公开的一个方式所涉及的基板处理系统具有：基板处理装置，其在基板上形成第一膜之后形成第二膜来形成层叠膜；以及控制装置，其控制所述基板处理装置的动作，其中，所述控制装置具有：制程存储部，其存储成膜条件，该成膜条件包括形成所述第一膜的第一成膜条件和形成所述第二膜的第二成膜条件；模型存储部，其存储工艺模型，该工艺模型包括表示所述第一成膜条件对所述第一膜的特性产生的影响的第一工艺模型和表示所述第二成膜条件对所述第二膜的特性产生的影响的第二工艺模型；以及控制部，其基于包括利用所述制程存储部中存储的所述第一成膜条件和所述第二成膜条件形成的所述第一膜和所述第二膜的所述层叠膜的特性的测定值和所述模型存储部中存储的所述第二工艺模型来调整所述第二成膜条件，基于利用所述第一成膜条件和调整后的所述第二成膜条件形成所述层叠膜的情况下的预测的所述层叠膜的特性的预测值来判定是否要调整所述第一成膜条件。
本公开的一个方式所涉及的基板处理方法包括以下工序：成膜工序，包括在基板上利用第一成膜条件形成第一膜的第一成膜工序和利用第二成膜条件在所述第一膜上形成第二膜的第二成膜工序；测定工序，测定在所述成膜工序中形成的包括所述第一膜和所述第二膜的层叠膜的特性；调整工序，基于在所述测定工序中测定出的所述层叠膜的特性的测定值和表示所述第二成膜条件对所述第二膜的特性产生的影响的第二工艺模型来调整所述第二成膜条件；以及判定工序，基于利用所述第一成膜条件和在所述调整工序中调整后的所述第二成膜条件形成所述层叠膜的情况下的预测的所述层叠膜的特性的预测值来判定是否要调整所述第一成膜条件。
在上述基板处理方法中，所述成膜工序包括对所述第一膜进行规定的处理的处理工序，在所述第一成膜工序之后且所述第二成膜工序之前进行所述处理工序。
在上述基板处理方法中，所述规定的处理包括对所述第一膜进行蚀刻的蚀刻处理。
本公开的一个方式所涉及的存储介质存储使计算机执行上述基板处理方法的程序。
根据公开的控制装置，能够容易地调整层叠膜的成膜条件。
下面，参照附图来说明用于实施本公开的方式。此外，在本说明书和附图中，通过对实质上相同的结构附加相同的附图标记来省略重复的说明。
(基板处理装置)
对本实施方式的基板处理装置进行说明。本实施方式的基板处理装置是如下一种间歇式的装置：能够将以在垂直方向上隔开规定的间隔的方式保持有多片作为基板的一例的半导体晶圆(以下称为“晶圆”)的基板保持器具收容在处理容器中，并针对多片晶圆同时形成膜。
图1是表示本实施方式的基板处理装置的一例的概要结构图。
如图1所示，基板处理装置具有长边方向是垂直方向的大致圆筒形的处理容器4。处理容器4具有具备圆筒体的内筒6和外筒8的双层管构造，其中，该外筒8同心地配置在内筒6的外侧且具有顶棚。内筒6和外筒8例如由石英等耐热性材料形成。
内筒6和外筒8的下端部利用由不锈钢等形成的岐管10来保持。岐管10例如被固定于未图示的底板。此外，岐管10与内筒6和外筒8一起形成大致圆筒形的内部空间，因此认为该岐管10形成了处理容器4的一部分。即，处理容器4具备例如由石英等耐热性材料形成的内筒6和外筒8以及由不锈钢等形成的岐管10，岐管10以从下方保持内筒6和外筒8的方式设置在处理容器4的侧面下部。
岐管10具有向处理容器4内导入用于成膜处理的成膜气体、添加气体等处理气体、用于吹扫处理的吹扫气体等各种气体的气体导入部20。在图1中示出了设置一个气体导入部20的方式，但并不限定于此，也可以根据所使用的气体的种类等来设置多个气体导入部20。
作为处理气体的种类，并未特别地限定，能够根据要形成的膜的种类等来适当选择。例如在形成添加了磷(P)的多晶硅膜(以下称为“D-poly膜”)的情况下，作为成膜气体能够使用甲硅烷气体(SiH4气体)、作为添加气体能够使用磷化氢气体(PH3气体)。另外，例如在形成非晶硅膜(以下称为“a-Si膜”。)的情况下，作为成膜气体能够使用SiH4气体。
作为吹扫气体的种类，并未特别地限定，例如能够使用氮(N2)气等惰性气体。
用于向处理容器4内导入各种气体的导入配管22连接于气体导入部20。此外，在导入配管22中插入设置有用于调整气体流量的质量流量控制器等流量调整部24、未图示的阀等。
另外，岐管10具有将处理容器4内排气的气体排放部30。气体排放部30连接有排气配管36，该排气配管36包括能够对处理容器4内进行减压控制的真空泵32、开度可变阀34等。
在岐管10的下端部形成有炉口40，在炉口40处设置有例如由不锈钢等形成的圆盘状的盖体42。盖体42被设置为能够利用例如作为晶舟升降机发挥功能的升降机构44进行升降，且构成为能够气密性地密封炉口40。
在盖体42上例如设置有石英制的保温筒46。在保温筒46上例如载置有石英制的晶舟48，例如将50片到175片左右的晶圆W以水平状态且以规定的间隔多级地保持在该石英制的晶舟48上。
通过利用升降机构44使盖体42上升来向处理容器4内装载(搬入)晶舟48，并对晶舟48内保持的晶圆W进行各种成膜处理。在进行了各种成膜处理之后利用升降机构44使盖体42下降，由此晶舟48从处理容器4内被卸载(搬出)到下方的装载区域。
在处理容器4的外周侧设置有能够将处理容器4加热控制为规定的温度的例如圆筒形状的加热器60。
加热器60被分割为多个区带，从铅垂方向上侧朝向下侧设置有加热器60a～60g。加热器60a～60g构成为能够分别利用电力控制设备62a～62g来独立地控制发热量。另外，在内筒6的内壁和/或外筒8的外壁与加热器60a～60g相对应地设置有未图示的温度传感器。以下，将设置有加热器60a～60g的区带分别称为区带1～7。此外，在图1中示出了加热器60被分割为七个区带的方式，但并不限定于此，例如从铅垂方向上侧朝向下侧既可以被分割为六个以下的区带，也可以被分割为八个以上的区带。另外，加热器60还可以不被分割为多个区带。
晶舟48上载置的多片晶圆W构成一个批次，以一个批次为单位进行各种成膜处理。另外，优选的是，晶舟48上载置的晶圆W中的至少一片以上的晶圆是监测晶圆。另外，监测晶圆优选与分割出的加热器60a～60g各加热器对应地配置。
另外，本实施方式的基板处理装置具有用于控制装置整体的动作的计算机等控制装置100。控制装置100通过有线或无线等通信方式与主计算机连接，基板处理装置构成了基板处理系统。
(控制装置)
基于图2来说明本实施方式的控制装置100。图2是表示本实施方式的控制装置的一例的概要结构图。
如图2所示，控制装置100具有模型存储部102、制程存储部104、ROM 106、RAM 108、I/O端口110、CPU 112以及将它们互相连接的总线114。
在模型存储部102中例如存储有工艺模型、热模型。
工艺模型是表示膜厚等成膜条件对成膜结果产生的影响的模型，例如能够列举温度-膜厚模型、时间-膜厚模型、压力-膜厚模型、气体流量-膜厚模型。温度-膜厚模型是表示晶圆W的温度对所形成的膜的膜厚产生的影响的模型。时间-膜厚模型是表示成膜时间对所形成的膜的膜厚产生的影响的模型。压力-膜厚模型是表示处理容器4内的压力对所形成的膜的膜厚产生的影响的模型。气体流量-膜厚模型是表示成膜气体的流量对所形成的膜的膜厚产生的影响的模型。
另外，作为其它工艺模型，例如能够列举表示晶圆W的温度、成膜时间、处理容器4内的压力、成膜气体的流量等成膜条件对所形成的膜的杂质浓度、薄层电阻、反射率等膜质产生的影响的模型。
按膜的种类来准备工艺模型。
此外，在模型存储部102中既可以存储有上述工艺模型中的一部分，也可以存储有全部工艺模型。
除了上述工艺模型以外，模型存储部102还存储有热模型。
热模型是表示晶圆W的温度与加热器60的设定温度的关系的模型，是在决定加热器60的设定温度以使晶圆W的温度成为根据温度-膜厚模型等工艺模型计算出的晶圆W的温度时所参照的模型。
另外，关于这些模型，还考虑根据成膜条件、基板处理装置的状态不同而默认(既定)值并非最佳的情况，因此也可以对软件附加扩展卡尔曼滤波器等来装载学习功能，由此进行模型的学习。
在制程存储部104中存储有根据由基板处理装置进行的成膜处理的种类来决定控制过程的工艺用制程。工艺用制程是操作人员(操作者)按实际进行的每个成膜处理而准备的制程。工艺用制程例如规定从向基板处理装置搬入晶圆W起到搬出已处理完的晶圆W为止的温度变化、压力变化、各种气体的供给的开始和停止的定时、各种气体的供给量等成膜条件。
ROM 106是由EEPROM(Electrically Erasable Programmable ROM：电擦除可编程只读存储器)、快闪存储器、硬盘等构成，用于存储CPU 112的动作程序等的存储介质。
RAM 108作为CPU 112的工作区等来发挥功能。
I/O端口110将与温度、压力、气体流量等成膜条件有关的测定信号供给到CPU112。另外，I/O端口110将由CPU 112输出的控制信号输出到各部(电力控制设备62、开度可变阀34的未图示的控制器、流量调整部24等)。另外，I/O端口110处连接有用于操作者操作基板处理装置的操作面板116。
CPU 112执行ROM 106中存储的动作程序，按照来自操作面板116的指示并按照制程存储部104中存储的工艺用制程来控制基板处理装置的动作。
另外，CPU 112基于模型存储部102中存储的工艺模型来计算最佳成膜条件。此时，利用线性计划法、二次计划法等优化算法，并基于读出的工艺用制程中存储的规定的膜厚、膜质、蚀刻量等来计算满足晶圆W的面内均匀性、晶圆W间的面间均匀性那样的成膜条件。
另外，CPU 112基于模型存储部102中存储的热模型来决定加热器60的设定温度，以使晶圆W的温度成为根据工艺模型计算出的晶圆W的温度。
总线114在各部之间传递信息。
另外，在半导体装置的制造中存在以下情况：在同一处理容器内以使成膜气体的种类等成膜条件不同的方式来进行连续成膜，由此在晶圆W上形成将多个膜层叠而成的层叠膜。在这种层叠膜中，构成层叠膜的各个膜的特性(例如，折射率)的差异小，因此难以在层叠后的状态下测定各个膜的特性(例如，膜厚)。
例如，在第一膜上形成包含与第一膜相同的元素的第二膜而得到的层叠膜的情况下，第一膜的特性与第二膜的特性间的差异小。因此，难以在层叠后的状态下分开地测定第一膜的特性和第二膜的特性。
另外，例如在形成第一膜后进行了蚀刻处理等规定的处理之后，利用与形成第一膜的条件相同的条件在被处理后的第一膜上形成第二膜而得到的层叠膜的情况下，第一膜的特性与第二膜的特性没有差异。因此，难以在层叠后的状态下分开地测定第一膜的特性和第二膜的特性。
在这种层叠膜中计算最佳成膜条件的情况下，首先在基板上形成第一膜，使用所形成的第一膜的特性的测定值来调整第一膜的成膜条件(以下称为“第一成膜条件”)。接着，在第一膜上形成第二膜，使用所形成的层叠膜的特性的测定值来调整第二膜的成膜条件(以下称为“第二成膜条件”)。这样，调整层叠膜的成膜条件的过程复杂，调整层叠膜的成膜条件并非易事。
另外，在未充分地进行第一膜的成膜条件的调整就在第一膜上形成了第二膜的情况下，有时无论怎样调整第二膜的成膜条件都无法获得具有作为目标的规定的特性的层叠膜。另外，在形成层叠膜之前判断将第一膜的成膜条件预先调整至获得何种程度的特性才好并非易事。
因此，在本实施方式中，控制装置100首先基于在第一膜上形成第二膜而得到的层叠膜的特性的测定值和模型存储部102中存储的表示第二成膜条件对第二膜的特性产生的影响的工艺模型来调整第二成膜条件。接着，控制装置100基于利用调整后的第二成膜条件形成层叠膜的情况下预测的层叠膜的特性的预测值来判定是否要调整第一成膜条件。由此，即使是与半导体制造装置、半导体工艺相关的知识、经验少的操作者，也能够容易地调整层叠膜的成膜条件。
接着，对本实施方式的控制装置100的动作(调整处理)进行说明。以下，列举在晶圆W上形成D-poly膜之后形成a-Si膜来形成层叠膜的情况为例来进行说明。D-poly膜是第一膜的一例，a-Si膜是第二膜的一例。
图3是用于说明本实施方式的基板处理系统的动作的一例的流程图。
本实施方式的调整处理既可以在进行成膜处理之前的安装阶段进行，也可以与成膜处理同时进行。另外，在调整处理中，操作者对操作面板116进行操作来按每个区带选择工艺类型(例如，D-poly膜与a-Si膜的层叠膜的形成)，并且按每个区带输入要形成的层叠膜的膜厚的目标值(目标膜厚)。
当被输入工艺类型等必要的信息并接收到开始指令时，CPU 112从制程存储部104读出与被输入的工艺类型对应的工艺用制程(步骤S1)。
接着，在晶圆W上形成D-poly膜与a-Si膜的层叠膜(步骤S2：成膜工序)。具体地说，CPU 112使盖体42下降，至少将在各区带内装载有晶圆W的晶舟48配置在盖体42上。接着，CPU 112使盖体42上升来将晶舟48搬入处理容器4内。接着，CPU 112按照从制程存储部104读出的工艺用制程来控制流量调整部24、开度可变阀34、电力控制设备62a～62g等，从而在晶圆W上形成按D-poly膜、a-Si膜的顺序层叠而成的层叠膜。向晶圆W供给SiH4气体和PH3气体的混合气体，并利用气相化学反应使膜层叠，由此形成D-poly膜。向形成有D-poly膜的晶圆W供给SiH4气体，并利用气相化学反应使膜层叠，由此形成a-Si膜。此外，也可以在形成D-poly膜之后对D-poly膜进行蚀刻处理等规定的处理，之后形成a-Si膜。
在形成层叠膜之后，CPU 112使盖体42下降并搬出形成有层叠膜的晶圆W。主计算机使被搬出的晶圆W输送到未图示的膜厚测定器，来测定层叠膜的膜厚(步骤S3：测定工序)。当测定出层叠膜的膜厚时，膜厚测定器将测定出的膜厚经由主计算机发送到CPU 112。此外，操作者也可以对操作面板116进行操作来输入由膜厚测定器测定出的膜厚。
当CPU 112接收到所测定出的层叠膜的膜厚时(步骤S4)，CPU 112判定层叠膜的膜厚是否为层叠膜的目标膜厚的允许范围内的膜厚(步骤S5)。允许范围内是指包含在根据已输入的层叠膜的目标膜厚能够允许的规定的范围内，例如是指在已输入的层叠膜的目标膜厚的±1％以内的情况。
CPU 112在步骤S5中判定为层叠膜的膜厚是层叠膜的目标膜厚的允许范围内的膜厚的情况下，结束调整处理。CPU 112在步骤S5中判定为层叠膜的膜厚不是层叠膜的目标膜厚的允许范围内的膜厚的情况下，执行a-Si膜的制程优化计算(步骤S6：调整工序)。在制程优化计算中，基于在步骤S4中接收到的层叠膜的膜厚和模型存储部102中存储的表示a-Si膜的成膜条件对a-Si膜的特性产生的影响的工艺模型来优化晶圆W的温度、成膜时间等a-Si膜的成膜条件。此时，利用线性计划法、二次计划法等优化算法来计算层叠膜的膜厚成为目标膜厚那样的各区带内的晶圆W的温度、成膜时间等a-Si膜的成膜条件。另外，基于模型存储部102中存储的热模型来计算加热器60a～60g的设定温度，以使晶圆W的温度成为根据表示a-Si膜的成膜条件对a-Si膜的特性产生的影响的工艺模型计算出的晶圆W的温度。另外，在a-Si膜的制程优化计算中，更为优选的是至少测定一次D-poly膜单体的膜厚，掌握测定出的D-poly膜单体的膜厚的状态来用于计算。此外，a-Si膜的成膜条件是第二成膜条件的一例，表示a-Si膜的成膜条件对a-Si膜的特性产生的影响的工艺模型是第二工艺模型的一例。
接着，CPU 112判定利用制程存储部104中存储的D-poly膜的成膜条件和在步骤S6中计算出的a-Si膜的成膜条件来形成层叠膜的情况下预测的膜厚(以下称为“预测膜厚”)是否为层叠膜的目标膜厚的允许范围内的膜厚(步骤S7：判定工序)。此时，在针对多片晶圆W计算出层叠膜的预测膜厚的情况下，能够基于至少一片晶圆W上的层叠膜的预测膜厚是否为层叠膜的目标膜厚的允许范围内的膜厚来进行判定。另外，也可以基于多片晶圆W上的层叠膜的预测膜厚的偏差(面间均匀性)是否为层叠膜的目标膜厚的允许范围内的膜厚来进行判定。此外，D-poly膜的成膜条件是第一成膜条件的一例。
图4是用于说明层叠膜的预测膜厚与层叠膜的目标膜厚的关系的图。在图4中示出了每个区带的层叠膜的预测膜厚与层叠膜的目标膜厚的关系，图4中用粗虚线表示层叠膜的预测膜厚，用细虚线表示层叠膜的目标膜厚。
在图4的例子中，在所有区带(区带1～7)中，层叠膜的预测膜厚均不是层叠膜的目标膜厚(100nm)的允许范围(±1nm)内的膜厚，因此CPU 112判定为层叠膜的预测膜厚不是层叠膜的目标膜厚的允许范围内的膜厚。
另一方面，与图4的例子不同，在CPU 112在步骤S7中判定为层叠膜的预测膜厚是目标膜厚的允许范围内的膜厚的情况下，更新在步骤S1中读出的工艺用制程(步骤S8)。具体地说，CPU 112将在步骤S1中读出的工艺用制程的a-Si膜的成膜条件更新为在步骤S6中计算出的成膜条件。在更新工艺用制程之后，返回到步骤S2。关于工艺用制程的更新，既可以覆盖现有的工艺用制程，也可以制作与现有的工艺用制程不同的新的工艺用制程。
CPU 112在步骤S7中判定为层叠膜的预测膜厚不是目标膜厚的允许范围内的膜厚的情况下，通知需要调整D-poly膜的成膜条件(步骤S9)。例如，C PU 112在操作面板116上显示需要调整D-poly膜的成膜条件的内容。
接着，CPU 112计算在执行D-poly膜的制程优化计算时使用的D-poly膜的目标膜厚(步骤S10)。在D-poly膜的目标膜厚的计算中，计算D-poly膜的目标膜厚以使层叠膜的预测膜厚与层叠膜的目标膜厚一致。具体地说，能够基于下述式(1)和式(2)来计算D-poly膜的目标膜厚。
(D-poly膜的目标膜厚)＝(D-poly膜的膜厚的测定值)+(膜厚调整量) (1)
(膜厚调整量)＝(层叠膜的目标膜厚)-(层叠膜的预测膜厚) (2)
图5是用于说明计算D-poly膜的目标膜厚的方法的图。在图5中示出了每个区带的层叠膜的预测膜厚、层叠膜的目标膜厚、D-poly膜的膜厚的测定值以及D-poly膜的目标膜厚。图5中用粗虚线表示层叠膜的预测膜厚，用细虚线表示层叠膜的目标膜厚，用细实线表示D-poly膜的膜厚的测定值，用细虚线表示D-poly膜的目标膜厚。
如图5所示，例如区带1内的层叠膜的预测膜厚(102nm)为比层叠膜的目标膜厚(100nm)厚2nm的膜厚。即，基于式(2)，膜厚调整量为-2nm。由此，能够基于式(1)对D-poly膜的膜厚的测定值(86nm)加上膜厚调整量(-2nm)来计算出D-poly膜的目标膜厚为84nm。
接着，CPU 112执行D-poly膜的制程优化计算(步骤S11)。在制程优化计算中，基于在步骤S4中接收到的层叠膜的膜厚和模型存储部102中存储的表示D-poly膜的成膜条件对成膜结果产生的影响的工艺模型来优化D-poly膜的成膜条件。此时，利用线性计划法、二次计划法等优化算法来计算D-poly膜的膜厚为在步骤S10中计算出的D-poly膜的目标膜厚那样的各区带内的晶圆W的温度、成膜时间等D-poly膜的成膜条件。此外，在调整处理之前利用制程存储部104中存储的D-poly膜的成膜条件来形成D-poly膜(单膜)并测定所形成的D-poly膜的膜厚的情况下，也可以使用D-poly膜的膜厚来替代在步骤S4中接收到的层叠膜的膜厚。此外，表示D-poly膜的成膜条件对成膜结果产生的影响的工艺模型是第一工艺模型的一例。
接着，CPU 112更新在步骤S1中读出的工艺用制程(步骤S8)。具体地说，CPU 112将在步骤S1中读出的工艺用制程的D-poly膜的成膜条件更新为在步骤S11中计算出的D-poly膜的成膜条件。另外，CPU 112将在步骤S1中读出的工艺用制程的a-Si膜的成膜条件更新为在步骤S6中计算出的a-Si膜的成膜条件。在更新工艺用制程之后，返回到步骤S2。关于工艺用制程的更新，既可以覆盖现有的工艺用制程，也可以制作与现有的工艺用制程不同的新的工艺用制程。
根据以上内容，能够调整层叠膜的成膜条件。此外，该调整处理是一例，例如在CPU112在步骤S7中判定为层叠膜的预测膜厚不是目标膜厚的允许范围内的膜厚的情况下，也可以不进行步骤S9就进行步骤S10和步骤S11。另外，例如在CPU 112在步骤S7中判定为层叠膜的预测膜厚不是目标膜厚的允许范围内的膜厚的情况下，也可以仅在步骤S9中通知需要调整D-poly膜的成膜条件。在该情况下，也可以中断处理，直到由操作者进行继续处理的操作为止。
如以上所说明过的那样，在本实施方式中，控制装置100首先基于在D-poly膜上形成a-Si膜而得到的层叠膜的特性的测定值和模型存储部102中存储的表示a-Si膜的成膜条件对a-Si膜的特性产生的影响的工艺模型来调整a-Si膜的成膜条件。接着，控制装置100基于利用调整后的a-Si膜的成膜条件来形成层叠膜的情况下预测的层叠膜的特性的预测值来判定是否要调整D-poly膜的成膜条件。由此，即使是与半导体制造装置、半导体工艺相关的知识、经验少的操作者，也能够容易地调整层叠膜的成膜条件。另外，能够缩短直到计算出层叠膜的最佳成膜条件为止所需要的时间。
以上，通过上述实施方式说明了控制装置、基板处理系统、基板处理方法以及存储介质，但本公开并不限定于上述实施方式，在本公开的范围内能够进行各种变形和改良。
在本实施方式中，列举利用SiH4气体和PH3气体的混合气体来形成添加了磷的多晶硅膜的情况为例进行了说明，但成膜气体并不限定于SiH4气体，例如也可以是乙硅烷气体(Si2H6气体)。另外，所添加的杂质并不限定于磷，例如也可以是硼(B)。
另外，在本实施方式中，列举利用SiH4气体来形成a-Si膜的情况为例进行了说明，但成膜气体并不限定于SiH4气体，也可以是能够形成a-Si膜的其它成膜气体。
另外，在本实施方式中，列举形成D-poly膜与a-Si膜的层叠膜的情况为例进行了说明，但层叠膜并不限定于此。作为层叠膜，优选为难以在层叠后的状态下测定各个膜的特性的膜，例如能够列举由包含同一元素的膜形成的层叠膜。具体地说，层叠膜既可以是成膜条件不同的两个多晶硅膜，也可以是成膜条件不同的两个a-Si膜。另外，形成层叠膜的方法未被特别地限定，例如既可以是化学气相沉积(CVD：Chemical Vapor Deposition)，也可以是原子层沉积(ALD：Atomic Layer Deposition)。
另外，在本实施方式中，列举由两个膜形成的层叠膜为例进行了说明，但层叠膜并不限定于此。作为层叠膜，也可以是由三个以上的膜形成的膜。
另外，在本实施方式中，列举通过制程优化计算来调整加热器60的设定温度和成膜时间的情况为例进行了说明，但也可以仅调整加热器60的设定温度，或仅调整成膜时间。另外，还可以调整从其它成膜条件例如成膜气体的流量、成膜气体的供给时间、处理容器4内的压力、吹扫气体的供给时间、晶舟48的转数(转速)中选择的一个成膜条件。还可以同时调整从这些成膜条件中选择的多个成膜条件。
另外，在本实施方式中，列举形成具有规定的膜厚的层叠膜的情况为例进行了说明，但层叠膜的特性并不限定于此，例如也可以是层叠膜的杂质浓度、薄层电阻、反射率、蚀刻耐性等其它特性。在该情况下，使用表示晶圆W的温度、成膜时间、处理容器4内的压力、成膜气体的流量等成膜条件对所形成的膜的杂质浓度、薄层电阻、反射率等膜质产生的影响的工艺模型即可。
另外，在本实施方式中，列举由晶舟上载置的多片晶圆W构成一个批次，以一个批次为单位进行成膜处理的间歇式的装置为例进行了说明，但并不限定于此。例如也可以是对保持件上载置的多片晶圆W统一进行成膜处理的半间歇式的装置，还可以是一片一片地进行成膜处理的单片式的装置。
另外，在本实施方式中，列举由控制基板处理装置的动作的控制装置100进行调整处理的情况为例进行了说明，但并不限定于此，例如也可以由对多个装置进行统一管理的控制装置(群控制器)、主计算机来进行调整处理。
根据上述内容，本公开的各种实施例是为了说明而被记载的，另外，能够理解的是，能够不脱离本公开的范围和思想地进行各种变形。因而，在此公开的各种实施例并非用于限制由各权利要求指定的本质的范围和思想。

Claims (13)

1.一种控制装置，对在基板上形成第一膜之后形成第二膜来形成层叠膜的基板处理装置的动作进行控制，该控制装置具有：
制程存储部，其存储成膜条件，该成膜条件包括形成所述第一膜的第一成膜条件和形成所述第二膜的第二成膜条件；
模型存储部，其存储工艺模型，该工艺模型包括表示所述第一成膜条件对所述第一膜的特性产生的影响的第一工艺模型和表示所述第二成膜条件对所述第二膜的特性产生的影响的第二工艺模型；以及
控制部，其基于包括利用所述制程存储部中存储的所述第一成膜条件和所述第二成膜条件形成的所述第一膜和所述第二膜的所述层叠膜的特性的测定值和所述模型存储部中存储的所述第二工艺模型来调整所述第二成膜条件，基于利用所述第一成膜条件和调整后的所述第二成膜条件形成所述层叠膜的情况下的预测的所述层叠膜的特性的预测值来判定是否要调整所述第一成膜条件，
其中，所述控制部在判定为要调整所述第一成膜条件的情况下，基于包括利用所述制程存储部中存储的所述第一成膜条件和所述第二成膜条件形成的所述第一膜和所述第二膜的所述层叠膜的特性的测定值和所述模型存储部中存储的所述第一工艺模型来调整所述第一成膜条件，使得所述层叠膜的特性的预测值与所述层叠膜的特性的目标值一致。
2.根据权利要求1所述的控制装置，其特征在于，
在所述层叠膜的特性的预测值没有满足作为目标的所述层叠膜的特性的情况下，所述控制部判定为要调整所述第一成膜条件。
3.根据权利要求1所述的控制装置，其特征在于，
所述控制部在判定为要调整所述第一成膜条件的情况下，通知需要调整所述第一成膜条件。
4.根据权利要求1所述的控制装置，其特征在于，
所述控制部在判定为要调整所述第一成膜条件的情况下，控制所述基板处理装置的动作，使得利用调整后的所述第一成膜条件和调整后的所述第二成膜条件来形成所述层叠膜。
5.根据权利要求1所述的控制装置，其特征在于，
所述层叠膜是在所述基板处理装置中连续地形成的膜。
6.根据权利要求1所述的控制装置，其特征在于，
所述第一膜和所述第二膜是包含同一元素的膜。
7.根据权利要求1所述的控制装置，其特征在于，
所述层叠膜的特性是膜厚。
8.根据权利要求1所述的控制装置，其特征在于，
所述层叠膜的特性是杂质浓度。
9.一种基板处理系统，具有：
基板处理装置，其在基板上形成第一膜之后形成第二膜来形成层叠膜；以及
控制装置，其控制所述基板处理装置的动作，
其中，所述控制装置具有：
制程存储部，其存储成膜条件，该成膜条件包括形成所述第一膜的第一成膜条件和形成所述第二膜的第二成膜条件；
模型存储部，其存储工艺模型，该工艺模型包括表示所述第一成膜条件对所述第一膜的特性产生的影响的第一工艺模型和表示所述第二成膜条件对所述第二膜的特性产生的影响的第二工艺模型；以及
控制部，其基于包括利用所述制程存储部中存储的所述第一成膜条件和所述第二成膜条件形成的所述第一膜和所述第二膜的所述层叠膜的特性的测定值和所述模型存储部中存储的所述第二工艺模型来调整所述第二成膜条件，基于利用所述第一成膜条件和调整后的所述第二成膜条件形成所述层叠膜的情况下的预测的所述层叠膜的特性的预测值来判定是否要调整所述第一成膜条件，
其中，所述控制部在判定为要调整所述第一成膜条件的情况下，基于包括利用所述制程存储部中存储的所述第一成膜条件和所述第二成膜条件形成的所述第一膜和所述第二膜的所述层叠膜的特性的测定值和所述模型存储部中存储的所述第一工艺模型来调整所述第一成膜条件，使得所述层叠膜的特性的预测值与所述层叠膜的特性的目标值一致。
10.一种基板处理方法，包括以下工序：
成膜工序，包括在基板上利用第一成膜条件形成第一膜的第一成膜工序和利用第二成膜条件在所述第一膜上形成第二膜的第二成膜工序；
测定工序，测定在所述成膜工序中形成的包括所述第一膜和所述第二膜的层叠膜的特性；
调整工序，基于在所述测定工序中测定出的所述层叠膜的特性的测定值和表示所述第二成膜条件对所述第二膜的特性产生的影响的第二工艺模型来调整所述第二成膜条件；以及
判定工序，基于利用所述第一成膜条件和在所述调整工序中调整后的所述第二成膜条件形成所述层叠膜的情况下的预测的所述层叠膜的特性的预测值来判定是否要调整所述第一成膜条件，
其中，在所述判定工序中判定为要调整所述第一成膜条件的情况下，基于包括利用所述第一成膜条件和所述第二成膜条件形成的所述第一膜和所述第二膜的所述层叠膜的特性的测定值和表示所述第一成膜条件对所述第一膜的特性产生的影响的第一工艺模型来调整所述第一成膜条件，使得所述层叠膜的特性的预测值与所述层叠膜的特性的目标值一致。
11.根据权利要求10所述的基板处理方法，其特征在于，
所述成膜工序包括对所述第一膜进行规定的处理的处理工序，
在所述第一成膜工序之后且所述第二成膜工序之前进行所述处理工序。
12.根据权利要求11所述的基板处理方法，其特征在于，
所述规定的处理包括对所述第一膜进行蚀刻的蚀刻处理。
13.一种存储介质，其存储使计算机执行根据权利要求10所述的基板处理方法的程序。
CN201710191094.9A 2016-03-28 2017-03-28 控制装置、基板处理系统、基板处理方法以及存储介质 Active CN107236936B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016063220A JP6541599B2 (ja) 2016-03-28 2016-03-28 制御装置、基板処理システム、基板処理方法及びプログラム
JP2016-063220 2016-03-28

Publications (2)

Publication Number Publication Date
CN107236936A CN107236936A (zh) 2017-10-10
CN107236936B true CN107236936B (zh) 2020-03-03

Family

ID=59898147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710191094.9A Active CN107236936B (zh) 2016-03-28 2017-03-28 控制装置、基板处理系统、基板处理方法以及存储介质

Country Status (5)

Country Link
US (1) US10395934B2 (zh)
JP (1) JP6541599B2 (zh)
KR (1) KR102147563B1 (zh)
CN (1) CN107236936B (zh)
TW (1) TWI692026B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6959191B2 (ja) * 2018-07-25 2021-11-02 旭化成エレクトロニクス株式会社 学習処理装置、学習処理方法、化合物半導体の製造方法、および、プログラム
JP7161896B2 (ja) * 2018-09-20 2022-10-27 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理システム
KR20210092238A (ko) * 2018-11-21 2021-07-23 도쿄엘렉트론가부시키가이샤 기판 처리의 조건 설정 지원 방법, 기판 처리 시스템, 기억 매체 및 학습 모델
CN110442930B (zh) * 2019-07-19 2023-12-15 Tcl华星光电技术有限公司 虚拟量测方法和虚拟量测装置
JP7442407B2 (ja) 2020-07-14 2024-03-04 東京エレクトロン株式会社 制御装置、システム及び制御方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190457A (ja) * 1992-01-17 1993-07-30 Fuji Electric Co Ltd 学習指示機能付半導体製造装置
JPH0766291A (ja) * 1993-08-31 1995-03-10 Nippondenso Co Ltd 半導体装置の製造方法
JP3901958B2 (ja) * 2000-08-24 2007-04-04 東京エレクトロン株式会社 熱処理装置設定温度の作成方法、および熱処理方法
US8257546B2 (en) * 2003-04-11 2012-09-04 Applied Materials, Inc. Method and system for monitoring an etch process
US20050287806A1 (en) * 2004-06-24 2005-12-29 Hiroyuki Matsuura Vertical CVD apparatus and CVD method using the same
JP4511488B2 (ja) * 2006-03-31 2010-07-28 株式会社堀場製作所 有機ｅｌ素子の製造装置
US7467064B2 (en) * 2006-02-07 2008-12-16 Timbre Technologies, Inc. Transforming metrology data from a semiconductor treatment system using multivariate analysis
JP4942174B2 (ja) * 2006-10-05 2012-05-30 東京エレクトロン株式会社 基板処理システムの処理レシピ最適化方法，基板処理システム，基板処理装置
JP4464979B2 (ja) * 2007-03-05 2010-05-19 東京エレクトロン株式会社 処理システム、処理方法、及び、プログラム
JP5212281B2 (ja) * 2009-07-03 2013-06-19 日立電線株式会社 半導体光素子基板の製造方法
JP2012004542A (ja) * 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
JP5774532B2 (ja) * 2012-03-28 2015-09-09 東京エレクトロン株式会社 連続処理システム、連続処理方法、及び、プログラム
JP5766647B2 (ja) * 2012-03-28 2015-08-19 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP5788355B2 (ja) * 2012-03-29 2015-09-30 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
US8994013B2 (en) * 2012-05-18 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, display device, electronic device, and lighting device
JP2014127627A (ja) * 2012-12-27 2014-07-07 Tokyo Electron Ltd 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置、及び、プログラム
JP6106519B2 (ja) * 2013-05-09 2017-04-05 東京エレクトロン株式会社 基板処理方法、プログラム、制御装置、成膜装置及び基板処理システム
US9797042B2 (en) * 2014-05-15 2017-10-24 Lam Research Corporation Single ALD cycle thickness control in multi-station substrate deposition systems

Also Published As

Publication number Publication date
US10395934B2 (en) 2019-08-27
JP6541599B2 (ja) 2019-07-10
JP2017183311A (ja) 2017-10-05
KR20170113201A (ko) 2017-10-12
TWI692026B (zh) 2020-04-21
TW201801173A (zh) 2018-01-01
KR102147563B1 (ko) 2020-08-24
US20170278714A1 (en) 2017-09-28
CN107236936A (zh) 2017-10-10

Similar Documents

Publication Publication Date Title
CN107236936B (zh) 控制装置、基板处理系统、基板处理方法以及存储介质
CN107230654B (zh) 控制装置、基板处理系统、基板处理方法以及存储介质
JP5788355B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
TWI383456B (zh) A heat treatment system, a heat treatment method, and a computer-readable recording medium
JP5766647B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
US8664013B2 (en) Continuous processing system, continuous processing method, and program
JP5049303B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
JP2008218709A (ja) 処理システム、処理方法、及び、プログラム
KR101149170B1 (ko) 열처리 장치, 열처리 장치의 온도 조정 방법, 및 컴퓨터 프로그램을 기록한 기록 매체
KR101998921B1 (ko) 열처리 시스템, 열처리 방법 및 프로그램
KR101578576B1 (ko) 열처리 시스템, 열처리 방법 및 기록 매체
US10186429B2 (en) Heat treatment apparatus, heat treatment method, and program
JP5049302B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
US20170271218A1 (en) Control device, substrate processing system, substrate processing method, and program
JP6378639B2 (ja) 処理システム、処理方法、及び、プログラム
TWI433239B (zh) 熱處理裝置、熱處理裝置之溫度調整方法、及程式
US10692782B2 (en) Control device, substrate processing system, substrate processing method, and program
JP6335128B2 (ja) 熱処理システム、熱処理方法、及び、プログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant