KR101998921B1 - 열처리 시스템, 열처리 방법 및 프로그램 - Google Patents

열처리 시스템, 열처리 방법 및 프로그램 Download PDF

Info

Publication number
KR101998921B1
KR101998921B1 KR1020160020712A KR20160020712A KR101998921B1 KR 101998921 B1 KR101998921 B1 KR 101998921B1 KR 1020160020712 A KR1020160020712 A KR 1020160020712A KR 20160020712 A KR20160020712 A KR 20160020712A KR 101998921 B1 KR101998921 B1 KR 101998921B1
Authority
KR
South Korea
Prior art keywords
heat treatment
target
result
film thickness
film
Prior art date
Application number
KR1020160020712A
Other languages
English (en)
Other versions
KR20160103528A (ko
Inventor
유이치 다케나가
히로이치 오타
신고 세키사와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160103528A publication Critical patent/KR20160103528A/ko
Application granted granted Critical
Publication of KR101998921B1 publication Critical patent/KR101998921B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/16—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising cuprous oxide or cuprous iodide
    • H01L21/161—Preparation of the foundation plate, preliminary treatment oxidation of the foundation plate, reduction treatment
    • H01L21/164—Oxidation and subsequent heat treatment of the foundation plate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)

Abstract

본 발명은 피처리체의 면내 형상을 제어할 수 있는 열처리 시스템, 열처리 방법 및 프로그램을 제공하는 것을 과제로 한다.
열처리 장치(1)는, 복수매의 반도체 웨이퍼(W)를 수용하는 반응관(2) 내를 가열하는 히터부(10)와, 열처리 내용에 따른 열처리 조건을 기억하는 열처리 조건 기억 수단과, 반응관(2) 내의 온도의 변화와, 열처리 결과의 변화의 관계를 나타내는 열처리 변화 모델을 기억하는 열처리 변화 모델 기억 수단과, 열처리 조건에서의 열처리 결과를 실행하는 열처리 실행 수단과, 실행된 열처리 결과를 수신하는 열처리 결과 수신 수단과, 목표로 하는 열처리 결과와, 목표로 하는 열처리 결과의 형상에 관한 정보에 기초하여, 반도체 웨이퍼(W)의 면내 형상에 관한 목표로 하는 열처리 결과를 산출하고, 산출한 면내 형상에 관한 목표로 하는 열처리 결과와, 열처리 변화 모델에 기초하여, 목표로 하는 열처리 결과가 되는 최적 온도를 산출하는 최적 온도 산출 수단을 구비한다.

Description

열처리 시스템, 열처리 방법 및 프로그램{HEAT TREATMENT SYSTEM, HEAT TREATMENT METHOD, AND PROGRAM}
본 발명은, 반도체 웨이퍼 등의 피처리체를 열처리하는 열처리 시스템, 열처리 방법 및 프로그램에 관한 것으로, 특히, 피처리체를 다수매 일괄적으로 처리하는 배치식(batch) 열처리 시스템, 열처리 방법 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정에서는, 다수매의 피처리체, 예컨대 반도체 웨이퍼의 성막 처리, 산화 처리 혹은 확산 처리 등을 일괄적으로 행하는 배치식 열처리 시스템이 이용되고 있다. 배치식 열처리 시스템에서는, 효율적으로 반도체 웨이퍼를 처리하는 것이 가능하지만, 다수매의 반도체 웨이퍼의 열처리의 균일성을 확보하는 것은 어렵다.
이러한 문제를 해결하기 위해, 예컨대 특허문헌 1에는, 히터실 내에 취입되는 외기의 온도가 일정해지도록 외기의 온도를 자동적으로 조정하는 열처리 장치가 제안되어 있다.
일본 특허 공개 제2005-183596호 공보
그런데, 최근의 미세화에 따라, 요구되는 균일성의 스펙이 엄격해지고 있고, 반도체 웨이퍼의 면내 균일성을 보다 향상시키는 것이 요구되고 있다. 또한, 마스크 성막 공정에서는, 반도체 웨이퍼의 면내 형상을 오목형으로 일치시키고자 하는 요망이 있다. 또한, 패턴이 없는 반도체 웨이퍼를 사용한 프로세스 조건 세팅에서는, 반도체 웨이퍼의 면내 형상을 볼록형으로 일치시키는 것이 요구되고 있다. 이 때문에, 반도체 웨이퍼의 면내 형상을 컨트롤할 수 있는 열처리 시스템 및 열처리 방법이 요구되고 있다.
본 발명은, 상기 실상을 감안하여 이루어진 것으로, 피처리체의 면내 형상을 제어할 수 있는 열처리 시스템, 열처리 방법 및 프로그램을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 제1 관점에 관한 열처리 시스템은,
복수매의 피처리체를 수용하는 처리실 내를 가열하는 가열 수단과,
상기 가열 수단에 의해 가열되는 처리실 내의 온도를 포함하는, 열처리 내용에 따른 열처리 조건을 기억하는 열처리 조건 기억 수단과,
상기 처리실 내의 온도의 변화와, 열처리 결과의 변화의 관계를 나타내는 열처리 변화 모델을 기억하는 열처리 변화 모델 기억 수단과,
상기 열처리 조건 기억 수단에 의해 기억된 열처리 조건을 실행하는 열처리 실행 수단과,
상기 열처리 실행 수단에 의해 실행된 열처리 결과를 수신하는 열처리 결과 수신 수단과,
목표로 하는 열처리 결과와, 그 목표로 하는 열처리 결과의 형상에 관한 정보에 기초하여, 상기 피처리체의 면내 형상에 관한 목표로 하는 열처리 결과를 산출하고, 그 산출한 면내 형상에 관한 목표로 하는 열처리 결과와, 상기 열처리 변화 모델 기억 수단에 기억된 열처리 변화 모델에 기초하여, 상기 목표로 하는 열처리 결과가 되는 최적 온도를 산출하는 최적 온도 산출 수단
을 구비하는 것을 특징으로 한다.
상기 최적 온도 산출 수단에서는, 예컨대, 상기 피처리체의 중앙부와 단부에서의 목표로 하는 열처리 결과와, 상기 목표로 하는 열처리 결과의 형상에 관한 정보에 기초하여, 상기 피처리체의 면내 형상에 관한 목표로 하는 열처리 결과를 산출하고, 그 산출한 목표로 하는 열처리 결과와, 상기 열처리 변화 모델 기억 수단에 기억된 열처리 변화 모델에 기초하여, 상기 목표로 하는 열처리 결과가 되는 최적 온도를 산출한다.
예컨대, 상기 처리실은 복수의 존으로 구분되고,
상기 가열 수단은, 상기 처리실 내의 존마다 온도 설정 가능하고,
상기 열처리 조건 기억 수단에 기억된 열처리 조건은, 상기 처리실 내의 존마다 설정되고,
상기 열처리 변화 모델 기억 수단에 기억된 열처리 변화 모델은, 상기 존마다의 처리실 내의 온도의 변화와, 상기 존마다의 열처리 결과의 변화의 관계를 나타내고,
상기 최적 온도 산출 수단은, 상기 존마다 최적 온도를 산출한다.
예컨대, 상기 열처리 내용은 성막 처리이고,
상기 열처리 결과는 피처리체에 형성된 박막의 막두께이다.
본 발명의 제2 관점에 관한 열처리 방법은,
복수매의 피처리체를 수용하는 처리실 내를 가열하는 가열 공정과,
상기 가열 공정에서 가열되는 처리실 내의 온도를 포함하는, 열처리 내용에 따른 열처리 조건을 기억하는 열처리 조건 기억 공정과,
상기 처리실 내의 온도의 변화와, 열처리 결과의 변화의 관계를 나타내는 열처리 변화 모델을 기억하는 열처리 변화 모델 기억 공정과,
상기 열처리 조건 기억 공정에서 기억된 열처리 조건을 실행하는 열처리 실행 공정과,
상기 열처리 실행 공정에 의해 실행된 열처리 결과를 수신하는 열처리 결과 수신 공정과,
목표로 하는 열처리 결과와, 그 목표로 하는 열처리 결과의 형상에 관한 정보에 기초하여, 상기 피처리체의 면내 형상에 관한 목표로 하는 열처리 결과를 산출하고, 그 산출한 면내 형상에 관한 목표로 하는 열처리 결과와, 상기 열처리 변화 모델 기억 공정에서 기억된 열처리 변화 모델에 기초하여, 상기 목표로 하는 열처리 결과가 되는 최적 온도를 산출하는 최적 온도 산출 공정
을 포함하는 것을 특징으로 한다.
본 발명의 제3 관점에 관한 프로그램은,
컴퓨터를,
복수매의 피처리체를 수용하는 처리실 내를 가열하는 가열 수단,
상기 가열 수단에 의해 가열되는 처리실 내의 온도를 포함하는, 열처리 내용에 따른 열처리 조건을 기억하는 열처리 조건 기억 수단,
상기 처리실 내의 온도의 변화와, 열처리 결과의 변화의 관계를 나타내는 열처리 변화 모델을 기억하는 열처리 변화 모델 기억 수단,
상기 열처리 조건 기억 수단에 의해 기억된 열처리 조건을 실행하는 열처리 실행 수단,
상기 열처리 실행 수단에 의해 실행된 열처리 결과를 수신하는 열처리 결과 수신 수단,
목표로 하는 열처리 결과와, 그 목표로 하는 열처리 결과의 형상에 관한 정보에 기초하여, 상기 피처리체의 면내 형상에 관한 목표로 하는 열처리 결과를 산출하고, 그 산출한 면내 형상에 관한 목표로 하는 열처리 결과와, 상기 열처리 변화 모델 기억 수단에 기억된 열처리 변화 모델에 기초하여, 상기 목표로 하는 열처리 결과가 되는 최적 온도를 산출하는 최적 온도 산출 수단
으로서 기능시키는 것을 특징으로 한다.
본 발명에 의하면, 피처리체의 면내 형상을 제어할 수 있다.
도 1은 본 발명의 실시형태에 관한 열처리 장치의 구조를 나타내는 도면이다.
도 2는 도 1의 제어부의 구성예를 나타내는 도면이다.
도 3은 반응관 내의 존을 나타내는 도면이다.
도 4는 히터의 온도의 변화와 형성되는 SiO2막의 막두께 변화의 관계를 나타내는 막두께 변화 모델의 일례이다.
도 5는 조작자가 입력한 목표 막두께를 나타내는 도면이다.
도 6은 열처리를 설명하기 위한 플로우차트이다.
도 7은 레시피에 기억된 온도를 나타내는 도면이다.
도 8은 산출된 설정 온도를 나타내는 도면이다.
도 9는 본 발명의 효과를 확인하기 위한 도면이다.
도 10은 다른 실시형태의 조작자가 입력하는 목표 막두께 등을 나타내는 도면이다.
도 11은 각 존에서의 성막 처리에서의 성막 온도를 나타내는 도면이다.
도 12의 (a)는 성막 처리에서의 성막 온도가 일정한 경우의 반도체 웨이퍼에 형성되는 박막의 막두께를 나타내는 도면이고, (b)는 설정 온도를 시간과 함께 강온시킨 경우의 반도체 웨이퍼의 면내 온도를 나타내는 도면이고, (c)는 설정 온도를 시간과 함께 강온시킨 경우의 반도체 웨이퍼에 형성되는 박막의 막두께를 나타내는 도면이다.
이하, 본 발명의 열처리 시스템, 열처리 방법 및 프로그램을, 도 1에 나타내는 배치식 종형의 열처리 장치에 적용한 경우를 예로 본 실시형태를 설명한다. 또한, 본 실시형태에서는, 성막용 가스로서, 디클로로실란(SiH2Cl2)과 일산화이질소(N2O)를 이용하여, 반도체 웨이퍼에 SiO2막을 형성하는 경우를 예로 본 발명을 설명한다.
도 1에 나타낸 바와 같이, 본 실시형태의 열처리 장치(1)는, 대략 원통형이며 천장이 있는 반응관(2)을 구비한다. 반응관(2)은, 그 길이 방향이 수직 방향으로 향하도록 배치되어 있다. 반응관(2)은, 내열 및 내부식성이 우수한 재료, 예컨대 석영에 의해 형성되어 있다.
반응관(2)의 하측에는, 대략 원통형의 매니폴드(3)가 설치되어 있다. 매니폴드(3)는, 그 상단이 반응관(2)의 하단과 기밀하게 접합되어 있다. 매니폴드(3)에는, 반응관(2) 내의 가스를 배기하기 위한 배기관(4)이 기밀하게 접속되어 있다. 배기관(4)에는, 밸브, 진공 펌프 등으로 이루어진 압력 조정부(5)가 설치되어 있고, 반응관(2) 내를 원하는 압력(진공도)으로 조정한다.
매니폴드(3)(반응관(2))의 하측에는 덮개(6)가 배치되어 있다. 덮개(6)는, 보트 엘리베이터(7)에 의해 상하 이동 가능하게 구성되고, 보트 엘리베이터(7)에 의해 덮개(6)가 상승하면 매니폴드(3)(반응관(2))의 하방측(노구(爐口) 부분)이 폐쇄되고, 보트 엘리베이터(7)에 의해 덮개(6)가 하강하면 반응관(2)의 하방측(노구 부분)이 개구되도록 배치되어 있다.
덮개(6)의 상부에는, 보온통(단열체)(8)을 통해 웨이퍼 보트(9)가 설치되어 있다. 웨이퍼 보트(9)는, 피처리체, 예컨대 반도체 웨이퍼(W)를 수용(유지)하는 웨이퍼 유지구이며, 본 실시형태에서는, 반도체 웨이퍼(W)가 수직 방향으로 소정의 간격을 두고 복수매, 예컨대 150장 수용할 수 있게 구성되어 있다. 그리고, 웨이퍼 보트(9)에 반도체 웨이퍼(W)를 수용하고, 보트 엘리베이터(7)에 의해 덮개(6)를 상승시킴으로써, 반도체 웨이퍼(W)가 반응관(2) 내에 로드된다.
반응관(2)의 주위에는, 반응관(2)을 둘러싸도록, 예컨대 저항 발열체로 이루어진 히터부(10)가 설치되어 있다. 이 히터부(10)에 의해 반응관(2)의 내부가 소정의 온도로 가열되고, 그 결과, 반도체 웨이퍼(W)가 소정의 온도로 가열된다. 히터부(10)는, 예컨대 5단으로 배치된 히터(11∼15)로 구성되고, 히터(11∼15)에는 각각 전력 컨트롤러(16∼20)가 접속되어 있다. 이 때문에, 이 전력 컨트롤러(16∼20)에 각각 독립적으로 전력을 공급함으로써, 히터(11∼15)를 각각 독립적으로 원하는 온도로 가열할 수 있다. 이와 같이, 반응관(2) 내는 이 히터(11∼15)에 의해, 도 3에 나타낸 바와 같은 5개의 존으로 구분되어 있다. 예컨대, 반응관(2) 내의 TOP(ZONE1)을 가열하는 경우에는, 전력 컨트롤러(16)를 제어하여 히터(11)를 원하는 온도로 가열한다. 반응관(2) 내의 CENTER(CTR(ZONE3))를 가열하는 경우에는, 전력 컨트롤러(18)를 제어하여 히터(13)를 원하는 온도로 가열한다. 반응관(2) 내의 BOTTOM(BTM(ZONE5))을 가열하는 경우에는, 전력 컨트롤러(20)를 제어하여 히터(15)를 원하는 온도로 가열한다.
또한, 매니폴드(3)에는, 반응관(2) 내에 처리 가스를 공급하는 복수의 처리 가스 공급관이 설치되어 있다. 또, 도 1에서는, 매니폴드(3)에 처리 가스를 공급하는 3개의 처리 가스 공급관(21∼23)을 도시하고 있다. 처리 가스 공급관(21)은, 매니폴드(3)의 측방으로부터 웨이퍼 보트(9)의 상부 부근(ZONE1)까지 연장되도록 형성되어 있다. 처리 가스 공급관(22)은, 매니폴드(3)의 측방으로부터 웨이퍼 보트(9)의 중앙 부근(ZONE3)까지 연장되도록 형성되어 있다. 처리 가스 공급관(23)은, 매니폴드(3)의 측방으로부터 웨이퍼 보트(9)의 하부 부근(ZONE5)까지 연장되도록 형성되어 있다.
각 처리 가스 공급관(21∼23)에는, 각각 유량 조정부(24∼26)가 설치되어 있다. 유량 조정부(24∼26)는, 처리 가스 공급관(21∼23) 내를 흐르는 처리 가스의 유량을 조정하기 위한 매스플로우 컨트롤러(MFC) 등으로 구성되어 있다. 이 때문에, 처리 가스 공급관(21∼23)으로부터 공급되는 처리 가스는, 유량 조정부(24∼26)에 의해 원하는 유량으로 조정되어, 각각 반응관(2) 내에 공급된다.
또한, 열처리 장치(1)는, 반응관(2) 내의 가스 유량, 압력, 처리 분위기의 온도와 같은 처리 파라미터를 제어하기 위한 제어부(컨트롤러)(50)를 구비한다. 제어부(50)는, 유량 조정부(24∼26), 압력 조정부(5), 히터(11∼15)의 전력 컨트롤러(16∼20) 등에 제어 신호를 출력한다. 도 2에 제어부(50)의 구성을 나타낸다.
도 2에 나타낸 바와 같이, 제어부(50)는, 모델 기억부(51)와, 레시피 기억부(52)와, ROM(Read Only Memory)(53)와, RAM(Random Access Memory)(54)와, I/O(Input/Output Port) 포트(55)와, CPU(Central Processing Unit)(56)과, 이들을 서로 접속하는 버스(57)로 구성되어 있다.
모델 기억부(51)에는, 히터의 온도의 변화와 형성되는 SiO2막의 막두께 변화의 관계를 나타내는 막두께 변화 모델이 기억되어 있다. 도 4에 막두께 변화 모델의 일례를 나타낸다. 도 4에 나타낸 바와 같이, 막두께 변화 모델은, 소정 ZONE의 온도를 1℃ 올렸을 때, 각 ZONE에 형성되는 SiO2막의 막두께가 얼마만큼 변화하는지를 나타내고 있다. 예컨대, 도 4에 나타낸 바와 같이, 전력 컨트롤러(16)를 제어하여 히터(11)를 가열함으로써 ZONE1의 온도 설정치를 1℃ 올리면, ZONE1에 형성되는 SiO2막의 막두께가 2 nm 증가하고, ZONE2에 형성되는 SiO2막의 막두께가 0.7 nm 감소하고, ZONE3에 형성되는 SiO2막의 막두께가 0.8 nm 증가하고, ZONE4에 형성되는 SiO2막의 막두께가 0.05 nm 감소하는 것을 나타내고 있다.
또, 막두께 변화 모델은, 소정 ZONE의 온도를 변화시켰을 때에, 각 ZONE에 형성되는 SiO2막의 막두께가 얼마만큼 변화하는지를 나타낼 수 있는 것이면 되며, 그 외의 여러가지 모델을 이용해도 좋다. 또한, 이들 모델은, 프로세스 조건이나 장치의 상태에 따라서 디폴트의 수치가 최적이 아닌 경우도 고려되기 때문에, 소프트웨어에 확장 칼만 필터 등을 부가하여 학습 기능을 탑재함으로써, 모델의 학습을 행하는 것이어도 좋다. 이 확장 칼만 필터에 의한 학습 기능에 관해서는, 예컨대 미국 특허 제5,991,525호 공보 등에 개시되어 있는 수법을 이용할 수 있다.
또한, 모델 기억부(51)에는, 목표로 하는 반도체 웨이퍼(W)의 면내 형상이 평탄하지 않은 오목형 또는 볼록형인 경우에, 오목형 또는 볼록형으로 변환하기 위한 변환식(변환 계수)이 기억되어 있다. 변환식은, 측정된 막두께로부터 면내 요철 형상을 만들기 위해 의도적으로 다르게 한 막두께로 변환하는 식이며, 예컨대 이하의 식으로 표현된다.
변환후 막두께=변환전 막두께×변환 계수
또, 변환 계수는, 예컨대 이하의 식으로 표시된다.
변환 계수=패턴이 있는 반도체 웨이퍼에서의 목표 막두께/패턴이 없는 반도체 웨이퍼에서의 웨이퍼마다의 목표 막두께
본 예에서는, 후술하는 바와 같이, 입력된 입력 막두께와 입력 좌표로부터 최소 제곱법에 의해 이차 근사식을 구하고, 구한 이차 근사식으로부터 각 입력점의 근사 막두께를 산출하고, 이 각 입력점에서의 근사 막두께로부터, 하기의 식에 의해 변환후 막두께를 산출한다.
변환후 막두께=각 입력점에서의 근사 막두께×(슬롯·위치마다의 목표 막두께/레시피 내의 목표 막두께)
레시피 기억부(52)에는, 이 열처리 장치(1)에서 실행되는 성막 처리의 종류에 따라서, 제어 순서를 정하는 프로세스용 레시피가 기억되어 있다. 프로세스용 레시피는, 사용자가 실제로 행하는 처리(프로세스)마다 준비되는 레시피이며, 반응관(2)에 대한 반도체 웨이퍼(W)의 로드로부터, 처리가 끝난 반도체 웨이퍼(W)를 언로드하기까지의, 각부의 온도의 변화, 반응관(2) 내의 압력 변화, 가스의 공급의 개시 및 정지의 타이밍, 공급량 등을 규정한다.
ROM(53)는, EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리, 하드 디스크 등으로 구성되고, CPU(56)의 동작 프로그램 등을 기억하는 기록 매체이다.
RAM(54)는, CPU(56)의 워크 영역 등으로서 기능한다.
I/O 포트(55)는, 온도, 압력, 가스의 유량에 관한 측정 신호를 CPU(56)에 공급함과 함께, CPU(56)가 출력하는 제어 신호를 각부(압력 조정부(5), 히터(11∼15)의 전력 컨트롤러(16∼20), 유량 조정부(24∼26) 등)에 출력한다. 또한, I/O 포트(55)에는, 조작자가 열처리 장치(1)를 조작하는 조작 패널(58)이 접속되어 있다.
CPU(56)는, 제어부(50)의 중추를 구성하며, ROM(53)에 기억된 동작 프로그램을 실행하고, 조작 패널(58)로부터의 지시에 따라, 레시피 기억부(52)에 기억되어 있는 프로세스용 레시피를 따라서 열처리 장치(1)의 동작을 제어한다.
CPU(56)는, 모델 기억부(51)에 기억되어 있는 막두께 변화 모델과, 형성된 SiO2막의 막두께에 기초하여, 목표 막두께가 형성되는 반응관(2) 내의 각 ZONE(ZONE1∼5)에 배치된 히터(11∼15)의 설정 온도를 산출한다. 또한, CPU(56)은, 측정 막두께로부터 면내 요철 형상을 만들기 위해 의도적으로 다르게 한 막두께로 변환한다.
버스(57)는, 각부의 사이에서 정보를 전달한다.
다음으로, 이상과 같이 구성된 열처리 장치(1)를 이용한 열처리 방법에 관해 설명한다. 또, 본 예의 열처리에 있어서는, 조작자는 조작 패널(58)을 조작하여, 프로세스 종별, 본 예에서는, 디클로로실란과 일산화이질소(N2O)와의 SiO2막의 성막(DCS-HTO)을 선택함과 함께, 도 5에 나타낸 바와 같이, 타겟으로 하는 SiO2막의 막두께에 관해, 반도체 웨이퍼의 중앙(센터)의 목표 막두께, 단부(엣지)의 목표 막두께를 존마다 입력한다. 도 6은, 본 예의 열처리를 설명하기 위한 플로우차트이다.
우선, 제어부(50)(CPU(56))는, 프로세스 종별 등의 필요한 정보가 입력되었는지의 여부를 판별한다(단계 S1). CPU(56)는, 필요한 정보가 입력되어 있다고 판별하면(단계 S1; Yes), 입력된 SiO2막의 센터의 목표 막두께, 엣지의 목표 막두께에 기초하여, 각 반도체 웨이퍼(W)의 면내 형상에 관한 변환후 막두께를 산출한다(단계 S2).
예컨대, CPU(56)는, 우선 모델 기억부(51)에 기억된 변환식에 기초하여, 입력된 목표 막두께와 그 입력 좌표로부터 이차 근사 곡선을 구한다. 예컨대, 최소 제곱법에 의해, 각 입력점의 막두께=a×(반도체 웨이퍼(W) 중심으로부터의 거리)2+b가 되는 이차 근사식을 구한다.
다음으로, CPU(56)는, 구한 이차 근사식으로부터 각 입력점의 근사 막두께를 산출한다. 계속해서, CPU(56)는, 이 각 입력점에서의 근사 막두께로부터, 이하의 식에 의해 변환후 막두께를 산출한다.
변환후 막두께=각 입력점에서의 근사 막두께×(슬롯·위치마다의 목표 막두께/레시피 내의 목표 막두께)
여기서, 슬롯·위치마다의 목표 막두께는, 입력된 센터 및 엣지의 목표 막두께이며, 레시피 내의 목표 막두께의 평균 막두께이다.
또한, CPU(56)은, 입력된 프로세스 종별에 대응하는 프로세스용 레시피를 레시피 기억부(52)로부터 판독한다(단계 S3). 프로세스용 레시피에는, 예컨대 도 7에 나타낸 바와 같이, 영역마다 반응관(2) 내의 온도 등의 프로세스 조건이 기억되어 있다.
다음으로, CPU(56)는, 보트 엘리베이터(7)(덮개(6))를 강하시켜, 적어도 각 ZONE에 반도체 웨이퍼(W)(모니터 웨이퍼)를 탑재한 웨이퍼 보트(9)를 덮개(6) 상에 배치한다. 계속해서, CPU(56)는, 보트 엘리베이터(7)(덮개(6))를 상승하여 웨이퍼 보트(9)(반도체 웨이퍼(W))를 반응관(2) 내에 로드한다. 그리고, CPU(56)는, 레시피에 따라서, 압력 조정부(5), 히터(11∼15)의 전력 컨트롤러(16∼20), 유량 조정부(24∼26) 등을 제어하여 반도체 웨이퍼(W)에 SiO2막을 성막한다(단계 S4).
CPU(56)는, 성막 처리가 종료하면, 성막된 SiO2막의 막두께를 측정한다(단계 S5). 예컨대, CPU(56)는, 보트 엘리베이터(7)(덮개(6))를 강하시켜 SiO2막이 성막된 반도체 웨이퍼(W)를 언로드하고, 반도체 웨이퍼(W)를, 예컨대 도시하지 않은 측정 장치에 반송하여, 반도체 웨이퍼(W)에 성막된 SiO2막의 막두께를 측정시킨다. 측정 장치에서는, 반도체 웨이퍼(W)에 성막된 SiO2막의 막두께를 측정하면, 측정한 SiO2막의 막두께 데이터를 열처리 장치(1)(CPU(56))에 송신한다. CPU(56)는, 측정된 SiO2막의 막두께 데이터를 수신함으로써, 성막된 SiO2막의 막두께를 특정한다. 또, 조작자가 조작 패널(58)을 조작하여 측정 결과를 입력해도 좋다.
CPU(56)는, 성막된 SiO2막의 막두께를 측정하면, 측정한 막두께가 허용 범위 내인지의 여부를 판별한다(단계 S6). 허용 범위 내란, 입력된 목표 막두께로부터 허용 가능한 소정의 범위 내에 포함되어 있는 것을 말하며, 예컨대 입력된 목표 막두께로부터 ±1% 이내인 경우를 말한다.
CPU(56)는, 측정한 막두께가 허용 범위 내가 아니라고 판별하면(단계 S6; No), 목표 막두께에 합치하는 온도 설정치를 산출한다(단계 S7). 예컨대, CPU(56)는, 산출한 온도 설정치와, 모델 기억부(51)에 기억되어 있는 막두께 변화 모델에 기초하여, 도 8에 나타낸 바와 같이, 목표 막두께가 형성되는 반응관(2) 내의 각 ZONE(ZONE1∼5)에 배치된 히터(11∼15)의 설정 온도를 산출한다. 그리고, CPU(56)는, 판독한 레시피의 각 ZONE의 온도를, 산출한 설정 온도로 갱신한다(단계 S8). 그리고, CPU(56)는, 단계 S4로 되돌아가, 반도체 웨이퍼(W)에 SiO2막을 성막한다.
CPU(56)는, 측정한 막두께가 허용 범위 내라고 판별하면(단계 S6; Yes), 이 처리를 종료한다.
다음으로, 본 발명의 효과를 확인하기 위해, 본 발명의 열처리에 의해 각 존의 반도체 웨이퍼(W)의 표면이 얕은 면내 오목형이 되도록 성막했다. 도 9의 (a)에, 조정전의 각 존의 반도체 웨이퍼(W)에 형성된 막두께를 나타내고, 도 9의 (b)에, 조정후의 각 존의 반도체 웨이퍼(W)에 형성된 막두께를 나타낸다. 도 9에 나타낸 바와 같이, 본 발명의 열처리에 의해, 모든 존의 반도체 웨이퍼(W)에 관해, 그 표면이 면내 오목형이 되도록 성막할 수 있는 것을 확인했다.
이상 설명한 바와 같이, 본 실시형태에 의하면, 조작자가 목표 막두께 등을 입력하는 것만으로, 반도체 웨이퍼(W)의 면내 형상을 용이하게 제어할 수 있다.
또, 본 발명은 상기 실시형태에 한정되지 않고, 여러가지 변형, 응용이 가능하다. 이하, 본 발명에 적용 가능한 다른 실시형태에 관해 설명한다.
상기 실시형태에서는, 도 5에 나타낸 바와 같이, 성막하는 SiO2막에 관해 중앙부와 단부의 목표 막두께를 존마다 입력한 경우를 예로 본 발명을 설명했지만, 예컨대 도 10의 (a), (b)에 나타낸 바와 같이, 목표 막두께와 목표 형상(오목형, 볼록형, 평탄)과 면내 균일성을 입력하거나, 도 10의 (c)에 나타낸 바와 같이, 목표 막두께와 목표 형상과 면내 레인지를 존마다 입력해도 좋다.
상기 실시형태에서는, 성막 처리에서의 성막 온도가 일정한 경우를 예로 본 발명을 설명했지만, 예컨대 도 11에 나타낸 바와 같이, 각 존에 있어서, 성막 처리에서의 성막 온도를 서서히 저하(강온)시켜도 좋다. 이것은, 반도체 웨이퍼(W)의 중앙부(Center부)와 단부(Edge부)에서는, 설정 온도에 대한 온도 변화의 정도가 상이하다. 예컨대, 반도체 웨이퍼(W)의 단부는 반도체 웨이퍼(W)의 외부(히터부(10))에 가깝기 때문에, 가열, 냉각되기 쉬운 경향이 있다. 한편, 반도체 웨이퍼(W)의 중앙부는 반도체 웨이퍼(W)의 외부(히터부(10))로부터 멀기 때문에, 가열, 냉각되기 어려운 경향이 있다. 이 때문에, 반도체 웨이퍼(W)에 형성되는 박막의 막두께는, 도 12의 (a)에 나타낸 바와 같이, 그 중앙부가 얇은 오목형으로 형성되기 쉽다.
여기서, 도 11에 나타낸 바와 같이, 설정 온도를 시간과 함께 강온시킴으로써, 반도체 웨이퍼(W)의 단부 근방이 중앙부 근방보다 먼저 온도가 저하된다. 그 결과, 반도체 웨이퍼(W)의 중앙부 온도는, 도 12의 (b)에 나타낸 바와 같이, 단부의 온도보다 상대적으로 높아진다. 이러한 반도체 웨이퍼(W)의 면내 온도의 변화에 의해, 각 존에 있어서, 성막 처리에서의 성막 온도를 서서히 저하(강온)시키면서 성막하면, 도 12의 (c)에 나타낸 바와 같이, 도 12의 (a)에 나타내는 막두께 분포의 오목형이 완화되어, 보다 평탄한 막두께 분포를 얻을 수 있다. 그 결과, 반도체 웨이퍼(W)에서의 막두께의 면내 균일성이 향상된다.
예컨대, 모델 기억부(51)에, 성막 처리에서의 성막 온도가 일정한 경우와, 성막 온도를 서서히 저하(강온)시키는 경우의 레시피와, 형성되는 SiO2막의 막두께 변화의 관계를 나타내는 모델을 기억한다. 이에 따라, 단계 S6의 측정에 있어서 측정한 막두께 분포의 오목형이 되어 허용 범위 내가 아니라고 판단한 경우에, 단계 S7의 온도 설정치의 산출에 있어서 성막 처리에서의 성막 온도를 서서히 저하(강온)시키는 온도 설정치를 산출할 수 있어, 반도체 웨이퍼(W)에서의 막두께의 면내 균일성을 향상시킬 수 있다.
또한, 성막 온도를 서서히 저하(강온)시키는 경우의 레시피와, 형성되는 SiO2막의 막두께 변화의 관계를 나타내는 모델을 복수개 기억함으로써, CPU(56)는, 단계 S7에 있어서, 강온시키는 온도의 정밀도를 향상(최적의 온도를 산출)시키는 것이 가능해진다.
상기 실시형태에서는, 디클로로실란과 일산화이질소를 이용하여 SiO2막을 형성하는 경우를 예로 본 발명을 설명했지만, 예컨대 디클로로실란과 암모니아(NH3)를 이용한 SiN막의 성막에도 본 발명을 적용할 수 있다.
상기 실시형태에서는, SiO2막을 형성하는 경우를 예로 본 발명을 설명했지만, 처리의 종류는 임의이며, 다른 종류의 막을 형성하는 CVD(Chemical Vapor Deposition) 장치, 산화 장치 등의 여러가지 배치식 열처리 장치에 적용 가능하다.
상기 실시형태에서는, 히터의 단수(존의 수)가 5단인 경우를 예로 본 발명을 설명했지만, 4단 이하이어도 좋고 6단 이상이어도 좋다. 또한, 각 존으로부터 추출하는 반도체 웨이퍼(W)의 수 등은 임의로 설정 가능하다.
상기 실시형태에서는, 단관(單管) 구조의 배치식 열처리 장치의 경우를 예로 본 발명을 설명했지만, 예컨대 반응관(2)이 내관과 외관으로 구성된 이중관 구조의 배치식 종형 열처리 장치에 본 발명을 적용하는 것도 가능하다. 또한, 본 발명은, 반도체 웨이퍼의 처리에 한정되는 것이 아니라, 예컨대 FPD 기판, 유리 기판, PDP 기판 등의 처리에도 적용 가능하다.
본 발명의 실시형태에 관한 제어부(50)는, 전용 시스템에 상관없이, 통상의 컴퓨터 시스템을 이용하여 실현 가능하다. 예컨대, 범용 컴퓨터에, 전술한 처리를 실행하기 위한 프로그램을 저장한 기록 매체(플렉시블 디스크, CD-ROM(Compact Disc Read Only Memory) 등)로부터 그 프로그램을 인스톨함으로써, 전술한 처리를 실행하는 제어부(50)를 구성할 수 있다.
그리고, 이들 프로그램을 공급하기 위한 수단은 임의이다. 전술한 바와 같이 소정의 기록 매체를 통해 공급할 수 있는 것 외에, 예컨대 통신 회선, 통신 네트워크, 통신 시스템 등을 통해 공급해도 좋다. 이 경우, 예컨대 통신 네트워크의 게시판(BBS: Bulletin Board System)에 그 프로그램을 게시하고, 이것을 네트워크를 통해 반송파에 중첩하여 제공해도 좋다. 그리고, 이와 같이 제공된 프로그램을 기동하여, OS(Operating System)의 제어하에 다른 애플리케이션 프로그램과 동일하게 실행함으로써, 전술한 처리를 실행할 수 있다.
본 발명은 반도체 웨이퍼 등의 피처리체를 열처리하는 열처리 시스템에 유용하다.
1: 열처리 장치 2: 반응관
3: 매니폴드 6: 덮개
9: 웨이퍼 보트 10: 히터부
11∼15: 히터 16∼20: 전력 컨트롤러
21∼23: 처리 가스 공급관 24∼26: 유량 조정부
50: 제어부 51: 모델 기억부
52: 레시피 기억부 53: ROM
54: RAM 56: CPU
W: 반도체 웨이퍼

Claims (6)

  1. 복수매의 피처리체 상에 막을 형성하기 위하여, 복수매의 피처리체를 수용하는 처리실 내를 가열하는 가열 수단과,
    상기 가열 수단에 의해 가열되는 처리실 내의 온도를 포함하는, 열처리 내용에 따른 열처리 조건을 기억하는 열처리 조건 기억 수단과,
    상기 처리실 내의 온도의 변화와, 열처리 결과의 변화의 관계 - 상기 열처리 결과의 변화는 열처리에 의해 형성되는 막의 형상을 포함함 - 를 나타내는 열처리 변화 모델을 기억하는 열처리 변화 모델 기억 수단과,
    상기 가열 수단을 제어하여, 상기 열처리 조건 기억 수단에 의해 기억된 열처리 조건에서의 열처리를 실행하는 열처리 실행 수단과,
    형성하는 막의 표면의 목표 형상을 나타내는 정보를 입력하는 입력 수단과,
    상기 열처리 실행 수단에 의해 실행된 열처리 결과 - 상기 열처리 결과는 열처리에 의해 형성되는 막의 미리 설정되어 있는 측정 위치에서 측정된 막 두께를 포함함 - 를 수신하는 열처리 결과 수신 수단과,
    목표로 하는 열처리 결과와, 그 목표로 하는 열처리 결과의 형상에 관한 정보에 기초하여, 상기 피처리체의 면내 형상에 관한 목표로 하는 열처리 결과를 산출하고, 상기 입력 수단에 의해 입력된 목표 형상에 기초하여, 상기 측정 위치에서의 목표 막 두께를 계산하고, 상기 열처리 결과 수신 수단에서 수신된 막 두께와 목표 막 두께를 비교함으로써, 형성되는 막의 표면의 형상이 기준을 충족하는지 여부를 판별하고, 기준을 만족시키지 않는다고 판별되는 경우에, 산출한 면내 형상에 관한 목표로 하는 열처리 결과와, 수신된 막 두께 및 목표 막 두께와, 상기 열처리 변화 모델 기억 수단에 기억된 열처리 변화 모델에 기초하여, 상기 목표로 하는 열처리 결과와 상기 목표 형상을 얻을 수 있는 최적 온도를 산출하고, 산출된 온도에 기초하여, 상기 열처리 조건 기억 수단에 기억되어 있는 열처리 조건을 갱신하는 최적 온도 산출 수단
    을 구비하고,
    상기 열처리 실행 수단은, 상기 최적 온도 산출 수단에 의해 갱신된 열처리 조건에 기초하여, 추가적으로 열처리를 실행하고,
    상기 피처리체의 중앙부에서의 목표로 하는 열처리 결과와 상기 피처리체의 단부에서의 목표로 하는 열처리 결과가 서로 상이한 것을 특징으로 하는 열처리 시스템.
  2. 삭제
  3. 제1항에 있어서, 상기 처리실은 복수의 존(zone)으로 구분되고,
    상기 가열 수단은, 상기 처리실 내의 존마다 온도 설정 가능하고,
    상기 열처리 조건 기억 수단에 기억된 열처리 조건은, 상기 처리실 내의 존마다 설정되고,
    상기 열처리 변화 모델 기억 수단에 기억된 열처리 변화 모델은, 상기 존마다의 처리실 내의 온도의 변화와, 상기 존마다의 열처리 결과의 변화의 관계를 나타내고,
    상기 최적 온도 산출 수단은, 상기 존마다 최적 온도를 산출하는 것을 특징으로 하는 열처리 시스템.
  4. 제1항에 있어서, 상기 열처리 내용은 성막 처리이고,
    상기 열처리 결과는 피처리체에 형성된 박막의 막두께인 것을 특징으로 하는 열처리 시스템.
  5. 복수매의 피처리체 상에 막을 형성하기 위하여, 복수매의 피처리체를 수용하는 처리실 내를 가열하는 가열 공정과,
    상기 가열 공정에서 가열되는 처리실 내의 온도를 포함하는, 열처리 내용에 따른 열처리 조건을 기억하는 열처리 조건 기억 공정과,
    상기 처리실 내의 온도의 변화와, 열처리 결과의 변화의 관계 - 상기 열처리 결과의 변화는 열처리에 의해 형성되는 막의 형상을 포함함 - 를 나타내는 열처리 변화 모델을 기억하는 열처리 변화 모델 기억 공정과,
    상기 열처리 조건 기억 공정에서 기억된 열처리 조건에서의 열처리를 실행하는 열처리 실행 공정과,
    형성하는 막의 표면의 목표 형상을 나타내는 정보를 입력하는 입력 공정과,
    상기 열처리 실행 공정에 의해 실행된 열처리 결과 - 상기 열처리 결과는 열처리에 의해 형성되는 막의 미리 설정되어 있는 측정 위치에서 측정된 막 두께를 포함함 - 를 수신하는 열처리 결과 수신 공정과,
    목표로 하는 열처리 결과와, 그 목표로 하는 열처리 결과의 형상에 관한 정보에 기초하여, 상기 피처리체의 면내 형상에 관한 목표로 하는 열처리 결과를 산출하고, 상기 입력 공정에서 입력된 목표 형상에 기초하여, 상기 측정 위치에서의 목표 막 두께를 계산하고, 상기 열처리 결과 수신 공정에서 수신된 막 두께와 목표 막 두께를 비교함으로써, 형성되는 막의 표면의 형상이 기준을 충족하는지 여부를 판별하고, 기준을 만족시키지 않는다고 판별되는 경우에, 산출한 면내 형상에 관한 목표로 하는 열처리 결과와, 수신된 막 두께 및 목표 막 두께와, 상기 열처리 변화 모델 기억 공정에서 기억된 열처리 변화 모델에 기초하여, 상기 목표로 하는 열처리 결과와 상기 목표 형상을 얻을 수 있는 최적 온도를 산출하고, 산출된 온도에 기초하여, 상기 열처리 조건 기억 공정에서 기억된 열처리 조건을 갱신하는 최적 온도 산출 공정과,
    상기 최적 온도 산출 공정에서 갱신된 열처리 조건에 기초하여, 열처리를 추가적으로 실행하는 공정
    을 포함하고,
    상기 피처리체의 중앙부에서의 목표로 하는 열처리 결과와 상기 피처리체의 단부에서의 목표로 하는 열처리 결과가 서로 상이한 것을 특징으로 하는 열처리 방법.
  6. 컴퓨터가,
    복수매의 피처리체 상에 막을 형성하기 위하여, 복수매의 피처리체를 수용하는 처리실 내를 가열하는 가열 공정,
    상기 가열 공정에서 가열되는 처리실 내의 온도를 포함하는, 열처리 내용에 따른 열처리 조건을 기억하는 열처리 조건 기억 공정,
    상기 처리실 내의 온도의 변화와, 열처리 결과의 변화의 관계 - 상기 열처리 결과의 변화는 열처리에 의해 형성되는 막의 형상을 포함함 - 를 나타내는 열처리 변화 모델을 기억하는 열처리 변화 모델 기억 공정,
    상기 열처리 조건 기억 공정에서 기억된 열처리 조건에서의 열처리를 실행하는 열처리 실행 공정,
    형성하는 막의 표면의 목표 형상을 나타내는 정보를 입력하는 입력 공정과,
    상기 열처리 실행 공정에서 실행된 열처리 결과 - 상기 열처리 결과는 열처리에 의해 형성되는 막의 미리 설정되어 있는 측정 위치에서 측정된 막 두께를 포함함 - 를 수신하는 열처리 결과 수신 공정,
    목표로 하는 열처리 결과와, 그 목표로 하는 열처리 결과의 형상에 관한 정보에 기초하여, 상기 피처리체의 면내 형상에 관한 목표로 하는 열처리 결과를 산출하고, 상기 입력 공정에서 입력된 목표 형상에 기초하여, 상기 측정 위치에서의 목표 막 두께를 계산하고, 상기 열처리 결과 수신 공정에서 수신된 막 두께와 목표 막 두께를 비교함으로써, 형성되는 막의 표면의 형상이 기준을 충족하는지 여부를 판별하고, 기준을 만족시키지 않는다고 판별되는 경우에, 산출한 면내 형상에 관한 목표로 하는 열처리 결과와, 수신된 막 두께 및 목표 막 두께와, 상기 열처리 변화 모델 기억 공정에서 기억된 열처리 변화 모델에 기초하여, 상기 목표로 하는 열처리 결과와 상기 목표 형상을 얻을 수 있는 최적 온도를 산출하고, 산출된 온도에 기초하여, 상기 열처리 조건 기억 공정에서 기억된 열처리 조건을 갱신하는 최적 온도 산출 공정,
    상기 최적 온도 산출 공정에서 갱신된 열처리 조건에 기초하여, 열처리를 추가적으로 실행하는 공정
    을 실행하도록 하고,
    상기 피처리체의 중앙부에서의 목표로 하는 열처리 결과와 상기 피처리체의 단부에서의 목표로 하는 열처리 결과가 서로 상이한 것을 특징으로 하는 매체에 저장된 프로그램.
KR1020160020712A 2015-02-24 2016-02-22 열처리 시스템, 열처리 방법 및 프로그램 KR101998921B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-033722 2015-02-24
JP2015033722A JP6512860B2 (ja) 2015-02-24 2015-02-24 熱処理システム、熱処理方法、及び、プログラム

Publications (2)

Publication Number Publication Date
KR20160103528A KR20160103528A (ko) 2016-09-01
KR101998921B1 true KR101998921B1 (ko) 2019-07-10

Family

ID=56693461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160020712A KR101998921B1 (ko) 2015-02-24 2016-02-22 열처리 시스템, 열처리 방법 및 프로그램

Country Status (3)

Country Link
US (1) US10640871B2 (ko)
JP (1) JP6512860B2 (ko)
KR (1) KR101998921B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102269364B1 (ko) * 2017-05-30 2021-06-28 주식회사 원익아이피에스 기판처리 장치의 반응기
KR102269365B1 (ko) * 2017-05-30 2021-06-28 주식회사 원익아이피에스 기판처리 장치의 반응기
JP7055075B2 (ja) * 2018-07-20 2022-04-15 東京エレクトロン株式会社 熱処理装置及び熱処理方法
CN110184655B (zh) * 2019-04-25 2022-01-11 上海新傲科技股份有限公司 晶圆的表面氧化方法
JP7224254B2 (ja) * 2019-07-17 2023-02-17 東京エレクトロン株式会社 基板処理装置、情報処理装置、及び基板処理方法
JP7442407B2 (ja) 2020-07-14 2024-03-04 東京エレクトロン株式会社 制御装置、システム及び制御方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260261A (ja) * 2008-03-17 2009-11-05 Tokyo Electron Ltd 熱処理装置、熱処理装置の温度調整方法、及び、プログラム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3578155B2 (ja) * 2002-07-05 2004-10-20 東京エレクトロン株式会社 被処理体の酸化方法
JP2005183596A (ja) 2003-12-18 2005-07-07 Seiko Epson Corp 熱処理装置および半導体装置の製造方法
JP4464979B2 (ja) * 2007-03-05 2010-05-19 東京エレクトロン株式会社 処理システム、処理方法、及び、プログラム
JP5049303B2 (ja) * 2008-03-17 2012-10-17 東京エレクトロン株式会社 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
US8354135B2 (en) * 2008-03-17 2013-01-15 Tokyo Electron Limited Thermal processing apparatus, method for regulating temperature of thermal processing apparatus, and program
JP5886531B2 (ja) * 2011-02-24 2016-03-16 東京エレクトロン株式会社 成膜方法および成膜装置
JP5774532B2 (ja) 2012-03-28 2015-09-09 東京エレクトロン株式会社 連続処理システム、連続処理方法、及び、プログラム
JP5766647B2 (ja) 2012-03-28 2015-08-19 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP5752634B2 (ja) 2012-03-29 2015-07-22 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP5788355B2 (ja) * 2012-03-29 2015-09-30 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP6106519B2 (ja) * 2013-05-09 2017-04-05 東京エレクトロン株式会社 基板処理方法、プログラム、制御装置、成膜装置及び基板処理システム
JP6066847B2 (ja) 2013-07-09 2017-01-25 東京エレクトロン株式会社 基板処理方法及び制御装置
JP6267881B2 (ja) 2013-07-03 2018-01-24 東京エレクトロン株式会社 基板処理方法及び制御装置
JP2015018869A (ja) * 2013-07-09 2015-01-29 新日鐵住金株式会社 基板処理装置
JP6280407B2 (ja) 2014-03-19 2018-02-14 東京エレクトロン株式会社 基板処理方法、プログラム、制御装置、基板処理装置及び基板処理システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260261A (ja) * 2008-03-17 2009-11-05 Tokyo Electron Ltd 熱処理装置、熱処理装置の温度調整方法、及び、プログラム

Also Published As

Publication number Publication date
KR20160103528A (ko) 2016-09-01
US20160244881A1 (en) 2016-08-25
JP6512860B2 (ja) 2019-05-15
US10640871B2 (en) 2020-05-05
JP2016157771A (ja) 2016-09-01

Similar Documents

Publication Publication Date Title
KR101998921B1 (ko) 열처리 시스템, 열처리 방법 및 프로그램
JP5788355B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
KR101087855B1 (ko) 처리 시스템, 처리 방법 및 컴퓨터 프로그램을 저장한 기록매체
JP5049303B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
JP5005388B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
US9453683B2 (en) Heat treatment system, heat treatment method, and program
US8664013B2 (en) Continuous processing system, continuous processing method, and program
KR101149170B1 (ko) 열처리 장치, 열처리 장치의 온도 조정 방법, 및 컴퓨터 프로그램을 기록한 기록 매체
CN107236936B (zh) 控制装置、基板处理系统、基板处理方法以及存储介质
US10186429B2 (en) Heat treatment apparatus, heat treatment method, and program
KR101578576B1 (ko) 열처리 시스템, 열처리 방법 및 기록 매체
JP5049302B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
JP6353802B2 (ja) 処理システム、処理方法、及び、プログラム
JP6378639B2 (ja) 処理システム、処理方法、及び、プログラム
JP6578101B2 (ja) 処理システム及び処理方法
TWI433239B (zh) 熱處理裝置、熱處理裝置之溫度調整方法、及程式
US10692782B2 (en) Control device, substrate processing system, substrate processing method, and program
JP6335128B2 (ja) 熱処理システム、熱処理方法、及び、プログラム

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant