JP5774532B2 - 連続処理システム、連続処理方法、及び、プログラム - Google Patents

連続処理システム、連続処理方法、及び、プログラム Download PDF

Info

Publication number
JP5774532B2
JP5774532B2 JP2012075057A JP2012075057A JP5774532B2 JP 5774532 B2 JP5774532 B2 JP 5774532B2 JP 2012075057 A JP2012075057 A JP 2012075057A JP 2012075057 A JP2012075057 A JP 2012075057A JP 5774532 B2 JP5774532 B2 JP 5774532B2
Authority
JP
Japan
Prior art keywords
film
model
temperature
processing chamber
laminated film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012075057A
Other languages
English (en)
Other versions
JP2013207110A (ja
Inventor
裕一 竹永
裕一 竹永
行雄 東條
行雄 東條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012075057A priority Critical patent/JP5774532B2/ja
Priority to KR1020130020286A priority patent/KR101565896B1/ko
Priority to US13/804,036 priority patent/US8664013B2/en
Publication of JP2013207110A publication Critical patent/JP2013207110A/ja
Application granted granted Critical
Publication of JP5774532B2 publication Critical patent/JP5774532B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体ウエハ等の被処理体への処理を連続して行う連続処理システム、連続処理方法、及び、プログラムに関する。
半導体装置の製造工程では、被処理体、例えば、半導体ウエハの成膜処理を連続して行い、半導体ウエハ上に積層膜を形成する連続処理が行われている。積層膜を形成する連続処理としては、種々の提案がなされており、例えば、特許文献１には、積層膜に含まれる膜を、同一処理室内で、原料種および／または成膜条件を異ならせて連続成膜して膜の組成が異なる積層膜を形成することにより、膜の組成が異なる積層膜を、効率よく、酸化等の不都合が生じることなく形成することができる方法が提案されている。
特開２０１１−１６６１６０号公報
ところで、このような連続処理には、例えば、リン（Ｐ）をドープしたポリシリコン膜（Ｄ−ｐｏｌｙ膜）を成膜した後、アモルファスシリコン膜（ａ−Ｓｉ膜）を成膜して積層膜を形成する場合のように、積層膜全体としての膜厚しか測定できず、それぞれの層の膜厚を測定できないものがある。このような積層膜の連続処理においては、連続処理システムの操作者が、積層膜全体としての膜厚を参考に経験や勘に基づいて、温度等の成膜条件をの微調整を行っている。このため、積層膜の連続処理システムやプロセスに関する知識や経験のない操作者であっても、被処理体への連続処理を容易に調整することができるような連続処理システム及び連続処理方法が求められている。
本発明は、上記実状に鑑みてなされたものであり、被処理体への連続処理を容易に調整することができる連続処理システム、連続処理方法、及び、プログラムを提供することを目的とする。
上記目的を達成するため、本発明の第１の観点にかかる連続処理システムは、
被処理体に第１の膜を成膜した後に第２の膜を成膜して積層膜を形成する連続処理システムであって、
複数枚の被処理体を収容する処理室内を加熱する加熱手段と、
前記加熱手段により加熱される処理室内の温度を含む、前記第１の膜および前記第２の膜の成膜条件を記憶する熱処理条件記憶手段と、
前記処理室内の温度と成膜される前記第１の膜の膜厚との関係を示す第１のモデルを記憶する第１のモデル記憶手段と、
前記処理室内の温度と成膜される前記第２の膜の膜厚との関係を示す第２のモデルを記憶する第２のモデル記憶手段と、
前記第１の膜および前記第２の膜の目標膜厚に基づいて、前記第１の膜と前記第２の膜との重み付けを算出する重み付け算出手段と、
前記重み付け算出手段により算出された重み付けと、前記第１のモデル記憶手段に記憶された第１のモデルと、前記第２のモデル記憶手段に記憶された第２のモデルと、に基づいて、前記処理室内の温度と前記積層膜の膜厚との関係を示す積層膜モデルを作成する積層膜モデル作成手段と、
前記積層膜モデル作成手段により作成された積層膜モデルに基づいて、当該積層膜の膜厚が所望の膜厚となる処理室内の温度を算出する温度算出手段と、
前記熱処理条件記憶手段により記憶された処理室内の温度を前記温度算出手段により算出された処理室内の温度に変更し、変更した温度で前記積層膜を形成して、前記形成した積層膜が所望の膜厚となるように調整する調整手段と、
を、備えることを特徴とする。
前記積層膜モデル作成手段は、例えば、前記重み付け算出手段により算出された重み付けと前記第１の膜の活性化エネルギーと前記第２の膜の活性化エネルギーに基づいて積層膜の活性化エネルギーを算出し、算出した積層膜の活性化エネルギーと前記第１のモデルと前記第２のモデルとに基づいて、積層膜モデルを作成する。
前記処理室は、例えば、複数のゾーンに区分けされている。この場合、前記加熱手段は、前記処理室内の前記ゾーンごとに温度設定可能であり、前記第１のモデル、前記第２のモデル、および、前記積層膜モデルは、前記ゾーンごとの処理室内の温度の変化と、前記ゾーンごとの膜厚の変化との関係を示し、前記温度算出手段は、前記ゾーンごとの処理室内の温度を算出する。
本発明の第２の観点にかかる連続処理方法は、
被処理体に第１の膜を成膜した後に第２の膜を成膜して積層膜を形成する連続処理方法であって、
複数枚の被処理体を収容する処理室内を加熱する加熱手段と、前記加熱手段により加熱される処理室内の温度を含む、前記第１の膜および前記第２の膜の成膜条件を記憶する熱処理条件記憶手段と、前記処理室内の温度と成膜される前記第１の膜の膜厚との関係を示す第１のモデルを記憶する第１のモデル記憶手段と、前記処理室内の温度と成膜される前記第２の膜の膜厚との関係を示す第２のモデルを記憶する第２のモデル記憶手段と、を備え、
前記第１の膜および前記第２の膜の目標膜厚に基づいて、前記第１の膜と前記第２の膜との重み付けを算出する重み付け算出工程と、
前記重み付け算出工程で算出された重み付けと、前記第１のモデル記憶手段で記憶された第１のモデルと、前記第２のモデル記憶手段で記憶された第２のモデルと、に基づいて、前記処理室内の温度と前記積層膜の膜厚との関係を示す積層膜モデルを作成する積層膜モデル作成工程と、
前記積層膜モデル作成工程で作成された積層膜モデルに基づいて、当該積層膜の膜厚が所望の膜厚となる処理室内の温度を算出する温度算出工程と、
前記熱処理条件記憶手段で記憶された処理室内の温度を前記温度算出工程で算出された処理室内の温度に変更し、変更した温度で前記積層膜を形成して、前記形成した積層膜が所望の膜厚となるように調整する調整工程と、
を、備えることを特徴とする。
前記積層膜モデル作成工程では、例えば、前記重み付け算出工程で算出された重み付けと前記第１の膜の活性化エネルギーと前記第２の膜の活性化エネルギーに基づいて積層膜の活性化エネルギーを算出し、算出した積層膜の活性化エネルギーと前記第１のモデルと前記第２のモデルとに基づいて、積層膜モデルを作成する。
前記処理室は、例えば、複数のゾーンに区分けされている。この場合、前記加熱手段は、前記処理室内の前記ゾーンごとに温度設定可能であり、前記第１のモデル、前記第２のモデル、および、前記積層膜モデルは、前記ゾーンごとの処理室内の温度の変化と、前記ゾーンごとの膜厚の変化との関係を示し、前記温度算出工程では、前記ゾーンごとの処理室内の温度を算出する。
本発明の第３の観点にかかるプログラムは、
被処理体に第１の膜を成膜した後に第２の膜を成膜して積層膜を形成する連続処理システムとして機能させるプログラムであって、
コンピュータを、
複数枚の被処理体を収容する処理室内を加熱する加熱手段により加熱される処理室内の温度を含む、前記第１の膜および前記第２の膜の成膜条件を記憶する熱処理条件記憶手段、
前記処理室内の温度と成膜される前記第１の膜の膜厚との関係を示す第１のモデルを記憶する第１のモデル記憶手段、
前記処理室内の温度と成膜される前記第２の膜の膜厚との関係を示す第２のモデルを記憶する第２のモデル記憶手段、
前記第１の膜および前記第２の膜の目標膜厚に基づいて、前記第１の膜と前記第２の膜との重み付けを算出する重み付け算出手段、
前記重み付け算出手段により算出された重み付けと、前記第１のモデル記憶手段に記憶された第１のモデルと、前記第２のモデル記憶手段に記憶された第２のモデルと、に基づいて、前記処理室内の温度と前記積層膜の膜厚との関係を示す積層膜モデルを作成する積層膜モデル作成手段、
前記積層膜モデル作成手段により作成された積層膜モデルに基づいて、当該積層膜の膜厚が所望の膜厚となる処理室内の温度を算出する温度算出手段、
前記熱処理条件記憶手段により記憶された処理室内の温度を前記温度算出手段により算出された処理室内の温度に変更し、変更した温度で前記積層膜を形成して、前記形成した積層膜が所望の膜厚となるように調整する調整手段、
として機能させることを特徴とする。
本発明によれば、被処理体への熱処理を容易に調整することができる。
本発明の実施の形態に係る熱処理装置の構造を示す図である。 図１の制御部の構成例を示す図である。 反応管内のゾーンを示す図である。 合成ロジックモデルを説明するための図である。 調整処理を説明するためのフローチャートである。 操作者が入力した温度、膜厚、プロセス種別、目標膜厚を示す図である。 算出された温度を示す図である。 調整後の膜厚を示す図である。
以下、本発明の熱処理システム、熱処理方法、及び、プログラムを、図１に示すバッチ式の縦型の熱処理装置に適用した場合を例に本実施の形態を説明する。また、本実施の形態では、成膜用ガスとして、ＳｉＨ４ガスを用い、ドープ用ガスとしてＰＨ３ガスを用いてリンドープポリシリコン膜（Ｄ−ｐｏｌｙ膜）を成膜した後、成膜用ガスとして、ＳｉＨ４ガスを用い、アモルファスシリコン膜（ａ−Ｓｉ膜）を成膜して積層膜を形成する連続処理の場合を例に本発明を説明する。
図１に示すように、本実施の形態の熱処理装置１は、略円筒状で有天井の反応管２を備えている。反応管２は、その長手方向が垂直方向に向くように配置されている。反応管２は、耐熱及び耐腐食性に優れた材料、例えば、石英により形成されている。
反応管２の下側には、略円筒状のマニホールド３が設けられている。マニホールド３は、その上端が反応管２の下端と気密に接合されている。マニホールド３には、反応管２内のガスを排気するための排気管４が気密に接続されている。排気管４には、バルブ、真空ポンプなどからなる圧力調整部５が設けられており、反応管２内を所望の圧力（真空度）に調整する。
マニホールド３（反応管２）の下方には、蓋体６が配置されている。蓋体６は、ボートエレベータ７により上下動可能に構成され、ボートエレベータ７により蓋体６が上昇するとマニホールド３（反応管２）の下方側（炉口部分）が閉鎖され、ボートエレベータ７により蓋体６が下降すると反応管２の下方側（炉口部分）が開口されるように配置されている。
蓋体６の上部には、保温筒（断熱体）８を介して、ウエハボート９が設けられている。ウエハボート９は、被処理体、例えば、半導体ウエハＷを収容（保持）するウエハ保持具であり、本実施の形態では、半導体ウエハＷが垂直方向に所定の間隔をおいて複数枚、例えば、１５０枚収容可能に構成されている。そして、ウエハボート９に半導体ウエハＷを収容し、ボートエレベータ７により蓋体６を上昇させることにより、半導体ウエハＷが反応管２内にロードされる。
反応管２の周囲には、反応管２を取り囲むように、例えば、抵抗発熱体からなるヒータ部１０が設けられている。このヒータ部１０により反応管２の内部が所定の温度に加熱され、この結果、半導体ウエハＷが所定の温度に加熱される。ヒータ部１０は、例えば、５段に配置されたヒータ１１〜１５から構成され、ヒータ１１〜１５には、それぞれ電力コントローラ１６〜２０が接続されている。このため、この電力コントローラ１６〜２０にそれぞれ独立して電力を供給することにより、ヒータ１１〜１５をそれぞれ独立に所望の温度に加熱することができる。このように、反応管２内は、このヒータ１１〜１５により、図３に示すような５つのゾーンに区分されている。例えば、反応管２内のＴＯＰ（ＺＯＮＥ１）を加熱する場合には、電力コントローラ１６を制御してヒータ１１を所望の温度に加熱する。反応管２内のＣＴＲ（ＺＯＮＥ３）を加熱する場合には、電力コントローラ１８を制御してヒータ１３を所望の温度に加熱する。反応管２内のＢＴＭ（ＺＯＮＥ５）を加熱する場合には、電力コントローラ２０を制御してヒータ１５を所望の温度に加熱する。
また、マニホールド３には、反応管２内に処理ガスを供給する複数の処理ガス供給管が設けられている。本例では、成膜用ガスとしてのＳｉＨ４ガス、ドープ用ガスとしてのＰＨ３ガスなどがある。なお、図１では、マニホールド３に処理ガスを供給する３つの処理ガス供給管２１〜２３を図示している。
処理ガス供給管２１は、マニホールド３の側方からウエハボート９の上部付近（ＺＯＮＥ１）まで延びるように形成されている。処理ガス供給管２２は、マニホールド３の側方からウエハボート９の中央付近（ＺＯＮＥ３）まで延びるように形成されている。処理ガス供給管２３は、マニホールド３の側方からウエハボート９の下部付近（ＺＯＮＥ５）まで延びるように形成されている。
各処理ガス供給管２１〜２３には、それぞれ、流量調整部２４〜２６が設けられている。流量調整部２４〜２６は、処理ガス供給管２１〜２３内を流れる処理ガスの流量を調整するためのマスフローコントローラ（ＭＦＣ）などから構成されている。このため、処理ガス供給管２１〜２３から供給される処理ガスは、流量調整部２４〜２６により所望の流量に調整されて、それぞれ反応管２内に供給される。
また、熱処理装置１は、反応管２内のガス流量、圧力、処理雰囲気の温度といった処理パラメータを制御するための制御部（コントローラ）５０を備えている。制御部５０は、流量調整部２４〜２６、圧力調整部５、ヒータ１１〜１５の電力コントローラ１６〜２０等に制御信号を出力する。図２に制御部５０の構成を示す。
図２に示すように、制御部５０は、モデル記憶部５１と、レシピ記憶部５２と、ＲＯＭ５３と、ＲＡＭ５４と、Ｉ／Ｏポート５５と、ＣＰＵ５６と、これらを相互に接続するバス５７と、から構成されている。
モデル記憶部５１には、複数種モデルの合成ロジックを示す合成ロジックモデルが記憶されている。また、モデル記憶部５１には、積層膜（連続プロセス）としてのモデルを算出するためのプロセス種別ごとに活性化エネルギーが特定されている。なお、これらのモデル等の詳細については後述する。
レシピ記憶部５２には、この熱処理装置１で実行される成膜処理の種類に応じて、制御手順を定めるプロセス用レシピが記憶されている。プロセス用レシピは、ユーザが実際に行う処理（プロセス）毎に用意されるレシピであり、反応管２への半導体ウエハＷのロードから、処理済みの半導体ウエハＷをアンロードするまでの、各部の温度の変化、反応管２内の圧力変化、ガスの供給の開始及び停止のタイミング、供給量などを規定する。
ＲＯＭ５３は、ＥＥＰＲＯＭ、フラッシュメモリ、ハードディスクなどから構成され、ＣＰＵ５６の動作プログラムなどを記憶する記録媒体である。
ＲＡＭ５４は、ＣＰＵ５６のワークエリアなどとして機能する。
Ｉ／Ｏポート５５は、温度、圧力、ガスの流量に関する測定信号をＣＰＵ５６に供給すると共に、ＣＰＵ５６が出力する制御信号を各部（圧力調整部５、ヒータ１１〜１５の電力コントローラ１６〜２０、流量調整部２４〜２６等）へ出力する。また、Ｉ／Ｏポート５５には、操作者が熱処理装置１を操作する操作パネル５８が接続されている。
ＣＰＵ（Central Processing Unit)５６は、制御部５０の中枢を構成し、ＲＯＭ５３に記憶された動作プログラムを実行し、操作パネル５８からの指示に従って、レシピ記憶部５２に記憶されているプロセス用レシピに沿って、熱処理装置１の動作を制御する。
また、ＣＰＵ５６は、複数種モデルの合成ロジックを示す合成ロジックモデルと、プロセス種別ごとに特定された活性化エネルギーとに基づいて、積層膜（連続プロセス）としてのモデルを算出する。ＣＰＵ５６は、この算出された積層膜としてのモデルに基づいて、反応管２内の各ＺＯＮＥ（ＺＯＮＥ１〜５）における温度を算出する。そして、ＣＰＵ５６は、反応管２内のＺＯＮＥ１〜５の温度が算出した温度となるように、電力コントローラ等に制御信号を出力し、反応管２内の温度を調整する。また、ＣＰＵ５６は、対応するレシピ記憶部５２に記憶されている反応管２内の温度を、算出した温度に更新する。
バス５７は、各部の間で情報を伝達する。
次に、モデル記憶部５１に記憶されているモデル等について説明する。前述のように、モデル記憶部５１には、複数種モデルの合成ロジックを示す合成ロジックモデルと、プロセス種別ごとに特定された活性化エネルギーとが記憶されている。
図４（ａ）に合成ロジックモデルの一例を示す。合成ロジックモデルは、複数種のプロセスモデルの合成ロジックを示すものであり、本例のように、１層目がＤ−ｐｏｌｙ膜、２層目がａ−Ｓｉ膜の２層からなる積層膜では、図４（ａ）に示すように、「１層目の重み付け × Ｄ−ｐｏｌｙモデル ＋ ２層目の重み付け × ａ−Ｓｉモデル」で表される。
このような重み付けは、図４（ｂ）に示すように、各層の目標膜厚を用いることにより特定することができる。また、モデル記憶部５１には、図４（ｃ）に示すように、プロセス種別ごとに特定された活性化エネルギーが記憶されている。そして、この目標膜厚から各層の重み付けを算出し、算出した重み付けと活性化エネルギーとから積層膜（連続プロセス）の活性化エネルギーを算出する。例えば、後述する図６（ｃ）に示すように、１層目の目標膜厚が６０ｎｍ、２層目の目標膜厚が４０ｎｍの場合、１層目の重み付けが「６０／１００＝０．６」となり、２層目の重み付けが「４０／１００＝０．４」となる。そして、積層膜（連続プロセス）としての活性化エネルギーは、「１ｅＶ×０．６＋２ｅＶ×０．４＝１．４ｅＶ」となる。この算出された活性化エネルギーと、１層目（Ｄ−ｐｏｌｙ膜）および２層目（ａ−Ｓｉ膜）の膜厚における各ＺＯＮＥの温度との関係とに基づいて、積層膜（連続プロセス）としてのモデルが作成される。作成された積層膜のモデルは、例えば、所定ＺＯＮＥの温度と、各ＺＯＮＥに形成される積層膜の膜厚との関係が示されている。そして、この作成された積層膜のモデルにより、各ＺＯＮＥの最適な温度が算出される。
なお、合成ロジックは、各層の目標膜厚による重み付けを用いて積層膜（連続プロセス）のモデルが作成できればよく、例えば、活性化エネルギーを用いなくてもよい。
また、これらのモデルは、プロセス条件や装置の状態によってデフォルトの数値が最適でない場合も考えられることから、ソフトウエアに拡張カルマンフィルターなどを付加して学習機能を搭載することにより、モデルの学習を行うものであってもよい。このカルマンフィルターによる学習機能については、例えば、米国特許第５ ，９９１，５２５号公報などに開示されている手法を利用することができる。
次に、以上のように構成された熱処理装置１を用いて、形成される積層膜の膜厚（Ｄ−ｐｏｌｙ膜およびａ−Ｓｉ膜の膜厚）を調整する調整方法（調整処理）について説明する。この調整処理は、成膜処理を行う前のセットアップの段階で行っても、成膜処理と同時に行ってもよい。図５は、本例の調整処理を説明するためのフローチャートである。
この調整処理においては、操作者は、操作パネル５８を操作して、図６（ａ）、（ｂ）に示すように、反応管２内のＺＯＮＥごとの温度および積層膜の膜厚を入力する。次に、操作者は、操作パネル５８を操作して、図６（ｃ）に示すように、プロセス種別（本例では、Ｄ−ｐｏｌｙおよびａ−Ｓｉ）を選択するとともに、ターゲットとするＤ−ｐｏｌｙ膜の目標膜厚、および、ａ−Ｓｉ膜の目標膜厚を入力する。
制御部５０（ＣＰＵ５６）は、図６（ａ）〜（ｃ）のプロセス種別等の必要な情報が入力されたか否かを判別する（ステップＳ１）。ＣＰＵ５６は、必要な情報が入力されていると判別すると（ステップＳ１；Ｙｅｓ）、入力されたＤ−ｐｏｌｙ膜の目標膜厚、および、ａ−Ｓｉ膜の目標膜厚から、各層の重み付けを算出する（ステップＳ２）。本例では、図６（ｃ）に示すように、１層目の目標膜厚が６０ｎｍ、２層目の目標膜厚が４０ｎｍの場合、１層目の重み付けが「６０／１００＝０．６」となり、２層目の重み付けが「４０／１００＝０．４」となる。
次に、ＣＰＵ５６は、算出した重み付けとモデル記憶部５１に記憶された活性化エネルギーとに基づいて、積層膜の活性化エネルギーを算出する（ステップＳ３）。本例では、積層膜（連続プロセス）としての活性化エネルギーは、「１ｅＶ×０．６＋２ｅＶ×０．４＝１．４ｅＶ」となる。
続いて、ＣＰＵ５６は、この算出された活性化エネルギーと、Ｄ−ｐｏｌｙ膜およびａ−Ｓｉ膜の膜厚における各ＺＯＮＥの温度との関係とに基づいて、積層膜のモデルを作成する（ステップＳ４）。ＣＰＵ５６は、作成した積層膜のモデルを用いて、図７に示すように、ＺＯＮＥごとの最適温度を算出する（ステップＳ５）。
次に、ＣＰＵ５６は、入力されたプロセス種別に対応するプロセス用レシピをレシピ記憶部５２から読み出す。プロセス用レシピには、反応管２内の圧力、処理ガス（例えば、ＳｉＨ４ガス）の流量などのプロセス条件が記憶されている。次に、ＣＰＵ５６は、ボートエレベータ７（蓋体６）を降下させ、少なくとも各ＺＯＮＥに半導体ウエハＷを搭載したウエハボート９を蓋体６上に配置する。続いて、ＣＰＵ５６は、ボートエレベータ７（蓋体６）を上昇して、ウエハボート９を反応管２内にロードする。そして、ＣＰＵ５６は、ヒータ１１〜１５の電力コントローラ１６〜２０を制御して、反応管２内の温度を算出された各ゾーンの温度に設定するとともに、レシピ記憶部５２から読み出したレシピに従って、圧力調整部５、流量調整部２４〜２６等を制御して、半導体ウエハＷに積層膜を形成する（ステップＳ６）。なお、成膜用ガスとして、ＳｉＨ４ガスを用い、ドープ用ガスとしてＰＨ３ガスを用いてリンドープポリシリコン膜（Ｄ−ｐｏｌｙ膜）を成膜した後、成膜用ガスとして、ＳｉＨ４ガスを用い、アモルファスシリコン膜（ａ−Ｓｉ膜）を成膜して積層膜を形成する。
ＣＰＵ５６は、積層膜が形成されると、ボートエレベータ７（蓋体６）を降下させ、Ｄ−ｐｏｌｙ膜が成膜された半導体ウエハＷをアンロードし、この半導体ウエハＷを、例えば、図示しない測定装置に搬送し、半導体ウエハＷに成膜された積層膜の膜厚を測定させる。測定装置では、各半導体ウエハＷに形成された積層膜の膜厚を測定すると、例えば、測定した積層膜の膜厚データを熱処理装置１（ＣＰＵ５６）に送信する。なお、操作者が操作パネル５８を操作して、測定結果を入力してもよい。
ＣＰＵ５６は、測定された積層膜の膜厚データを受信すると、受信した膜厚データと、入力された積層膜の膜厚とが一致するか否かを判別する（ステップＳ７）。本例の場合、図８に示すように、受信した膜厚データと、入力された積層膜の膜厚とが一致した。このように、熱処理装置やプロセスに関する知識や経験のない操作者であっても半導体ウエハＷの表面に目標通りの積層膜を形成することができた。なお、ＣＰＵ５６は、両者が一致しないと判別すると（ステップＳ７；Ｎｏ）、ステップＳ２に戻る。
そして、ＣＰＵ５６は、両者が一致すると判別すると（ステップＳ７；Ｙｅｓ）、この処理を終了する。
以上説明したように、本実施の形態によれば、反応管２内のＺＯＮＥごとの温度および積層膜の膜厚と、プロセス種別と、ターゲットとするＤ−ｐｏｌｙ膜の目標膜厚およびａ−Ｓｉ膜の目標膜厚とを入力するだけで、各ＺＯＮＥの温度を調整し、半導体ウエハＷの表面に目標通りの積層膜を形成することができる。このため、熱処理装置やプロセスに関する知識や経験のない操作者であっても半導体ウエハＷへの連続処理を容易に調整することができる。
なお、本発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な他の実施の形態について説明する。
上記実施の形態では、測定した積層膜の膜厚と、目標とする積層膜の膜厚を一致させる場合を例に本発明を説明したが、例えば、目標とする積層膜の膜厚に許容可能な範囲、例えば、±１％程度の範囲を設け、この範囲内に測定した積層膜の膜厚が含まれる場合に調整処理を終了させてもよい。
上記実施の形態では、成膜用ガスとしてＳｉＨ４ガスを用い、ドープ用ガスとしてＰＨ３ガスを用いてリンドープポリシリコン膜（Ｄ−ｐｏｌｙ膜）を形成する場合を例に本発明を説明したが、ドープさせる不純物はリンに限定されるものではなく、例えば、ボロン（Ｂ）であってもよい。また、成膜ガスはＳｉＨ４に限定されるものではなく、例えば、Ｓｉ２Ｈ６ガスであってもよい。また、ａ−Ｓｉ膜の成膜にＳｉＨ４ガスを用いた場合を例に本発明を説明したが、ａ−Ｓｉ膜を形成可能な各種の成膜用ガスを用いてもよい。
また、上記実施の形態では、積層膜としてＤ−ｐｏｌｙ膜とａ−Ｓｉ膜との積層膜を用いた場合を例に本発明を説明した。本発明の積層膜としては、積層膜全体としての膜厚しか測定できず、それぞれの層の膜厚を測定できないものであることが好ましく、例えば、ＢＳＧとＴＥＯＳからなる積層膜であってもよい。また、積層膜の積層数は２層に限定されるものではなく、３層以上であってもよい。
上記実施の形態では、ヒータの段数（ゾーンの数）が５段の場合を例に本発明を説明したが、４段以下であっても、６段以上であってもよい。また。各ゾーンから抽出する半導体ウエハＷの数などは任意に設定可能である。
上記実施の形態では、単管構造のバッチ式熱処理装置の場合を例に本発明を説明したが、例えば、反応管２が内管と外管とから構成された二重管構造のバッチ式縦型熱処理装置に本発明を適用することも可能である。また、本発明は、半導体ウエハの処理に限定されるものではなく、例えば、ＦＰＤ基板、ガラス基板、ＰＤＰ基板などの処理にも適用可能である。
本発明の実施の形態にかかる制御部５０は、専用のシステムによらず、通常のコンピュータシステムを用いて実現可能である。例えば、汎用コンピュータに、上述の処理を実行するためのプログラムを格納した記録媒体（フレキシブルディスク、ＣＤ−ＲＯＭなど）から当該プログラムをインストールすることにより、上述の処理を実行する制御部５０を構成することができる。
そして、これらのプログラムを供給するための手段は任意である。上述のように所定の記録媒体を介して供給できる他、例えば、通信回線、通信ネットワーク、通信システムなどを介して供給してもよい。この場合、例えば、通信ネットワークの掲示板（ＢＢＳ）に当該プログラムを掲示し、これをネットワークを介して搬送波に重畳して提供してもよい。そして、このように提供されたプログラムを起動し、ＯＳの制御下で、他のアプリケーションプログラムと同様に実行することにより、上述の処理を実行することができる。
本発明は半導体ウエハ等の被処理体を連続処理する連続処理システムに有用である。
１ 熱処理装置
２ 反応管
３ マニホールド
６ 蓋体
９ ウエハボート
１０ ヒータ部
１１〜１５ ヒータ
１６〜２０ 電力コントローラ
２１〜２３ 処理ガス供給管
２４〜２６ 流量調整部
５０ 制御部
５１ モデル記憶部
５２ レシピ記憶部
５３ ＲＯＭ
５４ ＲＡＭ
５６ ＣＰＵ
Ｗ 半導体ウエハ

Claims (7)

  1. 被処理体に第１の膜を成膜した後に第２の膜を成膜して積層膜を形成する連続処理システムであって、
    複数枚の被処理体を収容する処理室内を加熱する加熱手段と、
    前記加熱手段により加熱される処理室内の温度を含む、前記第１の膜および前記第２の膜の成膜条件を記憶する熱処理条件記憶手段と、
    前記処理室内の温度と成膜される前記第１の膜の膜厚との関係を示す第１のモデルを記憶する第１のモデル記憶手段と、
    前記処理室内の温度と成膜される前記第２の膜の膜厚との関係を示す第２のモデルを記憶する第２のモデル記憶手段と、
    前記第１の膜および前記第２の膜の目標膜厚に基づいて、前記第１の膜と前記第２の膜との重み付けを算出する重み付け算出手段と、
    前記重み付け算出手段により算出された重み付けと、前記第１のモデル記憶手段に記憶された第１のモデルと、前記第２のモデル記憶手段に記憶された第２のモデルと、に基づいて、前記処理室内の温度と前記積層膜の膜厚との関係を示す積層膜モデルを作成する積層膜モデル作成手段と、
    前記積層膜モデル作成手段により作成された積層膜モデルに基づいて、当該積層膜の膜厚が所望の膜厚となる処理室内の温度を算出する温度算出手段と、
    前記熱処理条件記憶手段により記憶された処理室内の温度を前記温度算出手段により算出された処理室内の温度に変更し、変更した温度で前記積層膜を形成して、前記形成した積層膜が所望の膜厚となるように調整する調整手段と、
    を、備えることを特徴とする連続処理システム。
  2. 前記積層膜モデル作成手段は、前記重み付け算出手段により算出された重み付けと前記第１の膜の活性化エネルギーと前記第２の膜の活性化エネルギーに基づいて積層膜の活性化エネルギーを算出し、算出した積層膜の活性化エネルギーと前記第１のモデルと前記第２のモデルとに基づいて、積層膜モデルを作成する、ことを特徴とする請求項１に記載の連続処理システム。
  3. 前記処理室は複数のゾーンに区分けされ、
    前記加熱手段は、前記処理室内の前記ゾーンごとに温度設定可能であり、
    前記第１のモデル、前記第２のモデル、および、前記積層膜モデルは、前記ゾーンごとの処理室内の温度の変化と、前記ゾーンごとの膜厚の変化との関係を示し、
    前記温度算出手段は、前記ゾーンごとの処理室内の温度を算出する、ことを特徴とする請求項１または２に記載の連続処理システム。
  4. 被処理体に第１の膜を成膜した後に第２の膜を成膜して積層膜を形成する連続処理方法であって、
    複数枚の被処理体を収容する処理室内を加熱する加熱手段と、前記加熱手段により加熱される処理室内の温度を含む、前記第１の膜および前記第２の膜の成膜条件を記憶する熱処理条件記憶手段と、前記処理室内の温度と成膜される前記第１の膜の膜厚との関係を示す第１のモデルを記憶する第１のモデル記憶手段と、前記処理室内の温度と成膜される前記第２の膜の膜厚との関係を示す第２のモデルを記憶する第２のモデル記憶手段と、を備え、
    前記第１の膜および前記第２の膜の目標膜厚に基づいて、前記第１の膜と前記第２の膜との重み付けを算出する重み付け算出工程と、
    前記重み付け算出工程で算出された重み付けと、前記第１のモデル記憶手段で記憶された第１のモデルと、前記第２のモデル記憶手段で記憶された第２のモデルと、に基づいて、前記処理室内の温度と前記積層膜の膜厚との関係を示す積層膜モデルを作成する積層膜モデル作成工程と、
    前記積層膜モデル作成工程で作成された積層膜モデルに基づいて、当該積層膜の膜厚が所望の膜厚となる処理室内の温度を算出する温度算出工程と、
    前記熱処理条件記憶手段で記憶された処理室内の温度を前記温度算出工程で算出された処理室内の温度に変更し、変更した温度で前記積層膜を形成して、前記形成した積層膜が所望の膜厚となるように調整する調整工程と、
    を、備えることを特徴とする連続処理方法。
  5. 前記積層膜モデル作成工程では、前記重み付け算出工程で算出された重み付けと前記第１の膜の活性化エネルギーと前記第２の膜の活性化エネルギーに基づいて積層膜の活性化エネルギーを算出し、算出した積層膜の活性化エネルギーと前記第１のモデルと前記第２のモデルとに基づいて、積層膜モデルを作成する、ことを特徴とする請求項４に記載の連続処理方法。
  6. 前記処理室は複数のゾーンに区分けされ、
    前記加熱手段は、前記処理室内の前記ゾーンごとに温度設定可能であり、
    前記第１のモデル、前記第２のモデル、および、前記積層膜モデルは、前記ゾーンごとの処理室内の温度の変化と、前記ゾーンごとの膜厚の変化との関係を示し、
    前記温度算出工程では、前記ゾーンごとの処理室内の温度を算出する、ことを特徴とする請求項４または５に記載の連続処理方法。
  7. 被処理体に第１の膜を成膜した後に第２の膜を成膜して積層膜を形成する連続処理システムとして機能させるプログラムであって、
    コンピュータを、
    複数枚の被処理体を収容する処理室内を加熱する加熱手段により加熱される処理室内の温度を含む、前記第１の膜および前記第２の膜の成膜条件を記憶する熱処理条件記憶手段、
    前記処理室内の温度と成膜される前記第１の膜の膜厚との関係を示す第１のモデルを記憶する第１のモデル記憶手段、
    前記処理室内の温度と成膜される前記第２の膜の膜厚との関係を示す第２のモデルを記憶する第２のモデル記憶手段、
    前記第１の膜および前記第２の膜の目標膜厚に基づいて、前記第１の膜と前記第２の膜との重み付けを算出する重み付け算出手段、
    前記重み付け算出手段により算出された重み付けと、前記第１のモデル記憶手段に記憶された第１のモデルと、前記第２のモデル記憶手段に記憶された第２のモデルと、に基づいて、前記処理室内の温度と前記積層膜の膜厚との関係を示す積層膜モデルを作成する積層膜モデル作成手段、
    前記積層膜モデル作成手段により作成された積層膜モデルに基づいて、当該積層膜の膜厚が所望の膜厚となる処理室内の温度を算出する温度算出手段、
    前記熱処理条件記憶手段により記憶された処理室内の温度を前記温度算出手段により算出された処理室内の温度に変更し、変更した温度で前記積層膜を形成して、前記形成した積層膜が所望の膜厚となるように調整する調整手段、
    として機能させるプログラム。
JP2012075057A 2012-03-28 2012-03-28 連続処理システム、連続処理方法、及び、プログラム Active JP5774532B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012075057A JP5774532B2 (ja) 2012-03-28 2012-03-28 連続処理システム、連続処理方法、及び、プログラム
KR1020130020286A KR101565896B1 (ko) 2012-03-28 2013-02-26 연속 처리 시스템, 연속 처리 방법 및, 프로그램이 기록된 컴퓨터 판독가능 기록매체
US13/804,036 US8664013B2 (en) 2012-03-28 2013-03-14 Continuous processing system, continuous processing method, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012075057A JP5774532B2 (ja) 2012-03-28 2012-03-28 連続処理システム、連続処理方法、及び、プログラム

Publications (2)

Publication Number Publication Date
JP2013207110A JP2013207110A (ja) 2013-10-07
JP5774532B2 true JP5774532B2 (ja) 2015-09-09

Family

ID=49235593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012075057A Active JP5774532B2 (ja) 2012-03-28 2012-03-28 連続処理システム、連続処理方法、及び、プログラム

Country Status (3)

Country Link
US (1) US8664013B2 (ja)
JP (1) JP5774532B2 (ja)
KR (1) KR101565896B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5774532B2 (ja) * 2012-03-28 2015-09-09 東京エレクトロン株式会社 連続処理システム、連続処理方法、及び、プログラム
JP5766647B2 (ja) * 2012-03-28 2015-08-19 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP6211960B2 (ja) * 2014-03-13 2017-10-11 東京エレクトロン株式会社 制御装置、基板処理装置及び基板処理システム
JP6512860B2 (ja) 2015-02-24 2019-05-15 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP6564689B2 (ja) 2015-11-06 2019-08-21 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP6596316B2 (ja) 2015-11-26 2019-10-23 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP6541599B2 (ja) * 2016-03-28 2019-07-10 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
WO2017168675A1 (ja) * 2016-03-31 2017-10-05 株式会社日立国際電気 半導体装置の製造方法、基板装填方法および記録媒体
CN111719130B (zh) * 2020-06-22 2022-10-21 北京北方华创微电子装备有限公司 半导体镀膜设备中的温度调整方法及半导体镀膜设备
CN111785622B (zh) * 2020-07-15 2022-10-21 上海华力集成电路制造有限公司 形成金属硅化物的退火工艺、装置及金属接触层形成方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6149974A (en) * 1997-05-05 2000-11-21 Applied Materials, Inc. Method for elimination of TEOS/ozone silicon oxide surface sensitivity
US5991525A (en) * 1997-08-22 1999-11-23 Voyan Technology Method for real-time nonlinear system state estimation and control
JP3320648B2 (ja) * 1997-12-04 2002-09-03 東京エレクトロン株式会社 レジスト膜の形成方法及びレジスト膜の形成装置
EP1077274A1 (en) * 1999-08-17 2001-02-21 Applied Materials, Inc. Lid cooling mechanism and method for optimized deposition of low-k dielectric using tri methylsilane-ozone based processes
TW518686B (en) * 1999-12-29 2003-01-21 Tokyo Electron Ltd System for automatic control of the wall bombardment to control wall deposition
JP3901958B2 (ja) * 2000-08-24 2007-04-04 東京エレクトロン株式会社 熱処理装置設定温度の作成方法、および熱処理方法
US6495805B2 (en) * 2000-06-30 2002-12-17 Tokyo Electron Limited Method of determining set temperature trajectory for heat treatment system
KR100720775B1 (ko) * 2000-07-25 2007-05-22 동경 엘렉트론 주식회사 열처리조건의 결정방법
JP4493192B2 (ja) * 2000-09-13 2010-06-30 東京エレクトロン株式会社 バッチ式熱処理装置及びその制御方法
EP1416523B1 (en) * 2001-08-08 2011-04-06 Tokyo Electron Limited Heat treatment method and heat treatment device
JP5005388B2 (ja) * 2007-03-01 2012-08-22 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP4464979B2 (ja) * 2007-03-05 2010-05-19 東京エレクトロン株式会社 処理システム、処理方法、及び、プログラム
JP5010414B2 (ja) * 2007-09-26 2012-08-29 東京エレクトロン株式会社 基板処理システム，基板処理装置の制御方法，およびプログラム
JP5101243B2 (ja) * 2007-10-29 2012-12-19 東京エレクトロン株式会社 基板処理装置，基板処理装置の制御方法，およびプログラム
US8354135B2 (en) * 2008-03-17 2013-01-15 Tokyo Electron Limited Thermal processing apparatus, method for regulating temperature of thermal processing apparatus, and program
JP5049302B2 (ja) * 2008-03-17 2012-10-17 東京エレクトロン株式会社 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
JP5576101B2 (ja) * 2008-12-25 2014-08-20 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP5250600B2 (ja) * 2009-11-27 2013-07-31 東京エレクトロン株式会社 成膜方法および成膜装置
JP5654613B2 (ja) * 2010-11-24 2015-01-14 株式会社アルバック 成膜装置及び成膜装置のクリーニング方法
JP2011166160A (ja) 2011-03-22 2011-08-25 Tokyo Electron Ltd 積層膜の形成方法
JP5700538B2 (ja) * 2011-03-29 2015-04-15 東京エレクトロン株式会社 薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
JP5766647B2 (ja) * 2012-03-28 2015-08-19 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP5774532B2 (ja) * 2012-03-28 2015-09-09 東京エレクトロン株式会社 連続処理システム、連続処理方法、及び、プログラム
JP5752634B2 (ja) * 2012-03-29 2015-07-22 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP5788355B2 (ja) * 2012-03-29 2015-09-30 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム

Also Published As

Publication number Publication date
KR101565896B1 (ko) 2015-11-05
KR20130110014A (ko) 2013-10-08
JP2013207110A (ja) 2013-10-07
US20130260572A1 (en) 2013-10-03
US8664013B2 (en) 2014-03-04

Similar Documents

Publication Publication Date Title
JP5774532B2 (ja) 連続処理システム、連続処理方法、及び、プログラム
JP5788355B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP5766647B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP5049303B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
KR101149170B1 (ko) 열처리 장치, 열처리 장치의 온도 조정 방법, 및 컴퓨터 프로그램을 기록한 기록 매체
JP6512860B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
CN107236936B (zh) 控制装置、基板处理系统、基板处理方法以及存储介质
JP6596316B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP5752634B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP5049302B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
JP6353802B2 (ja) 処理システム、処理方法、及び、プログラム
JP6378639B2 (ja) 処理システム、処理方法、及び、プログラム
US9799577B2 (en) Heat treatment system, heat treatment method, and program
TWI433239B (zh) 熱處理裝置、熱處理裝置之溫度調整方法、及程式
JP6335128B2 (ja) 熱処理システム、熱処理方法、及び、プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150701

R150 Certificate of patent or registration of utility model

Ref document number: 5774532

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250