JP2011166160A - 積層膜の形成方法 - Google Patents

積層膜の形成方法 Download PDF

Info

Publication number
JP2011166160A
JP2011166160A JP2011062278A JP2011062278A JP2011166160A JP 2011166160 A JP2011166160 A JP 2011166160A JP 2011062278 A JP2011062278 A JP 2011062278A JP 2011062278 A JP2011062278 A JP 2011062278A JP 2011166160 A JP2011166160 A JP 2011166160A
Authority
JP
Japan
Prior art keywords
film
gas
forming
raw material
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011062278A
Other languages
English (en)
Inventor
Kenji Suzuki
健二 鈴木
Motoichi Tei
基市 鄭
Kazuya Okubo
和哉 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2011062278A priority Critical patent/JP2011166160A/ja
Publication of JP2011166160A publication Critical patent/JP2011166160A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】 各膜の組成が異なる積層膜を、極めて効率よく、しかも酸化等の不都合が生じることなく形成することができる積層膜の形成方法を提供すること。
【解決手段】 処理室内に基板1を配置し、処理室に、少なくとも、金属カルボニルを含有する原料を含む成膜原料を導入し、CVDにより基板1上に金属カルボニル中の金属を含む複数の膜6a、6bを含む積層膜を形成する積層膜の形成方法であって、上記積層膜に含まれる膜は、同一処理室内で、原料種および/または成膜条件を異ならせて連続成膜され、上記膜の組成が異なる積層膜を形成する。
【選択図】図5

Description

本発明は、半導体基板上にゲート絶縁膜を介してゲート電極が形成されたMOS構造の半導体装置のゲート電極を構成する積層膜の形成に適した積層膜の形成方法に関する。
従来、MOS構造トランジスタのゲート電極材料として、ポリシリコン(Poly−Si)が用いられてきた。MOS構造トランジスタのしきい値電圧を制御する方法としては、チャネルドープと呼ばれるチャネル領域に不純物をドープする方法や、Poly−Si膜に不純物をドープする方法が一般的である。しかしながら、半導体装置の微細化に伴い、チャネルドープでは、チャネル領域の不純物濃度の上昇がキャリアへ影響を及ぼすといった問題があり、また、Poly−Siドープでは、下地ゲート酸化膜への突き抜けによりPoly−Siと下地ゲート酸化膜との界面に空乏層が形成されることによって、ゲート電極動作時の電気特性の劣化や、ゲート酸化膜のさらなる薄膜化が困難となるといった問題がある。また、LSIの高集積化、高速化が進むにつれ、ゲート電極の低抵抗化が望まれており、Poly−Siではこのような要求を満たすことが困難であることから、ゲート電極材料としてより低抵抗のものが要求されるようになってきている。
そこで、ゲート電極材料として、空乏層が形成されず、より低抵抗のW系膜が検討されている。Wの仕事関数は、シリコンのミッド・ギャップよりも高いものとなってしまうが、Siを含有させたWSiの仕事関数は、シリコンのミッド・ギャップ付近に位置させることができるので、p型トランジスタおよびn型トランジスタの両方のしきい値電圧を制御することができる。このため、CMOSデバイスのゲート電極材料として好適である。WSiを用いたゲート電極構造としては、WSi単層からなるWSiゲート電極や、WSi膜上にPoly−Si膜を積層したWSi/Poly−Si積層ゲート電極が提案されている(例えば、特許文献1および2)。
このようなW系膜の成膜方法としては、過去には物理的蒸着(PVD)が用いられていたが、近時は、高融点金属であるWを溶融する必要がなく、かつデバイスの微細化に十分対応可能な化学的蒸着(CVD)が用いられるようになってきている。
このようなCVD−W系膜は、成膜原料として例えば六フッ化タングステン(WF)ガスを用いて成膜されているが、近年、デザインルールの微細化が益々進んでおり、このようなF含有ガスを使用すると、Fが下地ゲート酸化膜の膜質に影響を及ぼし、ゲート絶縁膜を劣化させるといった問題がある。
一方、W系膜等の金属含有導電層上にPoly−Siやアモルファスシリコン等のシリコン膜を積層する金属/シリコン積層ゲート構造や、シリコン膜上にW系膜等の金属含有導電層を積層するシリコン/金属ゲート構造では、途中工程の高温プロセスにおいてシリコン膜中のSiが金属含有導電層へ拡散し、シリコン膜と金属含有導電層との界面のシリサイド化が進行してしまうといった問題がある。
特開平8−153804号公報 特開平10−303412号公報
本発明はかかる事情に鑑みてなされたものであって、各膜の組成が異なる積層膜を、極めて効率よく、しかも酸化等の不都合が生じることなく形成することができる積層膜の形成方法を提供することを目的とする。
上記の課題を解決するために、本発明の一観点では、処理室内に基板を配置し、前記処理室に、少なくとも、金属カルボニルを含有する原料を含む成膜原料を導入し、CVDにより基板上に前記金属カルボニル中の金属を含む複数の膜を含む積層膜を形成する積層膜の形成方法であって、前記積層膜に含まれる膜は、同一処理室内で、原料種および/または成膜条件を異ならせて連続成膜され、前記膜の組成が異なる積層膜を形成することを特徴とする積層膜の形成方法を提供する。
本発明の一観点によれば、処理室に、少なくとも、金属カルボニルを含有する原料を含む成膜原料を導入し、CVDにより基板上に前記金属カルボニル中の金属を含む複数の膜からなる積層膜を形成する際に、積層膜を構成する各膜を、同一処理室内で、原料種および/または成膜条件を異ならせて連続成膜することにより、各膜の組成が異なる積層膜を、極めて効率よく、しかも酸化等の不都合が生じることなく形成することができるので、例えばゲート電極を構成する金属化合物膜とバリア層との積層膜の形成に好適である。
上記一観点においては、上記成膜条件として、処理室内に導入するガスの導入量、基板温度、および処理室内圧力等を挙げることができる。また、前記金属カルボニルを構成する金属としては、W、Ni、Co、Ru、Mo、Re、Ta、およびTiから選択することができる。また、上記複数の膜の少なくとも1つとして、金属カルボニル中の金属とSi、N、およびCのうち少なくとも1種とを含む金属化合物膜を形成することができ、その金属化合物膜は、仕事関数および/またはバリア性を制御する膜として利用することができる。そして、このような積層膜は、半導体基板上にゲート絶縁膜を介して形成されるゲート電極に利用することができる。
上記一観点においては、Siを含有する原料としてはシラン、ジシラン、およびジクロルシランを、Nを含有する原料としてはアンモニア、およびモノメチルヒドラジンを、Cを含有する原料としてはアリルアルコール、エチレン、ギ酸、およびテトラヒドロフランを挙げることができる。
本発明によれば、積層膜を構成する各膜を、同一処理室内で、原料種および/または成膜条件を異ならせて連続成膜することにより、各膜の組成が異なる積層膜を、極めて効率よく、しかも酸化等の不都合が生じることなく形成することができる。
本発明の第1の実施形態に係る半導体装置の製造工程を説明するための断面図。 W化合物膜のSi,Nの組成比を変化させた場合の、仕事関数の変化を示すグラフ。 本発明の第2の実施形態に係る半導体装置の製造工程を説明するための断面図。 本発明の第3の実施形態に係る半導体装置の製造工程を説明するための断面図。 本発明の第4の実施形態に係る半導体装置の製造工程を説明するための断面図。 本発明の第5の実施形態に係る半導体装置の製造工程を説明するための断面図。 本発明のW化合物膜を成膜するためのCVD成膜装置の一例を示す断面図。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
図1(a)〜(c)は、本発明の第1の実施形態に係る半導体装置の製造工程を説明するための断面図である。まず、図1(a)に示すように、半導体基板であるSi基板1上に、ゲート酸化膜2を形成する。次いで、図1(b)に示すように、ゲート酸化膜2上に、WカルボニルガスであるW(CO)ガスとSi含有ガスおよびN含有ガスのうち少なくとも1種とを用いたCVDによって、WとSiおよびNのうち少なくとも1種とを含むW化合物膜3aを形成する。ゲート酸化膜2およびW化合物膜3aの厚さは、例えば、それぞれ0.8〜5nm、10〜200nmである。その後、熱処理を経て、レジスト塗布、パターニング、エッチング等を行い、さらにイオン注入等によって不純物拡散領域10を形成することによって、図1(c)に示すように、WとSiおよびNのうち少なくとも1種とを含むW化合物膜3aからなるゲート電極3を有するMOS構造の半導体装置が形成される。
ゲート電極3を構成するW化合物膜3aは、W化合物膜3aの成膜において、W(CO)ガス、Si含有ガス、N含有ガスの流量や、基板温度、処理室内圧力等の成膜条件を制御することによりSi,Nの含有量を任意に変化させることができ、これにより任意の組成のWSi膜、WN膜およびこれらを複合した化合物膜を形成することができる。図2に示すように、W化合物膜のSiおよびNの含有量を変化させることで仕事関数を変化させることができるので、このようにW化合物膜3aのSi,Nの含有量を任意に変化させることにより、所望の仕事関数を得ることが可能となり、所望のしきい値電圧に制御することができる。特にSi含有ガスを用いてWSi膜を形成する場合には、W:Si=1:1.3の組成比で、仕事関数をシリコンのミッド・ギャップである4.6eVに位置させることができるので、例えばCMOSデバイスのpMOS、nMOSのいずれにおいても、しきい値電圧の制御を行うことができる。また、ゲート電極3をW化合物膜3aで構成するので、従来のポリシリコンゲート電極に比してゲート電極の低抵抗化が可能であるとともに、W化合物膜3aの成膜ガスとして有機金属であるW(CO)ガスを用いるので、従来から用いられていたWFのようにFを含んでおらず、Fの拡散による下地ゲート酸化膜の劣化を生じさせることもない。
なお、Si含有ガスとしては、シラン、ジシラン、ジクロルシラン等を用いることができ、N含有ガスとしては、アンモニア、モノメチルヒドラジン等を用いることができる。また、必要に応じて、W化合物膜3aにP、As、B等の不純物イオンのイオン注入を行ってもよい。これにより、しきい値電圧の微調整を行うことができる。
図3(a)〜(d)は、本発明の第2の実施形態に係る半導体装置の製造工程を説明するための断面図である。第2の実施形態では、まず、Si基板1上にゲート酸化膜2を形成した後、図3(b)に示すように、ゲート酸化膜2上に、W(CO)ガスとSi含有ガスおよびN含有ガスのうち少なくとも1種とを用いたCVDによって、WとSiおよびNのうち少なくとも1種とを含むW化合物膜4aを形成する。そして、図3(c)に示すように、W化合物膜4a上に、さらにポリシリコン(Poly−Si)膜4bを適宜の方法で成膜する。W化合物膜4aおよびPoly−Si膜4bの厚さは、例えば、それぞれ2〜100nm、50〜200nmである。その後、熱処理を経て、レジスト塗布、パターニング、エッチング等を行い、さらにイオン注入等によって不純物拡散層10を形成することによって、図3(d)に示すように、W化合物膜4aとPoly−Si膜4bとからなる2層構造のゲート電極4を有するMOS構造の半導体装置が形成される。
ゲート電極4を構成するW化合物膜4aは、上記第1の実施形態と同様に、Si,Nの含有量を任意に変化させることにより、所望の仕事関数を得ることが可能となり、所望のしきい値電圧に制御することができる。特にN含有ガスを用いてNを含むW化合物膜を形成する場合には、上層のPoly-Si膜4bに対するバリア性が生じるので、仕事関数を制御することができるといった効果に加え、Poly−Si膜4bのSiのW化合物膜4aへの拡散を有効に防止して、界面のシリサイド化を抑制することができるといった効果を得ることができる。また、ゲート電極4をW化合物膜4aで構成するので、従来のポリシリコンゲート電極に比してゲート電極の低抵抗化が可能であるとともに、W化合物膜4aの成膜ガスとしてW(CO)ガスを用いるので、Fの拡散による下地ゲート酸化膜の劣化を生じさせることもない。なお、Si含有ガスおよびN含有ガスとしては、上記第1の実施形態と同様のガスを用いることができる。また、必要に応じて、W化合物膜4aとPoly−Si膜4bとの積層膜にP、As、B等の不純物イオンのイオン注入を行ってもよい。
図4(a)〜(d)は、本発明の第3の実施形態に係る半導体装置の製造工程を説明するための断面図である。第3の実施形態では、まず、Si基板1上にゲート酸化膜2を形成した後、図4(b)に示すように、ゲート酸化膜2上に、W(CO)ガスとSi含有ガス、N含有ガス、およびC含有ガスのうち少なくとも1種とを用いたCVDによって、WとSi、N、Cのうち少なくとも1種とを含むW化合物膜5aを形成する。そして、図4(c)に示すように、W化合物膜5a上に、さらにPoly−Si膜5bを適宜の方法で成膜する。W化合物膜5aおよびPoly−Si膜5bの厚さは、例えば、それぞれ2〜100nm、50〜200nmである。その後、熱処理を経て、レジスト塗布、パターニング、エッチング等を行い、さらにイオン注入等によって不純物拡散層10を形成することによって、図4(d)に示すように、W化合物膜5aとPoly−Si膜5bとからなる2層構造のゲート電極5を有するMOS構造の半導体装置が形成される。
ゲート電極5を構成するW化合物膜5aは、W化合物膜5aの成膜において、W(CO)ガス、Si含有ガス、N含有ガス、C含有ガスの流量や、基板温度、処理室内圧力等の成膜条件を制御することによりSi,N,Cの含有量を任意に変化させることができ、これにより任意の組成のWSi膜、WN膜、WC膜、およびこれらを複合した化合物膜を形成することができる。上述したように、W化合物膜のSiおよびNの含有量を変化させることで仕事関数を変化させることができ、さらにW化合物膜のN,Cの含有量を変化させることでPoly−Si膜に対するバリア性をも変化させることができるので、このようにW化合物膜5aのSi,N,Cの含有量を任意に変化させることにより、所望の仕事関数と所望のバリア性とを得ることが可能となり、所望のしきい値電圧と所望のバリア性とを兼備したゲート電極を得ることができる。また、本実施形態においても、ゲート電極5をW化合物膜5aで構成するので、従来のポリシリコンゲート電極に比してゲート電極の低抵抗化が可能であるとともに、Wカルボニルを含有するガスを用いてW化合物膜を成膜するので、F拡散による下地ゲート絶縁膜の劣化を生じさせることがない。なお、Si含有ガスおよびN含有ガスとしては、上記第1の実施形態と同様のガスを用いることができ、C含有ガスとしては、アリルアルコール、エチレン、ギ酸、テトラヒドロフラン等を用いることができる。また、必要に応じて、WX膜5aとPoly−Si膜5bとの積層膜にP、As、B等の不純物イオンのイオン注入を行ってもよい。
図5(a)〜(e)は、本発明の第4の実施の形態に係る半導体装置の製造工程を説明するための断面図である。第4の実施形態では、まず、Si基板1上にゲート酸化膜2を形成した後、図5(b)に示すように、ゲート酸化膜2上に、W(CO)ガスとSi含有ガスおよびN含有ガスのうち少なくとも1種とを用いたCVDによって、WとSiおよびNのうち少なくとも1種とを含む1層目のW化合物膜6aを形成する。そして、図5(c)に示すように、W化合物膜6a上に、W(CO)ガスとN含有ガスおよびC含有ガスのうち少なくとも1種とを用いたCVDによって、WとNおよびCのうち少なくとも1種とを含む、W化合物膜6aの組成とは異なる組成のW化合物膜6bを形成し、さらに、図5(d)に示すように、W化合物膜6b上に、Poly−Si膜6cを適宜の方法で成膜する。W化合物膜6a、W化合物膜6b、Poly-Si膜6cの厚さは、例えば、それぞれ2〜100nm、2〜100nm、50〜200nmである。その後、熱処理を経て、レジスト塗布、パターニング、エッチング等を行い、さらにイオン注入等によって不純物拡散層10を形成することによって、図5(e)に示すように、W化合物膜6a、W化合物膜6b、Poly−Si膜6cとからなる3層構造のゲート電極6を有するMOS構造の半導体装置が形成される。
ゲート電極6のゲート酸化膜2に接する部分のW化合物膜6aは、上記第1の実施形態と同様に、Si,Nの含有量を任意に変化させることにより、所望の仕事関数を得ることが可能となり、所望のしきい値電圧に制御することができる。また、W化合物膜6aとPoly−Si膜6cとの間に設けられた、WとNおよびCのうち少なくとも1種とを含むW化合物膜6bは、W化合物膜6aとPoly−Si膜6cとの反応を抑制するバリア層として機能するので、Poly−Si膜6cのSiのW化合物膜6aへの拡散を有効に防止することができる。特にC含有ガスを用いて形成されるCを含むW化合物は、Poly-Si膜に対するバリア性に優れるので、バリア層として好適である。本実施形態によれば、仕事関数とバリア性とを、要求に応じて別々に制御することができ、デバイス設計の自由度が向上する。なお、Si含有ガスおよびN含有ガスとしては、上記第1の実施形態と同様のガスを用いることができ、C含有ガスとしては、上記第3の実施形態と同様のガスを用いることができる。また、必要に応じて、W化合物膜6a、W化合物膜6bおよびPoly−Si膜6cの積層膜にP、As、B等の不純物イオンのイオン注入を行ってもよい。
図6(a)〜(e)は、本発明の第5の実施形態に係る半導体装置の製造工程を説明するための断面図である。第5の実施形態は、金属含有導電層とPoly−Si膜との積層膜構造を有するゲート電極を有する半導体装置において、Poly−Si膜のSiの導電層への拡散を防止するものである。第5の実施形態では、まず、図6(a)に示すように、半導体基板であるSi基板1上に、ゲート酸化膜2を形成する。次いで、ゲート酸化膜2上に、金属含有導電層としてのW系膜7aを形成する。このW系膜7aの成膜は、CVDに限らず、PVD等の従来公知の方法でもよい。次いで、図6(c)に示すように、W系膜7a上に、W(CO)ガスとN含有ガスおよびC含有ガスのうち少なくとも1種とを用いたCVDによって、WとNおよびCのうち少なくとも1種とを含むW化合物からなるバリア層7bを形成し、さらに、図6(d)に示すように、バリア層7b上に、Poly−Si膜7cを適宜の方法で成膜する。W系膜7a、バリア層7b、Poly-Si膜7cの厚さは、例えば、それぞれ2〜100nm、2〜100nm、50〜200nmである。その後、熱処理を経て、レジスト塗布、パターニング、エッチング等を行い、さらにイオン注入等によって不純物拡散層10を形成することによって、図6(e)に示すように、W系膜7a、バリア層7b、Poly−Si膜7cとからなる3層構造のゲート電極7を有するMOS構造の半導体装置が形成される。
このように、ゲート電極5は、W系膜7aとPoly−Si膜7cとの間に、WとNおよびCのうち少なくとも1種とを含むW化合物からなるバリア層7bを設けることにより、Poly−Si膜7cのSiのW系膜7aへの拡散を有効に防止することができる。特にC含有ガスを用いて形成されるCを含むW化合物は、Poly-Si膜に対するバリア性に優れるので、バリア層として好適である。なお、N含有ガスとしては上記第1の実施形態と同様のガスを用いることができ、C含有ガスとしては上記第3の実施形態と同様のガスを用いることができる。金属含有導電層としては、W系膜7aに限定されず、Poly−Si膜と反応しやすい単体金属膜または金属化合物膜を用いる場合には、同様の効果を得ることができる。また、本実施形態では、W系膜7a上にPoly−Si膜7cを積層する場合を例に説明したが、Poly−Si膜上に金属含有導電層を積層する場合にも同様の効果を得ることができる。
次に、上記W化合物膜をW(CO)ガスとSi含有ガス、N含有ガス、およびC含有ガスのうち少なくとも1種とを用いたCVDにより成膜する際の成膜方法の好適な例について説明する。図7は、W化合物膜の成膜を実施するためのCVD成膜装置の一例を模式的に示す断面図である。
この成膜装置100は、気密に構成された略円筒状のチャンバー21を有している。チャンバー21の底壁21bの中央部には円形の開口部42が形成されており、底壁21bにはこの開口部42と連通し、下方に向けて突出する排気室43が設けられている。チャンバー21内には半導体基板であるウエハWを水平に支持するためのAlN等のセラミックスからなるサセプタ22が設けられている。このサセプタ22は、排気室43の底部中央から上方に延びる円筒状の支持部材23により支持されている。サセプタ22の外縁部にはウエハWをガイドするためのガイドリング24が設けられている。また、サセプタ22には抵抗加熱型のヒーター25が埋め込まれており、このヒーター25はヒーター電源26から給電されることによりサセプタ22を加熱して、その熱でウエハWを加熱する。この熱により、後述のように、チャンバー21内に導入されたW(CO)ガスが熱分解される。ヒーター電源26にはコントローラー(図示せず)が接続されており、これにより図示しない温度センサーの信号に応じてヒーター25の出力が制御される。また、チャンバー21の壁にもヒーター(図示せず)が埋め込まれており、チャンバー21の壁を40〜80℃程度に加熱するようになっている。
サセプタ22には、ウエハWを支持して昇降させるための3本(2本のみ図示)のウエハ支持ピン46がサセプタ22の表面に対して突没可能に設けられ、これらウエハ支持ピン46は支持板47に固定されている。そして、ウエハ支持ピン46は、エアシリンダ等の駆動機構48により支持板47を介して昇降される。
チャンバー21の天壁21aには、シャワーヘッド30が設けられ、このシャワーヘッド30の下部には、サセプタ22に向けてガスを吐出するための多数のガス吐出孔30bが形成されたシャワープレート30aが配置されている。シャワーヘッド30の上壁にはシャワーヘッド30内にガスを導入するガス導入口30cが設けられており、このガス導入口30cにWカルボニルガスであるW(CO)ガスを供給する配管32とSi含有ガスであるシラン(SiH)ガス、N含有ガスであるアンモニア(NH)ガス、およびC含有ガスであるエチレン(C)ガスを供給する配管81とが接続されている。また、シャワーヘッド30の内部には拡散室30dが形成されている。シャワープレート30aには、シャワーヘッド30内でのW(CO)ガスの分解を防止するために、例えば同心円状の冷媒流路30eが設けられており、冷媒供給源30fからこの冷媒流路30eに冷却水等の冷媒が供給され、20〜100℃に制御することができるようになっている。
配管32の他端は、金属カルボニル原料である固体状のW(CO)原料Sが収容されたW原料容器33に挿入されている。W原料容器33の周囲には加熱手段としてヒーター33aが設けられている。W原料容器33には、キャリアガス配管34が挿入され、キャリアガス供給源35から配管34を介してキャリアガスとして例えばArガスをW原料容器33に吹き込むことにより、W原料容器33内の固体状のW(CO)原料Sがヒーター33aにより加熱されて昇華し、W(CO)ガスとなり、キャリアガスにキャリアされて配管32を介してチャンバー21内の拡散室30dへ供給される。なお、配管34にはマスフローコントローラ36とその前後のバルブ37a,37bが設けられている。また、配管32には例えばW(CO)ガスの量に基づいてその流量を把握するための流量計65とその前後バルブ37c,37dが設けられている。また、配管32の流量計65の下流側には、プリフローライン61が接続され、このプリフローライン61は後述する排気管44に接続されており、W(CO)ガスをチャンバー21内に安定に供給するため、所定時間排気するようになっている。さらに、プリフローライン61には、配管32との分岐部の直下流にバルブ62が設けられている。配管32,34,61の周囲にはヒーター(図示せず)が設けられており、W(CO)ガスの固化しない温度、例えば20〜100℃、好ましくは25〜60℃に制御される。
また、配管32の途中にはパージガス配管38が接続され、このパージガス配管38の他端はパージガス供給源39に接続されている。パージガス供給源39は、パージガスとして、例えばArガス、Heガス、Nガス等の不活性ガスやHガス等を供給するようになっている。このパージガスにより配管32の残留成膜ガスの排気やチャンバー21内のパージを行う。なお、パージガス配管38にはマスフローコントローラ40およびその前後のバルブ41a,41bが設けられている。
一方、配管81の他端は、ガス供給系80に繋がっている。ガス供給系80は、SiHガスを供給するSiHガス供給源82、NHガスを供給するNHガス供給源83、およびCガスを供給するCガス供給源84を有しており、これらにはそれぞれガスライン85,86,87が接続されている。ガスライン85にはマスフローコントローラ88およびその前後のバルブ91が設けられ、ガスライン86にはマスコントローラ89およびその前後のバルブ92が設けられ、ガスライン87にはマスフローコントローラ90およびその前後のバルブ93が設けられている。また、各ガスラインは、配管81を介してチャンバー21内の拡散室30dに接続されており、ガスラインからそれぞれ供給されたSiHガス、NHガス、およびCガスがガス拡散室30dへ供給される。なお、配管81には、プリフローライン95が接続され、このプリフローライン95は後述する排気管44に接続されており、SiHガス、NHガス、およびCガスをチャンバー21内に安定供給するため、所定時間排気するようになっている。さらに、プリフローライン95には、配管81との分岐部の直下流にバルブ95aが設けられている。
また、配管81の途中には、パージガス配管97が接続され、このパージガス配管97の他端はパージガス供給源96に接続されている。パージガス供給源96は、パージガスとして、例えばArガス、Heガス、Nガス等の不活性ガスやHガス等を供給する。このパージガスにより配管81の残留成膜ガスの排気やチャンバー21内のパージを行う。なお、パージガス配管97には、マスフローコントローラ98およびその前後のバルブ99が設けられている。
各マスフローコントローラ、各バルブ、および流量計65はコントローラ60によって制御され、これによりキャリアガス、W(CO)ガス、SiHガス、NHガス、Cガス、およびパージガスの供給・停止およびこれらのガスの流量を所定の流量に制御するようになっている。チャンバー21内のガス拡散室30dへ供給されるW(CO)ガスの流量は、流量計65の値に基づいてキャリアガスの流量をマスフローコントローラ36により制御することにより制御される。
上記排気室43の側面には排気管44が接続されており、この排気管44には高速真空ポンプを含む排気装置45が接続されている。そしてこの排気装置45を作動させることによりチャンバー21内のガスが、排気室43の空間43a内へ均一に排出され、排気管44を介して所定の真空度まで高速に減圧することが可能となっている。
チャンバー21の側壁には、成膜装置100に隣接する搬送室(図示せず)との間でウエハWの搬入出を行うための搬入出口49と、この搬入出口49を開閉するゲートバルブ50とが設けられている。
このような成膜装置を用いて、W化合物膜を成膜する際には、まず、ゲートバルブ50を開にして搬入出口49から、ゲート酸化膜が形成されたウエハWをチャンバー21内に搬入し、サセプタ22上に載置する。次いで、ヒーター25によりサセプタ22を加熱してその熱によりウエハWを加熱し、排気装置45の真空ポンプによりチャンバー21内を排気して、チャンバー21内の圧力を6.7Pa以下に真空排気する。この際のウエハWの加熱温度は、100〜600℃であることが望ましい。
次いで、バルブ37a,37bを開にして固体状のW(CO)原料Sが収容されたW原料容器33にキャリアガス供給源35からキャリアガス、例えばArガスを吹き込み、W(CO)原料Sをヒーター33aにより加熱して昇華させ、次いでバルブ37cを開にして、生成したW(CO)ガスをキャリアガスによりキャリアさせる。そして、バルブ62を開けて所定の時間のプリフローを行い、配管61を通って排気し、W(CO)ガスの流量を安定させる。次いで、バルブ62を閉じると同時にバルブ37dを開けて、W(CO)ガスを配管32へ導入し、ガス導入口30cを経てチャンバー21内のガス拡散室30dに供給する。この際のチャンバー21内の圧力は0.01〜500Paであることが望ましい。なお、キャリアガスはArガスに限らず他のガスを用いてもよく、Nガス、Hガス、Heガス等が用いられる。
一方、W(CO)ガスのガス拡散室30dへの供給とタイミングを合わせて、SiHガス、NHガス、およびCガスのうち少なくとも1種をガス拡散室30dへ供給する。すなわち、まず所定時間、これらガスのうち供給しようとするガスのプリフローを行い、配管95を通って排気してガスの流量を安定させた後、W(CO)ガスのガス拡散室30dへの供給とタイミングを合わせて、ガス拡散室30dへ供給する。
W(CO)ガス、ならびにSiHガス、NHガス、およびCガスのうち少なくとも1種のガスをガス拡散室30dへ供給する際には、これらガスが所定の流量比に維持される。例えば、W(CO)ガスの流量は0.0001〜0.5L/min、SiHガスの流量は0.001〜1L/min、NHガスの流量は0.001〜1L/min、Cガスの流量は0.001〜1L/minの範囲に制御される。
ガス拡散室30dへ供給されたW(CO)ガスおよびSiHガス、NHガス、Cガスのうち少なくとも1種は、拡散室30d内で拡散されて、シャワープレート30aのガス吐出孔30bよりチャンバー21内のウエハW表面に向けて均一に供給される。これにより、加熱されたウエハW表面でW(CO)が熱分解して生じたWと、SiHガス、NHガス、CガスのSi、N、Cとの反応によりウエハW上に所望のW化合物膜が形成される。SiHガス、NHガス、Cガスをそれぞれ単独で用いた場合には、それぞれWSi、WN、WCが形成され、これらのうち2種以上を用いた場合には、これらが複合化した化合物が形成される。処理チャンバー内に導入するガス種および/またはガス流量、基板温度、処理チャンバー内圧力等の成膜条件を制御することにより、W化合物膜の組成を任意に変化させることができ、形成されるW化合物膜の特性を制御することができる。すなわち、W(CO)ガスとSiHガス、NHガス、およびCガスのうち少なくとも1種とを用いてこれらの流量や成膜条件を制御することにより、W化合物膜の仕事関数を制御してしきい値電圧を制御することができるとともに、所望のバリア性を得ることができる。
所定の膜厚のW化合物膜が形成された時点で、各ガスの供給を停止し、パージガス供給源39、96からパージガスをチャンバー21内に導入して残留成膜ガスをパージし、ゲートバルブ50を開にして搬入出口49からウエハWを搬出する。
また、図5のように、W化合物膜の積層膜構造を形成する場合には、図7の装置を用いてW(CO)ガスとSiHガスおよびNHガスのうち少なくとも一方のガスとを所定の流量比で供給して1層目のW化合物膜6aを成膜する。そして、所定の膜厚のW化合物膜が形成された時点でガスの供給を停止し、チャンバー内のパージを行った後、W(CO)ガスとNHガスおよびCガスのうち少なくとも一方のガスとを所定の流量比で供給して2層目のW化合物膜(バリア層)6bを成膜する。このように、1層目のW化合物膜の成膜時と2層目のW化合物膜の成膜時とでチャンバー内に導入するガス種や、各ガスの流量、基板温度、処理チャンバー内圧力等の成膜条件を異ならせることにより、互いに組成の異なる2層のW化合物膜を一つのチャンバー内で連続して成膜するので、極めて効率よく、しかも酸化等の不都合が生じることなく、W化合物膜の積層膜構造を形成することができる。
なお、上記実施形態では、ゲート電極に用いる金属化合物膜およびバリア層として、金属カルボニルとしてW(CO)を用いてWを含むW化合物膜を形成する場合について説明したが、例えば、金属カルボニルとしてW(CO)、Ni(CO)、Co(CO)、Ru(CO)12、Mo(CO)、Re(CO)10、Ta(CO)、Ti(CO)から選択される少なくとも1種を用いてW、Ni、Co、Ru、Mo、Re、Ta、およびTiのうち少なくとも1種を含む金属化合物膜を形成する場合に有効である。また、CVDにより金属化合物膜を形成するための成膜原料としては、ガスに限らず液体原料や固体原料であってもよい。さらにまた、ゲート電極の積層膜構造にPoly−Si膜を用いる場合について説明したが、Poly−Siに限定されずアモルファスシリコン等のシリコン膜であってもよい。
また、上記実施形態では、組成の異なる2層のW化合物膜の積層膜を同一処理室内で形成して積層膜とする場合について説明したが、同一処理室内で形成積層膜の膜数は2層に限らず、3層以上であってもよく、また、複数の膜の1つ以上が金属カルボニル中の金属からなる金属膜であってもよい。このような金属膜は、ゲート電極に用いることによりその低抵抗化を図ることができる。
さらにまた、上記実施形態では、半導体基板としてSi基板を用いた場合について説明したが、これに限らずSOI基板等の他の基板にも適用することが可能である。
本発明によれば、Fによるゲート絶縁膜の劣化を解消しつつ、ゲート電極材料の仕事関数を制御することによりしきい値電圧を制御することができるので、本発明は半導体基板上に形成されるMOS構造の半導体装置に好適である。
また、本発明によれば、シリコン膜のSiの金属含有導電層への拡散を有効に防止することができるので、金属含有導電層とシリコン膜との積層ゲート電極を有する半導体装置に好適である。
さらにまた、本発明によれば、各膜の組成が異なる積層膜を、極めて効率よく、しかも酸化等の不都合が生じることなく形成することができるので、半導体装置のゲート電極を構成する積層膜の形成に好適である。
1;Si基板
2;ゲート酸化膜
3,4,5,6,7;ゲート電極
3a,4a,5a,6a,6b;W化合物膜
4b,5b,6c,7c;Poly-Si膜
7b;バリア層(W化合物膜)
7a;W系膜(金属含有導電層)
21;チャンバー
22;サセプタ
25;ヒーター
30;シャワーヘッド
32;配管
33;W原料容器
35;キャリアガス供給源
45;排気装置
80;ガス供給系
81;配管
82;SiHガス供給源
83;NHガス供給源
84;Cガス供給源
S;W(CO)原料
W……ウエハ

Claims (9)

  1. 処理室内に基板を配置し、前記処理室に、少なくとも、金属カルボニルを含有する原料を含む成膜原料を導入し、CVDにより基板上に前記金属カルボニル中の金属を含む複数の膜を含む積層膜を形成する積層膜の形成方法であって、
    前記積層膜に含まれる膜は、同一処理室内で、原料種および/または成膜条件を異ならせて連続成膜され、前記膜の組成が異なる積層膜を形成することを特徴とする積層膜の形成方法。
  2. 前記成膜条件は、処理室内に導入するガスの導入量、基板温度、および処理室内圧力からのうち少なくとも1つであることを特徴とする請求項1に記載の積層膜の形成方法。
  3. 前記複数の膜の少なくとも1つは、成膜原料として、Siを含有する原料、Nを含有する原料、およびCを含有する原料の少なくとも1種を含み、前記金属カルボニル中の金属とSi、N、およびCのうち少なくとも1種とを含む金属化合物膜であることを特徴とする請求項1または請求項2に記載の積層膜の形成方法。
  4. 前記金属化合物膜は、仕事関数および/またはバリア性を制御する膜であることを特徴とする請求項3に記載の積層膜の形成方法。
  5. 前記Siを含有する原料は、シラン、ジシラン、およびジクロルシランから選択されたものであることを特徴とする請求項3または請求項4に記載の積層膜の形成方法。
  6. 前記Nを含有する原料は、アンモニアおよびモノメチルヒドラジンから選択されたものであることを特徴とする請求項3から請求項5のいずれか1項に記載の積層膜の形成方法。
  7. 前記Cを含有する原料は、エチレン、アリルアルコール、ギ酸、およびテトラヒドロフランから選択されたものであることを特徴とする請求項3から請求項6のいずれか1項に記載の積層膜の形成方法。
  8. 前記金属カルボニルを構成する金属は、W、Ni、Co、Ru、Mo、Re、Ta、およびTiから選択された少なくとも1種であることを特徴とする請求項1から請求項7のいずれか1項に記載の積層膜の形成方法。
  9. 前記積層膜は、半導体基板上にゲート絶縁膜を介して形成されるゲート電極であることを特徴とする請求項1から請求項8のいずれか1項に記載の積層膜の形成方法。
JP2011062278A 2011-03-22 2011-03-22 積層膜の形成方法 Pending JP2011166160A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011062278A JP2011166160A (ja) 2011-03-22 2011-03-22 積層膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011062278A JP2011166160A (ja) 2011-03-22 2011-03-22 積層膜の形成方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004021924A Division JP2005217176A (ja) 2004-01-29 2004-01-29 半導体装置および積層膜の形成方法

Publications (1)

Publication Number Publication Date
JP2011166160A true JP2011166160A (ja) 2011-08-25

Family

ID=44596392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011062278A Pending JP2011166160A (ja) 2011-03-22 2011-03-22 積層膜の形成方法

Country Status (1)

Country Link
JP (1) JP2011166160A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8664013B2 (en) 2012-03-28 2014-03-04 Tokyo Electron Limited Continuous processing system, continuous processing method, and program
JP2017022377A (ja) * 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
CN109473473A (zh) * 2017-09-08 2019-03-15 三星电子株式会社 半导体器件
CN112420848A (zh) * 2020-11-03 2021-02-26 深圳市华星光电半导体显示技术有限公司 氧化物薄膜晶体管及其制作方法、阵列基板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50117809A (ja) * 1974-02-07 1975-09-16
JPS63286334A (ja) * 1987-05-19 1988-11-24 Idemitsu Petrochem Co Ltd 積層体およびその製造法
JPH0714781A (ja) * 1993-06-24 1995-01-17 Hitachi Ltd 薄膜の形成方法
JPH09509288A (ja) * 1994-11-30 1997-09-16 マイクロン テクノロジー インコーポレイテッド シリコン含有ソースガスを用いる窒化タングステン付着方法
JPH10294295A (ja) * 1996-12-12 1998-11-04 Applied Materials Inc ジクロロシランベースのケイ化タングステン化学蒸着プロセス及びシステム
JP2002520876A (ja) * 1998-07-14 2002-07-09 アプライド マテリアルズ インコーポレイテッド タングステン及び窒化タングステンのインシチュ化学蒸着による、改善されたゲート電極接合構造
US20030161952A1 (en) * 2002-02-26 2003-08-28 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
JP2003258121A (ja) * 2001-12-27 2003-09-12 Toshiba Corp 半導体装置及びその製造方法
JP2007514293A (ja) * 2003-04-21 2007-05-31 アヴィザ テクノロジー インコーポレイテッド 多成分誘電体膜を形成するためのシステム及び方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50117809A (ja) * 1974-02-07 1975-09-16
JPS63286334A (ja) * 1987-05-19 1988-11-24 Idemitsu Petrochem Co Ltd 積層体およびその製造法
JPH0714781A (ja) * 1993-06-24 1995-01-17 Hitachi Ltd 薄膜の形成方法
JPH09509288A (ja) * 1994-11-30 1997-09-16 マイクロン テクノロジー インコーポレイテッド シリコン含有ソースガスを用いる窒化タングステン付着方法
JPH10294295A (ja) * 1996-12-12 1998-11-04 Applied Materials Inc ジクロロシランベースのケイ化タングステン化学蒸着プロセス及びシステム
JP2002520876A (ja) * 1998-07-14 2002-07-09 アプライド マテリアルズ インコーポレイテッド タングステン及び窒化タングステンのインシチュ化学蒸着による、改善されたゲート電極接合構造
JP2003258121A (ja) * 2001-12-27 2003-09-12 Toshiba Corp 半導体装置及びその製造方法
US20030161952A1 (en) * 2002-02-26 2003-08-28 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
JP2007514293A (ja) * 2003-04-21 2007-05-31 アヴィザ テクノロジー インコーポレイテッド 多成分誘電体膜を形成するためのシステム及び方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8664013B2 (en) 2012-03-28 2014-03-04 Tokyo Electron Limited Continuous processing system, continuous processing method, and program
JP2017022377A (ja) * 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
US11393930B2 (en) 2015-07-14 2022-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US12046683B2 (en) 2015-07-14 2024-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN109473473A (zh) * 2017-09-08 2019-03-15 三星电子株式会社 半导体器件
CN109473473B (zh) * 2017-09-08 2024-03-12 三星电子株式会社 半导体器件
CN112420848A (zh) * 2020-11-03 2021-02-26 深圳市华星光电半导体显示技术有限公司 氧化物薄膜晶体管及其制作方法、阵列基板
CN112420848B (zh) * 2020-11-03 2022-04-08 深圳市华星光电半导体显示技术有限公司 氧化物薄膜晶体管及其制作方法、阵列基板

Similar Documents

Publication Publication Date Title
KR100803803B1 (ko) 반도체 장치 및 그 제조방법
KR100938528B1 (ko) 반도체 장치의 제조 방법
KR102189781B1 (ko) 망간 및 망간 니트라이드들의 증착 방법들
US9472637B2 (en) Semiconductor device having electrode made of high work function material and method of manufacturing the same
US7674710B2 (en) Method of integrating metal-containing films into semiconductor devices
KR101210456B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
JP2010034511A (ja) 半導体装置の製造方法および基板処理装置
JP2008240158A (ja) 薄膜の形成方法
KR102180823B1 (ko) 선택 성막 방법 및 반도체 장치의 제조 방법
JP6559107B2 (ja) 成膜方法および成膜システム
JPWO2015080058A1 (ja) タングステン膜の成膜方法
WO2005096362A1 (ja) 金属シリケート膜の成膜方法および装置、並びに半導体装置の製造方法
US20200083098A1 (en) Embedding Method and Processing System
KR100930434B1 (ko) W계 막의 성막 방법, 게이트 전극의 형성 방법, 및 반도체장치의 제조 방법
US11981992B2 (en) Method for forming RuSi film and substrate processing system
JP2011166160A (ja) 積層膜の形成方法
WO2020184284A1 (ja) 成膜方法および成膜装置
JP6391355B2 (ja) タングステン膜の成膜方法
US7960278B2 (en) Method of film deposition
KR100865581B1 (ko) 반도체장치의 제조방법 및 기판처리장치
KR20210020796A (ko) 성막 방법 및 성막 장치
JP2008231473A (ja) 膜形成方法および膜形成材料
JP2004214335A (ja) 成膜方法
CN108475638B (zh) Cu膜的形成方法
JP2022147091A (ja) 成膜装置および成膜方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130919

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131126