JP2002520876A - タングステン及び窒化タングステンのインシチュ化学蒸着による、改善されたゲート電極接合構造 - Google Patents

タングステン及び窒化タングステンのインシチュ化学蒸着による、改善されたゲート電極接合構造

Info

Publication number
JP2002520876A
JP2002520876A JP2000560605A JP2000560605A JP2002520876A JP 2002520876 A JP2002520876 A JP 2002520876A JP 2000560605 A JP2000560605 A JP 2000560605A JP 2000560605 A JP2000560605 A JP 2000560605A JP 2002520876 A JP2002520876 A JP 2002520876A
Authority
JP
Japan
Prior art keywords
tungsten
deposition
gas
substrate
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000560605A
Other languages
English (en)
Inventor
アルフレッド マーク
ケビン ライ
シーセイ ルング
スティーブ ジー ガーネイン
トーマス ウェンドリング
ピング ジャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2002520876A publication Critical patent/JP2002520876A/ja
Pending legal-status Critical Current

Links

Classifications

    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 窒化タングステンバリヤ層（８）とタングステンプラグ（９）の蒸着により形成され、窒化タングステンとタングステンの蒸着が同じ化学蒸着（ＣＶＤ）室内で行われるゲート電極接合構造が開示されている。窒化タングステン蒸着は、水素、窒素、及び６フッ化タングステンを含有しているプラズマを用いるプラズマ化学蒸着（ＰＥＣＶＤ）により行なわれる。蒸着前に、ウェーハは、接着性を改善するため水素プラズマで前処理される。タングステン蒸着処理は、６フッ化タングステンと水素を使うＣＶＤ法により実施される。タングステン核生成段階が含まれており、この段階では、６フッ化タングステン、ジボラン、及び水素を含んでいる処理ガスが基板処理室の蒸着ゾーンに流される。核生成段階の後、ジボランは止められるが、圧力レベル及び他の処理パラメータはタングステンのバルク蒸着に適する条件に維持される。

Description

【発明の詳細な説明】
【０００１】 （関連出願に対するクロス・リファレンス） 本願は、１９９７年６月３０日出願の米国特許出願番号第０８／８８４，８１
１号の一部継続出願であり、前記特許出願を参考文献として本願に援用する。
【０００２】 （発明の属する技術分野） 本発明は、集積回路（ＩＣ）の製作に関する。より厳密には、本発明は、タン
グステン（Ｗ）の化学蒸着（ＣＶＤ）及び窒化タングステン（ＷxＮ）膜のプラ
ズマ化学蒸着により形成される、改良されたゲート電極接合構造を有するゲート
積層構造を形成するための、方法及び装置を含む技術を提供する。
【０００３】 （発明の背景） 現代の集積回路には数多くのトランジスタが含まれている。これらのトランジ
スタは、一般的には、ソース領域とドレイン領域とを有し、該ソース領域とドレ
イン領域の間にゲート電極が配された電界効果トランジスタである。
【０００４】 代表的なゲート構造では、二酸化ケイ素（ＳｉＯ2）のようなゲート酸化物の
薄層の上に薄いポリシリコン電極が置かれている。ゲート電極及びゲート酸化物
は半導体ソース領域とドレイン領域の間に形成され、下層のｐ型又はｎ型のシリ
コンのウェルを画定する。ソース領域及びドレイン領域はウェルの反対にドープ
されゲート箇所を画定し、酸化ケイ素（ＳｉＯx）又は窒化ケイ素（ＳｉＮx）の
ような絶縁材料の層がソースとドレイン両領域の上に蒸着され、そのソース領域
とドレイン領域の間の絶縁材料に開口即ちビアが形成される。ビア内のゲート構
造は、薄い酸化物層、ポリシリコン層、及び金属プラグを包含している。金属プ
ラグはタングステンのような金属をポリシリコンゲート電極の表面に蒸着するこ
とにより形成される。接合を完全にするために、次にシリコンは、ゲート電極へ
の接合として比較的均一なケイ化タングステン（ＷＳｉx）の層を形成する熱ア
ニーリング処理の間に、タングステン内に拡散される。アニーリングを行わなく
ても、シリコンは最終的にはタングステン内に拡散するが、形成されるケイ化タ
ングステンの層は不均一になる。
【０００５】 タングステンはケイ化タングステンよりも抵抗率が低いので、純タングステン
からできている電気接合部を有するゲート電極の方が、ケイ化タングステン電極
よりも望ましい。不都合なことに、シリコンはタングステン内に拡散してケイ化
タングステンを形成する。この拡散は、拡散バリヤとして窒化タングステン（Ｗ x Ｎ）の層を蒸着させることにより防ぐことができる。ＷxＮは優れた拡散バリヤ
材料であると同時に良好な導体でもある。このようなバリヤ層は、化学蒸着（Ｃ
ＶＤ）処理中に６フッ化タングステン（ＷＦ6）をアンモニア（ＮＨ3）で還元す
ることにより形成される。
【０００６】 不都合にも、上記処理では、汚染粒子が固形副産物という形態で形成されてし
まう。これらの副産物には、６フッ化タングステンのアンモニア付加化合物（（
ＮＨ3）4ＷＦ6）、フッ化アンモニア（ＮＨ4Ｆ）及び他のアンモニア複合体が含
まれる。これらの粒子の多くは蒸着室内部に付着してしまう。蒸着室内の温度変
動の間に、堆積物の薄片が壁からはがれてウェーハを汚染する。更に、上記処理
によって蒸着される窒化タングステンは、多くの結晶粒界がある多結晶質構造を
有する。その結果、窒化タングステンの拡散バリヤ特性は損なわれることになる
。その上、従来の方法により蒸着された窒化タングステン膜は、膜が蒸着される
基板に対してあまり良好に接着しない傾向がある。
【０００７】 従って、シリコンのタングステンへの拡散を防止するために、適合性のある拡
散バリヤを備えた低抵抗率タングステンゲート電極接合を有するゲート構造、及
び前記ゲート構造を製作するための随伴する方法及び装置が必要とされている。
【０００８】 （発明の概要） 先行技術に附随する問題点は、本発明の、エネルギーが印加されるまで互いに
気相反応を起こさない２つの気体混合物を使ったＣＶＤ処理によりポリシリコン
ゲート電極の表面に蒸着された窒化タングステン（ＷxＮ）の拡散バリヤを有す
るゲート電極接合構造により解決される。本ゲート接合構造は、更に、プラズマ
化学蒸着（ＰＥＣＶＤ）処理を用いて蒸着されるタングステンの導電層を含んで
いる。本発明の第１実施例によると、タングステンはＰＥＣＶＤ法を使って窒化
タングステン拡散バリヤの表面に蒸着されることになる。
【０００９】 本発明の第２実施例によると、タングステンは、タングステン核生成段階中に
ジボラン（Ｂ2Ｈ6）を加えるという多段階ＣＶＤ処理を用いて蒸着されることに
なる。
【００１０】 本発明のＷxＮ蒸着処理は、ウェーハが入っている室内に気体混合物を供給し
て、その気体混合物にエネルギーを印加し、プラズマを形成することにより行わ
れる。気体混合物は、窒素と水素を含有している第１気体組成物と、タングステ
ンを含有している第２気体組成物とを含んでいる。第１気体組成物は、気体混合
物にエネルギーが与えられない限り、第２気体組成物と気相反応を起こして窒化
タングステンを形成することのない組成物である。タングステン含有組成物は６
フッ化タングステン（ＷＦ6）であってもよい。第１気体組成物は、Ｎ2とＨ2の
混合気体を含んでいてもよい。又、気体混合物はアルゴン希釈物を含んでいても
よい。
【００１１】 気体混合物はエネルギーを印加されて蒸着ゾーン内にプラズマを形成する。プ
ラズマ中で、Ｎ2窒素は窒素イオンに解離し、タングステンはフッ素から分離す
る。窒素イオンとタングステンは化合して窒化タングステン（Ｗ2Ｎ）を形成す
る。窒化タングステンは室内で加熱されたウェーハ面と反応するので、窒化タン
グステンの層（又は膜）がウェーハ表面に成長する。
【００１２】 水素とフッ素は化合して気体反応副産物のフッ化水素（ＨＦ）を形成するが、
これは捨てられる、即ち室から取り除かれる。本発明によれば、窒化タングステ
ンを蒸着することにより発生する汚染粒子の数はかなり少なくなる。汚染粒子を
このように減らすのは、アンモニアを含有する汚染物質を形成する気相内でのア
ンモニア反応を排除することにより実現される。
【００１３】 基板、特に、上に窒化タングステンが蒸着される絶縁層を有するウェーハに対
する窒化タングステンの接着性を改善するために、ウェーハは窒化タングステン
膜を蒸着する前にプラズマで前処理される。前処理は、窒化タングステン蒸着と
同じ室内で、第１気体組成物だけを供給しそれにエネルギーを印加してプラズマ
を形成することにより行われる。そのようにして、ウェーハは、例えば水素、又
は水素と例えば窒素を含有する気体組成物のプラズマで前処理される。ウェーハ
が処置されると、窒化タングステン蒸着を開始するために、存在しているプラズ
マに６フッ化タングステンが加えられることになる。
【００１４】 本発明により蒸着された窒化タングステンは、従来の方法で蒸着された窒化タ
ングステンよりも非晶質であるので、より良好な拡散バリヤとして働く。
【００１５】 一旦窒化タングステンが蒸着されると、タングステンのバルク層が金属化層と
して蒸着され、ゲート構造が完成する。バルクタングステン蒸着は、６フッ化タ
ングステンの熱還元によるタングステンのＣＶＤ蒸着を使って行われる。
【００１６】 本発明の第２実施例によるタングステン蒸着処理は、バルク蒸着段階の前に核
生成段階を含んでいる。核生成段階では、タングステン含有ソース、グループII
I又はＶ水素化物、及び還元剤を含む処理ガスが基板処理室の蒸着ゾーンに流し
込まれるが、このとき蒸着ゾーンは第１圧力レベル以下に維持されている。核生
成段階中に、他の処理変数は、タングステン膜の第１層を基板に蒸着するのに適
した条件に維持される。次に、バルク蒸着段階の間に、蒸着ゾーンへのグループ
III又はＶの水素化物の流れが止められ、その後、蒸着ゾーンの圧力は第１圧力
レベルより高い第２圧力レベルに上げられ、他の処理パラメータはタングステン
膜の第２層を基板に蒸着するのに適した条件に維持される。
【００１７】 本発明の別の実施例では、タングステン含有ソースの流れは、タングステン蒸
着段階の間に、グループIII又はＶの水素化物の流れと共に止められる。タング
ステン含有ソースの流れは、蒸着ゾーンの圧力が第２圧力レベルに上がると再開
される。タングステン含有ソースの流れは５から３０秒の間停止されることが望
ましい。
【００１８】 (好適な実施例の詳細な説明) 本発明の教示するところは、添付図面を参照しながら以下の詳細な説明を読ん
でいただければ容易に理解されるであろう。
【００１９】 理解し易くするため、各図面に共通する同一の要素を指定する際に、可能な場
合には同一の参照番号を使用している。
【００２０】 Ｉ．序論 本発明は、窒化タングステン拡散バリヤの表面にタングステンを蒸着させた、
これまでになく新しいゲート電極接合構造を提供する。拡散バリヤとゲート電極
は、出来上がったゲート電極の抵抗率を下げ、下層基板に対する電極の接着性を
強化し、ゲート電極性能への汚染の影響を低減する方法を使って蒸着される。
【００２１】 本発明のゲート電極接合構造を形成する方法を図１Ａから１Ｅに示す。図１Ａ
は、今から上にゲートを形成する形成途上の集積回路要素の概略断面図である。
ゲート構造は、ｎ型又はｐ型シリコンのような半導体材料のウェル２を含有して
いる基板上に形成される。ウェル２は半導体ウェーハのような基板の一部であっ
てもよく、適するドーパントイオンによるイオン衝撃によりウェル２の各側に配
置されたソース領域３ａ及びドレイン領域３ｂにより画定される。例えば、ウェ
ル２はガリウム又はインジウムのようなアクセプタ不純物でドープされ、ｐ型ウ
ェルを形成する。ソース領域３ａとドレイン領域３ｂは、リン、アンチモニー、
又はヒ素のようなドーナ不純物でドープされ、ｎ型領域を形成する。無論、ウェ
ル２、ソース領域３ａ、及びドレイン領域３ｂのドーピングは逆でもよい。Ｓｉ
Ｏ2のような絶縁体５の層は、当技術ではよく知られている誘電蒸着技法を用い
て、基板の表面に蒸着させる。絶縁層５はソース領域３ａとドレイン領域３ｂの
上にある。開口６は選択エッチングにより絶縁層５内に形成される。二酸化ケイ
素（ＳｉＯ2）のような絶縁材料の薄層が、開口６の底部にゲート酸化物５ａを
形成する。開口６はソース領域３ａとドレイン領域３ｂの間にある。ポリシリコ
ンゲート電極４はゲート酸化物５ａの上にある。
【００２２】 開口６が形成された後、絶縁体５と形成途上の集積回路要素１の露出部分は、
バリヤ層の接着性を向上させるために前処理されることもある。図１Ｂは、プラ
ズマ７からのイオン７ａの衝撃による、形成途上の集積回路の前処理を示してい
る。プラズマ７は、水素と窒素を含有している混合気体にエネルギーを印加する
ことにより形成される。窒化タングステンバリヤ層を蒸着するには、６フッ化タ
ングステンのようなタングステン含有気体をプラズマに加える。プラズマ内で、
ＷＦ6はタングステンとフッ素に分解される。プラズマはＮ2を解離、電離し窒素
イオンを形成する。窒素イオンとタングステンは結合して窒化タングステン（Ｗ 2 Ｎ）を形成する。窒化タングステンは、図１Ｃに示すように、降下して基板２
の露出部の表面並びに絶縁層５の表面を覆って拡散バリヤ８を形成する。
【００２３】 本発明の第１実施例では、タングステンはＷＦ6を含有する混合気体を使って
従来型のＣＶＤ処理により蒸着される。この処理の間、ゲート構造１を含んでい
るウェーハは加熱される。加熱されたウェーハ面をＷＦ6に曝すことにより、熱
誘発化学反応を起こさせる。その結果、図１Ｄに示すように、タングステン層９
が窒化タングステン拡散バリヤ８の表面を覆って形成される。
【００２４】 本発明の第２実施例では、タングステン層９は、ＷＦ6のようなタングステン
含有気体とジボランＢ2Ｈ6のようなグループIII又はＶの要素の水素化物を核生
成段階中に蒸着室へ流入することにより蒸着される。ウェーハは加熱され、ウェ
ーハ上で化学反応が起き、反応の間にタングステン層９が蒸着する。Ｂ2Ｈ6は高
温のウェーハ上でＷＦ6と反応して揮発性ＢＦ3を形成し、これによりフッ素は反
応から除かれる。その結果、タングステン層９のフッ素はより少なくなり、タン
グステンの結晶粒はより大粒に成長することとなり、核生成がより良好となる。
フッ素が減少すれば、その後蒸着するタングステン層９において核生成がより良
好となる。水素の流入はタングステン層９のバルク蒸着前に止められる。この方
法で蒸着したタングステン膜は、他のタングステン膜に比べ、より低い抵抗率と
より強い接着性を兼ね備えている。
【００２５】 図１Ｅに示すように、ウェーハの表面は研磨されて、タングステン層９とＷx
Ｎ拡散バリヤ８の一部が絶縁層５の上面から取り除かれる。出来上がったプラグ
９ａは、完成された集積回路要素１０のゲート電極４に対する電気接合点を形成
する。研磨は、当技術では良く知られている化学的機械研磨処理を使って行われ
る。
【００２６】 本発明の方法により蒸着されたタングステン及び窒化タングステン膜は、機構
寸法が０．３５ミクロン以下のゲート構造の製作に適している。本発明のゲート
積層のタングステン層９とＷxＮ拡散バリヤ８は両方とも、単一のＣＶＤ室内で
インシチュで蒸着できる。
【００２７】 II．代表的ＣＶＤ反応器室 本発明によれば、タングステン層９とＷxＮ拡散バリヤ８の蒸着は、プラズマ
化学蒸着を行えるのであればどのような室ででも行うことができる。窒化タング
ステン蒸着の直後にタングステン蒸着が行なわれるので、窒化タングステン蒸着
室が同時に金属の蒸着にも使え、有益である。その結果、プラズマ処理及び２つ
の蒸着処理が同じ場所で実行可能となり、タングステンを、室から室へウェーハ
を搬送する場合に生じる懸念のある周囲環境の汚染物質に曝す必要がなくなる。
例えば、ウェーハを搬送する場合には、その間に、窒化タングステンが酸素に曝
されて自然酸化物が形成され、これが窒化タングステンの抵抗率を許容できない
程度にまで増大させ、ウェーハのダイスの幾つかが欠陥品となる恐れもある。
【００２８】 本発明により窒化タングステンを蒸着させる当たり、ＷｘＺ室という商標でカ
リフォルニア州サンタクララのアプライド・マテリアル社により製作され、且つ
「化学蒸着室内での気体流路内のペデスタルに対する周辺構成要素」という名称
でザオ他により１９９６年７月１２日に出願された米国特許出願番号第０８／６
８０，７２４号に説明されているＣＶＤ室を採用してもよく、該出願を参考文献
として本願に援用する。
【００２９】 図２は、本発明によるゲート構造のタングステン層９とＷxＮ拡散バリヤ８
を蒸着できる真空室１２を有する、平行平板型コールドウォール化学蒸着システ
ム１１のある１つの実施例を示している。ＣＶＤシステム１１には、室１２の、
抵抗性加熱サセプタ１８上に置かれたウェーハ１６のような基板近くに蒸着ガス
を散布するための、ガス配送マニホールド１４が含まれている。
【００３０】 室１２は、中央搬送室に連結され、ロボットにより操作されている多数の処理
室を有する真空処理システムの一部である。ウェーハ１６は、室の側壁（図示せ
ず）のスリット弁を通してロボットブレードにより室１２内に運び込まれる。サ
セプタ１８は、モーター２０により垂直方向に移動可能となっている。ウェーハ
１６は、サセプタ１８がスリット弁と反対の第１位置１３にあるときに室内に運
びこまれる。位置１３では、最初ウェーハ１６は、サセプタ１８を貫通し、サセ
プタ１８に連結されている１組のピン２２により支持される。ピン２２は全て単
一のモータアッセンブリにより駆動される。
【００３１】 サセプタ１８が、点線で示すようにガス配送マニホールド１４と向かい合う処
理位置３２に移動すると、ピン２２はサセプタ１８内に引っ込み、ウェーハ１６
はサセプタ１８に支持される。一旦サセプタ１８上に位置決めされると、ウェー
ハ１６は真空クランプシステム（真空溝５０）又は静電チャックなど他のウェー
ハ保持システムによりサセプタに固定される。
【００３２】 サセプタ１８が処理位置３２に向け上方に移動すると、ウェーハ１６はパージ
ガイド５４に接触し、パージガイド５４がウェーハ１６をサセプタ１８上で中心
に位置決めする。縁部パージガス２３はパージガイド５４からウェーハ１６の縁
部を横切るように流出して、蒸着ガスが基板の縁部と裏側に接触するのを防止す
る。パージガス２５はヒーター／サセプタ１８の周囲にも流れて、ヒーター／サ
セプタ上及びその周辺への蒸着を最小にする。これらのパージガスは、パージラ
イン２４から供給されるが、ステンレス鋼ベロー２６を処理中に室内に導入され
る腐食性ガスによる損傷から保護するためにも使われる。
【００３３】 蒸着及びキャリヤガスは、弁１７の制御に応えて、ガスライン１９を通ってマ
ニホールド１４へ、そして室の蒸着ゾーンに供給される。処理の間、マニホール
ド１４に供給されたガスは、矢印２７により示すように基板表面に均等に配布さ
れる。使用済みの処理ガスと副産物気体は、排気システム３６により室から排出
される。排気システム３６を通して排気ライン３９内にガスが放出される速度は
スロットル弁３７により制御される。蒸着中は、第２パージガスが、先に説明し
たように、サセプタの気体流通路（図示せず）と送給ライン３８を通してウェー
ハ１６の縁部に対して供給される。プラズマＣＶＤ（ＰＲＣＶＤ）及び室をプラ
ズマクリーニングすることに備えて、ＲＦ電源４８をマニホールド１４に連結し
ておいてもよい。
【００３４】 ウェーハ１６は、サセプタ１８の本体内に埋め込まれた抵抗加熱器のような手
段により加熱される。ウェーハ１６の加熱については、代わりに、輻射加熱器な
どを室１２の外に設けてもよい。
【００３５】 スロットル弁３７、気体供給弁１７、モーター２０、サセプタ１８に連結され
た抵抗加熱器、ＲＦ電源４８、及びＣＶＤシステム１１のその他の機器は、制御
ライン４４（一部のみ図示）を通してシステム制御装置４２により制御される。
システム制御装置４２は、プロセッサ４５とメモリ４６を含んでいる。システム
制御装置４２は、メモリ４６のようなコンピュータ読み取り可能媒体に記憶され
たコンピュータプログラムの制御下で作動する。コンピュータプログラムは、あ
る特定の処理の、温度、室圧、タイミング、気体の混合、ＲＦ電力準位、サセプ
タ位置、加熱器電流、及びその他のパラメータを指令する。
【００３６】 プロセッサ４５は、シングルボードコンピュータ（ＳＢＣ）と、アナログ及び
デジタル入力／出力ボードと、インターフェースボードと、ステッパ電動機制御
装置ボードを含んでいる。ＣＶＤシステム１１の様々な部分は、ボード、カード
ケージ、コネクタ寸法及び型式を定義するバーサモジュラー欧州（ＶＭＥ）標準
に準拠している。またＶＭＥ標準では又、バス構造を１６ビットデータバス及び
２４ビットアドレスバスを有するものと定義している。
【００３７】 メモリ４６はハードディスクドライブであるのが望ましいが、他種のメモリを
含んでいてもよい。例えば、フロッピーディスク又は他の適切なドライブを始め
として、他のメモリデバイス上に記憶されたコンピュータプログラムを用いてシ
ステム制御装置４２を作動させてもよい。
【００３８】 ユーザーとシステム制御装置４２の間のインターフェースは、ＣＲＴモニター
とライトペン（図示せず）を介して行われる。キーボード、マウス、又は他のポ
インティング又は交信装置を、ライトペンの代わりに又は追加的に使用して、ユ
ーザーがシステム制御装置４２と交信できるようにしてもよい。
【００３９】 膜を蒸着するための処理は、システム制御装置４２により実行されるコンピュ
ータプログラムプロダクトを使って実施できる。コンピュータプログラムコード
は、例えば６８０００アッセンブリ言語、Ｃ、Ｃ＋＋、パスカル、フォートラン
等の従来のコンピュータ読み取り可能プログラム言語で書くことができる。適す
るプログラムコードは、従来型テキストエディタを使って単一のファイル又は多
数のファイルに入力され、コンピュータのメモリシステムのようなコンピュータ
使用可能媒体に記憶又は収録される。入力されたコードテキストが高級言語であ
る場合、当該コードはコンパイルされ、処理されたコンパイラコードは事前にコ
ンパイルされているウインドウＪライブラリルーチンのオブジェクトコードとリ
ンクされる。リンクされたコンパイル済みオブジェクトコードを実行するために
は、システムユーザーはオブジェクトコードを呼び出し、コンピュータシステム
にコードをメモリにロードさせる。すると、プログラム中で特定されたタスクを
行なうために、ＣＰＵは当該コードを読み出して実行する。
【００４０】 図３はある特定の実施例による、システム制御ソフトウェア、即ちコンピュー
タプログラム７０の階層的制御構造を示すブロック線図である。ユーザーは、ラ
イトペンインターフェースを使って、ＣＲＴモニター上に表示されたメニュー又
はスクリーンに応えて、処理セット番号と処理室番号を処理セレクタサブルーチ
ン７３に入力する。処理セットは特定の処理を実行するために必要な処理パラメ
ータの事前に設定されたセットであり、事前に規定されたセット番号により特定
される。処理セレクタサブルーチン７３は（ｉ ）所望される処理室と（ii ）所
望される処理を実行するための処理室を作動させるのに必要な処理パラメータの
所望されるセットを特定する。ある特定の処理を実行するための処理パラメータ
は例えば、処理ガス組成と流量、温度、圧力、ＲＦ電力準位及び低周波ＲＦ周波
数のようなプラズマ条件、冷却ガス圧、室壁温度のような処理条件に関するもの
である。これらのパラメータは処方箋の形でユーザーに提供され、例えば、ライ
トペン／ＣＲＴモニターインターフェースを使って入力される。
【００４１】 処理をモニターするための信号が、システム制御装置のアナログ／デジタル入
力ボードにより提供され、処理を制御するための信号がＣＶＤシステム１１のア
ナログ及びデジタル出力ボード上に出力される。
【００４２】 処理シーケンササブルーチン７５は、処理セレクタサブルーチン７３から特定
された処理室と処理パラメータのセットを受け取り、様々な処理室の動作を制御
するためのプログラムコードを備えている。多数のユーザーが、処理セット番号
と処理室番号とを入力することもできるし、或いは、一人のユーザーが多数の処
理セット番号と処理室番号とを入力することもでき、シーケンササブルーチン７
５は、選択された処理を所望の順序でスケジュールするように作動する。シーケ
ンササブルーチン７５は、（ｉ）室が使用中かどうかを判定するために処理室の
動作をモニターする段階と、（ii）使用中の室内で何の処理が行なわれているの
かを判断する段階と、（iii）処理室の空き状況と実行すべき処理の型に基づき
所望する処理を実行する段階とを行なうためのプログラムコードを含んでいるこ
とが望ましい。処理室をモニターするについては、ポーリングなどの従来的方法
を使用できる。どの処理を実行すべきかをスケジューリングする際には、シーケ
ンササブルーチン７５は、選択された処理に対して所望される処理条件に対比し
た使用中の処理室の現状、又はリクエストを入力した各特定のユーザーの「年齢
」又はシステムプログラマがスケジューリング優先順位を決定するために包含し
たいと希望する他の関連要素を考慮する。
【００４３】 シーケンスサブルーチン７５は、一旦どの処理室と処理セットの組み合わせが
次に実行されるべきかを判断すると、特定の処理セットパラメータを室マネジャ
ーサブルーチン７７ａ−ｃに引き渡すことにより当該処理セットの実行を開始す
るが、この室マネジャーサブルーチン７７ａ−ｃはシーケンササブルーチン７５
により決められた処理セットに従って処理室１２中の多数の処理タスクを制御す
る。例えば、室マネジャーサブルーチン７７ａは、処理室１２内のスパッタリン
グとＣＶＤ処理オペレーションを制御するためのプログラムコードを保有してい
る。室マネジャーサブルーチン７７は、選択された処理セットを実行するために
必要な室構成要素の動作を制御する様々な室構成要素サブルーチンの実行も制御
している。室構成要素サブルーチンの例としては、ある実施例では、基板位置決
めサブルーチン８０、処理ガス制御サブルーチン８３、圧力制御サブルーチン８
５、加熱器制御サブルーチン８７、及びプラズマ制御サブルーチン９０が挙げら
れる。当業者には、処理室１２内で何の処理が実行されるかにより、他の室制御
サブルーチンも含まれ得ることが容易に理解されるであろう。作動時には、室マ
ネジャーサブルーチン７７ａが、実行中の特定の処理セットに従って、処理構成
要素サブルーチンを選択的にスケジュールし又は呼び出す。室マネジャーサブル
ーチン７７ａは、シーケンササブルーチン７５が次にどの処理室１２と処理セッ
トが実行されるべきかをスケジュールするのと殆ど同様に、処理構成要素サブル
ーチンをスケジュールする。通常、室マネジャーサブルーチン７７ａは、様々な
室構成要素をモニターする段階と、実行されるべき処理セットのための処理パラ
メータに基づきどの構成要素が作動する必要があるかを判定する段階と、モニタ
ー段階と判定段階に応じて室構成要素サブルーチンを実行させる段階とを含んで
いる。
【００４４】 特定の室構成要素サブルーチンの作動につき、これより図２及び図３を参照し
ながら説明する。基板位置決めサブルーチン８０は、ウェーハ１６をサセプタ１
８に搭載するために、及び随意的にはウェーハ１６を室内の所望の高さにまで持
ち上げてウェーハ１６とガス配送マニホールド１４の間の間隔を制御するために
使用される室構成要素を制御するためのプログラムコードを備えている。ウェー
ハ１６のような基板が処理室１２内に装填されると、サセプタ１８はウェーハ１
６を受け取るために降下する。その後、サセプタ１８は室１２内の所望の高さま
で上昇し、ウェーハ１６を、ＣＶＤ処理の間、ガス配送マニホールドから第１の
距離又は間隔に保持する。作動時には、基板位置決めサブルーチン８０が、室マ
ネジャーサブルーチン７７ａから伝達された支持高度に関する処理セットパラメ
ータに応じてサセプタ１８の動きを制御する。
【００４５】 処理ガス制御サブルーチン８３は、処理ガス組成物と流量を制御するためのプ
ログラムコードを有している。処理ガス制御サブルーチン８３は、安全遮断弁の
開／閉位置を制御し、所望の気体流量を得るため質量流量を増加／減少させる。
室構成要素サブルーチンである処理ガス制御サブルーチン８３は、全室構成要素
サブルーチンである室マネジャーサブルーチン７７ａに呼び出され、室マネジャ
ーサブルーチンから所望の気体流量に関する処理パラメータを受け取る。通常、
処理ガス制御サブルーチン８３は、ガス供給ラインを開き、繰り返して（ｉ）必
要な質量流量制御装置を読み取り、（ii）読み取ったものを室マネジャーサブル
ーチン７７ａから受け取った所望流量と比較し、（iii）必要に応じてガス供給
ラインの流量を調整することにより作動する。更に、処理ガス制御サブルーチン
８３は危険な流量を見極めるために気体流量をモニターする段階と、危険な状況
が検知された場合には安全遮断弁を作動させる段階とを含んでいる。
【００４６】 幾つかの処理では、反応処理ガスが導入される前に、ヘリウム又はアルゴンの
ような不活性ガスを室１２内に流して室内の圧力を安定させる。これらの処理の
ため、処理ガス制御サブルーチン８３は、室内の圧力を安定させるのに必要な時
間の間、不活性ガスを室１２内に流す段階を含むようにプログラムされており、
ここで上記各段階が実行されることになる。
【００４７】 圧力制御サブルーチン８５は、室の排気システム中のスロットル弁３７の開口
寸法を調整することにより室１２内の圧力を制御するためのプログラムコードを
備えている。スロットル弁３７の開口寸法は、総処理ガス流量、処理室の寸法、
及び排気システム用のポンピング設定圧力との関係で室圧を所望レベルに制御す
るように設定される。圧力制御サブルーチン８５が呼び出されると、所望の即ち
目標の圧力レベルを、パラメータとして室マネジャーサブルーチン７７ａから受
け取る。圧力制御サブルーチン８５は、室に接続された１器又はそれ以上の従来
型圧力マノメータを読み出すことにより室１２の圧力を測定し、１つ又は複数の
測定値を目標圧力と比較し、記憶されている圧力表から目標圧力に対応するＰＩ
Ｄ（比例、積分、及び差分）値を入手し、圧力表から得たＰＩＤ値によりスロッ
トル弁３７を調節する、という動作を行なう。代わりに、圧力制御サブルーチン
８５は、室１２を所望の圧力に調整するために、スロットル弁３７を特定の開口
寸法まで開くか又は閉じるように書くこともできる。
【００４８】 加熱器制御サブルーチン８７は、ウェーハ１６の加熱に使用される加熱要素５
１への電流を制御するためのプログラムコードを備えている。加熱器制御装置サ
ブルーチン８７も室マネジャーサブルーチン７７ａに呼び出され、目標即ち設定
温度パラメータを受け取る。加熱器制御サブルーチン８７は、サセプタ１８内に
配置されている熱電対の電圧出力を測定することにより温度を測定し、測定温度
を設定温度と比較し、設定温度を得るために加熱器要素５１に流す電流を増減す
る。温度は、記憶されている変換表中で対応温度を探索することにより、又は4
次多項式を用いて温度を計算することにより、測定電圧から得られる。サセプタ
１８を加熱するのに埋め込みループ線が使用される場合、加熱器制御サブルーチ
ン８７は、当該ループ線に流される電流の増減を漸次的に制御する。更に、処理
安全コンプライアンスを検知するために内蔵型フェイルセーフモードを含ませて
おくことができ、処理室１２が適正に設定されていない場合に加熱器要素５１の
動作を停止させることができる。
【００４９】 室１２は、ＰＥＣＶＤ、室洗浄、又は他のプラズマ処理のために使用されるＲ
Ｆ電源４８を装備している。プラズマ処理が採用される場合、プラズマ制御サブ
ルーチン９０は、室１２内の処理電極に印加される周波数ＲＦ電力レベルを設定
するためのプログラムコードを備えている。先に述べた室構成要素サブルーチン
同様に、プラズマ制御サブルーチン９０は室マネジャーサブルーチン７７ａによ
り呼び出される。
【００５０】 ＣＶＤシステムに関する上記記述は主に説明を目的としたものであり、本発明
の範囲を限定するものと見なされるべきではない。プラテン又はサセプタ設計、
加熱器設計、ＲＦ電源接続の箇所等の変型のように、上記システムは各所で変え
ることができる。本発明によるタングステンを蒸着する方法は、特定の処理装置
に限定されるものではない。
【００５１】 システム制御装置４２上で実行されるプログラムにより実行される段階を、図
４のフロー線図に示す。プログラム４００はステップ４０２で始まる。ステップ
４０４で、基板位置決めサブルーチン８０は、必要な室要素を制御してウェーハ
１６をサセプタ上に配置する。次にステップ４０６で、処理ガス制御サブルーチ
ン８３、圧力制御サブルーチン、加熱器制御サブルーチン８７、及びプラズマ制
御サブルーチン９０は、本発明の方法による窒化タングステン蒸着段階を実行す
るために関連する室要素に指示を出す。次にステップ４０８で、処理ガス制御サ
ブルーチン８３、圧力制御サブルーチン、及び加熱器制御サブルーチン８７は、
本発明の方法によるタングステン蒸着段階を実行するために室１２の関連要素に
指示を出す。最後に、ステップ４１０で、処理シーケンサ７５、ＣＶＤ室マネジ
ャー７７ａ、及び基板位置決めサブルーチン８０は、室１２の必要な要素を制御
して、以後の処理に向けてウェーハ１６をサセプタ１８から取り外す。これで、
処理はステップ４１２で終了する。ウェーハ冷却又は室洗浄のような他の処理ス
テップは、図４に示す順序内で必要に応じ随意的に呼び出すことができる。
【００５２】 III．窒化タングステン蒸着 図１Ｂに示すように、窒化タングステン蒸着に先立ちウェーハを前処理するた
めに、窒素は含んでいてもいなくてもよいが少なくとも水素は含んでいる１つ又
はそれ以上の気体の第１気体混合物を室内に流し、エネルギーを印加して前処理
プラズマを形成する。本発明のある実施例では、前処理プラズマ７を形成するた
めに水素と窒素の気体混合物を使用している。少し間をおいて、第２の気体混合
物がプラズマ７に加えられ、ウェーハ上への窒化タングステン蒸着が始まる。第
１気体混合物に窒素が使用されていない場合、窒化タングステンが蒸着し易くす
るため、第２気体混合物と共に窒素をプラズマ７に加えなければならない。
【００５３】 プラズマ７を形成するために加えられる信号は、周波数が、１００キロヘルツ
（ＫＨｚ）から５ギガヘルツ（ＧＨｚ）の範囲にある。エネルギーの注入により
第１気体混合物中の水素にエネルギーが印加されると、窒化タングステン蒸着前
にウェーハが効果的に「洗浄」され、第１及び第２気体混合物の組み合わせに対
するエネルギーの注入により窒素Ｎ2の窒素イオンへの解離が強化され、窒化タ
ングステン蒸着が促進される。エネルギーは６フッ化タングステンの分解をも促
すので、フッ素はタングステンから分離し水素と結合してフッ化水素（ＨＦ）を
形成する。窒素イオンとタングステンは結合して窒化タングステン（Ｗ2Ｎ）を
形成し、これが続いてウェーハ表面に蒸着して拡散バリヤ８を形成する。
【００５４】 窒化タングステンの蒸着中に形成されるフッ化水素（ＨＦ）副産物は、室１２
から排気される。窒化タングステンの従来的な蒸着法により形成される固形副産
物とは対照的に、ＨＦ副産物は気体である。従って、本発明による窒化タングス
テンの蒸着後に残される汚染粒子の数は、従来の窒化タングステン蒸着処理に比
べ大幅に減少する。概論的には、本発明による窒化タングステンの蒸着の結果、
生成される粒子は８インチウェーハ当たり３０以下に留まる。
【００５５】 窒素及び水素は、各々、１ｓｃｃｍ（立方センチメートル毎分、標準状態下）
から５，０００ｓｃｃｍの範囲の流量で供給され、アルゴン希釈剤の流量は１ｓ
ｃｃｍから５，０００ｓｃｃｍの範囲にある。処理プラズマを形成するため、窒
素と水素は、６フッ化タングステンが室１２に供給される前に、室１２に１５か
ら３０秒間供給される。気体混合物中の６フッ化タングステンは、１ｓｃｃｍか
ら１００ｓｃｃｍの範囲の流量で供給される。
【００５６】 信号からのエネルギーは最初に水素を励起するので、水素と窒素は効果的に絶
縁層面を処理（即ち、スパッタ洗浄）し、次に窒素の窒素イオンへの解離を促進
する。エネルギーは６フッ化タングステンのタングステンとフッ素への還元も促
進し、このタングステンが窒素イオンと結合し、フッ素は水素と結合する。その
結果、タングステンと窒素は結合して窒化タングステン（Ｗ2Ｎ）を形成し、水
素とフッ素は結合してフッ化水素（ＨＦ）を形成する。
【００５７】 本発明によれば、プラズマを形成するためにＲＦ電源４８により供給される信
号は、周波数が１００ＫＨｚから５ＧＨｚの範囲にある。信号の電力は１ワット
から５キロワットの範囲にある。信号の電力は１００ワットから１キロワットの
範囲にあることが望ましい。処理プラズマ７は１５から３０秒間維持され、蒸着
プラズマは５から６００秒間維持される。
【００５８】 ＲＦ電源４８からの電圧は周期的に反復するので、その結果ウェーハ１６近傍
の電子が過剰となり、ウェーハ１６に負バイアスが生じる。ガス配送マニホール
ド１４は−２００から−４５０ボルト、通常は−４００ボルトの負バイアスを受
ける。処理室１２とサセプタ１８は接地されているので、ウェーハ１６の負バイ
アスは−１００から−２５０ボルトの間、通常は−２００ボルトとなり、これは
プラズマ７が維持されている間、大凡一定に保たれる。電圧勾配は、プラズマ内
で形成される窒化タングステンをウェーハ１６の表面上に導く。
【００５９】 一旦プラズマ生成が完了すると、フッ化水素（ＨＦ）は、排気システム３６に
より処理室１２から排気される。本発明により窒化タングステンが８インチウェ
ーハ上に蒸着した結果、生成される汚染粒子の数は３０以下となる。
【００６０】 図５は、本発明の窒化タングステン蒸着に関するルーチンの処理段階の順序を
示している。ルーチン５００は、メモリ４６から受け取るプログラムコード命令
に応えてシステム制御装置４２により実行される。窒化タングステンの蒸着を開
始する（ステップ５０２）と、処理室１２の温度及び圧力がステップ５０４で確
立される。圧力及び温度を設定する際、システム制御装置４２はメモリ４６から
受け取った命令を実行する。これらの命令を実行することにより、室の要素が作
動してウェーハ温度と室圧を設定する。
【００６１】 例えば、システム制御装置４２は、圧力制御サブルーチン８５から取り出され
た命令に応えて、排気システム３６に処理室１２の圧力が０．１トルから１００
トルの範囲になるように設定させる。システム制御装置４２は又、加熱器制御サ
ブルーチン８７に応えて、ウェーハを２００℃から６００℃の範囲の温度に加熱
するよう加熱要素５１に命令する。
【００６２】 処理室の温度及び圧力が一旦確立されると、システム制御装置４２はプラズマ
制御サブルーチン９０からの命令を実行し、ステップ５０６で制御弁１７に第１
気体混合物を室へ流させ、ステップ５０８で、プラズマに点火する目的で、ＲＦ
電源４８に、エネルギーを供給するため所望の周波数を有するＲＦ信号を第１気
体混合物に加えさせる。例えば、ガス制御弁１７は、上記のようにウェーハ処理
プラズマを生成するために、窒素と水素を含有している第１気体混合物をステッ
プ５０６で供給するように制御される。
【００６３】 更に、ステップ５０８で、プロセッサユニット４２はＲＦ電源４８に、周波数
が１００ＫＨｚから５ＧＨｚで電力が１ワットから５キロワットの範囲にある信
号をガスマニホールド１４に供給するよう命令する。プロセッサユニット４２は
このような信号を１５から３０秒間供給させる。その後、プロセッサユニット４
２は、ステップ５１０で、ガス制御弁１７にガスライン１９を通して６フッ化タ
ングステンとアルゴンをガスマニホールド１４に供給させる。このようにして、
窒化タングステンはウェーハ１６に蒸着する。蒸着処理は５から６００秒の間続
く。
【００６４】 プラズマの生成と維持が完了すると、室の内部はステップ５１２でパージされ
る。システム制御装置４２は、排気システム３６に命令して全ての反応副産物を
処理室１２から取り除かせる。処理室１２がパージされてしまうと、窒化タング
ステンの蒸着は完了する。その後、ステップ５１４で、室は、上記のように従来
のＣＶＤ法によりタングステンを窒化タングステン上に蒸着するために使用でき
るようになる。タングステンが蒸着されてしまうと、処理はステップ５１６で完
了する。次に、ウェーハ１６は取り出され平坦化（研磨）されてゲート構造が完
成する。
【００６５】 IV．ＣＶＤタングステン蒸着 本発明のある実施例では、タングステン層９は処理室１２でウェーハ１６上の
バリヤ層（即ち、窒化タングステン層８）上に蒸着される。ウェーハ１６の温度
は２００℃から６００℃の範囲に設定され、処理室１２内の圧力は０．０１トル
から７６０トルの範囲に設定される。ガス制御弁１７は、６フッ化タングステン
と水素の気体混合物をガスマニホールド１４に供給する。前記気体混合物には随
意的に窒素を加えてもよい。気体混合物はアルゴン希釈剤を含んでいてもよい。
ガスマニホールド１４は気体混合物を、ウェーハ１６が置かれている処理室１２
内に流す。６フッ化タングステンの流量は１ｓｃｃｍから１００ｓｃｃｍの範囲
にあり、一方窒素及び水素の流量は１ｓｃｃｍから５，０００ｓｃｃｍの範囲に
ある。アルゴンの流量は１ｓｃｃｍから５，０００ｓｃｃｍの範囲にある。タン
グステンを蒸着させるためのこのような処理は、１９９１年７月２日に発行され
一般に公開されている米国特許番号第５，０２８，５６５号に開示されており、
本願に参考文献として援用する。
【００６６】 この時点で、ゲート構造１を含んでいるウェーハ１６は処理室１２から取り出
され、タングステン層９と窒化タングステン拡散バリヤ８の不要部分を取り除く
機械、つまり化学的機械研磨（ＣＭＰ）器に搬送される。 Ｖ．Ｂ2Ｈ6を使用したＣＶＤタングステン蒸着 上記のように、フッ化水素（ＨＦ）は、６フッ化タングステンと、水素及び窒
素を含有している第２気体組成物との反応の副産物として生成される。本発明の
別の実施例を実施する際には、６フッ化タングステンと窒素と水素の反応から気
体性のフッ素副産物も生成される。６フッ化タングステンからのフッ素の全てと
結合するには水素が十分にないかもしれないので、フッ化水素に加えてフッ素が
生じるのである。
【００６７】 幾つかの事例では、過剰なフッ素がウェーハ１６上の形成途中の集積回路内に
拡散していく。これにより、フッ素が拡散していく材料の層の抵抗率が増す。更
に、ゲート構造を形成するために、本発明により窒化タングステンが蒸着してい
るとき、フッ素副産物が下層のゲートを抜けて拡散しゲート酸化物５ａの厚さが
増すこともある。過度な厚さのゲート酸化物は電界効果トランジスタを作動不能
に陥れる恐れがある。
【００６８】 本発明の更なる実施例では、余剰フッ素の吸収に備えて、蒸着中に、水素と窒
素を含有する第２気体組成物へ別の気体を追加する。追加気体は、蒸着プラズマ
内で使用する際に、第２気体組成物中の水素と共に使用してもよいし又はこれに
代えて使用してもよい。本発明によれば、追加気体はグループIIIまたはＶの水
素化物である。本発明の更に別の２つの実施例では、ジボランＢ2Ｈ6を追加気体
としてタングステン蒸着段階に採用している。
【００６９】 図６は、ジボランを使ってタングステン膜を蒸着するのに用いられる本発明の
上記別の２つの実施例のうち１番目のもののプロセスを示している。当該プロセ
スは例示を目的としたものであって、本発明の請求の範囲を限定しようとするも
のではない。可能な場合には、以下の記述中の参照番号を使って図２の例示的な
室中の適切な構成要素に言及する。本処理は、ＣＶＤシステム１０のメモリ４６
に記憶されているコンピュータプログラムを使って実行され制御される。
【００７０】 図６に示すように、本発明は、次に続くタングステン膜のための成長場所とし
て働く薄いタングステン層を成長させるため、タングステンを含有しているソー
ス、グループIII又はＶ水素化物、モノシラン（ＳｉＨ4）のようなシランガス、
及びアルゴン（Ａｒ）のようなキャリヤガスを含んでいる処理ガスが、約１０か
ら６０秒の間、室１２に流される核生成段階６００を含んでいる。ある好適な実
施例では、タングステンを含有しているソースはＷＦ6で、グループIII又はＶ水
素化物はＢ2Ｈ6である。随意的に、Ｈ2のような還元剤及びＮ2のような窒素含有
ソースを処理ガスに加えてもよい。加熱装置要素５１に対する電流は、ウェーハ
温度が（約３２５−４５０℃のウェーハ温度に対応する）約３５０から４７５℃
の間になるように設定され、一方室圧は１から５０トルの間に設定される。
【００７１】 核生成段階６００が完了した後、タングステン含有ソースの流れ、及び水素化
物ガスとシランガスの流れは停止（ステップ６０５）され、室の圧力はバルク蒸
着段階５１５（ステップ６１０）に備えて上げられる。ステップ６０５で、一旦
タングステン含有ソース、水素化物、及びシランガスそれぞれの気体の流れが停
止されると、室から残留ガスをパージするためにキャリヤガス流が約５から４０
秒間維持される。ステップ６００でＮ2とＨ2の気体流が処理ガスに含まれている
場合、これらの流れもこのパージ段階の間、維持される。室圧力は、バルク蒸着
段階６１５におけるタングステンの蒸着速度を上げるためにステップ６１０で上
げられる。圧力は約５０から７６０トルまで上げることが望ましい。
【００７２】 最後に、ステップ６１５のバルク蒸着の間、タングステン含有ソースは処理ガ
スに再度導入され、他の処理変数はタングステン膜の第２層の蒸着に適した条件
に維持される。ステップ６００−６１０でＨ2又は同様の還元剤が処理ガスに含
まれている場合は、この流れはステップ６１５でも継続される。ステップ６００
−６１０においてＨ2又は同様の還元剤が使用されていない場合は、このような
流れはステップ６１５で始まる。窒素含有ソースの流れを維持又は開始すること
は随意である。
【００７３】 バルク蒸着段階６１５の長さは、所望のタングステン膜の厚さ次第である。核
生成段階６００の間に導入されるＢ2Ｈ6の量を正確に制御することは重要である
。実験により、核生成処理ガスにＢ2Ｈ6が添加されるに伴い、抵抗及び抵抗率が
最初は低下するが、一旦、導入されたＢ2Ｈ6の量が飽和点に到達すると、実際に
は増加することが分かっている。本段階でＢ2Ｈ6が室内に導入される速度は（非
希釈流で示す場合）１から５０ｓｃｃｍまでの間に限られる。
【００７４】 上記方法により蒸着させたタングステン膜は、Ｂ2Ｈ6を加えずに蒸着させた膜
より、そして、例えばＢ2Ｈ6をバルク蒸着期間の間に加えるなどの異なる方法で
Ｂ2Ｈ6を加えて蒸着させた膜よりも、粒寸法が大きい。粒寸法が大きいと、粒界
が少なくなり、粒界散乱が低減されることから、抵抗率が低くなると考えられて
いる。バルク蒸着段階前に基板表面にＢ2Ｈ6が存在し、室内の圧力が上げられる
前にそれが排気されることにより、より寸法の大きな粒が形成され、膜に取り込
まれるボロンの量を減らすことになると考えられている。更に、核生成段階とバ
ルク蒸着段階の間の移行期間中に圧力が上げられる際に室中にボロンがあると、
ボロンは膜インターフェース中に捕捉されるので接着の問題を生じると考えらて
いれる。本発明により教示される方法で（即ち圧力を上げる前に）Ｂ2Ｈ6を導入
し且つ排気すると、本発明の段階を使用しないＣＶＤタングステンＢ2Ｈ6処理に
比べて接着性が向上する。
【００７５】 本発明の方法の前記別の２つの実施例の内、図７に示す２番目の実施例では、
図６に関連して説明した核生成、パージ、加圧、バルク蒸着の段階に加え、種々
のセットアップ、パージ、及び他の段階が実行される。図７に示すように、セッ
トアップ段階７００、シランバースト段階７０５、及びＢ2Ｈ6プレソーク／パー
ジ段階７１０が、核生成段階７１５の前に実行される。セットアップ段階７００
で、ウェーハはガス配送マニホールドから４００ｍｉｌに配置され、４２５℃の
温度まで（約８秒間）加熱される。次にＡｒ及びＮ2が、マニホールド１４を通
してそれぞれ１０００ｓｃｃｍと３００ｓｃｃｍの流量で６秒間室内に流され、
室圧は３０トルに設定される。アルゴンの第２流は、縁部パージガイド５４を通
して流量１０００ｓｃｃｍで流される。ステップ７０５で、ＷＦ6の導入前にシ
リコンを基板上に取り込むために、ＳｉＨ4とＨ2の流れがＡｒ＋Ｎ2処理ガスに
１５秒間、それぞれ流量３００ｓｃｃｍと１０００ｓｃｃｍで加えられる。これ
は、基板表面をエッチングすることにより、又はケイ化物反応を作ることにより
ＷＦ6がシリコン基板を侵食するのを防ぐのを支援する。
【００７６】 次にステップ７１０で、ウェーハが真空チャック１８にチャックされ、ＳｉＨ 4 の流れが止められる。Ｂ2Ｈ6の流れもアルゴン、Ｈ2、及びＮ2の流れに加えら
れ、残留ＳｉＨ4を室からパージしてＢ2Ｈ6をウェーハの表面に送り込む。この
期間中、Ａｒ縁部パージガスの流れは２８００ｓｃｃｍまで増やされる。このＢ 2 Ｈ6パージ段階は２０秒間持続し、Ｂ2Ｈ6を２５０ｓｃｃｍの流量で導入する。
Ｂ2Ｈ6は、Ｂ2Ｈ6をアゴンで希釈した溶剤として導入される。ジボランガスは、
通常、ジボラン対アルゴンの比を約５％又はそれ以下にアルゴンで希釈したもの
である。従って、２５０ｓｃｃｍの希釈Ｂ2Ｈ6流は、１２．５ｓｃｃｍの非希釈
Ｂ2Ｈ6流に匹敵する。ウェーハがチャックされＳｉＨ4がパージされた後、核生
成段階７１５が開始される。核生成段階７１５は、ＷＦ6、Ｂ2Ｈ6、ＳｉＨ4、Ｈ 2 、Ｎ2及びＡｒの処理ガスを室１２に２５秒間流して、上記のように薄いタング
ステン層を成長させる。第２実施例では、核生成段階７１５の間、ＷＦ6、Ｂ2Ｈ 6 、ＳｉＨ4、Ｈ2、Ｎ2、Ａｒの流量は、それぞれ３０、５０、１５、１０００、
３００、１５００ｓｃｃｍである。５０ｓｃｃｍの希釈Ｂ2Ｈ6流は２．５ｓｃｃ
ｍの非希釈Ｂ2Ｈ6流に匹敵する。室温は４２５℃に設定され、一方室圧は３０ト
ルに設定される。
【００７７】 核生成段階７１５が完了した後、Ｂ2Ｈ6、ＷＦ6、及びＳｉＨ4ガスの流れは止
められ、ウェーハは、室の圧力が９０トルに上げられる（ステップ７２５）前に
マニホールド１４から６００ｍｉｌの位置に移動（ステップ７２０）される。ス
テップ７２０では、Ｎ2、Ｈ2及びＡｒガス流はＢ2Ｈ6、ＷＦ6、及びＳｉＨ4ガス
流が止められた後８秒間維持され、残留ガスを室からパージする。又、パージ段
階７２０の間、Ａｒキャリアガス流は２７００ｓｃｃｍに増やされ、Ａｒ縁部パ
ージ流は３０００ｓｃｃｍに増やされる。ステップ７２５では、マニホールド１
４を通るＡｒ流は１５００ｓｃｃｍに下げられ、Ａｒ縁部パージは３２００ｓｃ
ｃｍに増やされ、８００ｓｃｃｍのＨ2縁部パージ流と合流する。９０トルへの
圧力増加は６秒の間に達成される。次に、バルク蒸着段階７３０の間に、ＷＦ6
流には処理ガスが再導入され、Ａｒキャリアガス流は１０００ｓｃｃｍに引き下
げられ、Ａｒ縁部パージは３６００ｓｃｃｍに増やされ、処理条件は所定の期間
維持されてタングステン膜の蒸着が完了する。
【００７８】 第２実施例では、バルク蒸着段階７３０の間にＷＦ6とＨ2が室に流される速度
は、できあがったタングステン膜が使用されるアプリケーションにより異なる。
形状追随特性が抵抗より優先されるビア充填アプリケーションで使用される場合
は、ＷＦ6は９５ｓｃｃｍの速度で導入され、Ｈ2流は７００ｓｃｃｍに維持され
る。しかしながら、タングステン膜がゲート構造に使用される場合は、低い抵抗
率が第１に考慮されるので、ＷＦ6流は３６ｓｃｃｍに設定され、Ｈ2流は１８０
０ｓｃｃｍに増やされる。
【００７９】 バルク蒸着段階７３０が完了すると、残留しているＷＦ6蒸着ガスを室１２か
らパージするためにパージ段階７３５が用いられる。このパージ段階では、ＷＦ 6 とＨ2のガス流は止められ、Ａｒキャリアガス流は６秒間２７００ｓｃｃｍに増
やされる。また、低Ａｒ縁部パージ流は２８００ｓｃｃｍまで下げられ、Ｈ2縁
部パージ流は止められる。次にステップ７４０で、１８００ｓｃｃｍのＨ2流が
６秒間導入され、ウェーハがチャック解除され（真空チャックシステム５０から
外され）て、Ａｒ縁部パージ流は５００ｓｃｃｍに下げられる。ステップ７２５
で、室が３秒間パージされている間ストッロル弁３７は全開にされ、ステップ７
５０では、室が排気されている間、全ガス流が止められる。
【００８０】 上記処理により蒸着されたタングステン膜は、抵抗率が８．５μΩ−ｃｍで厚
さが６００Åであり、一方ビア充填膜は抵抗率が９．０μΩ−ｃｍで厚さは同じ
である。各々のフッ素濃度は約１×１０18原子／ｃｍ3で、ボロン濃度は約１×
１０16原子／ｃｍ3未満である（これらのテストでは二次イオン質量分光装置の
検知限界を使用）。
【００８１】 これまでの実施例に関して上に述べた処理パラメータは、２００ｍｍウェーハ
向けに準備された、アプライドマテリアル社により製作されている抵抗加熱Ｗｘ
Ｚ室で行なわれたある特定の蒸着処理に対して最適化されたものである。特定の
アプリケーションによりタングステン層を蒸着するために上記処理パラメータを
変更することの他にも、当業者には、これら好適なパラメータは部分的には室を
特定したものであり、他の設計及び／又は容積の室が採用される場合には変わる
ことが自明であろう。
【００８２】 上記のゲート構造、好適な処理、及び装置で挙げられたパラメータは、本願の
請求の範囲を限定しているわけではない。当業者は、好適な実施例に関して説明
した以外のパラメータ及び条件を使用することができる。そういうわけで、上の
記述は説明を目的としており、限定することを目的としてはいない。例えばソー
ス領域及びドレイン領域を作るのに他のドーパントを使用してもよい。又、Ｎ2
Ｏのような他の窒素のソースを処理ガスとして使用できるし、アルゴンの代わり
にヘリウムなど他の不活性ガスを使用することもできる。更には、他の処理温度
と圧力値、及び他の流量を採用することもできる。
【００８３】 本発明の教示を組み込んだ様々な実施例を詳細に示し、説明してきたが、当業
者には、これらの教示を依然組み入れながら多くの別の様々な実施例が考案でき
るであろう。
【図面の簡単な説明】
【図１Ａ】 本発明による、形成途上のゲート構造の概略縦断面図である。
【図１Ｂ】 本発明による、プラズマ内で窒化タングステン蒸着が施されているところを示
す、形成途上のゲート構造の概略縦断面図である。
【図１Ｃ】 本発明による、窒化タングステン蒸着後を示す、形成途上のゲート構造の概略
縦断面図である。
【図１Ｄ】 本発明による、タングステン蒸着後を示す、形成途上のゲート構造の概略縦断
面図である。
【図１Ｅ】 本発明による、研磨後を示す、形成途上のゲート構造の概略縦断面図である。
【図２】 本発明による簡素化された化学蒸着装置のある実施例の縦断面図である。
【図３】 ある特定の実施例による、システム制御ソフトウェア、即ちコンピュータプロ
グラム１７０の階層式制御構造を説明するブロック線図である。
【図４】 本発明によるゲート構造を形成する方法のオペレーションの順番を示すフロー
線図である。
【図５】 本発明による窒化タングステン蒸着段階の間に制御ソフトウェアにより実行さ
れるオペレーションの順番を示すフロー線図である。
【図６】 本発明によるジボランを使ったタングステン蒸着法の第１実施例の段階を示す
フロー線図である。
【図７】 本発明によるジボランを使ったタングステン蒸着法の第２実施例の段階を示す
フロー線図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ライ ケビン アメリカ合衆国 カリフォルニア州 95051 サンタ クララ グラナダ アベ ニュー ＃211−3480 (72)発明者 ルング シーセイ アメリカ合衆国 カリフォルニア州 94539 フリーモント パゴサ ウェイ 348 (72)発明者 ガーネイン スティーブ ジー アメリカ合衆国 カリフォルニア州 94087 サニーヴェイル オンタリオ ド ライブ ＃10−1576 (72)発明者 ウェンドリング トーマス ドイツ連邦共和国 ハナバ デー−30163 スタインメッツシュトラーセ ６ (72)発明者 ジャン ピング アメリカ合衆国 カリフォルニア州 95148 サン ホセ シェム ドゥ リビ エール 355 Ｆターム(参考） 4K030 AA04 AA07 AA17 AA18 BA20 BA38 CA04 DA02 FA03 JA09 JA10 KA41 LA15 4M104 BB01 BB18 BB33 CC05 DD22 DD44 DD45 FF16 GG09

Claims (36)

    【特許請求の範囲】
  1. 【請求項１】 処理室において基板上にゲート電極接合構造を形成する方法
    において、 （Ａ）ゲート電極上に窒化タングステン拡散バリヤを蒸着させる段階と、 （Ｂ）前記窒化タングステン拡散バリヤの表面にタングステンの層を蒸着させ
    る段階とから成り、前記窒化タングステン拡散バリヤ及び前記タングステンの層
    は同じ処理室内で蒸着されることを特徴とする方法。
  2. 【請求項２】 前記窒化タングステン拡散バリヤが、前記（Ａ）の段階にお
    いて、 （ｉ）水素ガスを含有している第１気体組成物を供給する段階と、 （ii）前記ゲート電極の上面を処理する処理プラズマを形成するために、前記
    第１気体組成物にエネルギーを供給する段階と、 （iii）前記処理された上面に窒化タングステンを蒸着させる段階とにより蒸
    着されることを特徴とする請求項１に記載の方法。
  3. 【請求項３】 前記（iii）の蒸着段階が、 （ａ）気体混合物を形成するために、処理室に窒素を供給し、且つタングステ
    ンを含有している第２気体組成物を供給する段階と、 （ｂ）蒸着プラズマを形成するために処理室中の前記気体混合物にエネルギー
    を供給する段階を更に含んでいることを特徴とする請求項２に記載の方法。
  4. 【請求項４】 前記第１気体組成物が水素と窒素から成ることを特徴とする
    請求項２に記載の方法。
  5. 【請求項５】 前記第２気体組成物が６フッ化タングステンを含んでいるこ
    とを特徴とする請求項３に記載の方法。
  6. 【請求項６】 前記ゲート電極がポリシリコンで製作されていることを特徴
    とする請求項３に記載の方法。
  7. 【請求項７】 前記気体混合物がアルゴンを含んでいることを特徴とする請
    求項３に記載の方法。
  8. 【請求項８】 前記タングステンの層が、前記（Ｂ）の段階において、 （ｉ）タングステン含有気体混合物を前記処理室の蒸着ゾーンに供給すること
    と、 （ii）タングステンを前記基板上に蒸着させるために、前記基板を十分な温度
    に維持し、且つ前記処理室を十分な圧力に維持することにより蒸着されることを
    特徴とする請求項１に記載の方法。
  9. 【請求項９】 前記基板が２００℃から６００℃の間の温度に維持されるこ
    とを特徴とする請求項８に記載の方法。
  10. 【請求項１０】 前記処理室が０．０１トルから７６０トルの間の圧力に維
    持されることを特徴とする請求項８に記載の方法。
  11. 【請求項１１】 前記気体混合物が６フッ化タングステンを含むことを特徴
    とする請求項８に記載の方法。
  12. 【請求項１２】 前記気体混合物が、水素と窒素から成るグループから選定
    された第２気体を更に含んでいることを特徴とする請求項８に記載の方法。
  13. 【請求項１３】 前記気体混合物が、アルゴンを更に含んでいることを特徴
    とする請求項８に記載の方法。
  14. 【請求項１４】 前記タングステンの層が、前記（Ｂ）の段階において、 （ｉ）基板を蒸着ゾーンに置く段階と、 （ii）第１蒸着段階の間に、 （ａ）タングステン含有ソースと、グループIII又はＶの水素化物と、還
    元剤とを含む処理ガスを前記蒸着ゾーンに流し、 （ｂ）前記蒸着ゾーンを、第１圧力又はそれ以下に維持すると共に、他の
    処理変数をタングステン膜の第１層を基板上に蒸着させるに適する条件に維持す
    る段階と、 （iii）前記第１蒸着段階後の第２蒸着段階の間に、 （ａ）前記グループIII又はＶの水素化物の蒸着ゾーンへの流れを止め、
    その後、 （ｂ）前記蒸着ゾーンの圧力を前記第１圧力よりも高い第２圧力に上げる
    と共に、他の処理変数をタングステン膜の第２層を基板上に蒸着させるに適する
    条件に維持する段階とによって蒸着されることを特徴とする請求項１に記載の方
    法。
  15. 【請求項１５】 前記第２蒸着段階が、 前記（iii）の（ａ）の段階において、前記タングステン含有ソースの流れを
    前記グループIII又はＶの水素化物の流れと共に止める段階と、 前記（iii）の（ｂ）の段階において、前記蒸着ゾーンの圧力が前記第２圧力
    に上げられた後、前記タングステン含有ソースを再度流すと共に、他の処理変数
    をタングステン膜の第２層を基板上に蒸着させるに適する条件に維持する段階と
    を更に含んでいることを特徴とする請求項１４に記載の方法。
  16. 【請求項１６】 前記第１蒸着段階前に（iv）第３蒸着段階の間に、前記第
    １蒸着段階の間に前記タングステン含有ソースを前記処理室に流すに先立ちシリ
    コン含有ソースを前記処理室内に流す段階を更に含んでいることを特徴とする請
    求項１５に記載の方法。
  17. 【請求項１７】 前記第３蒸着段階の間に、前記処理室に還元剤も流される
    ことを特徴とする請求項１６に記載の方法。
  18. 【請求項１８】 前記タングステン含有ソースがＷＦ6を含み、前記グルー
    プIII又はＶの水素化物がＢ2Ｈ6を含み、前記シリコン含有ソースがＳｉＨ4を含
    んでいることを特徴とする請求項１５に記載の方法。
  19. 【請求項１９】 前記還元剤がＨ2を含むことを特徴とする請求項１８に記
    載の方法。
  20. 【請求項２０】 前記タングステンの層が、前記（Ｂ）の段階において、 （ｉ）基板を蒸着ゾーンに置く段階と、 （ii）第１蒸着段階の間に、 （ａ）タングステン含有ソース、ジボラン、シランガス、還元剤、及びキ
    ャリヤガスを含む処理ガスを、前記蒸着ゾーンに流し、 （ｂ）前記蒸着ゾーンを５０トル未満の圧力に維持すると共にタングステ
    ン膜の第１層を基板上に蒸着させるに適する処理条件に維持する段階と、 （iii）前記第１蒸着段階後の第２蒸着段階の間に、 （ａ）前記タングステン含有ソース、前記ジボラン、及び前記シランガス
    の流れを止め、 （ｂ）その後、前記蒸着ゾーンの圧力を少なくとも５０トルに上げ、 （ｃ）前記（iii）の（ａ）の段階において前記気体の流れを止めた後約
    ５から２０秒の間、基板上にタングステン膜の第２層を蒸着させるために前記タ
    ングステン含有ソースの流れを再開する段階とにより蒸着されることを特徴とす
    る請求項１に記載の方法。
  21. 【請求項２１】 第１蒸着段階の前に、シランガス、還元剤、及びキャリヤ
    ガスを含む処理ガスが蒸着ゾーンに流される第３蒸着段階を更に含んでいること
    を特徴とする請求項２０に記載の方法。
  22. 【請求項２２】 前記タングステン含有ソースがＷＦ6を含み、前記シラン
    ガスがＳｉＨ4を含み、前記還元剤がＨ2を含んでいることを特徴とする請求項２
    ０に記載の方法。
  23. 【請求項２３】 前記第１蒸着段階の前に、Ｂ2Ｈ6と不活性ガスを含んでい
    るパージガスを前記蒸着ゾーンに流す段階を更に含んでいることを特徴とする請
    求項２０に記載の方法。
  24. 【請求項２４】 前記パージガスを流す段階の前に、シリコン含有ソースを
    前記蒸着ゾーンに流す段階を更に含んでいることを特徴とする請求項２３に記載
    の方法。
  25. 【請求項２５】 （Ａ）処理室において、窒化タングステン拡散バリヤをゲ
    ート電極上に蒸着させる段階と、 （Ｂ）処理室において、前記電気接合を形成するために前記窒化タングステン
    拡散バリヤの表面にタングステンの層を蒸着させる段階とにより形成され、 前記窒化タングステン拡散バリヤと前記タングステンの層が同じ処理室内で蒸着
    されることを特徴とするゲート電極接合構造。
  26. 【請求項２６】 前記窒化タングステン拡散バリヤが、前記（Ａ）の段階に
    おいて、 （ｉ）水素ガスを含有している第１気体組成物を供給する段階と、 （ii）前記形成途中のゲート構造の上面を処理する処理プラズマを形成するた
    めに、前記第１気体組成物にエネルギーを供給する段階と、 （iii）前記処理された上面に窒化タングステンを蒸着させる段階とにより蒸
    着されることを特徴とする請求項２５に記載のゲート構造。
  27. 【請求項２７】 前記（iii）の蒸着段階が、 （ａ）気体混合物を形成するために、前記処理室に窒素を供給し、且つタングス
    テンを含有している第２気体組成物を供給する段階と、 （ｂ）蒸着プラズマを形成するために、前記処理室中の前記気体混合物にエネル
    ギーを供給する段階とを更に含んでいることを特徴とする請求項２６に記載のゲ
    ート構造。
  28. 【請求項２８】 前記第１気体組成物が水素と窒素から成ることを特徴とす
    る請求項２６に記載のゲート構造。
  29. 【請求項２９】 前記第２気体組成物が６フッ化タングステンを含んでいる
    ことを特徴とする請求項２７に記載のゲート構造。
  30. 【請求項３０】 前記タングステンの層が、前記（Ｂ）の段階において、 （ｉ）タングステン含有気体混合物を前記処理室の蒸着ゾーンに供給する段階と
    、 （ii）タングステンを前記基板上に蒸着させるために、前記基板を十分な温度に
    維持し、且つ前記処理室を十分な圧力に維持する段階によって蒸着されることを
    特徴とする請求項２５に記載のゲート構造。
  31. 【請求項３１】 前記タングステンの層が、前記（Ｂ）の段階において、 （ｉ）基板を蒸着ゾーンに置く段階と、 （ii）第１蒸着段階の間に、 （ａ）タングステン含有ソースと、グループIII又はＶの水素化物と、還
    元剤とを含む処理ガスを前記蒸着ゾーンに流し、 （ｂ）前記蒸着ゾーンを第１圧力以下に維持すると共に、他の処理変数を
    タングステン膜の第１層を基板上に蒸着させるに適する条件に維持する段階と、 （iii）前記第１蒸着段階後の第２蒸着段階の間に、 （ａ）前記グループIII又はＶの水素化物の前記蒸着ゾーンへの流れを止
    めて、その後、 （ｂ）前記蒸着ゾーンの圧力を前記第１圧力よりも高い第２圧力に上げる
    と共に、他の処理変数をタングステン膜の第２層を基板上に蒸着させるに適する
    条件に維持する段階とによって蒸着されることを特徴とする請求項２５に記載の
    ゲート構造。
  32. 【請求項３２】 前記第２蒸着段階が、 前記（iii）の（ａ）の段階において、前記タングステン含有ソースの流れを
    前記グループIII又はＶの水素化物の流れと共に止める段階と、 前記（iii）の（ｂ）の段階において、前記蒸着ゾーンの圧力が前記第２圧力
    に上げられた後、前記タングステン含有ソースを再度流すと共に、他の処理変数
    をタングステン膜の第２層を基板上に蒸着させるに適する条件に維持する段階と
    を更に含んでいることを特徴とする請求項３１に記載のゲート構造。
  33. 【請求項３３】 前記第１蒸着段階前に（iv）第３蒸着段階の間に、前記第
    １蒸着段階の間に前記タングステン含有ソースを前記処理室に流すのに先立ち、
    シリコン含有ソースを前記処理室内に流す段階を更に含んでいることを特徴とす
    る請求項３２に記載のゲート構造。
  34. 【請求項３４】 ゲート電極接合構造を形成するための基板処理システムに
    おいて、 （Ａ）形成途上のゲート構造を有する基板を保持するための基板ホルダが中に
    置かれた真空室を形成するためのハウジングと、 （Ｂ）前記基板を前記真空室に移動させ前記基板を前記基板ホルダ上に位置づ
    けるための基板移動システムと、 （Ｃ）前記基板上に層を蒸着させてゲート構造を形成するために、処理ガスを
    前記真空室に導入するためのガス配送システムと、 （Ｄ）前記真空室内に選択された温度を維持するための温度制御システム並び
    に前記真空システム内に選択された圧力を維持するための圧力制御システムと、 （Ｅ）ＲＦエネルギーを前記室に供給するためのＲＦ電源と、 （Ｆ）前記基板移動システムと、前記ガス配送システムと、前記温度制御シス
    テムと、前記圧力制御システムと、前記ＲＦ電源とを制御するためのシステム制
    御装置と、 （Ｇ）前記化学蒸着反応器システムのオペレーションを指示するために具体化
    されたコンピュータ読み取り可能プログラムを有するコンピュータ読み取り可能
    媒体を備えた、前記システム制御装置に連結されたメモリとを備え、 前記コンピュータ読み取り可能プログラムは、 （ｉ）前記真空室内に蒸着プラズマを形成し、それにより窒化タングステン拡
    散バリヤが前記形成途上のゲート構造上に蒸着するように、前記ガス配送システ
    ム、前記圧力制御システム、及び前記ＲＦ電源を制御するための命令の第１セッ
    トと、 （ii）前記拡散バリヤの表面にタングステン層を蒸着させ、それにより前記ゲ
    ート構造のゲート電極に電気接合部を形成するのに適している前記真空室内の選
    択された温度と圧力を維持するために、前記ガス配送システム、前記温度制御シ
    ステム、及び前記圧力制御システムを制御するための命令の第２セットとを備え
    ていることを特徴とする基板処理システム。
  35. 【請求項３５】 前記命令の第１セットが、 （ａ）水素と窒素気体を含有している第１気体組成物を供給するための前記ガ
    ス制御システムに対する命令のセットと、 （ｂ）処理プラズマを形成するために前記第１気体組成物にエネルギーを供給
    するためのＲＦ電源に対する命令のセットと、 （ｃ）蒸着プラズマを形成するために６フッ化タングステンを含有している第
    ２気体組成物を供給するための前記ガス制御システムに対する命令のセットとを
    備えていることを特徴とする請求項３４に記載の基板処理システム。
  36. 【請求項３６】 前記命令の第２セットが、 （ａ）前記基板を前記基板ホルダ上にそして前記蒸着ゾーンに移動させるため
    に前記基板移動システムを制御するための命令の第１セットと、 （ｂ）第１蒸着段階の間に、タングステン含有ソースと、グループIII又はＶ
    の水素化物と、還元剤とを含む処理ガスを前記蒸着ゾーンに流すために、前記ガ
    ス配送システムを制御するための命令の第２セットと、 （ｃ）前記第１蒸着段階の間に、前記拡散バリヤの表面に第１タングステン層
    を蒸着させるに適している選択された温度及び選択された第１圧力レベル以下の
    圧力を真空室内に維持するために、前記温度及び圧力制御システムを制御するた
    めの命令の第３セットと、 （ｄ）前記第１蒸着段階に続く第２蒸着段階の間に、前記グループIII又はＶ
    の水素化物と前記タングステン含有ソースの前記蒸着ゾーン内への流れを止める
    ために、前記気体配送システムを制御するための命令の第４セットと、 （ｅ）前記蒸着ゾーンの圧力を前記第１圧力よりも高い第２圧力に上げるため
    に、前記圧力制御システムを制御するための命令の第５セットと、 （ｆ）前記圧力が前記第２圧力に上げられた後、前記タングステン含有ソース
    の流れを再開し、基板上にタングステン膜の第２層を蒸着させるために、前記ガ
    ス配送システムを制御するための命令の第６セットとを備えていることを特徴と
    する請求項３４に記載の基板処理システム。
JP2000560605A 1998-07-14 1999-07-13 タングステン及び窒化タングステンのインシチュ化学蒸着による、改善されたゲート電極接合構造 Pending JP2002520876A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/114,839 1998-07-14
US09/114,839 US6162715A (en) 1997-06-30 1998-07-14 Method of forming gate electrode connection structure by in situ chemical vapor deposition of tungsten and tungsten nitride
PCT/US1999/015877 WO2000004574A1 (en) 1998-07-14 1999-07-13 Improved gate electrode connection structure by in situ chemical vapor deposition of tungsten and tungsten nitride

Publications (1)

Publication Number Publication Date
JP2002520876A true JP2002520876A (ja) 2002-07-09

Family

ID=22357703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000560605A Pending JP2002520876A (ja) 1998-07-14 1999-07-13 タングステン及び窒化タングステンのインシチュ化学蒸着による、改善されたゲート電極接合構造

Country Status (6)

Country Link
US (2) US6162715A (ja)
EP (1) EP1103068A1 (ja)
JP (1) JP2002520876A (ja)
KR (1) KR100693612B1 (ja)
TW (1) TW439123B (ja)
WO (1) WO2000004574A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027680A (ja) * 2005-06-17 2007-02-01 Fujitsu Ltd 半導体装置の製造方法および半導体装置
JP2011166160A (ja) * 2011-03-22 2011-08-25 Tokyo Electron Ltd 積層膜の形成方法
CN111919284A (zh) * 2018-03-01 2020-11-10 应用材料公司 在器件制造中形成金属硬掩模的系统和方法

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872429B1 (en) * 1997-06-30 2005-03-29 Applied Materials, Inc. Deposition of tungsten nitride using plasma pretreatment in a chemical vapor deposition chamber
US6827976B2 (en) * 1998-04-29 2004-12-07 Unaxis Trading Ag Method to increase wear resistance of a tool or other machine component
US6399484B1 (en) * 1998-10-26 2002-06-04 Tokyo Electron Limited Semiconductor device fabricating method and system for carrying out the same
US7067861B1 (en) 1998-11-25 2006-06-27 Micron Technology, Inc. Device and method for protecting against oxidation of a conductive layer in said device
US6303972B1 (en) 1998-11-25 2001-10-16 Micron Technology, Inc. Device including a conductive layer protected against oxidation
US6331483B1 (en) * 1998-12-18 2001-12-18 Tokyo Electron Limited Method of film-forming of tungsten
US6737716B1 (en) * 1999-01-29 2004-05-18 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6329670B1 (en) 1999-04-06 2001-12-11 Micron Technology, Inc. Conductive material for integrated circuit fabrication
KR100294697B1 (ko) * 1999-06-16 2001-07-12 김영환 반도체 소자의 전도성 라인 형성 방법
US6319737B1 (en) * 1999-08-10 2001-11-20 Advanced Micro Devices, Inc. Method and apparatus for characterizing a semiconductor device
US6635939B2 (en) * 1999-08-24 2003-10-21 Micron Technology, Inc. Boron incorporated diffusion barrier material
US6429126B1 (en) * 2000-03-29 2002-08-06 Applied Materials, Inc. Reduced fluorine contamination for tungsten CVD
US6726955B1 (en) * 2000-06-27 2004-04-27 Applied Materials, Inc. Method of controlling the crystal structure of polycrystalline silicon
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7101795B1 (en) 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US6936538B2 (en) 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
KR100351907B1 (ko) * 2000-11-17 2002-09-12 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성방법
US6482477B1 (en) * 2000-11-28 2002-11-19 Tokyo Electron Limited Method for pretreating dielectric layers to enhance the adhesion of CVD metal layers thereto
EP1219725B1 (en) * 2000-12-28 2005-08-17 AMI Semiconductor Belgium BVBA Method for tungsten chemical vapor deposition on a semiconductor substrate
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
JP2005518088A (ja) 2001-07-16 2005-06-16 アプライド　マテリアルズ　インコーポレイテッド タングステン複合膜の形成
US20030029715A1 (en) 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
TW589684B (en) * 2001-10-10 2004-06-01 Applied Materials Inc Method for depositing refractory metal layers employing sequential deposition techniques
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US7204886B2 (en) 2002-11-14 2007-04-17 Applied Materials, Inc. Apparatus and method for hybrid chemical processing
US7659209B2 (en) * 2001-11-14 2010-02-09 Canon Anelva Corporation Barrier metal film production method
US20030091739A1 (en) * 2001-11-14 2003-05-15 Hitoshi Sakamoto Barrier metal film production apparatus, barrier metal film production method, metal film production method, and metal film production apparatus
JP4088927B2 (ja) 2001-12-06 2008-05-21 独立行政法人科学技術振興機構 固体中核スピン量子演算素子
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6972267B2 (en) 2002-03-04 2005-12-06 Applied Materials, Inc. Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor
US7279432B2 (en) * 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
US7186385B2 (en) 2002-07-17 2007-03-06 Applied Materials, Inc. Apparatus for providing gas to a processing chamber
US20040155268A1 (en) * 2003-02-06 2004-08-12 Infineon Technologies North America Corp. Method and apparatus for improving the electrical resistance of conductive paths
US6926775B2 (en) * 2003-02-11 2005-08-09 Micron Technology, Inc. Reactors with isolated gas connectors and methods for depositing materials onto micro-device workpieces
US7422635B2 (en) * 2003-08-28 2008-09-09 Micron Technology, Inc. Methods and apparatus for processing microfeature workpieces, e.g., for depositing materials on microfeature workpieces
US7056806B2 (en) * 2003-09-17 2006-06-06 Micron Technology, Inc. Microfeature workpiece processing apparatus and methods for controlling deposition of materials on microfeature workpieces
US7258892B2 (en) 2003-12-10 2007-08-21 Micron Technology, Inc. Methods and systems for controlling temperature during microfeature workpiece processing, e.g., CVD deposition
US8133554B2 (en) 2004-05-06 2012-03-13 Micron Technology, Inc. Methods for depositing material onto microfeature workpieces in reaction chambers and systems for depositing materials onto microfeature workpieces
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US7699932B2 (en) 2004-06-02 2010-04-20 Micron Technology, Inc. Reactors, systems and methods for depositing thin films onto microfeature workpieces
US7023064B2 (en) * 2004-06-16 2006-04-04 International Business Machines Corporation Temperature stable metal nitride gate electrode
US7084024B2 (en) * 2004-09-29 2006-08-01 International Business Machines Corporation Gate electrode forming methods using conductive hard mask
KR100596794B1 (ko) * 2004-11-30 2006-07-05 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법
WO2006100457A1 (en) * 2005-03-22 2006-09-28 Aviza Technology Limited A method of forming a bragg reflector stack
US7235485B2 (en) * 2005-10-14 2007-06-26 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device
US7850779B2 (en) 2005-11-04 2010-12-14 Applied Materisals, Inc. Apparatus and process for plasma-enhanced atomic layer deposition
US7798096B2 (en) 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
KR100884339B1 (ko) * 2006-06-29 2009-02-18 주식회사 하이닉스반도체 반도체 소자의 텅스텐막 형성방법 및 이를 이용한 텅스텐배선층 형성방법
US7775508B2 (en) 2006-10-31 2010-08-17 Applied Materials, Inc. Ampoule for liquid draw and vapor draw with a continuous level sensor
US9076852B2 (en) * 2007-01-19 2015-07-07 International Rectifier Corporation III nitride power device with reduced QGD
US8821637B2 (en) 2007-01-29 2014-09-02 Applied Materials, Inc. Temperature controlled lid assembly for tungsten nitride deposition
US20090032949A1 (en) * 2007-08-02 2009-02-05 Micron Technology, Inc. Method of depositing Tungsten using plasma-treated tungsten nitride
KR100939777B1 (ko) * 2007-11-30 2010-01-29 주식회사 하이닉스반도체 텅스텐막 형성방법 및 이를 이용한 반도체 소자의 배선형성방법
US8679970B2 (en) 2008-05-21 2014-03-25 International Business Machines Corporation Structure and process for conductive contact integration
US8146896B2 (en) 2008-10-31 2012-04-03 Applied Materials, Inc. Chemical precursor ampoule for vapor deposition processes
KR20140028992A (ko) 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 텅스텐 게이트전극을 구비한 반도체장치 및 그 제조 방법
US9230815B2 (en) 2012-10-26 2016-01-05 Appled Materials, Inc. Methods for depositing fluorine/carbon-free conformal tungsten
US11043386B2 (en) 2012-10-26 2021-06-22 Applied Materials, Inc. Enhanced spatial ALD of metals through controlled precursor mixing
CN103839806B (zh) * 2012-11-20 2018-02-13 中国科学院微电子研究所 半导体器件及其制造方法
US9595470B2 (en) * 2014-05-09 2017-03-14 Lam Research Corporation Methods of preparing tungsten and tungsten nitride thin films using tungsten chloride precursor
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
TWI732846B (zh) * 2016-04-25 2021-07-11 美商應用材料股份有限公司 透過控制前驅物混合來強化金屬的空間ald
US10312137B2 (en) * 2016-06-07 2019-06-04 Applied Materials, Inc. Hardmask layer for 3D NAND staircase structure in semiconductor applications
TWI680496B (zh) * 2016-09-13 2019-12-21 美商應用材料股份有限公司 高壓縮/拉伸的翹曲晶圓上的厚鎢硬遮罩膜沉積
KR102572271B1 (ko) 2017-04-10 2023-08-28 램 리써치 코포레이션 몰리브덴을 함유하는 저 저항률 막들
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
TWI713961B (zh) 2018-01-15 2020-12-21 美商應用材料股份有限公司 針對碳化鎢膜改善附著及缺陷之技術
SG11202008268RA (en) 2018-03-19 2020-10-29 Applied Materials Inc Methods for depositing coatings on aerospace components
US11015252B2 (en) 2018-04-27 2021-05-25 Applied Materials, Inc. Protection of components from corrosion
US11009339B2 (en) 2018-08-23 2021-05-18 Applied Materials, Inc. Measurement of thickness of thermal barrier coatings using 3D imaging and surface subtraction methods for objects with complex geometries
US10636705B1 (en) 2018-11-29 2020-04-28 Applied Materials, Inc. High pressure annealing of metal gate structures
SG11202108217UA (en) 2019-01-28 2021-08-30 Lam Res Corp Deposition of metal films
WO2020219332A1 (en) 2019-04-26 2020-10-29 Applied Materials, Inc. Methods of protecting aerospace components against corrosion and oxidation
US11794382B2 (en) 2019-05-16 2023-10-24 Applied Materials, Inc. Methods for depositing anti-coking protective coatings on aerospace components
US11697879B2 (en) 2019-06-14 2023-07-11 Applied Materials, Inc. Methods for depositing sacrificial coatings on aerospace components
US11466364B2 (en) 2019-09-06 2022-10-11 Applied Materials, Inc. Methods for forming protective coatings containing crystallized aluminum oxide
KR102553296B1 (ko) * 2019-12-12 2023-07-10 주식회사 원익아이피에스 박막 형성 방법
US11519066B2 (en) 2020-05-21 2022-12-06 Applied Materials, Inc. Nitride protective coatings on aerospace components and methods for making the same
US11739429B2 (en) 2020-07-03 2023-08-29 Applied Materials, Inc. Methods for refurbishing aerospace components
US11976002B2 (en) 2021-01-05 2024-05-07 Applied Materials, Inc. Methods for encapsulating silver mirrors on optical structures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142411A (ja) * 1993-03-25 1995-06-02 Nippon Steel Corp 半導体装置における金属薄膜形成方法
JPH07235542A (ja) * 1993-12-28 1995-09-05 Toshiba Corp 半導体装置およびその製造方法
JPH08124876A (ja) * 1994-10-27 1996-05-17 Sony Corp 高融点金属膜の成膜方法
JPH09186102A (ja) * 1995-12-11 1997-07-15 Samsung Electron Co Ltd 半導体装置の製造方法
US5733816A (en) * 1995-12-13 1998-03-31 Micron Technology, Inc. Method for depositing a tungsten layer on silicon
JPH10144627A (ja) * 1996-10-31 1998-05-29 Texas Instr Inc <Ti> 導電性拡散障壁層の付着法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56156760A (en) * 1980-05-06 1981-12-03 Shunpei Yamazaki Method and apparatus for forming coat
JPS5821324A (ja) * 1981-07-30 1983-02-08 Agency Of Ind Science & Technol 水素添加した半導体薄膜成長用金属表面基板の前処理方法
JPH0711854B2 (ja) * 1984-12-30 1995-02-08 ティーディーケイ株式会社 磁気記録媒体
DE3516078A1 (de) * 1985-05-04 1986-11-06 Philips Patentverwaltung Gmbh, 2000 Hamburg Verfahren zur glimmentladungsaktivierten reaktiven abscheidung von elektrisch leitendem material aus einer gasphase
US4766006A (en) * 1986-05-15 1988-08-23 Varian Associates, Inc. Low pressure chemical vapor deposition of metal silicide
US4913929A (en) * 1987-04-21 1990-04-03 The Board Of Trustees Of The Leland Stanford Junior University Thermal/microwave remote plasma multiprocessing reactor and method of use
JPS63317676A (ja) * 1987-06-19 1988-12-26 Sharp Corp 無粒構造金属化合物薄膜の製造方法
JPS645015A (en) * 1987-06-26 1989-01-10 Sharp Kk Manufacture of integrated circuit element
DE3874638T2 (de) * 1987-07-16 1993-03-18 Texas Instruments Inc Behandlungsapparat und -verfahren.
DE3738993A1 (de) * 1987-11-17 1989-05-24 Philips Patentverwaltung Verfahren zur glimmentladungsaktivierten reaktiven abscheidung von metall aus einer gasphase
DE3800712A1 (de) * 1988-01-13 1989-07-27 Philips Patentverwaltung Verfahren zur plasmaaktivierten reaktiven abscheidung von elektrisch leitendem mehrkomponentenmaterial aus einer gasphase
JP2624736B2 (ja) * 1988-01-14 1997-06-25 株式会社東芝 半導体装置の製造方法
KR0145302B1 (ko) * 1988-04-28 1998-08-17 카자마 젠쥬 얇은 막의 형성방법
US5232872A (en) * 1989-05-09 1993-08-03 Fujitsu Limited Method for manufacturing semiconductor device
JPH03191520A (ja) * 1989-12-20 1991-08-21 Nec Corp 気相成長法
FR2664294B1 (fr) * 1990-07-06 1992-10-23 Plasmametal Procede de metallisation d'une surface.
JPH0474865A (ja) * 1990-07-12 1992-03-10 Fujitsu Ltd 半導体装置の製造方法
DE4034842A1 (de) * 1990-11-02 1992-05-07 Thyssen Edelstahlwerke Ag Verfahren zur plasmachemischen reinigung fuer eine anschliessende pvd oder pecvd beschichtung
DE4113085A1 (de) * 1991-04-22 1992-10-29 Philips Patentverwaltung Verfahren zur herstellung eines gluehkathodenelements
KR930011538B1 (ko) * 1991-07-16 1993-12-10 한국과학기술연구원 실리콘 반도체소자의 금속배선 형성용 텅스텐 질화박막 증착방법
US5306666A (en) * 1992-07-24 1994-04-26 Nippon Steel Corporation Process for forming a thin metal film by chemical vapor deposition
KR100326488B1 (ko) * 1993-06-21 2002-06-20 조셉 제이. 스위니 플라즈마화학기상증착법
KR0179677B1 (ko) * 1993-12-28 1999-04-15 사토 후미오 반도체장치 및 그 제조방법
US5665640A (en) * 1994-06-03 1997-09-09 Sony Corporation Method for producing titanium-containing thin films by low temperature plasma-enhanced chemical vapor deposition using a rotating susceptor reactor
US5576071A (en) * 1994-11-08 1996-11-19 Micron Technology, Inc. Method of reducing carbon incorporation into films produced by chemical vapor deposition involving organic precursor compounds
JP3369827B2 (ja) * 1995-01-30 2003-01-20 株式会社東芝 半導体装置及びその製造方法
JPH08264530A (ja) * 1995-03-20 1996-10-11 Fujitsu Ltd 半導体装置の製造方法及び半導体装置の製造装置
US5780908A (en) * 1995-05-09 1998-07-14 Matsushita Electric Industrial Co., Ltd. Semiconductor apparatus with tungstein nitride
US5786256A (en) * 1996-07-19 1998-07-28 Advanced Micro Devices, Inc. Method of reducing MOS transistor gate beyond photolithographically patterned dimension
KR100198652B1 (ko) * 1996-07-31 1999-06-15 구본준 반도체 소자의 전극형성방법
US5710070A (en) * 1996-11-08 1998-01-20 Chartered Semiconductor Manufacturing Pte Ltd. Application of titanium nitride and tungsten nitride thin film resistor for thermal ink jet technology
FR2756663B1 (fr) * 1996-12-04 1999-02-26 Berenguer Marc Procede de traitement d'un substrat semi-conducteur comprenant une etape de traitement de surface
US5925918A (en) * 1997-07-30 1999-07-20 Micron, Technology, Inc. Gate stack with improved sidewall integrity
US5913145A (en) * 1997-08-28 1999-06-15 Texas Instruments Incorporated Method for fabricating thermally stable contacts with a diffusion barrier formed at high temperatures
US5962904A (en) * 1997-09-16 1999-10-05 Micron Technology, Inc. Gate electrode stack with diffusion barrier
US6015727A (en) * 1998-06-08 2000-01-18 Wanlass; Frank M. Damascene formation of borderless contact MOS transistors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142411A (ja) * 1993-03-25 1995-06-02 Nippon Steel Corp 半導体装置における金属薄膜形成方法
JPH07235542A (ja) * 1993-12-28 1995-09-05 Toshiba Corp 半導体装置およびその製造方法
JPH08124876A (ja) * 1994-10-27 1996-05-17 Sony Corp 高融点金属膜の成膜方法
JPH09186102A (ja) * 1995-12-11 1997-07-15 Samsung Electron Co Ltd 半導体装置の製造方法
US5733816A (en) * 1995-12-13 1998-03-31 Micron Technology, Inc. Method for depositing a tungsten layer on silicon
JPH10144627A (ja) * 1996-10-31 1998-05-29 Texas Instr Inc <Ti> 導電性拡散障壁層の付着法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027680A (ja) * 2005-06-17 2007-02-01 Fujitsu Ltd 半導体装置の製造方法および半導体装置
JP2011166160A (ja) * 2011-03-22 2011-08-25 Tokyo Electron Ltd 積層膜の形成方法
CN111919284A (zh) * 2018-03-01 2020-11-10 应用材料公司 在器件制造中形成金属硬掩模的系统和方法
JP2021515099A (ja) * 2018-03-01 2021-06-17 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ デバイス製造における金属ハードマスクの形成のシステムおよび方法
JP7474700B2 (ja) 2018-03-01 2024-04-25 アプライド マテリアルズ インコーポレイテッド デバイス製造における金属ハードマスクの形成のシステムおよび方法

Also Published As

Publication number Publication date
WO2000004574A1 (en) 2000-01-27
TW439123B (en) 2001-06-07
EP1103068A1 (en) 2001-05-30
KR100693612B1 (ko) 2007-03-14
US6162715A (en) 2000-12-19
KR20010070961A (ko) 2001-07-28
US6251190B1 (en) 2001-06-26

Similar Documents

Publication Publication Date Title
JP2002520876A (ja) タングステン及び窒化タングステンのインシチュ化学蒸着による、改善されたゲート電極接合構造
US6206967B1 (en) Low resistivity W using B2H6 nucleation step
KR101742061B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 컴퓨터 프로그램
US7049200B2 (en) Method for forming a low thermal budget spacer
JP5252417B2 (ja) 深トレンチのドープシリコン充填のプロセスシーケンス
KR102185346B1 (ko) 상이한 크기의 피처들 내에서의 무보이드 텅스텐 충진
KR20200125918A (ko) 작은 임계 치수의 피쳐에서 텅스텐 컨택 저항을 개선하는 방법
US6297152B1 (en) CVD process for DCS-based tungsten silicide
US20040175893A1 (en) Apparatuses and methods for forming a substantially facet-free epitaxial film
US6429126B1 (en) Reduced fluorine contamination for tungsten CVD
US7462239B2 (en) Low temperature load and bake
US7354858B2 (en) Film formation method and apparatus for semiconductor process
US6090690A (en) Direct gas-phase doping of semiconductor wafers using an organic dopant source
US9885123B2 (en) Rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow
EP0981656A1 (en) Low resistivity w using b 2?h 6?
JP2009164569A (ja) 制御された結晶構造を用いた、ドーパント及び多層シリコン膜の使用による多結晶シリコン膜及び周囲層の応力の調節
JP2002525886A (ja) 多結晶性及び非晶質シリコン膜の製造方法及び製造装置
KR20070039964A (ko) 단일 웨이퍼 챔버를 이용한 나노-수정 실리콘의 증착
JP5224628B2 (ja) ランダム粒子構造を持つ多結晶シリコン膜の堆積方法、ドープされたランダム粒子構造を持つ多結晶シリコンゲート電極を堆積させる方法及びタングステン／シリコン複合膜を形成する方法
JP2002520487A (ja) アモルファスシリコン及び多結晶シリコンとゲルマニウムのアロイ膜の形成方法及び装置
JP2000228405A (ja) 半導体材料の２つの領域間に界面領域を形成する方法および半導体装置
Mak et al. Low resistivity W using B 2 H 6 nucleation step
TW202418355A (zh) Cvd浸泡製程的氧化阻障層
CN101459075A (zh) 金属硅化物层及半导体器件的制造方法
WO2004036636A1 (en) A film stack having a silicon germanium layer and a thin amorphous seed layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101022

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110912