CN101459075A - 金属硅化物层及半导体器件的制造方法 - Google Patents
金属硅化物层及半导体器件的制造方法 Download PDFInfo
- Publication number
- CN101459075A CN101459075A CNA2007100945665A CN200710094566A CN101459075A CN 101459075 A CN101459075 A CN 101459075A CN A2007100945665 A CNA2007100945665 A CN A2007100945665A CN 200710094566 A CN200710094566 A CN 200710094566A CN 101459075 A CN101459075 A CN 101459075A
- Authority
- CN
- China
- Prior art keywords
- manufacture method
- metal silicide
- process cavity
- silicide layer
- pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
一种金属硅化物层的制造方法，包括：将半导体结构置于沉积工艺腔中，向所述工艺腔中供给惰性气体，并调节所述工艺腔的压力至T1托；升高所述工艺腔的温度至目标温度；降低所述工艺腔的压力至T2托；向所述工艺腔中通入反应气体，通过沉积工艺形成金属硅化物；其中，所述T1为T2的2至10倍。本发明还提供一种半导体器件的制造方法。本发明能够节约制造工艺的时间，提高产量。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种金属硅化物层及半导体器件的制造方法。
背景技术
金属硅化物具有较低的电阻率，且跟硅材料具有很好的粘合性能，被广泛应用于源、漏极和栅极作为接触层来降低接触电阻。目前，金属硅化物层形成方法主要有两种：
一种是先通过物理气相沉积工艺在硅或多晶硅上沉积金属层，然后通过热退火工艺使金属层与硅或多晶硅发生反应，生成金属硅化物，该方法多用于形成源、漏极的金属硅化物层，且多采用自对准工艺；例如，在公开号为CN1663027A的中国专利申请文件中公开的金属硅化物接触层的制造方法就是采用了自对准工艺。
另一种形成金属硅化物层的方法是化学气相沉积，即通过反应气体直接在半导体结构上形成金属硅化物层，金属与硅均来源于反应气体。该方法一般应用形成多晶硅栅极上的金属硅化物层。例如，在公开号为CN1507017A的中国专利申请文件中公开了一种多晶硅层上形成金属硅化物层的方法。其主要步骤如下：
首先，请参考图1，提供半导体基底100，在所述半导体基底100上形成有介电层102，在所述介电层102上形成多晶硅层104。所述多晶硅层104用于形成半导体器件的栅极。
接着，请参考图2，在所述多晶硅层104上形成粘着层106，用于提高所述多晶硅层104与后续的金属硅化物层的粘附性能。
然后，请参考图3，在所述粘着层106上形成金属硅化物层108，形成的方法为化学气相沉积法。
然而，采用所述的化学气相沉积工艺形成金属硅化物层108所用的时间较长，效率较低，从而使得产量下降。
发明内容
本发明提供一种金属硅化物层及半导体器件的制造方法，本发明能够节约制造工艺的时间，提高产量。
本发明提供的一种金属硅化物层的制造方法，包括：
将半导体结构置于沉积工艺腔中，向所述工艺腔中供给惰性气体，并调节所述工艺腔的压力至T1托；
升高所述工艺腔的温度至目标温度；
降低所述工艺腔的压力至T2托；
向所述工艺腔中通入反应气体，通过沉积工艺形成金属硅化物；
其中，
所述T1为T2的2至10倍。
可选的，所述反应气体为WF6和SiH2CI2。
可选的，所述SiH2CI2与WF6的流量比为30:1至40:1。
可选的，所述SiH2CI2的流量为150sccm，WF6的流量为3.9sccm。
可选的，所述T2为0.5至0.9。
可选的，目标温度为550℃至600℃。
可选的，所述反应气体为WF6和SiH4。
可选的，SiH4与WF6的流量比为5:1至15:1。
可选的，目标温度为300℃至400℃。
可选的，所述T2为0.050至0.3。
可选的，所述惰性气体为Ar。
可选的，对形成的金属硅化物执行退火工艺。
相应的，本发明还提供一种半导体器件的制造方法，包括：
提供具有多晶硅层的半导体衬底；
将所述半导体衬底置于工艺腔中，向所述工艺腔中供给惰性气体，并调节所述工艺腔的压力至T1托；
升高所述工艺腔的温度至目标温度；
降低所述工艺腔的压力至T2托；
向所述工艺腔中通入反应气体，通过沉积工艺形成金属硅化物层；
图形化所述金属硅化物层和多晶硅层，形成栅极；
其中，
所述T1为T2的2至10倍。
可选的，所述反应气体为WF6和SiH2CI2。
可选的，所述SiH2CI2与WF6的流量比为30:1至40:1。
可选的，所述SiH2CI2的流量为150sccm，WF6的流量为3.9sccm。
可选的，所述T2为0.5至0.9。
可选的，目标温度为550℃至600℃。
可选的，所述反应气体为WF6和SiH4。
可选的，SiH4与WF6的流量比为5:1至15:1。
可选的，目标温度为300℃至400℃。
可选的，所述T2为0.050至0.3。
可选的，所述多晶硅层为掺杂多晶硅层。
可选的，形成所述掺杂多晶硅层的方法为原位沉积掺杂工艺或对多晶硅层进行离子注入工艺。
可选的，形成掺杂多晶硅层的工艺与沉积形成金属硅化物层的工艺在同一设备中进行。
与现有技术相比，上述技术方案中的一种具有以下优点：
通过在预热阶段，提高工艺腔中的压力，使工艺腔中的压力大于在沉积阶段的压力，增大工艺腔中气体分子碰撞频率，缩短预热升温的时间，而在沉积反应阶段，降低工艺腔中的压力至沉积工艺需要的压力，使得沉积反应的速率增大，缩短沉积反应阶段的时间；从而缩短整个沉积工艺所用的时间，提高沉积工艺的效率，并提高了产量。
附图说明
图1至图3为现有技术的一种在多晶硅层上形成金属硅化物的方法各步骤相应的剖面结构示意图；
图4为本发明的金属硅化物层的制造方法的实施例中的半导体结构的剖面示意图；
图5为在图4所示的半导体结构上形成金属硅化物层后的剖面示意图；
图6为本发明的半导体器件的制造方法的实施例中具有多晶硅层的半导体衬底的剖面示意图；
图7为在图6所示的半导体衬底上形成金属硅化物层后的剖面示意图；
图8为在图7所示的金属硅化物层上形成栅极图案后的剖面示意图；
图9为将图7所示的栅极图案转移到多晶硅层和金属硅化物层后形成的栅极的剖面示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
金属硅化物具有较低的电阻率、较高的热稳定性，被广泛应用于半导体集成电路制造工艺中。本发明提供一种金属硅化物层的制造方法。包括：提供半导体结构，将所述的半导体结构置于工艺腔中；接着，向所述工艺腔中通入惰性气体，并调节所述工艺腔的压力至T1托(Torr)；在T1托的压力下，升高所述工艺腔中的温度至目标温度；然后降低所述工艺腔中的压力至T2托，向所述工艺腔中通入反应气体，通过沉积工艺形成金属硅化物；其中，所述T1为T2的2至10倍。
所述的方法中，首先通过提高工艺腔中压力，使得所述工艺腔中的温度能够在较短的时间内达到沉积反应温度，接着，降低工艺腔中压力至沉积反应需要的压力，通过沉积反应形成金属硅化物层；减少了沉积工艺所需要的时间，可提高产量(throughput)。
下面结合实施例对本发明的金属硅化物层的制造方法进行详细描述。
请参考图4，提供待形成金属硅化物层的半导体结构10，所述半导体结构10可以是的硅衬底，也可以是形成有其它膜层的半导体衬底。
对所述半导体结构10的表面进行清洗，所述清洗工艺可以是湿法清洗，也可以是射频溅射工艺。通过清洗去除半导体结构10表面的污染物颗粒和由于暴露在空气中形成的氧化层。
将所述半导体结构10置于沉积工艺腔中，所述工艺腔可以是立式炉工艺腔，也可以卧式炉工艺腔；所述工艺腔可以是单片(single wafer)工艺腔，也可以是成批式沉积(batch process)工艺腔。
接着，向所述工艺腔中通入惰性气体，增大所述工艺腔中的压力。其中，所述惰性气体为Ar或He。
随着通入的气体的增多，工艺腔中的压力不断增大，调节所述工艺腔中的压力T1为执行沉积工艺时腔室的压力T2的2至10倍。
接着，升高所述工艺腔中的温度，至执行沉积工艺时需要的目标温度(即执行沉积工艺形成满足电性要求的金属硅化物层需要的温度)。由于在升高温度之前，工艺腔中的气体压力较大，气体分子的密度较大，因而在升温过程中，气体分子之间的碰撞较为频繁，从而使工艺腔中的温度升高的较快，也即，通过增大工艺腔中的温度，可使的工艺腔中的温度在较短的时间内升高到需要的目标温度，从而使得在沉积之前的预热工艺变短，可使包括所述预热工艺的整个沉积工艺时间变短。
为使整个工艺腔中的温度分布较为均匀，可在工艺腔中温度升高到目标温度后，持续该温度一段时间，例如5至15s。
接着，减少所述工艺腔中惰性气体的密度(即减少工艺腔中气体的量)，降低所述工艺腔中的压力至沉积工艺需要的压力T2托(T2即为沉积阶段的沉积工艺需要的压力值)。
然后，向所述工艺腔中通入反应气体，通过沉积反应形成金属硅化物层12，请参考图5。其主要过程如下：
反应气体由所述工艺腔的入口处流动到所述半导体结构10表面的沉积区域，在目标压力和目标温度(即执行沉积工艺形成满足电性要求的金属硅化物层需要的压力和温度)下，形成成膜先驱物以及副产物；接着，大量的先驱物被输运到所述半导体结构10的表面，粘附在所述半导体结构10的表面并向膜生长区域的表面扩散，形成连续膜；反应的副产物由随着气体的流动被排除工艺腔室。
在所述的沉积反应中，在较低的压力(例如小于1托)下，反应物可较快到达半导体结构的表面，从而可提高反应的速度。因而，在沉积反应中，反应腔室中的压力较低。
通过所述的沉积反应，在所述半导体结构10的表面形成金属硅化物层12。
在反应的预热阶段，提高工艺腔中的压力，增大工艺腔中气体分子碰撞频率，从而缩短预热升温的时间，而在沉积反应阶段，降低工艺腔中的压力，使得沉积反应的速率增大，缩短沉积反应阶段的时间；二者结合，使得沉积反应的时间缩短，提高了沉积工艺的效率，并提高了产量。
实施例一，所述反应气体为WF6和SiH2Cl2。
在将待形成金属硅化物层的半导体衬底置于工艺腔后，向所述工艺腔中通入惰性气体，本实施例中，所述惰性气体为Ar。
调节通入工艺腔中的惰性气体的量，使得所述工艺腔中的压力为4.5托。
然后，升高所述工艺腔中的温度到550℃至600℃，在其中的一个实施例中，所述温度为560℃。该温度即为沉积金属硅化物层时的温度。
由于工艺腔中的压力较大，因而可以在较短的时间内使得工艺腔的温度升高到560℃。本实施例中，在工艺腔中的压力为4.5托时，仅用25s便可使工艺腔温度由室温升高到560℃。而在工艺腔的温度为0.7托时，将工艺腔中的温度由室温升高到560℃需要95s。相对于0.7托时，时间减少了约四分之三。为增加工艺的稳定性，提高工艺腔中的温度的一致性，在温度升高到560℃时，保持该温度，再持续5至20s。
将工艺腔中的温度升高到560℃的目标温度后，降低所述工艺腔中的压力，由于工艺腔中的压力较大，而较大的压力会减缓沉积工艺的时间，因而需要将工艺腔中的压力减小至沉积工艺适合的压力，例如0.5至0.9托。本实施例中，减小工艺腔中的压力至0.7托。
接着，向所述工艺腔中通入WF6和SiH2CI2，所述的WF6和SiH2CI2之间发生如下反应，生成硅化钨：
2WF6+7SiH2Cl2→2WSi2+3SiCl4个+12HF↑+2HCl↑
提高SiH2CI2与WF6的流量比，也即提高WSi2中的Si的含量，形成富含硅的硅化物WSiX，其中，X约为2.2至2.6，可减少形成硅化钨的剥落(Peeling)及断裂(Cracking)等缺陷，提高硅化钨膜层的质量。
为形成富含硅的硅化钨，所述SiH2CI2与WF6的流量比为30:1至40:1。
在其中的一个实施例中，所述SiH2CI2的流量为150sccm，WF6的流量为3.9sccm。
由于在沉积工艺中，特别是低压化学气相沉积工艺中，工艺腔室中的压力是影响沉积工艺速率的重要因素之一，降低工艺腔中的压力，可提高沉积工艺的速率，而提高工艺腔中的压力，会使沉积工艺速率下降，因而在现有的沉积工艺中，一般都会选用较低的压力，来提高沉积速率。
然而，较低的压力会使沉积工艺中预热阶段的时间较长，所述的实施例中，在沉积工艺的预热阶段，提高沉积工艺腔中的压力至沉积阶段的2至10倍，使得工艺腔中的气体分子的密度增大，从而使得分子碰撞几率以及频率增大，可缩短预热升温的时间；而在沉积阶段再将工艺腔中的压力降低至较小的压力，使得整个沉积工艺无论是在预热阶段还是在沉积阶段，所用的时间都最短或较短，从而缩短整个沉积工艺所用的时间，可提高效率，提高产量，且沉积的膜层的质量并未下降。
实施例二，所述反应气体为WF6和SiH4。
具体步骤如下：
将待形成金属硅化物层的半导体衬底置于工艺腔，向所述工艺腔中通入惰性气体，本实施例中，所述惰性气体为Ar。
调节通入工艺腔中的惰性气体的量，使得所述工艺腔中的压力为2.5托。
然后，升高所述工艺腔中的温度到300℃至400℃，在其中的一个实施例中，所述温度为350℃。该温度即为沉积金属硅化物层时的温度。
由于工艺腔中的压力较大，气体分子的密度较大，气体分子之间的碰撞较为频繁，因而可以在较短的时间内使得工艺腔的温度升高到350℃。
将工艺腔中的温度升高到350℃的目标温度后，降低所述工艺腔中的压力，由于工艺腔中的压力较大，而较大的压力会减缓沉积工艺的时间，因而需要将工艺腔中的压力减小至沉积工艺适合的压力，例如0.050至0.3托。本实施例中，减小工艺腔中的压力至0.3托。
接着，向所述工艺腔中通入WF6和SiH4，所述的WF6和SiH4之间发生如下反应，生成硅化钨：
WF6+2SiH4→WSi2+6HF↑+H2↑
提高SiH4与WF6的流量比，也即提高WSi2中的Si的含量，可形成富含硅的硅化物WSiX，其中，X约为2.2至2.6，可减少形成硅化钨的剥落(Peeling)及断裂(Cracking)等缺陷，提高硅化钨膜层的质量。
为形成富含硅的硅化钨，所述SiH2CI2与WF6的流量比为5:1至15:1。
在沉积工艺的预热阶段，提高沉积工艺腔中的压力至沉积阶段的2至10倍，使得工艺腔中的气体分子的密度增大，从而使得分子碰撞几率以及频率增大，可缩短预热升温的时间；而在沉积阶段再将工艺腔中的压力降低至较小的压力，使得整个沉积工艺无论是在预热阶段还是在沉积阶段，所用的时间都最短或较短，从而缩短整个沉积工艺所用的时间，可提高效率，提高产量，且沉积的膜层的质量并未下降。
通过所述的方法形成WSiX一般具有较高的电阻率，对所述WSiX执行快速热退火工艺可降低电阻率，退火的温度一般为900℃。
本发明还提供一种半导体器件的制造方法，图3至图5为本发明的半导体器件的制造方法的实施例的各步骤相应的结构的剖面示意图。
请参考图6，提供半导体衬底20，在所述半导体衬底20上具有栅极介质层22。
所述半导体衬底20材质可以是单晶硅、多晶硅、非晶硅中的一种；所述半导体衬底20的材质可以是砷化镓；所述半导体衬底20也可以具有绝缘层上硅(Silicon On Insulator，SOI)结构或硅上外延层结构；在所述半导体衬底20中可以掺入N型杂质或P型杂质。
对半导体衬底20表面进行预清洗，可去除半导体衬底20表面的氧化物或其它杂质。由于半导体衬底20暴露在空气中会在表面形成自然氧化层，该自然氧化层的厚度均匀性和膜层特性均较差，为避免该自然氧化层对后续形成的栅极介质层的膜层特性产生影响，可通过湿法清洗去除该自然氧化层。通常的去除方法为湿法腐蚀，例如BOE或HF或RCA清洗等。
所述栅极介质层22为含氧的介质层，其中，所述含氧的介质层包括氧化硅和氮氧化硅；形成氧化硅的方法可以是高温炉管氧化、快速热氧化(Rapid Thermal Oxidation，RTO)或原位水蒸汽产生氧化(In-SituStream Generation，ISSG)中的一种，对氧化硅执行氮化处理可形成氮氧化硅，其中氮化的方法包括高温炉管氮化、快速热处理氮化或等离子体氮化中的一种。
在所述栅极介质层22上形成多晶硅层24，形成多晶硅层24的方法可以是低压化学气相沉积法，反应气体包括SiH4或Si2H6；为提高形成的多晶硅层24的膜层的均匀性，在反应气体中还可以加入N2；
在其中的一个实施例中，形成多晶硅层24时的反应温度为700至740℃，反应腔室的压力为200至300托，反应时间为10至50秒，根据反应的时间可以控制形成的多晶硅层24的厚度。
可选的，可对所述多晶硅层24进行离子注入掺杂，形成掺杂多晶硅层14A。掺入的杂质可以是磷、砷、硼等杂质；离子注入的能量可以是为5KeV至15KeV。
在另外的实施例中，可以对多晶硅层24进行选择性掺杂，比如，在对需要制造NMOS的区域进行N型杂质的离子注入，在对需要制造PMOS的区域进行P型杂质的离子注入，所述的选择性掺杂需要借助光刻工艺定义出掺杂的区域，这里不再赘述。
在另外的实施例中，形成掺杂的多晶硅层24的工艺也可以是原位沉积掺杂工艺，这里不再赘述。
接着，对所述掺杂多晶硅层24执行退火工艺，通过退火工艺，一方面激活所述掺杂多晶硅层24中的掺杂离子，另一方面可修复在离子注入时对多晶硅层24造成的缺陷。
形成多晶硅层24后，将所述具有多晶硅层24的半导体衬底20置于沉积工艺腔中，在所述多晶硅层24上形成金属硅化物层26，请参考图7。
在其中的一个实施例中，所述金属硅化物层26为硅化钨，生成硅化钨的反应气体为WF6和SiH2Cl2，其具体步骤如下：
将所述半导体衬底20置于沉积工艺腔；
向所述工艺腔中通入Ar，调节通入的惰性气体量，使得所述工艺腔中的压力为4.5托。
接着，升高所述工艺腔中的温度到550℃至600℃，优先的，所述温度为560℃。
由于工艺腔中的压力较大，因而可以在较短的时间内使得工艺腔的温度升高到560℃。
本实施例中，在工艺腔中的压力为4.5托时，仅用25s便可使工艺腔温度由室温升高到560℃。而在工艺腔的温度为0.7托时，将工艺腔中的温度由室温升高到560℃需要95s。相对于0.7托时，时间减少了约四分之三。为增加工艺的稳定性，提高工艺腔中的温度的一致性，在温度升高到560℃时，保持该温度，再持续5至20s。
将工艺腔中的温度升高到560℃的目标温度后，降低所述工艺腔中的压力，由于工艺腔中的压力较大，而较大的压力会减缓沉积工艺的时间，因而需要将工艺腔中的压力减小至沉积工艺适合的压力，例如0.5至0.9托。本实施例中，减小工艺腔中的压力至0.7托。
接着，向所述工艺腔中通入WF6和SiH2CI2，所述的WF6和SiH2CI2之间发生如下反应，生成硅化钨：
2WF6+7SiH2Cl2→2WSi2+3SiCl4个+12HF个+2HCl↑
提高SiH2CI2与WF6的流量比，也即提高WSi2中的Si的含量，形成富含硅的硅化物WSiX，其中，X约为2.2至2.6，可减少形成硅化钨的剥落(Peeling)及断裂(Cracking)等缺陷，提高硅化钨膜层的质量。
为形成富含硅的硅化钨，所述SiH2CI2与WF6的流量比为30:1至40:1。
在其中的一个实施例中，所述SiH2CI2的流量为150sccm，WF6的流量为3.9sccm。
在沉积工艺的预热阶段，提高沉积工艺腔中的压力至沉积阶段的2至10倍，使得工艺腔中的气体分子的密度增大，从而使得分子碰撞几率以及频率增大，可缩短预热升温的时间；而在沉积阶段再将工艺腔中的压力降低至较小的压力，使得整个沉积工艺无论是在预热阶段还是在沉积阶段，所用的时间都最短或较短，从而缩短整个沉积工艺所用的时间，可提高效率，提高产量。
在另外的一个实施例中，所述金属硅化物层26为硅化钨，生成硅化钨的反应气体为WF6和SiH4。具体步骤如下：
将所述半导体衬底20置于工艺腔，向所述工艺腔中通入Ar，调节所述惰性气体通入的量，使得所述工艺腔中的压力为2.5托。
然后，升高所述工艺腔中的温度到300℃至400℃，在其中的一个实施例中，所述温度为350℃。该温度即为沉积金属硅化物层时的温度。
由于工艺腔中的压力较大，气体分子的密度较大，气体分子之间的碰撞较为频繁，因而可以在较短的时间内使得工艺腔的温度升高到350℃。
将工艺腔中的温度升高到350℃的目标温度后，降低所述工艺腔中的压力，由于工艺腔中的压力较大，而较大的压力会减缓沉积工艺的时间，因而需要将工艺腔中的压力减小至沉积工艺适合的压力，例如0.050至0.3托。本实施例中，减小工艺腔中的压力至0.3托。
接着，向所述工艺腔中通入WF6和SiH4，所述的WF6和SiH4之间发生如下反应，生成硅化钨：
WF6+2SiH4→WSi2+6HF↑+H2个
提高SiH4与WF6的流量比，也即提高WSi2中的Si的含量，可形成富含硅的硅化物WSiX，其中，X约为2.2至2.6，可减少形成硅化钨的剥落(Peeling)及断裂(Cracking)等缺陷，提高硅化钨膜层的质量。
为形成富含硅的硅化钨，所述SiH2CI2与WF6的流量比为5:1至15:1。
通过所述的方法形成WSiX一般具有较高的电阻率，对所述WSiX执行快速热退火工艺可降低电阻率，退火的温度一般为900℃。
此外，若所述多晶硅层24为掺杂多晶硅，形成掺杂多晶硅层的工艺与沉积形成金属硅化物层26的工艺可以在同一设备中进行，也可以在不同的设备中分别进行。
请参考图8，在所述金属硅化物层上旋涂光刻胶层，并通过曝光显影工艺形成栅极图案28。
请参考图9，以所述栅极图案28作为刻蚀阻挡层，刻蚀未被所述栅极图案28覆盖的金属硅化物层26和多晶硅层24，将所述栅极图案28转移到所述多晶硅层24中，形成具有金属硅化物层26a的栅极24a。
继续刻蚀去除未被所述栅极24a覆盖的栅极介质层22，并去除所述光刻胶图案28。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (25)
1、一种金属硅化物层的制造方法，其特征在于，包括：
将半导体结构置于沉积工艺腔中，向所述工艺腔中供给惰性气体，并调节所述工艺腔的压力至T1托；
升高所述工艺腔的温度至目标温度；
降低所述工艺腔的压力至T2托；
向所述工艺腔中通入反应气体，通过沉积工艺形成金属硅化物；
其中，
所述T1为T2的2至10倍。
2、如权利要求1所述的金属硅化物层的制造方法，其特征在于：所述反应气体为WF6和SiH2CI2。
3、如权利要求2所述的金属硅化物层的制造方法，其特征在于：所述SiH2CI2与WF6的流量比为30:1至40:1。
4、如权利要求2所述的金属硅化物层的制造方法，其特征在于：所述SiH2CI2的流量为150sccm，WF6的流量为3.9sccm。
5、如权利要求2所述的金属硅化物层的制造方法，其特征在于：所述T2为0.5至0.9。
6、如权利要求2所述的金属硅化物层的制造方法，其特征在于：目标温度为550℃至600℃。
7、如权利要求1所述的金属硅化物层的制造方法，其特征在于：所述反应气体为WF6和SiH4。
8、如权利要求7所述的金属硅化物层的制造方法，其特征在于：SiH4与WF6的流量比为5:1至15:1。
9、如权利要求7所述的金属硅化物层的制造方法，其特征在于：目标温度为300℃至400℃。
10、如权利要求7所述的金属硅化物层的制造方法，其特征在于：所述T2为0.050至0.3。
11、如权利要求1所述的金属硅化物层的制造方法，其特征在于：所述惰性气体为Ar。
12、如权利要求1所述的金属硅化物层的制造方法，其特征在于：对形成的金属硅化物执行退火工艺。
13、一种半导体器件的制造方法，其特征在于，包括：
提供具有多晶硅层的半导体衬底；
将所述半导体衬底置于工艺腔中，向所述工艺腔中供给惰性气体，并调节所述工艺腔的压力至T1托；
升高所述工艺腔的温度至目标温度；
降低所述工艺腔的压力至T2托；
向所述工艺腔中通入反应气体，通过沉积工艺形成金属硅化物层；
图形化所述金属硅化物层和多晶硅层，形成栅极；
其中，
所述T1为T2的2至10倍。
14、如权利要求13所述的半导体器件的制造方法，其特征在于：所述反应气体为WF6和SiH2CI2。
15、如权利要求14所述的半导体器件的制造方法，其特征在于：所述SiH2CI2与WF6的流量比为30:1至40:1。
16、如权利要求14所述的半导体器件的制造方法，其特征在于：所述SiH2CI2的流量为150sccm，WF6的流量为3.9sccm。
17、如权利要求14所述的半导体器件的制造方法，其特征在于：所述T2为0.5至0.9。
18、如权利要求14所述的半导体器件的制造方法，其特征在于：目标温度为550℃至600℃。
19、如权利要求13所述的半导体器件的制造方法，其特征在于：所述反应气体为WF6和SiH4。
20、如权利要求19所述的半导体器件的制造方法，其特征在于：SiH4与WF6的流量比为5:1至15:1。
21、如权利要求19所述的半导体器件的制造方法，其特征在于：目标温度为300℃至400℃。
22、如权利要求19所述的半导体器件的制造方法，其特征在于：所述T2为0.050至0.3。
23、如权利要求13所述的半导体器件的制造方法，其特征在于：所述多晶硅层为掺杂多晶硅层。
24、如权利要求23所述的半导体器件的制造方法，其特征在于：形成所述掺杂多晶硅层的方法为原位沉积掺杂工艺或对多晶硅层进行离子注入工艺。
25、如权利要求24所述的半导体器件的制造方法，其特征在于：形成掺杂多晶硅层的工艺与沉积形成金属硅化物层的工艺在同一设备中进行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007100945665A CN101459075A (zh) | 2007-12-13 | 2007-12-13 | 金属硅化物层及半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007100945665A CN101459075A (zh) | 2007-12-13 | 2007-12-13 | 金属硅化物层及半导体器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101459075A true CN101459075A (zh) | 2009-06-17 |
Family
ID=40769842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007100945665A Pending CN101459075A (zh) | 2007-12-13 | 2007-12-13 | 金属硅化物层及半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101459075A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102703879A (zh) * | 2012-05-22 | 2012-10-03 | 上海华力微电子有限公司 | 金属硅化物阻挡层薄膜的沉积方法 |
-
2007
- 2007-12-13 CN CNA2007100945665A patent/CN101459075A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102703879A (zh) * | 2012-05-22 | 2012-10-03 | 上海华力微电子有限公司 | 金属硅化物阻挡层薄膜的沉积方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5252417B2 (ja) | 深トレンチのドープシリコン充填のプロセスシーケンス | |
| KR100990012B1 (ko) | 단일 웨이퍼 저압 화학 기상 증착을 이용한 실리콘 산화물및 옥시나이트라이드 증착 방법 | |
| KR101975071B1 (ko) | 플라즈마 활성화된 컨포멀 유전체 막 증착 | |
| KR100693612B1 (ko) | 텅스텐 및 텅스텐 질화물의 인 시튜 화학기상증착에 의해개선된 게이트 전극 결합 구조물 | |
| CN101231951B (zh) | 利用nh3-nf3化学物质的氧化蚀刻 | |
| CN100524630C (zh) | 用于半导体制造的栅极掺杂物激活方法 | |
| KR100313091B1 (ko) | 반도체장치의 ＴａＯＮ 게이트절연막 형성방법 | |
| US20040134429A1 (en) | Film forming method and film forming apparatus | |
| KR100714269B1 (ko) | 반도체 소자 제조에 사용되는 금속층 형성방법 | |
| US20090275183A1 (en) | Method of manufacturing semiconductor device | |
| US20050218435A1 (en) | Semiconductor integrated circuit device and production method thereof | |
| US11264460B2 (en) | Vertical transistor fabrication for memory applications | |
| US6376340B1 (en) | Methods for forming polycrystalline silicon film | |
| US20110277682A1 (en) | Directional solid phase crystallization of thin amorphous silicon for solar cell applications | |
| JP4200618B2 (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
| JP5224628B2 (ja) | ランダム粒子構造を持つ多結晶シリコン膜の堆積方法、ドープされたランダム粒子構造を持つ多結晶シリコンゲート電極を堆積させる方法及びタングステン／シリコン複合膜を形成する方法 | |
| CN108630580B (zh) | 衬底处理装置及制造半导体器件的方法 | |
| CN101459075A (zh) | 金属硅化物层及半导体器件的制造方法 | |
| TW201820386A (zh) | 鍺與矽化鍺奈米線裝置之形成方法 | |
| CN101364539A (zh) | 栅层的制造方法、半导体器件的制造方法和半导体结构 | |
| US20100203243A1 (en) | Method for forming a polysilicon film | |
| JP2000228405A (ja) | 半導体材料の２つの領域間に界面領域を形成する方法および半導体装置 | |
| KR20080002602A (ko) | 듀얼 게이트를 구비하는 반도체 소자의 게이트 형성방법 | |
| US20010031321A1 (en) | Film forming method in which flow rate is switched | |
| JP2001168055A (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20090617 |