TWI796388B - 減少或消除鎢膜中缺陷的方法 - Google Patents

減少或消除鎢膜中缺陷的方法 Download PDF

Info

Publication number
TWI796388B
TWI796388B TW107141617A TW107141617A TWI796388B TW I796388 B TWI796388 B TW I796388B TW 107141617 A TW107141617 A TW 107141617A TW 107141617 A TW107141617 A TW 107141617A TW I796388 B TWI796388 B TW I796388B
Authority
TW
Taiwan
Prior art keywords
tungsten
thickness
predetermined
film
reducing
Prior art date
Application number
TW107141617A
Other languages
English (en)
Other versions
TW201930628A (zh
Inventor
蹇國強
唐薇
林齊洲
伯方 馬
吳凱
維卡許 班西亞
鎂 張
佳 葉
張聞宇
靜 周
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201930628A publication Critical patent/TW201930628A/zh
Application granted granted Critical
Publication of TWI796388B publication Critical patent/TWI796388B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本文公開了用於減少和消除鎢膜中的缺陷的方法和設備。在本公開中，公開了減少或消除設置在基板上和多個溝槽內的具有預定第一厚度的鎢膜的第一表面的氧化的步驟。多個溝槽包括預定深度及小於20奈米的寬度。鎢膜的預定第一厚度在整個多個溝槽中基本均勻，使得當第一表面與空氣或氧氣接觸時，鎢膜的預定第一厚度基本上不變為第二厚度。

Description

減少或消除鎢膜中缺陷的方法
本公開的實施例一般涉及半導體基板的處理。更具體地，本公開的實施例涉及使用氣相沉積技術在半導體基板上沉積鎢層。
半導體處理工業繼續爭取更大的產量，同時增加沉積在基板上的層的均勻性。與新材料組合的該等相同因素亦提供了每單位面積基板的電路的更高整合度。隨著電路整合度的提高，對層厚度的更大均勻性和過程控制的需求也在增加。因此，已經開發了各種技術以便以有效成本的方式在基板上沉積出層膜，同時保持對層膜的特性的控制。
化學氣相沉積（CVD）是用於在基板上沉積層的最常見的沉積處理之一。CVD是依賴於焊劑的沉積技術，其包括對基板溫度的精確控制和引入處理腔室的前體，以產生所需的均勻厚度的層。隨著諸如溝槽和通孔的特徵尺寸減小，該等處理參數變得更加關鍵，從而對保持均勻性的更高複雜性有需要。
表現出優異階梯覆蓋的CVD變化是循環沉積或原子層沉積（ALD）。循環沉積基於原子層外延（ALE）並且採用化學吸附技術以連續循環的方式在基板表面上遞送前體分子。該循環使基板表面暴露於第一前體、吹掃氣體、第二前體和吹掃氣體。第一和第二前體反應以在基板表面上形成作為膜的產物化合物。重複該循環以將層形成所需的厚度。
然而，發明人已經發現，透過常規CVD和ALD方法沉積鎢具有若干缺點。例如，缺陷是在半導體元件製造期間所形成的主要元件損失因素，其導致元件產量損失。由於半導體元件的特徵縮小到次-20奈米範圍，發明人已經觀察到邏輯金屬閘極和觸點、NAND和其他記憶體結構中的新缺陷。在鎢相關的氣相沉積製程(ALD和CVD)中，在小溝槽中發現了一種缺陷，例如，寬度小於20奈米的溝槽。例如，在特徵或溝槽的下部可能形成絲狀缺陷，包括在(例如由有機基製程形成的)鎢或鎢膜與空氣或氧氣接觸或暴露於空氣或氧氣中之後所形成的WOx(在實施例中x是整數，例如1-3)缺陷。缺陷表現為絲狀沉積物或殘留物，其可以使層的保形性變形或者表現為沉積物，其與沒有缺陷的其他特徵相比，減少了特徵或溝槽的深度。在較大的溝槽中通常不會觀察到諸如絲狀缺陷之類的缺陷，例如，寬度大於20奈米的溝槽。此種缺陷對於諸如沉積、圖案化等的連續處理是有問題的。例如，鎢的使用阻礙了製造製程，因為窄溝槽的下表面上的缺陷妨礙了(根據需要)在其上均勻地沉積附加層或膜 的能力。此外，發明人發現絲狀缺陷是不可預測的並且難以監測和控制。
因此，本發明人提供了沉積鎢層和的含鎢層的改進方法。
本發明提供了使用氣相沉積技術在半導體基板上沉積鎢層的方法和設備。在一些實施例中，一種用於減少或消除鎢膜中的缺陷的方法包括：減少或消除設置在基板上和多個溝槽內的具有預定第一厚度的鎢膜的第一表面的氧化，其中所述多個溝槽包括預定深度和小於20奈米的寬度，並且其中預定的第一厚度在整個多個溝槽中基本均勻，使得當第一表面與氧氣接觸時，預定的第一厚度基本上不變為第二厚度。
在一些實施例中，一種沉積鎢膜的方法包括：在基板上和多個溝槽內沉積具有第一表面和預定第一厚度的鎢膜，其中所述多個溝槽包括預定深度和小於20奈米的寬度，並且其中預定的第一厚度在多個溝槽中基本均勻，使得當第一表面與氧氣接觸時，預定的第一厚度基本上不變為第二厚度。
一種減少或消除鎢膜缺陷的方法，包括：在基板上和多個溝槽內沉積具有第一表面和預定第一厚度的鎢膜，其中所述多個溝槽包括預定深度，及小於20奈米的寬度；使第一表面與鹵化物型金屬前體接觸；且第一表面與氧接觸，其中預定的第一厚度在整個多個溝槽中基本均勻，使得預定的第一厚度在與氧接觸時基本上不變為第二厚度。
以下描述本公開的其他和進一步的實施例。
本公開的實施例提供了減少或消除鎢膜中的缺陷的方法。儘管不旨在限制本公開，然而當在一個或多個寬度為20奈米或更小的溝槽中沉積鎢時，本公開的實施例是有用的。
發明人已經觀察到，透過CVD和ALD沉積後減少或消除鎢的氧化，可以有利地減少或消除在一個或多個寬度為20奈米或更小的溝槽中形成的缺陷。減少或消除完成的鎢層中的缺陷導致元件產量增加、製造成本降低，以及在半導體元件形成期間跨越多個特徵的均勻性增加。隨著製造的續行，增加的均勻性增強了額外處理層的應用。發明人亦發現，當在不同的處理條件下使用ALD和CVD時，根據本發明的方法有利地減少或消除了絲狀缺陷或WOx缺陷的形成。因此，可以有利地在不同的CVD和ALD製程期間使用本公開的實施例。在一些實施例中，本公開的方法有利地提供具有顯著改善的表面均勻性和達生產水準的產量的鎢膜。在實施例中，在鎢膜與空氣和氧氣接觸時保持高品質控制。
圖1是根據本公開的一些實施例的用於減少或消除鎢膜中的缺陷的方法100的流程圖。關於如圖2A～2C所示的沉積鎢膜的階段的方法100描述如下，並且可以例如在合適的群集工具和處理腔室中執行方法100。可用於執行本文公開的方法的示例性處理系統可包括但不限於可從位於加州聖克拉拉市的Applied Materials公司商購的ENDURA®、CENTURA®或PRODUCER®品牌的處理系統之任一者。合適的群集工具和處理腔室的非限制性實例在2008年7月29日授予Lai等人的共同擁有的名稱為「使用原子層沉積技術沉積鎢層的方法」的美國專利案第7,405,158號中公開。其他處理腔室，包括圖3的處理腔室，以及可從其他製造商處獲得的處理腔室，也可以適當地與本文提供的教導結合使用。
方法100通常在提供給處理腔室的處理空間(例如圖3的處理腔室302的內部容積305)的基板200上執行。在一些實施例中，如圖2A所示，基板200包括一個或多個特徵，例如以基板200的鎢層208填充的溝槽202(圖2A~2C中所示的一個)、朝向基板200的基底204延伸的溝槽202。儘管關於一個特徵進行以下描述，然而基板200可以包括如下所述的任何數量的特徵(諸如多個溝槽202、通孔或類似物)。例如，參考圖2A，n指的是表示基板200中的多個溝槽202的整數。在實施例中，n可以是1或大於1，表示基板200中的多個溝槽202。例如，如果n=5，則圖2A將代表五個溝槽，例如單個基板200中的溝槽202。
基板200可以是具有在基板200中形成的溝槽202的任何合適的基板。例如，基板200可以包括矽(Si)、氧化矽(SiO2)等中的一者或多者。在實施例中，基板200可以包括形成在介電層，例如低k材料(如介電常數小於氧化矽、或小於約3.9的材料)等，之中的 溝槽202。另外，基板200可以包括附加的材料層，或者可以具有在基板200中或上形成的一個或多個完成的或部分地完成的結構或元件(未示出)。在實施例中，基板200可以是例如摻雜或未摻雜的矽基板、第III-V族化合物基板、矽鍺(SiGe)基板、外延基板、絕緣體上矽(SOI)基板、顯示基板，例如液晶顯示器(LCD)、等離子顯示器、電致發光(EL)燈顯示器、發光二極體(LED)基板、太陽能電池陣列、太陽能電池板等。在一些實施例中，基板200可以是半導體晶片。
基板200不限於任何特定尺寸或形狀。基板可以是圓形晶片，其具有200mm直徑、300mm直徑或其他直徑，例如450mm等。基板也可以是任何多邊形、正方形、矩形、彎曲或其他非圓形工件，例如用於製造平板顯示器的多邊形玻璃基板。
可以透過使用任何合適的蝕刻製程來蝕刻基板200來形成溝槽202或多個溝槽或特徵。在一些實施例中，溝槽202由一個或多個側壁214、底表面206和上角221限定。在一些實施例中，溝槽202可以具有高縱橫比，例如，縱橫比在約5：1和約20：1之間。如本文所用，縱橫比是特徵的深度與特徵的寬度的比率。在實施例中，溝槽202具有小於或等於20奈米、小於或等於10奈米的寬度209，或者介於5至10奈米之間、介於5至15奈米之間或介於1至20奈米之間的寬度209。在實施例中，寬度209約為4、5、6、7、8、9、10、11、12、13、14、15、16、17、18或19奈米。
參照圖2A～2C，底層（未示出）可以任選地在處理腔室（例如圖3的處理腔室302）中被沉積在基板200上且在溝槽202內，該處理腔室被配置成沉積一層。底層可以是沿著諸如溝槽202的一特徵的側壁214和/或底表面206的至少一部分共形形成的一層，使得在沉積該層之前的該特徵的大部分在沉積之後保持未填充。在一些實施例中，底層可以沿著溝槽202的整個側壁214和底表面206所形成。底層可以是潤濕層，其被提供以增強設置在所述下層的金屬層之黏附。
參考圖2B，示出了鎢層208沉積在基板200的頂上和溝槽202內。在實施例中，鎢層208包括鎢或鎢合金。然而，鎢層208亦可包括其他金屬、金屬合金和摻雜劑，例如鎳、錫、鈦、鉭、鉬、鉑、鐵、鈮、鈀、鎳鈷合金、摻雜鈷及其組合。在實施例中，鎢和含鎢的材料是基本上純鎢，或具有不超過5％雜質的鎢。在實施例中，鎢層208是由CVD和/或ALD處理產生的鎢膜或含鎢膜，並且可以包括純鎢（W）、氮化鎢（WN）、碳化鎢（WC）、碳氮化鎢（WCN）、矽化鎢（Wk Si1 ）或氧化鎢（Wn Om ）膜、其中k、l、m和n是包含1至6的整數。在實施例中，鎢膜可包括含氮化物金屬的鎢，或含有N或C的鎢金屬。在實施例中，鎢層208包括含氮化物的鎢產品。用於本文的合適的含氮化物的鎢產品的非限制性實例包括氮化鎢膜（WN膜）、碳氮化鎢膜（WCN膜）或高氮濃度（WNy，y＞0.1）的氮化鎢。在實施例中，根據本發明使用的合適的鎢膜包括鎢、低氮濃度的氮化鎢（WNx，0＜x≤0.1）、低碳濃度的碳化鎢（WCx，0＜x≤0.10）、高碳濃度的碳化碳（WCy，y＞0.1）、任何碳和氮濃度的碳氮化鎢（WCN）。
在一些實施例中，如圖2B所示，鎢層208沉積在基板200的表面222上方和表面222中形成的溝槽202內。在實施例中，鎢層208沉積在基板表面上的多個溝槽內。可以使用任何合適的ALD和/或CVD沉積製程來沉積鎢層208。適用於沉積鎢層208的CVD製程的非限制性實例公開於2008年7月29日授予Lai等人共同擁有的名稱為「使用原子層沉積技術沉積鎢層的方法」的美國專利案第7,405,158號中。在一些實施例中，使用合適的鎢前體透過CVD製程沉積鎢層208，以形成含鎢材料，包括共同擁有的美國專利案第7,405,158號中描述的在其中公開的處理條件下的ALD製程，該專利名稱為「使用原子層沉積技術沉積鎢層的方法」，於2008年7月29日授予Lai等人。用於沉積鎢層208的合適處理條件包括某些處理條件，例如適合於在約100℃至約600℃的溫度範圍內加熱基板的溫度，或者在約200℃至約500℃的範圍內的溫度，或在約300℃至約450℃的範圍內的溫度。在實施例中，處理腔室保持在約1托至約150托的壓力範圍內，或約5托至約90托的範圍內。
在一些實施例中，鎢層208的厚度是預定的，例如約20埃至約150埃，或約50埃至約150埃。在一些實施例中，鎢層208的厚度是預定的，例如約5埃至約1000埃、或約10埃至約500埃、或約10、20、30、40、50、60、70、80、90或100埃。在實施例中，第一鎢層208的形狀基本上是均勻的並且係如圖2B中大致所示的共形的。然而，發明人已經觀察到的有問題的變化可能發生且氧化材料(例如絲狀缺陷)可在與空氣和氧氣接觸後形成在溝槽202中鄰近於溝槽202的底部處。如上所述，絲狀缺陷可能形成於下部(例如特徵或溝槽的下半部分或下部三分之一)，包括在(例如由基於有機的製程所形成的)鎢或鎢膜與空氣或氧氣接觸或暴露於空氣或氧氣中之後所形成的WOx(其中x是整數)缺陷。缺陷可以表現為絲狀沉積物或殘留物，其可以使層的保形性變形或者表現為沉積物，其與沒有缺陷的其他特徵相比，減少了特徵或溝槽的深度。在較大的溝槽中通常不會觀察到諸如絲狀缺陷之類的缺陷，例如寬度大於20奈米的溝槽。此種缺陷對於諸如沉積、圖案化等的連續製程是有問題的。如本文所述，本公開的實施例減少或消除缺陷並確保鎢層208在與空氣和/或氧氣接觸後保持基本均勻和保形。例如，在實施例中，鎢層208具有預定的第一厚度並且在整個單個溝槽和/或多個溝槽中基本均勻，使得當第一表面與氧接觸時，預定的第一厚度基本上不變為第二厚度。
參照圖1、2A～2B，本公開的實施例包括減少或消除鎢膜中的缺陷的方法100，包括在102處：減少或消除鎢層208的第一表面211的氧化，該第一表面例如設置在基板200上並位於多個溝槽202內的具有預定的第一厚度220的膜。在實施例中，多個溝槽（n）是諸如1或更大的整數，表示基板200中的多個溝槽。在實施例中，多個溝槽202可以包括預定深度207和小於20奈米的寬度209。在實施例中，鎢層208的預定第一厚度220在多個溝槽202中基本均勻，使得當第一表面211與氧氣接觸時，預定第一厚度220基本上不變為第二厚度。例如，在實施例中，可以測量並確定鎢層208的預定第一厚度220在整個多個溝槽202中基本均勻，使得當第一表面211與氧氣接觸時預定的第一厚度220基本上不變為第二厚度。在一個實例中，預定的第一厚度220（在鎢層208中示為箭頭）是大約150埃，並且在整個多個溝槽202中保持基本均勻（大約150埃），使得當第一表面211與氧氣接觸時，預定的第一厚度220基本上不變化為第二厚度。
參考圖1，方法100可以包括在104處透過使第一表面211與還原劑接觸來減少或消除氧化。在實施例中，在104處，第一表面211暴露於浸泡製程而持續約1秒至約90秒之範圍，例如30至60秒，或約60秒。在實施例中，浸泡製程在相同或基本相似的處理條件下發生，例如沉積鎢層的CVD或ALD製程的溫度和壓力。將還原劑或還原化合物的脈衝伴隨合適的載氣引入處理腔室。還原性氣體可以是與用於浸泡製程的氣體相同的化合物，或者，還原性氣體可以是不同的化合物，此取決於產物產量要求和裝置應用。例如，在第一表面211是包括含氮化物的鎢產品的鎢膜的實施例中，合適的還原劑可以包括鹵化物型金屬前體，以在第一表面211處提供金屬鹵化物。合適的滷化物型金屬前體的非限制性實例包括TiCl4 、TaCl4 及其組合中的至少一種。在其他實施例中，第一表面211是包括氮化物的鎢膜，例如氮化鎢膜（WN膜）、碳氮化鎢膜（WCN膜）或高氮濃度（WNy，y＞0.1）的氮化鎢，適當的還原試劑可包括矽烷前體，例如SiH4 。在實施例中，矽烷前體可能是合適的，其中鎢膜包括鎢、低氮濃度的氮化鎢（WNx，0＜x≤0.1）、低碳濃度的碳化鎢（WCx，0＜x≤0.10）、高碳濃度（WCy，y＞0.1）的碳化鎢、任何碳和氮濃度的碳氮化鎢（WCN）。
可以將吹掃氣體脈衝引入處理腔室中以吹掃或以其他方式除去任何殘留的還原化合物。
現在參照圖2C和106處的方法100，可選地，第一表面211可以包括設置在其上的覆蓋層230，以減少或消除鎢層208的氧化。在實施例中，覆蓋層230的形狀基本上是均勻的並且保形，如圖2C中大致所示。在實施例中，覆蓋層230具有保形性質並且不完全填充特徵或溝槽。因此，覆蓋層230可以成形為容納設置在覆蓋層頂表面頂上的附加層。合適的覆蓋層230可以包含金屬或金屬氮化物材料，其包括鈦、氮化鈦、氮化矽鈦、鉭、氮化鉭（TaN）、氮化鉭矽，以及上述各者之組合。在實施例中，覆蓋層包括TiN、TaN、TiSiN、TiAlC及其組合中的至少一種。可以透過諸如化學氣相沉積（CVD）、原子層沉積（ALD）、物理氣相沉積（PVD），其衍生物及其組合的處理技術來形成覆蓋層230。覆蓋層230可以被沉積的厚度為至少約30埃，例如在約30埃到約200埃之一範圍內。在一個實例中，透過使用TiN的ALD製程在第一表面211上沉積覆蓋層230。在另一實例中，透過使用TaN的ALD製程將覆蓋層230沉積在第一表面211上。在另一實例中，透過使用TiSiN的ALD製程將覆蓋層230沉積在第一表面211上。在另一實例中，透過使用TiAlC的ALD製程將覆蓋層230沉積在第一表面211上。
在實施例中，在執行後續製造製程之前，可以對覆蓋層230進行電漿緻密化。
圖3描繪了可用於實踐如本文所論述的本公開的實施例的彼類說明性設備的示意圖。裝置300可包括控制器350和具有排氣系統320的處理腔室302，排氣系統320用於從處理腔室302的內部容積305移除多餘的處理氣體、處理副產物等。示例性處理腔室可包括配置成用於熱分解反應、原子層沉積（ALD）或化學氣相沉積（CVD）的若干處理腔室中的任何一個，可從加州聖克拉拉市的應用材料公司獲得。可以類似地使用來自其他製造商的其他合適的處理腔室。
處理腔室302具有內部容積305，其可包括處理容積304。處理容積304可以被限定在（例如）設置在處理腔室302內的基板支撐件308以及一個或多個氣體入口之間，基板支撐件308用於在處理期間支撐基板310，而一個或多個氣體入口為例如噴頭314和/或設置在預定位置的噴嘴。在一些實施例中，基板支撐件308可包括將基板310保持或支撐在基板支撐件308的表面上的機構，例如靜電卡盤、真空吸盤、基板保持夾等（未示出）。在一些實施例中，基板支撐件308可包括用於控制基板溫度的機構，例如加熱和/或冷卻裝置（未示出），和/或用於控制靠近基板表面的物種通量和/或離子能量。在實施例中，處理腔室302可以是無氧的處理腔室。在實施例中，基板支撐件308可以包括燈絲340、加熱機構336和電源338，其足以加熱基板並促進根據本發明的鎢前體沉積。
在一些實施例中，基板支撐件308可包括RF偏置電極（未示出）。RF偏置電極可以透過一個或多個相應的匹配網路（所示的匹配網路）耦合到一個或多個偏置電源（未示出的一個偏置電源）。一個或多個偏置電源能夠以約2MHz至約60MHz的頻率產生高達1200W或RF能量，例如約2MHz，或約13.56MHz，或約60MHz。在一些實施例中，可以提供兩個偏置電源，用於透過各自的匹配網路將RF功率以約2MHz和約13.56MHz的相應頻率耦合到RF偏置電極。至少一個偏置電源可以提供連續或脈衝功率。在一些實施例中，偏置電源可選地可以是DC或脈衝DC源。
基板310可以經由處理腔室302的壁中的開口312進入處理腔室302。開口312可以通過狹縫閥318選擇性地密封，或經由其他機構以通過開口312選擇性地提供進入腔室內部的通路。基板支撐件308可以耦合到提升機構334，提升機構334可以控制基板支撐件308在下部位置（如圖所示）與可選擇的上部位置之間的位置，該下部位置適合於經由開口312將基板傳入和傳出腔室且該可選擇的上部位置適合用於處理。可以選擇處理位置以最大化特定製程的處理均勻性。當處於升高的處理位置中的至少一個時，基板支撐件308可以設置在開口312上方，以提供對稱的處理區域。
一個或多個氣體入口（例如，噴頭314）可以耦合到氣體供應316，氣體供應316用於通過質量流量控制器317將一種或多種處理氣體提供到處理腔室302的處理空間304中。此外，一個或多個閥319可以被提供以控制所述一個或多個處理氣體的流動。質量流量控制器317和一個或多個閥319可以單獨使用，或者結合使用，以恆定的流速或脈衝的預定流速提供處理氣體。
儘管圖3中示出了噴頭314，然而可以提供額外的或替代的氣體入口，例如設置在處理腔室302的頂板中或側壁上的噴嘴或入口，或者適於向處理腔室302提供氣體的其他位置，例如，處理腔室的基部，基板支撐件的周邊等。
裝置300可以利用電容耦合的RF能量進行電漿處理。例如，處理腔室302可以具有由介電材料製成的頂板342和至少部分導電的噴頭314，以提供RF電極（或者可以提供單獨的RF電極）。噴頭314（或其他RF電極）可以透過一個或多個相應的匹配網路（示出的匹配網路346）耦合到一個或多個RF電源（示出的一個RF電源348）。一個或多個電漿源能夠產生高達約3,000W，或在一些實施例中，在約2MHz和/或約13.56MHz的頻率或高頻率（例如為27MHz和/或60MHz）下產生高達約5,000W的RF能量。排氣系統320通常包括泵送室324和一個或多個導管，其將泵送室324連接到處理腔室302的內部容積305（並且通常是處理容積304）。
真空泵328可以經由泵送端口326聯接到泵送室324，以用於經由一個或多個排出端口（示出的兩個排出端口322）從處理腔室泵出排出氣體。真空泵328可以流體連接到排氣口332，以用於將排氣引導到適當的排氣處理設備。閥330（例如閘閥等）可以設置在泵送室324中，以便於結合真空泵328的操作來控制排氣的流速。
為了便於如上所述控制處理腔室302，控制器350可以是任何形式的通用電腦處理器，其可以在工業環境中用於控制各種腔室和子處理器。CPU 352的記憶體或電腦可讀媒體356可以是下列容易獲得的記憶體中的一個或多個：諸如隨機存取記憶體（RAM）、唯讀記憶體（ROM）、軟碟，硬碟或任何其他形式的本端或遠端的數位儲存。支援電路354耦合到CPU 352，以用於以習用方式支援處理器。該等電路包括高速緩存快取、電源、時脈電路、輸入/輸出電路和子系統等。
此處公開的方法通常可以作為軟體例程358儲存在記憶體356中，當由CPU 352執行時，使得處理腔室302執行本公開的製程。軟體例程亦可以由第二CPU（未示出）儲存和/或執行，該第二CPU遠端地位於由CPU 352控制的硬體上。本公開的一些或所有方法也可以在硬體中執行。如此，本公開可以用軟體實現並使用電腦系統執行、用硬體實現（例如專用積體電路或其他類型的硬體實現，或者軟體和硬體的組合。可以在基板310定位在基板支撐件 308上之後執行軟體例程358。當由CPU 352執行時，軟體例程358將通用電腦變換為控制腔室操作的專用電腦（控制器150），使得執行本文公開的方法。
現在參考圖4，示出了根據本公開的一個實施例的沉積鎢膜的方法400的流程圖。在處理序列402中，該方法包括在基板上和多個溝槽內沉積具有第一表面和預定第一厚度的鎢膜，其中多個溝槽包括預定深度及小於20奈米的寬度，並且其中預定的第一厚度在整個多個溝槽中基本均勻，使得當第一表面與氧氣接觸時，預定的第一厚度基本上不變為第二厚度。在實施例中，沉積鎢膜亦包括使第一表面與還原劑接觸。在實施例中，還原劑是鹵化物型金屬前體，以在第一表面提供金屬鹵化物（例如TiCl4 、TaCl4 及其組合）或矽烷前體例如包括SiH4 、其本上由SiH4 組成或由SiH4 組成的矽烷前體。在實施例中，還原劑是TiCl4 、TaCl4 或其與基板接觸的組合，其量足以減少基板和/或防止如本文所述的絲狀缺陷的形成，或者形成具有不同的、不均勻的厚度的鎢層。在一些實施例中，鎢膜包括含氮化物的鎢產品。在一些實施例中，沉積鎢膜亦包括在第一表面上沉積覆蓋層。
現在參考圖5，提供了減少或消除鎢膜中的缺陷的方法500的流程圖。在實施例中，方法500包括在502處在基板上和多個溝槽內沉積具有第一表面和預定第一厚度的鎢膜，其中多個溝槽包括預定深度和小於20奈米的寬度。在504處，方法500包括使第一表面與鹵化物型金屬前體接觸。在506處，方法500包括使第一表面與氧氣接觸，其中預定的第一厚度在與氧氣接觸時基本上不變為第二厚度。在實施例中，該鹵化物型金屬前體是四氯化鈦、TACL4 ，或上述各者之組合中的一個。在實施例中，鹵化物型金屬前體以足以與第一表面反應的量提供至處理腔室的內部體積，以減少第一表面和/或防止如本文所述在第一表面上形成絲狀缺陷，或防止在與氧接觸時形成具有變化的，不均勻的厚度的鎢層。
在實施例中，鎢膜包括含氮化物的鎢產品，例如，含氮的鎢產品可包括基本上由氮化鎢膜(WN膜)、碳氮化鎢膜(WCN膜)或高氮濃度的氮化鎢(WNy，y>0.1)組成或由其組成。
在一些實施例中，鎢膜包含，基本上由或由鎢、低氮濃度的氮化鎢(WNx，0<x
Figure 107141617-A0305-02-0021-1
0.1)、低碳濃度的碳化鎢(WCx，0<x
Figure 107141617-A0305-02-0021-3
0.10)、高碳濃度的碳化鎢(WCy，y>0.1)，任何碳和氮濃度的碳氮化鎢(WCN)所組成。
在本發明的其他實施例中，一種沉積鎢膜的方法，包括：在基板上和多個特徵內沉積具有第一表面和預定第一厚度的鎢膜，其中所述多個特徵包括預定深度以及小於20奈米的寬度，並且其中當第一表面與氧氣接觸時，預定的第一厚度基本上不變為第二厚度。在實施例中，預定的第一厚度在整個多個特徵中基本均勻，使得當第一表面與氧氣接觸時，預定的第一厚度基本上不變為第二厚度。
在本公開的其他實施例中，沉積鎢膜的方法包括在基板上和多個特徵內沉積具有第一表面和預定第一厚度的鎢膜，其中所述多個特徵包括預定深度，以及小於20奈米的寬度；透過使第一表面與如本文所述的鹵化物型金屬前體、矽烷或覆蓋層接觸來減少或消除鎢膜的第一表面的氧化。在實施例中，該方法包括使第一表面與氧氣接觸，其中預定的第一厚度在與氧氣接觸時基本上不變為第二厚度。
可以使用其他半導體基板處理系統來實踐本公開，其中可以透過利用本文公開的教導在不脫離本公開的精神的情況下，本領域技術人員可以調整處理參數以實現可接受的特性。儘管前述內容針對本公開的實施例，然而可以在不脫離本公開的基本範圍的情況下設計本公開的其他和進一步的實施例。
100‧‧‧方法102‧‧‧步驟104‧‧‧步驟106‧‧‧步驟200‧‧‧基板202‧‧‧溝槽204‧‧‧基底206‧‧‧底表面207‧‧‧深度208‧‧‧鎢層209‧‧‧寬度211‧‧‧第一表面214‧‧‧側壁220‧‧‧第一厚度221‧‧‧上角222‧‧‧表面230‧‧‧覆蓋層300‧‧‧裝置302‧‧‧處理腔室304‧‧‧處理容積305‧‧‧內部容積308‧‧‧基板支撐件310‧‧‧基板312‧‧‧開口314‧‧‧噴頭316‧‧‧氣體供應317‧‧‧質量流量控制器318‧‧‧狹縫閥319‧‧‧閥320‧‧‧排氣系統322‧‧‧排出端口324‧‧‧泵送室326‧‧‧泵送端口328‧‧‧真空泵330‧‧‧閥332‧‧‧排氣口334‧‧‧提升機構336‧‧‧加熱機構338‧‧‧電源340‧‧‧燈絲342‧‧‧頂板346‧‧‧匹配網路348‧‧‧RF電源350‧‧‧控制器352‧‧‧CPU354‧‧‧支援電路356‧‧‧記憶體358‧‧‧軟體例程400‧‧‧方法402‧‧‧處理序列500‧‧‧方法502‧‧‧步驟504‧‧‧步驟
通過參考附圖中描繪的本公開的說明性實施例，可以理解以上簡要概述以及下面更詳細論述的本公開的實施例。然而，附圖僅示出了本公開的典型實施例，因此不應視為對範圍的限制，因為本公開可允許其他同等有效的實施例。
圖1描繪了根據本公開的實施例的減少或消除鎢膜中的缺陷的流程圖。
圖2A～2C分別描繪了根據本公開內容的實施例的沉積鎢膜的製造階段。
圖3是適合於執行根據本公開的一些實施例的沉積製程的處理腔室。
圖4是根據本公開的一個實施例的沉積鎢膜的方法的流程圖。
圖5是根據本公開的一個實施例的減少或消除鎢膜中的缺陷的方法的流程圖。
為了便於理解，儘可能使用相同的元件符號來表示附圖中共有的相同元件。附圖未按比例繪製，並且為了清楚起見可以簡化。一個實施例的元件和特徵可以有利地併入其他實施例中而無需進一步敘述。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
100‧‧‧方法
102‧‧‧步驟
104‧‧‧步驟
106‧‧‧步驟

Claims (18)

  1. 一種減少或消除一鎢膜中的缺陷的方法，包括：使設置在一基板上和多個溝槽內的具有預定的一第一厚度的該鎢膜的一第一表面與一還原劑接觸，藉此減少或消除該第一表面的氧化，從而使得當該第一表面與氧氣接觸時，預定的該第一厚度基本上不會變為一第二厚度，其中該多個溝槽包括一預定深度以及小於20奈米的一寬度，並且其中在整個該多個溝槽中，預定的該第一厚度基本上是均勻的。
  2. 根據請求項1所述的方法，其中該還原劑是一鹵化物型金屬前體，以在該第一表面處提供一金屬鹵化物。
  3. 根據請求項2所述的方法，其中該鹵化物型金屬前體是TiCl4、TaCl4及其組合中的至少一者。
  4. 根據請求項2或3所述的方法，其中該鎢膜包括一含氮化物的鎢產品。
  5. 根據請求項4所述的方法，其中該含氮化物的鎢產品包括氮化鎢膜(WN膜)、碳氮化鎢膜(WCN膜)或高氮濃度的氮化鎢(WNy，y>0.1)。
  6. 根據請求項1所述的方法，其中該還原劑是一矽烷前體。
  7. 根據請求項6所述的方法，其中該矽烷前體包含SiH4。
  8. 根據請求項6或7的方法，其中該鎢膜包括鎢、低氮濃度的氮化鎢(WNx，0<x
    Figure 107141617-A0305-02-0026-4
    0.1)、低碳濃度的碳化鎢(WCx，0<x
    Figure 107141617-A0305-02-0026-5
    0.10)，高碳濃度的碳化鎢(WCy，y>0.1)，任何碳和氮濃度的碳氮化鎢(WCN)。
  9. 根據請求項1、2、3、6或7的方法，其中該減少或消除氧化的步驟亦包括在該第一表面上沉積一覆蓋層。
  10. 根據請求項9所述的方法，其中所述覆蓋層是TiN、TaN、TiSiN、TiAlC或其組合。
  11. 根據請求項1、2、3、6或7的方法，其中該多個溝槽的該寬度在5到10奈米之間。
  12. 一種沉積一鎢膜的方法，包括：在一基板上和多個溝槽內沉積具有一第一表面和預定的一第一厚度的該鎢膜，其中該多個溝槽包括一預定深度，及小於20奈米的一寬度，並且其中在整個該多個溝槽中，預定的該第一厚度基本上是均勻的；及使該第一表面與一還原劑接觸，藉此減少或消除該鎢膜之該第一表面的氧化，從而使得當該第一表面與氧氣接觸時，預定的該第一厚度基本上不會變為一第 二厚度。
  13. 根據請求項12所述的方法，其中該還原劑是一鹵化物型金屬前體，以在該第一表面提供一金屬鹵化物或提供一矽烷前體。
  14. 根據請求項13所述的方法，其中該鹵化物型金屬前體是TiCl4、TaCl4及其組合。
  15. 根據請求項12、13或14的方法，其中該鎢膜包括含氮化物的鎢產品。
  16. 根據請求項12、13或14的方法，其中沉積該鎢膜的步驟亦包括在該第一表面上沉積一覆蓋層。
  17. 一種減少或消除一鎢膜中的缺陷的方法，包括：在一基板上和多個溝槽內沉積具有一第一表面和預定的一第一厚度的該鎢膜，其中該多個溝槽包括一預定深度及小於20奈米的一寬度；使該第一表面與一鹵化物型金屬前體接觸，藉此減少或消除該鎢膜之該第一表面的氧化；及使該第一表面與氧接觸，其中預定的該第一厚度在與氧接觸時基本上不變為一第二厚度。
  18. 根據請求項17所述的方法，其中該鹵化物型金屬前體是TiCl4、TaCl4及其組合中的一者。
TW107141617A 2017-11-22 2018-11-22 減少或消除鎢膜中缺陷的方法 TWI796388B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762590053P 2017-11-22 2017-11-22
US62/590,053 2017-11-22

Publications (2)

Publication Number Publication Date
TW201930628A TW201930628A (zh) 2019-08-01
TWI796388B true TWI796388B (zh) 2023-03-21

Family

ID=66533238

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107141617A TWI796388B (zh) 2017-11-22 2018-11-22 減少或消除鎢膜中缺陷的方法

Country Status (4)

Country Link
US (1) US10879081B2 (zh)
CN (1) CN110622283A (zh)
TW (1) TWI796388B (zh)
WO (1) WO2019103995A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113169056A (zh) 2018-11-19 2021-07-23 朗姆研究公司 用于钨的钼模板
US11690216B2 (en) * 2019-12-13 2023-06-27 Micron Technology, Inc. Structure to reduce bending in semiconductor devices
US20240047269A1 (en) * 2021-01-05 2024-02-08 Lam Research Corporation Molybdenum deposition in features
US11869806B2 (en) * 2021-05-07 2024-01-09 Applied Materials, Inc. Methods of forming molybdenum contacts
US11972977B2 (en) * 2021-09-08 2024-04-30 International Business Machines Corporation Fabrication of rigid close-pitch interconnects

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI599673B (zh) * 2012-10-26 2017-09-21 應用材料股份有限公司 沉積無氟／碳保形鎢之方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727169B1 (en) * 1999-10-15 2004-04-27 Asm International, N.V. Method of making conformal lining layers for damascene metallization
US6482740B2 (en) 2000-05-15 2002-11-19 Asm Microchemistry Oy Method of growing electrical conductors by reducing metal oxide film with organic compound containing -OH, -CHO, or -COOH
TW200634982A (en) * 2005-02-22 2006-10-01 Asm Inc Plasma pre-treating surfaces for atomic layer deposition
KR100866669B1 (ko) * 2006-12-27 2008-11-04 동부일렉트로닉스 주식회사 텅스텐 막을 이용한 반도체 소자 형성 방법
JP2008311457A (ja) * 2007-06-15 2008-12-25 Renesas Technology Corp 半導体装置の製造方法
US8420478B2 (en) * 2009-03-31 2013-04-16 Intermolecular, Inc. Controlled localized defect paths for resistive memories
JP5729911B2 (ja) * 2010-03-11 2015-06-03 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ タングステン膜の製造方法およびタングステン膜を堆積させる装置
US9129945B2 (en) * 2010-03-24 2015-09-08 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
JP2014067866A (ja) * 2012-09-26 2014-04-17 Ps4 Luxco S A R L 半導体装置の製造方法
DE112013005442T5 (de) * 2012-11-14 2015-07-30 Ps5 Luxco S.A.R.L. Halbleitervorrichtung und Verfahren zur Herstellung derselben
US9748105B2 (en) * 2013-08-16 2017-08-29 Applied Materials, Inc. Tungsten deposition with tungsten hexafluoride (WF6) etchback
US9773906B2 (en) * 2015-04-28 2017-09-26 Samsung Electronics Co., Ltd. Relaxed semiconductor layers with reduced defects and methods of forming the same
US20180138123A1 (en) * 2016-11-15 2018-05-17 Globalfoundries Inc. Interconnect structure and method of forming the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI599673B (zh) * 2012-10-26 2017-09-21 應用材料股份有限公司 沉積無氟／碳保形鎢之方法

Also Published As

Publication number Publication date
TW201930628A (zh) 2019-08-01
US20190157102A1 (en) 2019-05-23
KR20200078423A (ko) 2020-07-01
CN110622283A (zh) 2019-12-27
US10879081B2 (en) 2020-12-29
WO2019103995A1 (en) 2019-05-31

Similar Documents

Publication Publication Date Title
TWI796388B (zh) 減少或消除鎢膜中缺陷的方法
TWI761636B (zh) 電漿增強型原子層沉積製程及沉積碳氧化矽薄膜的方法
TWI394858B (zh) 用於沉積具有降低電阻率及改良表面形態之鎢膜的方法
US10269633B2 (en) Method of enabling seamless cobalt gap-fill
US7959985B2 (en) Method of integrating PEALD Ta-containing films into Cu metallization
US7645484B2 (en) Method of forming a metal carbide or metal carbonitride film having improved adhesion
US7211144B2 (en) Pulsed nucleation deposition of tungsten layers
US10199230B2 (en) Methods for selective deposition of metal silicides via atomic layer deposition cycles
US9595466B2 (en) Methods for etching via atomic layer deposition (ALD) cycles
US8586479B2 (en) Methods for forming a contact metal layer in semiconductor devices
TW201631194A (zh) 矽化鎳奈米線的直接沉積
JP2008112803A (ja) 成膜方法および基板処理装置
JP7154159B2 (ja) 成膜方法および成膜装置
TW202141585A (zh) 用於在介電層頂上由下而上間隙填充的選擇性沉積鎢的方法
JP2010016136A (ja) 薄膜の成膜方法及び成膜装置
KR20180034265A (ko) 니켈 배선의 제조 방법
US10854511B2 (en) Methods of lowering wordline resistance
KR102709945B1 (ko) 텅스텐 막에서의 결함들을 감소시키거나 제거하는 방법들
TWI719269B (zh) 金屬膜之沉積
WO2024070685A1 (ja) 成膜方法、成膜装置、および成膜システム
WO2024091543A1 (en) Selective molybdenum fill