TW202141585A - 用於在介電層頂上由下而上間隙填充的選擇性沉積鎢的方法 - Google Patents

用於在介電層頂上由下而上間隙填充的選擇性沉積鎢的方法 Download PDF

Info

Publication number
TW202141585A
TW202141585A TW110112892A TW110112892A TW202141585A TW 202141585 A TW202141585 A TW 202141585A TW 110112892 A TW110112892 A TW 110112892A TW 110112892 A TW110112892 A TW 110112892A TW 202141585 A TW202141585 A TW 202141585A
Authority
TW
Taiwan
Prior art keywords
tungsten
thickness
substrate
tungsten portion
oxidized
Prior art date
Application number
TW110112892A
Other languages
English (en)
Inventor
蔚 雷
徐翼
雷雨
河泰泓
雷蒙德 洪
席利許Ａ 比瑟
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202141585A publication Critical patent/TW202141585A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

一種用於在介電表面頂上選擇性沉積鎢層的方法及設備。在實施例中，方法包括：在基板場頂上並且在基板中設置的特徵的側壁及介電底表面頂上經由PVD製程沉積鎢層以在場頂上形成具有第一厚度的第一鎢部分，在側壁頂上形成具有第二厚度的第二鎢部分，並且在底表面頂上形成具有第三厚度的第三鎢部分，其中第二厚度小於第一厚度及第三厚度；氧化鎢層的頂表面以在場頂上形成第一氧化的鎢部分，在側壁頂上形成第二氧化的鎢部分，並且在底表面頂上形成第三氧化的鎢部分；移除第一、第二、及第三氧化的鎢部分，其中第二鎢部分完全從側壁移除；以及從場鈍化或完全移除第一鎢部分。

Description

用於在介電層頂上由下而上間隙填充的選擇性沉積鎢的方法
本案的實施例通常係關於用於在介電層頂上選擇性沉積鎢的方法。
半導體裝置幾何形狀的大小持續減小，使得半導體製造設備產生具有小於30 nm的特徵大小的裝置，並且正在開發及實施新設備以製備具有甚至更小的幾何形狀的裝置。減小的特徵大小導致裝置上的結構特徵的空間尺寸減小。在裝置上的間隙及溝槽的寬度變窄到間隙深度與寬度的深寬比變得足夠高而使得用材料填充間隙具有挑戰性的情況。在間隙完全填充之前，沉積材料易於在頂部堵塞，從而在間隙中間產生孔隙或縫隙。
使用化學氣相沉積(chemical vapor deposition; CVD)技術的鎢膜的間隙填充沉積係眾多半導體製造製程的整合部分。鎢膜可用作呈以下形式的低電阻率電氣連接：水平互連、在相鄰金屬層之間的通孔，以及在第一金屬層與矽基板上的裝置之間的觸點。在習知的鎢沉積製程中，在真空腔室中將晶圓加熱到處理溫度，鎢膜（主體層）在成核層上沉積。發明者已發現，不管CVD主體層鎢沉積的保形性質，溝槽仍可能有問題地促進在間隙填充鎢中形成所圍封的凹穴。
物理氣相沉積(physical vapor deposition; PVD)技術係已知的，但發明者已觀察到間隙填充問題仍然存在，由於PVD沉積的鎢膜的厚度可取決於膜是在基板場、特徵的側壁、還是特徵的底部上沉積而變化。PVD鎢沉積通常沉積不用作持續選擇性沉積的基板的非選擇性材料毯覆層。發明者亦觀察到，鎢的PVD沉積在非導電表面（諸如介電材料）的頂上係成問題的。
選擇性沉積製程可以有利地減少在習知微影術中涉及的步驟數量及成本，同時保持裝置尺寸縮小的步伐。由於鎢係廣泛地用於減小電晶體連接的接觸電阻的重要材料，在鎢整合方案中的選擇性沉積具有高潛在價值。發明者觀察到，鎢材料在矽與介電質（諸如氮化矽及氧化矽）之間的不良選擇性在最大化金屬特徵填充方面提出了嚴峻的挑戰，例如，不良選擇性可導致在高深寬比特徵的側壁及底部上的鎢材料沉積並且限制利用期望的金屬材料填充特徵的能力。因為不良選擇性可促進基板的非均勻性，需要鎢材料的高選擇性沉積來減小接觸電阻並且最大化特徵填充材料的體積。
由此，發明者已經開發用於向介電質（諸如氧化矽、氮化矽及正矽酸四乙酯(TEOS)）選擇性沉積鎢材料的改進方法。
本文提供了用於在介電表面的頂上選擇性沉積鎢層的方法及設備。在一些實施例中，一種在介電表面頂上選擇性沉積鎢層的方法包括：(a)在基板場頂上並且在基板中設置的特徵的側壁及介電底表面頂上經由物理氣相沉積(PVD)製程沉積鎢層以在基板場頂上形成具有第一厚度的第一鎢部分，在側壁頂上形成具有第二厚度的第二鎢部分，並且在介電底表面頂上形成具有第三厚度的第三鎢部分，其中第二厚度小於第一厚度及第三厚度；(b)氧化鎢層的頂表面以在基板場頂上形成第一氧化的鎢部分，在側壁頂上形成第二氧化的鎢部分，並且在介電底表面頂上形成第三氧化的鎢部分；(c)移除第一氧化的鎢部分、第二氧化的鎢部分及第三氧化的鎢部分，其中第二鎢部分完全從側壁移除；以及(d)從基板場鈍化或完全移除第一鎢部分。在實施例中，在基板場頂上的第一氧化的鎢部分與在介電底表面頂上的第三氧化的鎢部分相比較厚。在實施例中，在介電底表面頂上維持第三鎢部分、或第三鎢部分的一部分促進選擇性鎢生長。
在一些實施例中，一種在介電底表面頂上選擇性沉積鎢層的方法包括：(a)在基板場頂上並且在基板中設置的特徵的側壁及介電底表面頂上經由物理氣相沉積(PVD)製程沉積鎢層以在基板場頂上形成具有第一厚度的第一鎢部分，在側壁頂上形成具有第二厚度的第二鎢部分，並且在介電底表面頂上形成具有第三厚度的第三鎢部分，其中第二厚度小於第一厚度及第三厚度；以及(b)移除第一鎢部分、及第二鎢部分，其中第一鎢部分及第二鎢部分完全從基板移除，並且其中第三鎢部分保留在介電底表面頂上。在實施例中，第一厚度小於第三厚度。
在一些實施例中，本案係關於其上儲存有指令的非暫時性電腦可讀取媒體，該等指令當執行時導致反應腔室在介電表面頂上選擇性沉積鎢層，包括：(a)在基板場頂上並且在基板中設置的特徵的側壁及介電底表面頂上經由物理氣相沉積(PVD)製程沉積鎢層以在基板場頂上形成具有第一厚度的第一鎢部分，在側壁頂上形成具有第二厚度的第二鎢部分，並且在介電底表面頂上形成具有第三厚度的第三鎢部分，其中第二厚度小於第一厚度及第三厚度；(b)氧化鎢層的頂表面以在基板場頂上形成第一氧化的鎢部分，在側壁頂上形成第二氧化的鎢部分，並且在介電底表面頂上形成第三氧化的鎢部分；(c)移除第一氧化的鎢部分、第二氧化的鎢部分及第三氧化的鎢部分，其中第二鎢部分完全從側壁移除；以及(d)從基板場鈍化或完全移除第一鎢部分。
在一些實施例中，本案係關於其上儲存有指令的非暫時性電腦可讀取媒體，該等指令當執行時導致反應腔室在介電表面頂上選擇性沉積鎢層，包括：(a)在基板場頂上並且在基板中設置的特徵的側壁及介電底表面頂上經由物理氣相沉積(PVD)製程沉積鎢層以在基板場頂上形成具有第一厚度的第一鎢部分，在側壁頂上形成具有第二厚度的第二鎢部分，並且在介電底表面頂上形成具有第三厚度的第三鎢部分，其中第二厚度小於第一厚度及第三厚度；以及(b)移除第一鎢部分，及第二鎢部分，其中第一鎢部分及第二鎢部分完全從基板移除，並且其中第三鎢部分保留在介電底表面頂上。
下文描述了本案的其他及進一步實施例。
發明者觀察到根據本案，在特徵內沉積的鎢可有利地直接在介電層頂上選擇性形成。鎢直接在介電層頂上的選擇性沉積有利地提供由下而上間隙填充，從而減少或消除在特徵內的孔隙或縫隙形成。在形成半導體裝置期間，減少或消除特徵內的孔隙減小電阻，導致裝置產量增加，降低製造成本，並且提供跨複數個特徵的均勻性增加。增加的均勻性增強隨著製造繼續的額外處理層的應用。
第1圖係根據本案的一些實施例的用於在介電表面頂上選擇性沉積鎢層的方法100的流程圖。如在第2A圖至第2E圖中描繪，在下文關於處理基板的階段描述方法100。本文描述的方法可在單獨的處理腔室中執行，諸如可以獨立式構造或作為一或多個群集工具的部分提供的物理氣相沉積(PVD)腔室或蝕刻腔室，該等群集工具例如，如第6圖所示的整合工具600（亦即，群集工具）或諸如可獲自加利福尼亞聖克拉拉(Santa Clara，CA)的Applied Materials，Inc.的彼等腔室。其他處理腔室（包括可獲自其他製造商的彼等腔室）亦可適於從本案獲益。
方法100通常在提供到處理腔室的處理體積的基板200上執行。在一些實施例中，如第2A圖所示，基板200包括一或多個特徵，諸如用鎢層231選擇地填充的溝槽210（第2A圖至第2E圖所示的溝槽），溝槽210朝向基板200的基底214延伸。儘管以下描述關於一個特徵進行，基板200可包括如下文描述的任何數量的特徵（諸如複數個溝槽210、通孔、自對準通孔、自對準的接觸特徵、雙鑲嵌結構、及類似者）或可適於在多個處理應用中使用，諸如雙鑲嵌製造製程、自對準的接觸特徵處理、及類似者。根據本案適於蝕刻的特徵的非限制性實例包括溝槽（諸如溝槽210）、通孔、及雙鑲嵌類型特徵。
在實施例中，基板200可由下列中的一或多個形成或包括下列中的一或多個：矽(Si)、氧化矽（諸如一氧化矽(SiO)或二氧化矽(SiO2 )）、氮化矽（諸如SiN）、或類似者。在非限制性實施例中，基板200可為在介電層中形成的溝槽210，因此介電層可為基板200或由如上文描述的相同材料製成，諸如SiN、SiO、及類似者。在實施例中，低介電常數介電材料可適合用作基板200或其層（例如，具有小於氧化矽或小於約3.9的介電常數的材料）、或類似者。此外，基板200可包括額外材料層或可具有一或多個完成或部分完成的在基板200（未圖示）中、上方或下方形成的結構或裝置。在實施例中，基板200或其一或多層可包括例如摻雜或未摻雜的矽基板、III-V族化合物基板、鍺矽(SiGe)基板、磊晶基板、絕緣體上矽(silicon-on-insulator; SOI)基板、顯示器基板（諸如液晶顯示器(liquid crystal display; LCD)、電漿顯示器、電致發光(electro luminescence; EL)燈顯示器）、發光二極體(light emitting diode; LED)基板、太陽能電池陣列、太陽能面板、或類似者。在一些實施例中，基板200包括半導體晶圓。在實施例中，在溝槽210的底部處的基板200的材料係跨過溝槽210的底部延伸的介電材料。
在實施例中，基板200可能不限於任何大小或形狀。基板200可為具有200 mm直徑、300 mm直徑或其他直徑（諸如450 mm）等等的圓形晶圓。基板200亦可為任何多邊形、方形、矩形、彎曲或其他非圓形工件，諸如在製造平板顯示器時使用的多邊形玻璃基板。
在一些實施例中，特徵（諸如溝槽210）可藉由使用任何適當的蝕刻製程蝕刻基板200來形成。在實施例中，根據本案使用的適當特徵包括一或多個高深寬深度與寬度比率的溝槽，該（等）溝槽具有小於20奈米的寬度。在一些實施例中，溝槽210藉由基板場225、側壁220、特徵（諸如溝槽210）的介電底表面222、及在基板200中設置的上拐角224界定。在一些實施例中，溝槽210可具有高深寬比，例如，在約5:1與約20:1之間的深寬比。如本文所使用，深寬比係特徵的深度與特徵的寬度的比率。在實施例中，溝槽210具有小於或等於20奈米、小於或等於10奈米的如箭頭226所示的寬度，或在5至10奈米之間的如箭頭226所示的寬度。
參見第2B圖，在一些實施例中，基板200包含上文描述的材料的介電層或由該介電層組成，該材料諸如氧化矽、一氧化矽(SiO)、二氧化矽(SiO2 )、氮化矽（諸如SiN）、正矽酸四乙酯(TEOS)、或類似者，並且形狀為具有基板場225中的開口221、與開口221相對的表面（諸如介電底表面222）、以及在開口211與介電底表面222之間的側壁220，亦即，與開口211相對的表面。
現在參見第1圖102處、及第2B圖，方法100包括在基板場225頂上、在側壁220頂上、及在基板200中設置的特徵（諸如溝槽210）的介電底表面222頂上經由物理氣相沉積(PVD)製程沉積鎢層231以在基板場225頂上形成具有第一厚度的第一鎢部分，在側壁220頂上形成具有第二厚度的第二鎢部分，並且在介電底表面222頂上形成具有第三厚度的第三鎢部分，其中第二厚度小於第一厚度及第三厚度。例如，在一些實施例中，在經構造以PVD沉積鎢層231的處理腔室中，鎢層231在基板200上並且在特徵（諸如溝槽210）內沉積。在實施例中，鎢層231可以是沿著特徵（諸如溝槽210）的側壁220及介電底表面222在基板場225頂上非保形地形成的層，並且使得在沉積層之前的特徵的實質部分在沉積層之後保持未填充，其中具有第一厚度（如箭頭236所示）的第一鎢部分（由箭頭235圖示）在基板場225頂上或直接在基板場225頂上設置，具有第二厚度（如箭頭238所示）的第二鎢部分（鄰近箭頭237）在側壁220頂上或直接在側壁220頂上設置，並且具有第三厚度（如箭頭240所示）的第三鎢部分（在箭頭239之上圖示）在介電底表面222頂上或直接在介電底表面222頂上設置，其中第二厚度（如箭頭238所示）小於第一厚度（如箭頭236所示）及第三厚度（如箭頭240所示）。第2B圖未按比例繪製。第2B圖未按比例繪製，並且在實施例中，第一厚度、第二厚度及第三厚度不相等。
在一些實施例中，鎢層231可沿著整個側壁220（諸如兩個側壁）及溝槽210的介電底表面222形成。在一些實施例中，PVD腔室經構造為在側壁220之上沉積與基板場225或介電底表面222相比較薄的鎢層。例如，在一些實施例中，第一鎢部分（如箭頭235所示）具有以3至6 nm的量的第一厚度（如箭頭236所示），第二鎢部分具有與第一厚度不同的第二厚度，且在側壁220頂上設置，並且第三鎢部分（如箭頭240所示）具有以3至6 nm的量的第三厚度（如箭頭240所示）。在實施例中，第一厚度及第三厚度與在側壁220頂上的第二鎢部分的厚度相比較厚。在實施例中，第二鎢部分具有0.5至1.5 nm的第二厚度，諸如約1 nm。在實施例中，第一厚度小於第三厚度。在實施例中，第一厚度及第三厚度各自分別地大於第二厚度。在實施例中，第一厚度係約7至9 nm。在實施例中，第二厚度係約1至3 nm。在實施例中，第三厚度係約9至11 nm。在實施例中，第一厚度係約8 nm，第二厚度係約2 nm，並且第三厚度係約10 nm。
在一些實施例中，預定鎢層231的厚度以填充特徵中的間隙，諸如溝槽、通孔、自對準的通孔、雙鑲嵌結構、或類似者。在實施例中，鎢層231的形狀從鄰近介電底表面222的特徵底部部分填充特徵。在實施例中，特徵僅填充在介電底表面222之上的約5至25%，諸如約10%、15%或20%。
仍參見第2B圖，將鎢層231圖示為PVD沉積在基板200頂上並且在特徵（諸如溝槽210）內。在實施例中，鎢層231包括鎢或鎢合金。然而，在一些實施例中，鎢層231亦可包括其他金屬、鎢合金、及摻雜劑，諸如鎳、錫、鈦、鉭、鉬、鉑、鐵、鈮、鈀、鎳鈷合金、摻雜的鈷、及其組合。在一些實施例中，鎢及含鎢材料係實質上純鎢，或具有不多於1、2、3、4、或5%的雜質的鎢。
在一些實施例中，如第2B圖所示，鎢層231在基板200的介電底表面222頂上並且在基板200中形成的溝槽210內沉積。鎢層231可使用獲自Santa Clara，CA的Applied Materials，Inc.的任何PVD系統沉積。可類似地使用其他適當的PVD處理腔室。在一些實施例中，用於PVD沉積鎢層231的適當處理條件包括以下處理條件，諸如適於在從約攝氏450度至約攝氏600度的範圍中、或在從約攝氏450度至約攝氏500度的範圍中的溫度下加熱基板的溫度。在實施例中，將用於沉積鎢的處理腔室維持在從約1托至約150托的範圍中、或在從約5托至約90托的範圍中的壓力下。
參見第1圖104處，本案的實施例包括氧化鎢層231的頂表面251以在基板場頂上形成第一氧化的鎢部分254，在側壁220頂上形成第二氧化的鎢部分256，並且在介電底表面頂上形成第三氧化的鎢部分258。在實施例中，在足以將第一鎢部分、及第三鎢部分的鎢部分轉化為氧化鎢(WOx )，同時將側壁220頂上的第二鎢部分完全轉化為氧化鎢的條件下施加電漿及氧氣。在實施例中，第一鎢部分（在第2B圖中如箭頭235所示）部分轉化為氧化鎢，例如，跨第一鎢部分的長度由上而下，並且第三鎢部分（在第2B圖中如箭頭240所示）部分轉化為氧化鎢，例如，跨第一部分的長度由上而下，而在側壁220頂上的第二鎢部分完全轉化為氧化鎢。
在一些實施例中，第一鎢部分（如箭頭235所示）、第二鎢部分（鄰近箭頭237）、及第三鎢部分（如箭頭239所示）各自藉由自由基氧化製程部分或完全氧化，其中將足夠量的氧提供到基板以接觸其上設置的鎢部分。在一些實施例中，提供以足以氧化在側壁220頂上的第二鎢部分（鄰近箭頭237）以在基板表面上形成氧化鎢(WOx )的量的氧通量。
在一些實施例中，第一氧化的鎢部分具有約3至7 nm的厚度。在一些實施例中，第二氧化的鎢部分具有等於第二厚度或第二鎢部分的厚度的厚度，並且可具有諸如約1至3 nm的厚度。在一些實施例中，第三氧化的鎢部分具有約3至7 nm的厚度，諸如約5、6、或7 nm。
在一些實施例中，氧化製程係使用氧自由基在處理腔室中於基板200上執行以形成第2C圖所示的結構，該基板具有第一鎢部分（如箭頭235所示）、第二鎢部分（鄰近箭頭237）、及第三鎢部分（如箭頭239所示）。在實施例中，將氧氣及氬氣施加到基板。將電漿功率施加到氣體以產生氧自由基等等。自由基與基板200以及第一鎢部分（如箭頭235所示）、第二鎢部分（在第2B圖中鄰近箭頭237）、及第三鎢部分（在第2B圖中如箭頭239所示）反應以在第一鎢部分、第二鎢部分、及第三鎢部分上形成氧化物層。在一些實施例中，氧化製程可在最優控制的溫度下執行。在實施例中，氧化製程可在約攝氏200度至約攝氏400度的溫度下執行。
在一些實施例中，將具有第一鎢部分（如箭頭235所示）、第二鎢部分（鄰近箭頭237）、及第三鎢部分（如箭頭239所示）的基板200裝載到腔室中。控制腔室中的壓力及溫度以穩定腔室。可將惰性氣體引入腔室中以調節腔室中的壓力。腔室具有約攝氏200度至約攝氏400度、或約攝氏250度至約攝氏280度的溫度。在一些實施例中，將用於在腔室中產生電漿的電漿功率施加到腔室中。在實施例中，電漿功率在約1,000 W至約5,000 W的範圍內。在一些實施例中，利用持續施加的電漿功率將適於氧化製程的壓力提供到腔室。在一些實施例中，壓力係約1毫托至100毫托。在一些實施例中，當將腔室維持在該壓力下時，將氧氣引入腔室中以執行主氧化製程。另外，可將惰性氣體（諸如氬氣）連同氧氣一起引入腔室中。在實施例中，氬氣包括在內並且用於快速地產生電漿。在一些實施例中，提供以一量的氧氣通量，該量足以完全氧化在鎢層圖案的側壁220之上設置的所有鎢並且部分氧化在基板場225頂上的第一鎢部分（如箭頭235所示）及在介電底表面222頂上的第三鎢部分（如箭頭239所示）以形成氧化鎢（WOx ，其中x等於整數）。在實施例中，將在基板場225頂上的第一鎢部分（如箭頭235所示）及第三鎢部分（如箭頭239所示）由上而下氧化至在0.5至2.0 nm之間、或在約1至1.5 nm之間的深度。
現在參見方法100的處理序列106及第2C圖與第2D圖，本案包括移除第一氧化的鎢部分（在箭頭261之下圖示）、第二氧化的鎢部分（鄰近箭頭263圖示）、及第三氧化的鎢部分（鄰近箭頭262圖示），其中第二氧化的鎢部分（鄰近箭頭263圖示）完全從側壁移除。因此，由於氧化側壁220之上的所有鎢並且移除所有第二氧化的鎢，如第2D圖所示，所有鎢從側壁220移除。在實施例中，現在參見第2D圖，在執行氧化製程之後，將包括六氟化鎢(WF6 )的還原氣體原位引入腔室中以減少並且移除鎢層圖案的側壁220上的氧化鎢(WOx )，從而形成第2D圖所示的結構而在側壁220上沒有氧化鎢。在一些實施例中，提供以足以浸泡第2D圖所示的結構並且從側壁220移除所有氧化鎢的量的六氟化鎢(WF6 )。如第2D圖所示，第三鎢部分的至少一部分餘留在介電底表面222頂上，並且第一鎢部分的至少一部分餘留在基板場225頂上。在實施例中，還原氣體的實例可包括氫氣及NH3 氣體。在實施例中，氫氣及NH3 氣體可以單獨使用或以其混合物使用。在此種實施例中，單獨使用包括WF6 的還原氣體。
現在參見方法100的處理序列108及第2E圖，本案包括鈍化第一鎢部分或從基板場225完全移除第一鎢部分。例如，第2E圖圖示藉由在基板場225頂上的第一鎢部分273頂上或之內形成氮化鎢層271來從基板場225鈍化第一鎢部分。在實施例中，在攝氏300至400度的第一溫度及50毫托至1托的壓力下，氮化鎢層271在處理腔室中藉由在氮氣(N2 )、氫氣(H2 )及氬氣(Ar)之間的遠端電漿反應形成。在一些實施例中，方法100包括使來自遠端電漿反應的反應產物流動到處理腔室中以在第一鎢部分273的表面之上選擇性形成氮化鎢層271。在實施例中，第三鎢部分的頂表面280不接觸遠端電漿或遠端電漿的反應物並且不與氮氣反應。在實施例中，遠端電漿反應在攝氏300至400度的第一溫度下使氮氣(N2 )與氬氣(Ar)反應。在一些實施例中，將約65瓦的RF能量施加到遠端電漿反應。在實施例中，將氮化鎢層271沉積到預定厚度，諸如約10埃至約100埃、或約100至約500埃。
在一些實施例中，處理序列108的氮化處理序列或直接電漿反應提供了以約5 sccm或更小的流動速率的氮氣。在實施例中，在直接電漿反應期間的處理腔室的壓力維持在50毫托至1托下。在實施例中，在直接電漿反應期間施加在約100瓦至1000瓦下的RF功率。在實施例中，將氮化製程表徵為基於弱氮的電漿，該電漿將極少氮氣提供到第2D圖所示的結構，使得僅在基板場225之上設置的鎢的頂表面將與氮氣電漿反應。在實施例中，在鈍化或移除第一鎢部分之後，僅第三鎢部分274保持可用於在基板200的下游處理中選擇性沉積。
第3A圖至第3E圖分別圖示根據本案的實施例的在介電表面頂上選擇性沉積鎢層的階段。例如，在一些實施例中，本案係關於一種在介電表面頂上選擇性沉積鎢層的方法，包括：在基板場頂上並且在基板中設置的特徵的側壁及介電底表面頂上經由物理氣相沉積(PVD)製程沉積鎢層以在基板場頂上形成具有第一厚度的第一鎢部分，在側壁頂上形成具有第二厚度的第二鎢部分，並且在介電底表面頂上形成具有第三厚度的第三鎢部分，其中第二厚度小於第一厚度及第三厚度；氧化鎢層的頂表面以在基板場頂上形成第一氧化的鎢部分，在側壁頂上形成第二氧化的鎢部分，並且在介電底表面頂上形成第三氧化的鎢部分；移除第一氧化的鎢部分、第二氧化的鎢部分及第三氧化的鎢部分，其中第二鎢部分完全從側壁移除；以及從基板場移除第一鎢部分。
第3A圖圖示了包括上文在第2A圖中描述的實施例的基板200。第3B圖圖示在基板場225頂上、在側壁220頂上、及在基板200中設置的特徵（諸如溝槽210）的介電底表面222頂上PVD沉積鎢層231以在基板場225頂上形成具有第一厚度的第一鎢部分291，在側壁220頂上形成具有第二厚度的第二鎢部分292，並且在介電底表面222頂上形成具有第三厚度的第三鎢部分293。在實施例中，第二厚度小於第一厚度及第三厚度。
參見第3C圖，本案的實施例包括氧化鎢層231的頂表面251以在基板場頂上形成第一氧化的鎢部分254，在側壁220頂上形成第二氧化的鎢部分256，並且在介電底表面頂上或在介電底表面頂上沉積的鎢頂上形成第三氧化的鎢部分258。在實施例中，在足以將第一鎢部分及第三鎢部分的鎢部分轉化為氧化鎢，同時將側壁220頂上的鎢部分完全轉化為氧化鎢的條件下施加電漿及氧氣。在實施例中，與第三鎢部分相比，第一鎢部分更多地轉化為氧化鎢。在實施例中，本案包括預選擇或調諧第一氧化的鎢部分254的厚度，同時限制在介電底表面222頂上或在介電底表面222頂上沉積的鎢299頂上的第三氧化的鎢部分258的厚度。
在一些實施例中，鎢氧化的程度或厚度可藉由解離及電漿特性控制以定製鎢氧化來提供改進的蝕刻效能。例如，在一些實施例中，在包括基板200的處理腔室內包括降低功率的電容耦合電漿(capacitively-coupled plasma; CCP)的情況下，可以減少腔室劣化，如此提供了改進的製程。由此，本文描述的系統提供了關於化學調制的改進的靈活性，同時亦提供了改進的蝕刻效能。在實施例中，根據本案的適用於蝕刻的非限制性處理腔室在2016年6月7日授權給Ingle等人並且指派給Applied Materials，Inc.的標題為Enhanced Etching Processes Using Remote Plasma Sources 的美國專利第9,362,130號中圖示及描述。在一些實施例中，本文使用的處理腔室耦合到將氣體處理自由基提供到處理體積的遠端電漿源。通常，遠端電漿源(remote plasma source; RPS)包括電容耦合電漿(CCP)源。在一些實施例中，遠端電漿源係獨立式RPS單元。在其他實施例中，遠端電漿源係與包括基板200的處理腔室流體連通的第二處理腔室。
在一些實施例中，在處理腔室（諸如蝕刻腔室）中的遠端電漿區域可經構造為用於在處理腔室區域內形成的電容耦合電漿（「CCP」）。在實施例中，在遠端電漿區域中的電漿構造可在例如另一遠端電漿區域與處理區域之間流體地定位。在一些實施例中，遠端電漿區域可藉由允許在區域內形成電漿的兩個或多個電極界定。在一些實施例中，CCP可在減小或實質上減小的功率下操作，因為CCP可僅用於維持含氧電漿流出物，並且不完全離子化電漿區域內的物質。例如，CCP可在低於或約400 W、250 W、200 W、150 W、100 W、50 W、20 W等或更小的功率位準下操作。此外，CCP可產生平坦電漿輪廓，這可提供空間內的均勻電漿分佈。因此，可將更均勻的電漿遞送到第一鎢部分291、第二鎢部分292，而不到達第三鎢部分293。由此，第一鎢部分291可經更多氧化或其中形成有如與第三鎢部分293相比更厚的氧化鎢層。在實施例中，第二鎢部分292係薄的，因此完全轉化為氧化鎢。
在一些實施例中，含氧電漿（諸如CCP）可在小於400 W，例如350 W至375 W的功率下遞送。在一些實施例中，CCP含氧電漿可在約攝氏300度至約攝氏400度的溫度下遞送。在一些實施例中，CCP含氧電漿可在約攝氏300度至約攝氏400度的溫度下遞送。在一些實施例中，可遞送CCP含氧電漿，其中氧在小於50 sccm（諸如30至45 sccm）的流動速率下提供。在實施例中，CCP含氧電漿可遞送達小於60秒、小於30秒、或在10至25秒之間。
參見第3D圖，本案包括移除第一氧化的鎢部分254、第二氧化的鎢部分256及第三氧化的鎢部分258，其中第二鎢部分292完全從側壁220移除。在實施例中，氧化鎢接觸並且浸泡在如上文描述的六氟化鎢(WF6 )中。例如，現在參見第3D圖，在執行氧化製程之後，包括六氟化鎢(WF6 )的還原氣體原位引入處理腔室（該處理腔室包括基板200）中以減小及移除鎢層圖案的側壁220上的氧化鎢(WOx )，從而形成第3D圖所示的結構而在側壁220上沒有氧化鎢。在一些實施例中，提供以足以浸泡第3D圖所示的結構並且從側壁220移除所有氧化鎢的量的六氟化鎢(WF6 )。在一些實施例中，如由箭頭297及298所示，以下處理序列可經循環以便定製鎢的氧化及移除：(a)氧化鎢層的頂表面以在基板場頂上形成第一氧化的鎢部分、在側壁頂上形成第二氧化的鎢部分、並且在介電底表面頂上形成第三氧化的鎢部分以及(b)移除第一氧化的鎢部分、第二氧化的鎢部分及第三氧化的鎢部分，其中第二鎢部分完全從側壁移除。在實施例中，處理序列(a)及(b)可在足以移除所有第一鎢部分291並且形成第3E圖所示的結構的多個循環中循環，其中僅第三鎢部分293保持在基板200的介電材料頂上或直接在該介電材料頂上沉積。在實施例中，處理序列(a)及(b)可循環1至10次之間或1至5次之間，以移除第一鎢部分291並且形成第3E圖所示的結構。
第7圖係根據本案的一些實施例的用於在介電表面頂上選擇性沉積鎢層的方法700的流程圖。在下文關於如第4A圖至第4D圖所描繪的處理基板的階段描述方法700。本文描述的方法可在單獨的處理腔室中執行，諸如物理氣相沉積(PVD)腔室或可以獨立式構造或作為一或多個群集工具的部分提供的蝕刻腔室，該等群集工具例如，如第6圖所示的整合工具600（亦即，群集工具）或諸如獲自Santa Clara，CA的Applied Materials，Inc.彼等腔室。其他處理腔室（包括獲自其他製造商的彼等）亦可適於從本案獲益。
第4A圖至第4D圖分別圖示根據本案的實施例的在介電表面頂上選擇性沉積鎢層的階段。例如，在一些實施例中，本案係關於在介電表面頂上選擇性沉積鎢層的方法，包括：如在處理序列702處所示，在基板場頂上並且在基板中設置的特徵的側壁及介電底表面頂上經由物理氣相沉積(PVD)製程沉積鎢層以在基板場頂上形成具有第一厚度的第一鎢部分，在側壁頂上形成具有第二厚度的第二鎢部分，並且在介電底表面頂上形成具有第三厚度的第三鎢部分，其中第二厚度小於第一厚度及第三厚度；並且如處理序列704處所示，移除第一鎢部分、及第二鎢部分，其中第一鎢部分及第二鎢部分完全從基板移除，並且其中第三鎢部分餘留在介電底表面頂上。
第4A圖圖示了包括上文在第2A圖中描述的實施例的基板200。第4B圖圖示在基板場225頂上、在側壁220頂上、及在基板200中設置的特徵（諸如溝槽210）的介電底表面222頂上PVD沉積的鎢層231以在基板場225頂上形成具有第一厚度的第一鎢部分291，在側壁220頂上形成具有第二厚度的第二鎢部分292，並且在介電底表面222頂上形成具有第三厚度的第三鎢部分293。在實施例中，第二厚度小於第一厚度及第三厚度。PVD反應條件及厚度（諸如第一厚度、第二厚度及第三厚度）可與上文描述的彼等相同。
參見第4B圖及第4C圖，本案的實施例包括移除第一鎢部分291、及第二鎢部分292，其中第二鎢部分292完全從側壁220移除。在一些實施例中，第一鎢部分291、及第二鎢部分292的鎢回蝕藉由使用鎢鹵化物電漿（例如，WF6 電漿）並且在足以部分或全部蝕刻或移除第一鎢部分291及第二鎢部分292的條件下使第一鎢部分291及第二鎢部分292與鎢鹵化物電漿接觸來實現。在實施例中，基板200在包括適當電漿源的處理腔室內設置，該電漿源諸如射頻(RF)或遠端電漿源(RPS)。在一些實施例中，原子氟從WF6 電漿解離並且原子氟用於蝕刻至少第一鎢部分291及第二鎢部分292的金屬鎢。在實施例中，蝕刻速率取決於WF6 流量及電漿條件。藉由調節處理條件，可以實現在0.5埃/秒至3埃/秒的範圍中的非常適當的蝕刻速率以控制回蝕的量。在實施例中，由於在腔室中WF6 可以用作沉積前驅物及蝕刻劑兩者，可以實現單一腔室沉積-蝕刻-沉積製程。具有RF或RPS電漿能力的標準PVD腔室可以執行沉積及回蝕兩者，從而提供改進的產量及腔室冗餘。
在一些實施例中，使用含鎢氣體蝕刻第一鎢部分291、及第二鎢部分292以移除第一鎢部分291、及第二鎢部分292的部分。蝕刻製程（亦稱為回蝕製程）移除第一鎢部分291、及第二鎢部分292沿著側壁220的部分。蝕刻製程亦可以在與鎢沉積製程相同的處理腔室中執行。在實施例中，電漿可以藉由將射頻(RF)功率耦合到處理氣體來形成，諸如氦氣(He)、氬氣(Ar)、氧氣(O2 )、氮氣(N2 )、或上述氣體的組合。電漿可以藉由遠端電漿源(RPS)形成並且遞送到處理腔室。
在實施例中，基板200的溫度在蝕刻製程期間可從約攝氏100度至約攝氏600度變化（例如，在約攝氏300度至攝氏430度的範圍中）。在實施例中，可執行第一鎢部分291、及第二鎢部分292的蝕刻，其中處理腔室的壓力在約0.1托至約5托的範圍中（例如，在約0.5托至約2托的範圍中）。在一個實例中，壓力可為近似1托。在實施例中，處理氣體（例如，氬氣(Ar)）可以從約100 sccm至約3,000 sccm的範圍中的流動速率引入。在一個實例中，氬氣可以2,000 sccm的總流動速率引入。在實施例中，用於蝕刻的含鎢化合物可為六氟化鎢(WF6 )並且可以在約1 sccm至150 sccm的範圍中，諸如在約3 sccm至100 sccm的範圍中的連續流動速率引入。
在實施例中，在如本文描述的回蝕之後，在移除第一鎢部分291、及第二鎢部分292或其部分之後，基板200可經進一步處理以形成如第4D圖所示的結構。例如，在一些實施例中，提供以足以浸泡第4C圖所示的結構並且從側壁220移除所有氧化鎢的量的六氟化鎢(WF6 )。如第4C圖及第4D圖所示，第三鎢部分293的至少一部分餘留在介電底表面222頂上，並且沒有鎢餘留在基板場225及側壁220頂上。在實施例中，還原氣體的實例可包括氫氣及NH3 氣體。在實施例中，氫氣及NH3 氣體可以單獨或其混合物使用。在此種實施例中，單獨使用包括WF6 的還原氣體。
第5A圖至第5E圖分別圖示根據本案的實施例的在介電表面頂上選擇性沉積鎢層的階段。例如，在一些實施例中，本案係關於一種在介電表面頂上選擇沉積鎢層的方法，包括：在基板場頂上並且在基板中設置的特徵的側壁及介電底表面頂上經由物理氣相沉積(PVD)製程沉積鎢層以在基板場頂上形成具有第一厚度的第一鎢部分，在側壁頂上形成具有第二厚度的第二鎢部分，以及在介電底表面頂上形成具有第三厚度的第三鎢部分，其中第二厚度小於第一厚度及第三厚度；氧化鎢層的頂表面以在基板場頂上形成第一氧化的鎢部分、在側壁頂上形成第二氧化的鎢部分、及在介電底表面頂上形成第三氧化的鎢部分；移除第一氧化的鎢部分、第二氧化的鎢部分及第三氧化的鎢部分，其中第二鎢部分完全從側壁移除；以及從基板場移除第一鎢部分。
第5A圖圖示了包括上文在第2A圖中描述的實施例的基板200。第5B圖圖示在基板場225頂上、在側壁220頂上、及在基板200中設置的特徵（諸如溝槽210）的介電底表面222頂上PVD沉積的鎢層231，以在基板場225頂上形成具有第一厚度的第一鎢部分291、在側壁220頂上形成具有第二厚度的第二鎢部分292、及在介電底表面222頂上形成具有第三厚度的第三鎢部分293。在實施例中，第二厚度小於第一厚度及第三厚度。
在實施例中，PVD腔室係如在Gopalraja等人並且指派給Applied Materials的標題為Self-Ionized and Capacitively-Coupled Plasma For Sputtering and Resputtering 的美國專利第9,062,372號中揭示的腔室。在實施例中，適當的處理腔室濺射器經構造為用於藉由自離子化電漿(self-ionized plasma; SIP)濺射沉積鎢。
在實施例中，PVD沉積藉由自離子化電漿(SIP)濺射濺射沉積鎢來執行。在實施例中，藉由電磁線圈產生的磁場限制藉由電容耦合產生的電漿以增加電漿密度並且因此增加離子化速率。長行程濺射由靶材到基板距離與基板直徑的相對高比率表徵。長行程SIP濺射促進離子化及中性沉積材料成分的深孔塗佈。CCP再次濺射可以減小深孔的層底部覆蓋的厚度以減小接觸電阻。
在實施例中，SIP趨於由小於5毫托的低壓力促進。特別是在低壓下的SIP趨於由具有相對小面積的磁控管促進，從而導致增加的靶材功率密度，並且由具有不對稱磁體的磁控管促進，從而導致磁場穿透得朝向基板更遠。根據本案的一個態樣，提供了用於SIP濺射以沉積靶材材料的電漿條件。
在實施例中，基於可獲自Santa Clara，CA的Applied Materials，Inc.的Endura PVD反應器的修改，提供了包括DC磁控管類型反應器的反應器。在實施例中，反應器能夠在長行程模式下自離子化濺射(SIP)。SIP模式可以在一個實施例中使用，其中期望不均勻覆蓋，諸如主要針對孔側壁的覆蓋。SIP模式亦可用於實現更均勻的覆蓋。在又一替代實施例中，腔室中的壓力可在步驟之間改變。例如，壓力可在SIP濺射期間升高。
為了吸引由電漿產生的離子，例如，鎢靶材可在1-40 kW的DC功率下藉由可變DC電源負偏壓。電源相對於腔室護罩負偏壓靶材至約-400至-600 VDC以點燃及維持電漿。小於-1000 VDC的電壓通常適於在本文中使用。在1與5 kW之間的靶材功率通常用於點燃電漿，而大於10 kW的功率適於本文描述的SIP濺射。例如，24 kW的目標功率可用於藉由SIP濺射沉積鎢。
在實施例中，電源可將RF功率施加到基座電極以偏壓基板以在SIP濺射沉積期間吸引沉積材料離子。在SIP沉積期間，基座及因此基板200可保持電氣浮動，但在基座及因此基板200上仍然可以形成負的DC自偏壓。或者，基座可在-30 VDC下藉由電源負偏壓以負偏壓基板以將離子化的沉積材料吸引到基板。
在一些實施例中，當允許氬氣進入PVD處理腔室中時，在靶材（諸如鎢靶材）與腔室護罩之間的DC電壓差可將氬氣點燃成電漿，並且將帶正電荷的氬離子吸引到帶負電荷的靶材。離子以相當大的能量撞擊靶材並且導致靶材原子或原子群集從靶材濺射。一些靶材粒子撞擊基板200並且在基板200上沉積，從而形成鎢材料的PVD沉積層，諸如第5B圖所示。在鎢材料的反應性濺射中，沉積鎢以在基板場225頂上形成具有第一厚度的第一鎢部分291，在側壁220頂上形成具有第二厚度的第二鎢部分292，並且在介電底表面222頂上形成具有第三厚度的第三鎢部分293。在實施例中，第二厚度小於第一厚度及第三厚度。在實施例中，第三厚度與第一厚度及第二厚度相比較厚。在一些實施例中，第一厚度係約7至9 nm。在一些實施例中，第二厚度係約1至3 nm。在一些實施例中，第三厚度係約9至11 nm。在一些實施例中，第一厚度係約8 nm，第二厚度係約2 nm，並且第三厚度係約10 nm。
參見第5C圖，本案的實施例包括具有第一厚度的氧化鎢層231的頂表面251或第一鎢部分291的頂表面、在側壁220頂上的具有第二厚度的第二鎢部分292的頂表面、及第三鎢部分293的頂表面以在基板場頂上形成第一氧化的鎢部分254，在側壁220頂上形成第二氧化的鎢部分256，並且在介電底表面頂上或在介電底表面頂上沉積的鎢頂上形成第三氧化的鎢部分258。在實施例中，在足以將第一部分、及第三部分的鎢部分轉化為氧化鎢同時將側壁220頂上的鎢完全轉化為氧化鎢的條件下施加電漿及氧氣。在實施例中，第一鎢部分與第三鎢部分相比更多地轉化為氧化鎢。在實施例中，本案包括預選擇或調諧第一氧化的鎢部分254的厚度，同時限制在介電底表面頂上或在介電底表面頂上沉積的鎢頂上的第三氧化的鎢部分258的厚度。
在實施例中，在基板場頂上形成第一氧化的鎢部分254、在側壁220頂上形成第二氧化的鎢部分256、及在介電底表面頂上或在介電底部頂上沉積的鎢頂上形成第三氧化的鎢部分258之後，基板200可經進一步處理以形成如第5E圖所示的結構。例如，在一些實施例中，提供以足以浸泡第5C圖所示的結構並且從側壁220移除所有氧化鎢的量的六氟化鎢(WF6)。如第5C圖及第5D圖所示，第三鎢部分293的至少一部分餘留在介電底表面222頂上。在進一步蝕刻之後，並且如第5E圖所示，沒有鎢餘留在基板場225及側壁220頂上。在實施例中，還原氣體的實例可包括氫氣及NH3 氣體。在實施例中，氫氣及NH3 氣體可以單獨使用或以其混合物使用。在此種實施例中，單獨使用包括WF6 的還原氣體。
當如上文描述的鎢層與習知的填充技術整合以形成具有優異膜性質的特徵時，含鎢層呈現效用。整合方案可包括物理氣相沉積(PVD)、及用於沉積鎢層的電漿增強。蝕刻腔室亦適於在本文中使用。能夠執行本文揭示的整合方法的整合處理系統包括ENDURA® 、ENDURA® SL、CENTURA® 、或PRODUCER® 處理系統，上述各者可獲自位於Santa Clara，CA的Applied Materials，Inc.。在一個實施方式中，可提供物理氣相沉積(PVD)及蝕刻腔室以執行與介電層頂上的鎢層相關聯的所有氣相沉積及蝕刻製程。
現在參見第6圖，本文描述的方法可在單獨的處理腔室中執行，該等處理腔室可以獨立式構造或作為一或多個群集工具的一部分提供，該等群集工具例如下文關於第6圖描述的整合工具600（亦即，群集工具）。在實施例中，群集工具經構造為用於執行以下方法，諸如用於在介電表面頂上選擇性沉積鎢層的方法100，包括：(a)在基板場頂上並且在基板中設置的特徵的側壁及介電底表面頂上經由物理氣相沉積(PVD)製程沉積鎢層以在基板場頂上形成具有第一厚度的第一鎢部分，在側壁頂上形成具有第二厚度的第二鎢部分，並且在介電底表面頂上形成具有第三厚度的第三鎢部分，其中第二厚度小於第一厚度及第三厚度；(b)氧化鎢層的頂表面以在基板場頂上形成第一氧化的鎢部分，在側壁頂上形成第二氧化的鎢部分，並且在介電底表面頂上形成第三氧化的鎢部分；(c)移除第一氧化的鎢部分、第二氧化的鎢部分及第三氧化的鎢部分，其中第二鎢部分完全從側壁移除；以及(d)從基板場鈍化或完全移除第一鎢部分。
在實施例中，群集工具可經構造為包括額外腔室。用於選擇性金屬沉積的額外腔室的非限制性實例包括可獲自Santa Clara，CA的Applied Materials，Inc.的VOLTA®品牌處理腔室。整合工具600的實例包括可獲自Santa Clara，CA的Applied Materials，Inc.的CENTURA®及ENDURA®整合工具。然而，本文描述的方法可使用具有與其耦接的適當處理腔室或在其他適當處理腔室中的其他群集工具實踐。例如，在一些實施例中，上文論述的發明方法可有利地在整合工具中執行，以使得在處理時存在有限真空中斷或不存在真空中斷。
在實施例中，整合工具600可以包括用於將基板移送到整合工具600及移送出整合工具600的兩個負載鎖定腔室606A、606B。通常，由於整合工具600在真空下，負載鎖定腔室606A、606B可「抽空」引入整合工具600中的基板。第一機器人410可在負載鎖定腔室606A、606B與耦接到第一中央移送腔室650的一或多個基板處理腔室612、614、616、618（圖示了四個）的第一集合之間移送基板。可以配備每個基板處理腔室612、614、616、618以執行多個基板處理操作。在一些實施例中，一或多個基板處理腔室612、614、616、618的第一集合可包括PVD、蝕刻、ALD、CVD、或除氣腔室的任何組合。例如，在一些實施例中，基板處理腔室612及614包括適於PVD沉積的處理腔室，該處理腔室經構造為在如上文描述的基板頂上沉積鎢。
在一些實施例中，第一機器人610可亦將基板移送到兩個中間移送腔室622、624或自兩個中間移送腔室622、624移送基板。中間移送腔室622、624可以用於維持超高真空條件，同時允許基板在整合工具600中移送。第二機器人630可以在中間移送腔室622、624與耦接到第二中央移送腔室655的一或多個基板處理腔室632、634、635、636、638的第二集合之間移送基板。可以配備基板處理腔室632、634、635、636、638以執行各種基板處理操作，該等基板處理操作除了物理氣相沉積製程(PVD)、化學氣相沉積(CVD)、選擇性金屬沉積、蝕刻、定向及其他基板製程之外，還包括上文描述的方法300、400。針對將由整合工具600執行的特定製程，基板處理腔室612、614、616、618、632、634、635、636、638中的任一者可從整合工具600移除（若該基板處理腔室並非必要）。在實施例中，微處理器包括記憶體，諸如其上儲存有指令的非暫時性電腦可讀取媒體，該等指令當執行時導致整合工具或反應腔室根據本案在介電表面頂上選擇性沉積鎢層。
在一些實施例中，本案係關於一種其上儲存有指令的非暫時性電腦可讀取媒體，該等指令當執行時導致反應腔室在介電表面頂上選擇性執行沉積鎢層，包括：(a)在基板場頂上並且在基板中設置的特徵的側壁及介電底表面頂上經由物理氣相沉積(PVD)製程沉積鎢層以在基板場頂上形成具有第一厚度的第一鎢部分，在側壁頂上形成具有第二厚度的第二鎢部分，並且在介電底表面頂上形成具有第三厚度的第三鎢部分，其中第二厚度小於第一厚度及第三厚度；(b)氧化鎢層的頂表面以在基板場頂上形成第一氧化的鎢部分，在側壁頂上形成第二氧化的鎢部分，並且在介電底表面頂上形成第三氧化的鎢部分；(c)移除第一氧化的鎢部分、第二氧化的鎢部分及第三氧化的鎢部分，其中第二鎢部分完全從側壁移除；以及(d)從基板場鈍化或完全移除第一鎢部分。
在一些實施例中，本案係關於一種其上儲存有指令的非暫時性電腦可讀取媒體，該等指令當執行時導致反應腔室在介電表面頂上選擇性沉積鎢層，包括：(a)在基板場頂上並且在基板中設置的特徵的側壁及介電底表面頂上經由物理氣相沉積(PVD)製程沉積鎢層以在基板場頂上形成具有第一厚度的第一鎢部分，在側壁頂上形成具有第二厚度的第二鎢部分，並且在介電底表面頂上形成具有第三厚度的第三鎢部分，其中第二厚度小於第一厚度及第三厚度；以及(b)移除第一鎢部分、及第二鎢，其中第二鎢部分完全從側壁移除；以及其中第三鎢部分餘留在介電底表面頂上。
在一些實施例中，本案係關於一種在介電表面頂上選擇性沉積鎢層的方法，包括：(a)在基板場頂上並且在基板中設置的特徵的側壁及介電底表面頂上經由物理氣相沉積(PVD)製程沉積鎢層以在基板場頂上形成具有第一厚度的第一鎢部分，在側壁頂上形成具有第二厚度的第二鎢部分，並且在介電底表面頂上形成具有第三厚度的第三鎢部分，其中第二厚度小於第一厚度及第三厚度；(b)氧化鎢層的頂表面以在基板場頂上形成第一氧化的鎢部分，在側壁頂上形成第二氧化的鎢部分，並且在介電底表面頂上形成第三氧化的鎢部分；(c)移除第一氧化的鎢部分、第二氧化的鎢部分及第三氧化的鎢部分，其中第二鎢部分完全從側壁移除；以及(d)從基板場鈍化或完全移除第一鎢部分。在實施例中，相繼執行(a)、(b)、(c)、及(d)。在實施例中，(b)及(c)在足以從基板場移除第一鎢部分的循環中循環地重複，並且其中第三氧化的餘留在介電底表面頂上。在一些實施例中，沉積包括形成大於第二厚度的第一厚度及第三厚度。在實施例中，將氧化表徵為保形或超保形。在實施例中，氧化包括使鎢層的頂表面與氧電漿接觸。在實施例中，移除包含在足以從側壁移除第二氧化的鎢部分的條件下使第一氧化的鎢部分、第二氧化的鎢部分及第三氧化的鎢部分與WF6 接觸。在實施例中，鈍化包括在約攝氏300至400度的溫度，約500毫托至約1托的壓力下使第一鎢部分與遠端氮氣電漿接觸，其中氮氣以約0.5至5 sccm、或低於5 sccm的流動速率提供。在一些實施例中，氧化進一步包括在約攝氏300度至約攝氏400度的溫度下提供包含氧的電容耦合電漿。
在一些實施例中，一種在介電表面頂上選擇性沉積鎢層的方法，包括：(a)在基板場頂上並且在基板中設置的特徵的側壁及介電底表面頂上經由物理氣相沉積(PVD)製程沉積鎢層以在基板場頂上形成具有第一厚度的第一鎢部分，在側壁頂上形成具有第二厚度的第二鎢部分，並且在介電底表面頂上形成具有第三厚度的第三鎢部分，其中第二厚度小於第一厚度及第三厚度；以及(b)移除第一鎢部分、及第二鎢，其中第二鎢部分完全從側壁移除；以及其中第三鎢部分餘留在介電底表面頂上。在一些實施例中，沉積包含形成大於第二厚度的第一厚度及第三厚度。在實施例中，移除進一步包含在足以從側壁移除鎢的條件下使基板與WF6 接觸。
在一些實施例中，本案係關於一種在介電表面頂上選擇性沉積鎢層的方法，包括：(a)在基板場頂上並且在基板中設置的特徵的側壁及介電底表面頂上經由物理氣相沉積(PVD)製程沉積鎢層以在基板場頂上形成具有第一厚度的第一鎢部分，在側壁頂上形成具有第二厚度的第二鎢部分，並且在介電底表面頂上形成具有第三厚度的第三鎢部分，其中第二厚度小於第一厚度及第三厚度；(b)氧化鎢層的頂表面以在基板場頂上形成第一氧化的鎢部分，在側壁頂上形成第二氧化的鎢部分，並且在介電底表面頂上形成第三氧化的鎢部分；(c)移除第一氧化的鎢部分、第二氧化的鎢部分及第三氧化的鎢部分，其中第二鎢部分完全從側壁移除；以及(d)從基板場鈍化或完全移除第一鎢部分。在一些實施例中，第一厚度係約7至9 nm，第二厚度係約1至3 nm，並且第三厚度係約9至11 nm。在一些實施例中，沉積包含形成大於第二厚度的第一厚度及第三厚度。在一些實施例中，在實施例中，第一厚度係約8 nm，第二厚度係約2 nm，並且第三厚度係約10 nm。在一些實施例中，第一氧化的鎢部分具有約3至7 nm的厚度。在一些實施例中，第二氧化的鎢部分具有等於第二厚度或第二鎢部分的厚度的厚度並且可具有諸如約1至3 nm的厚度。在一些實施例中，第三氧化的鎢部分具有約3至7 nm的厚度，諸如約5、6、或7 nm。
在一些實施例中，本案係關於一種在介電表面頂上選擇性沉積鎢層的方法，包括：(a)在基板場頂上並且在基板中設置的特徵的側壁及介電底表面頂上經由物理氣相沉積(PVD)製程沉積鎢層以在基板場頂上形成具有第一厚度的第一鎢部分，在側壁頂上形成具有第二厚度的第二鎢部分，並且在介電底表面頂上形成具有第三厚度的第三鎢部分，其中第二厚度小於第一厚度及第三厚度；以及(b)移除第一鎢部分、及第二鎢部分，其中第一鎢部分及第二鎢部分完全從基板移除，並且其中第三鎢部分餘留在介電底表面頂上。在實施例中，第一厚度小於第三厚度。在實施例中，沉積進一步包含形成小於第三厚度的第一厚度。在實施例中，沉積進一步包含形成大於第二厚度的第一厚度及第三厚度。在實施例中，第一厚度係約7至9 nm。在實施例中，第二厚度係約1至3 nm。在實施例中，第三厚度係約9至11 nm。在實施例中，第一厚度係約8 nm，第二厚度係約2 nm，並且第三厚度係約10 nm。
儘管上述內容涉及本案的實施例，在不脫離本案的基本範疇的情況下可設計本案的其他及進一步實施例。
100:方法 102:處理序列 104:處理序列 106:處理序列 108:處理序列 200:基板 210:溝槽 211:開口 214:基底 220:側壁 222:介電底表面 224:上拐角 225:基板場 226:寬度 231:鎢層 235:第一鎢部分 236:第一厚度 237:第二鎢部分 238:第二厚度 239:第三鎢部分 240:第三厚度 251:頂表面 254:第一氧化的鎢部分 256:第二氧化的鎢部分 258:第三氧化的鎢部分 261:第一氧化的鎢部分 262:第三氧化的鎢部分 263:第二氧化的鎢部分 271:氮化鎢層 273:第一鎢部分 274:第三鎢部分 280:頂表面 291:第一鎢部分 292:第二鎢部分 293:第三鎢部分 297:處理序列 298:處理序列 299:鎢 600:整合工具 606A:負載鎖定腔室 606B:負載鎖定腔室 610:第一機器人 612:基板處理腔室 614:基板處理腔室 616:基板處理腔室 618:基板處理腔室 622:中間移送腔室 624:中間移送腔室 630:第二機器人 632:基板處理腔室 634:基板處理腔室 635:基板處理腔室 636:基板處理腔室 638:基板處理腔室 650:第一中央移送腔室 655:第二中央移送腔室 700:方法 702:處理序列 704:處理序列
上文所簡要概述並且在下文更詳細論述的本案的實施例可以藉由參考在附圖中描繪的本案的說明性實施例來理解。然而，附圖僅示出本案的典型實施例，並且由此不被認為限制範疇，因為本案可允許其他等同有效的實施例。
第1圖圖示根據本案的實施例的用於在介電表面頂上選擇性沉積鎢層的方法的流程圖。
第2A圖至第2E圖分別圖示根據諸如本案的第1圖之實施例的在介電表面頂上選擇性沉積鎢層的階段。
第3A圖至第3E圖分別圖示根據本案的實施例的在介電表面頂上選擇性沉積鎢層的階段。
第4A圖至第4D圖分別圖示根據本案的實施例的在介電表面頂上選擇性沉積鎢層的階段。
第5A圖至第5E圖分別圖示根據本案的實施例的在介電表面頂上選擇性沉積鎢層的階段。
第6圖圖示根據本案的一些實施例的適用於執行處理基板的方法的群集工具。
第7圖圖示根據本案的實施例的用於在介電表面頂上選擇性沉積鎢層的方法的流程圖。
為了便於理解，相同元件符號在可能的情況下已經用於標識圖中共有的相同元件。諸圖並非按比例繪製，並且為了清楚起見可簡化。一個實施例的元件及特徵可有利地併入其他實施例中，而無需進一步敘述。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:方法
102:處理序列
104:處理序列
106:處理序列
108:處理序列

Claims (19)

  1. 一種在一介電表面頂上選擇性沉積一鎢層的方法，包含以下步驟： (a)在一基板場頂上並且在一基板中設置的一特徵的一側壁及一介電底表面頂上經由一物理氣相沉積(PVD)製程沉積一鎢層以在該基板場頂上形成具有一第一厚度的一第一鎢部分，在該側壁頂上形成具有一第二厚度的一第二鎢部分，及在該介電底表面頂上形成具有一第三厚度的一第三鎢部分，其中該第二厚度小於該第一厚度及該第三厚度； (b)氧化該鎢層的一頂表面以在該基板場頂上形成一第一氧化的鎢部分，在該側壁頂上形成一第二氧化的鎢部分，及在該介電底表面頂上形成一第三氧化的鎢部分； (c)移除該第一氧化的鎢部分、該第二氧化的鎢部分及該第三氧化的鎢部分，其中該第二鎢部分完全從該側壁移除；以及 (d)從該基板場鈍化或完全移除該第一鎢部分。
  2. 如請求項1所述之方法，其中該第一厚度係約7至9 nm，該第二厚度係約1至3 nm，並且該第三厚度係約9至11 nm。
  3. 如請求項1所述之方法，其中該第一厚度小於該第三厚度。
  4. 如請求項1所述之方法，其中將氧化該鎢層的該頂表面之步驟表徵為保形或超保形的。
  5. 如請求項1所述之方法，其中氧化該鎢層的該頂表面之步驟包含以下步驟：使該鎢層的該頂表面與氧電漿接觸。
  6. 如請求項1所述之方法，其中氧化之步驟進一步包含以下步驟：在約攝氏300度至約攝氏400度的一溫度下提供包含氧的一電容耦合電漿。
  7. 如請求項1所述之方法，其中移除之步驟包含以下步驟：在足以從該側壁移除該第二氧化的鎢部分的條件下使該第一氧化的鎢部分、該第二氧化的鎢部分及該第三氧化的鎢部分與WF6 接觸。
  8. 如請求項1所述之方法，其中鈍化之步驟包含以下步驟：在約攝氏300至400度的一溫度下使該第一鎢部分與遠端氮氣電漿接觸，其中氮氣以約0.5至5 sccm、或低於5 sccm的一流動速率提供。
  9. 如請求項1所述之方法，其中鈍化之步驟包含以下步驟：在約500毫托至約1托的一壓力下使該第一鎢部分與遠端氮氣電漿接觸，其中氮氣以約0.5至5 sccm、或低於5 sccm的一流動速率提供。
  10. 如請求項1至9中任一項所述之方法，其中(b)及(c)在足以從該基板場移除該第一鎢部分的循環中循環地重複，並且其中該三氧化的鎢部分餘留在該介電底表面頂上。
  11. 如請求項1至9中任一項所述之方法，其中相繼執行(a)、(b)、(c)、及(d)。
  12. 一種在一介電表面頂上選擇性沉積一鎢層的方法，包含以下步驟： (a)經由一物理氣相沉積(PVD)製程在一基板場頂上並且在一基板中設置的一特徵的一側壁及一介電底表面頂上沉積一鎢層以在該基板場頂上形成具有一第一厚度的一第一鎢部分，在該側壁頂上形成具有一第二厚度的一第二鎢部分，並且在該介電底表面頂上形成具有一第三厚度的一第三鎢部分，其中該第二厚度小於該第一厚度及第三厚度；以及 (b)移除該第一鎢部分及該第二鎢部分，其中該第一鎢部分及第二鎢部分完全從該基板移除，並且其中該第三鎢部分餘留在該介電底表面頂上。
  13. 如請求項12所述之方法，其中該第一厚度小於該第三厚度。
  14. 如請求項12所述之方法，其中該第一厚度係約7至9 nm。
  15. 如請求項12所述之方法，其中該第二厚度係約1至3 nm。
  16. 如請求項12所述之方法，其中該第三厚度係約9至11 nm。
  17. 如請求項12所述之方法，其中該第一厚度係約7至9 nm，該第二厚度係約1至3 nm，並且該第三厚度係約9至11 nm。
  18. 如請求項12所述之方法，其中該第一厚度係約8 nm，該第二厚度係約2 nm，並且該第三厚度係約10 nm。
  19. 一種其上儲存有指令的非暫時性電腦可讀取媒體，該等指令當執行時導致一反應腔室在一介電表面頂上選擇性沉積一鎢層，其中該方法如請求項1至9或請求項12至18中任一項所描述。
TW110112892A 2020-04-10 2021-04-09 用於在介電層頂上由下而上間隙填充的選擇性沉積鎢的方法 TW202141585A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/845,749 2020-04-10
US16/845,749 US11417568B2 (en) 2020-04-10 2020-04-10 Methods for selective deposition of tungsten atop a dielectric layer for bottom up gapfill

Publications (1)

Publication Number Publication Date
TW202141585A true TW202141585A (zh) 2021-11-01

Family

ID=78006845

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110112892A TW202141585A (zh) 2020-04-10 2021-04-09 用於在介電層頂上由下而上間隙填充的選擇性沉積鎢的方法

Country Status (6)

Country Link
US (1) US11417568B2 (zh)
JP (1) JP2023520835A (zh)
KR (1) KR20220167369A (zh)
CN (1) CN115039210A (zh)
TW (1) TW202141585A (zh)
WO (1) WO2021207537A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11970776B2 (en) 2019-01-28 2024-04-30 Lam Research Corporation Atomic layer deposition of metal films
WO2023205184A1 (en) * 2022-04-19 2023-10-26 Lam Research Corporation Molybdenum integration and void-free fill
US20230343643A1 (en) * 2022-04-25 2023-10-26 Applied Materials, Inc. Gradient oxidation and etch for pvd metal as bottom liner in bottom up gap fill
WO2023249683A1 (en) * 2022-06-22 2023-12-28 Applied Materials, Inc. Treatment of tungsten surface for tungsten gap-fill
US20240035149A1 (en) * 2022-07-29 2024-02-01 Applied Materials, Inc. Bottom up molybdenum gapfill
US20240105444A1 (en) * 2022-09-27 2024-03-28 Applied Materials, Inc. Methods for Forming Low Resistivity Contacts

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3408463B2 (ja) 1999-08-17 2003-05-19 日本電気株式会社 半導体装置の製造方法
US7504006B2 (en) 2002-08-01 2009-03-17 Applied Materials, Inc. Self-ionized and capacitively-coupled plasma for sputtering and resputtering
FR2896621B1 (fr) * 2006-01-23 2008-06-27 St Microelectronics Sa Systeme electro-optique integre
US7737026B2 (en) 2007-03-29 2010-06-15 International Business Machines Corporation Structure and method for low resistance interconnections
US9034768B2 (en) 2010-07-09 2015-05-19 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
CN110004429B (zh) * 2012-03-27 2021-08-31 诺发系统公司 钨特征填充
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US20140273451A1 (en) 2013-03-13 2014-09-18 Applied Materials, Inc. Tungsten deposition sequence
US9831183B2 (en) * 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US9899258B1 (en) * 2016-09-30 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Metal liner overhang reduction and manufacturing method thereof
DE102017130683B4 (de) 2017-12-20 2022-02-03 Infineon Technologies Dresden Gmbh Kontaktloch und Verfahren zum Herstellen des Kontaktlochs

Also Published As

Publication number Publication date
JP2023520835A (ja) 2023-05-22
CN115039210A (zh) 2022-09-09
KR20220167369A (ko) 2022-12-20
WO2021207537A1 (en) 2021-10-14
US20210320034A1 (en) 2021-10-14
US11417568B2 (en) 2022-08-16

Similar Documents

Publication Publication Date Title
US11417568B2 (en) Methods for selective deposition of tungsten atop a dielectric layer for bottom up gapfill
US10269633B2 (en) Method of enabling seamless cobalt gap-fill
US10699946B2 (en) Method of enabling seamless cobalt gap-fill
US6562715B1 (en) Barrier layer structure for copper metallization and method of forming the structure
US7922880B1 (en) Method and apparatus for increasing local plasma density in magnetically confined plasma
TW201925526A (zh) 電漿增強型原子層沉積製程及沉積碳氧化矽薄膜的方法
US6967157B2 (en) Method of forming buried wiring in semiconductor device
US6841044B1 (en) Chemically-enhanced physical vapor deposition
US20020117399A1 (en) Atomically thin highly resistive barrier layer in a copper via
US9595466B2 (en) Methods for etching via atomic layer deposition (ALD) cycles
TW201532139A (zh) 使用遠端電漿源以凹陷超低ｋ介電質
US7846835B2 (en) Contact barrier layer deposition process
US20120237693A1 (en) In-situ clean process for metal deposition chambers
TWI796388B (zh) 減少或消除鎢膜中缺陷的方法
TW201301391A (zh) 利用碳電漿浸入以修復低介電常數材料之方法
US20190385908A1 (en) Treatment And Doping Of Barrier Layers
JP2010016136A (ja) 薄膜の成膜方法及び成膜装置
JP3737366B2 (ja) 半導体装置及びその製造方法
US20220364230A1 (en) Pulsing plasma treatment for film densification
US20210118729A1 (en) Method of depositing layers
US20220165852A1 (en) Methods and apparatus for metal fill in metal gate stack
JPH11256335A (ja) 金属窒化物膜の化学的気相成長方法およびこれを用いた電子装置の製造方法