TW202418355A - Cvd浸泡製程的氧化阻障層 - Google Patents

Cvd浸泡製程的氧化阻障層 Download PDF

Info

Publication number
TW202418355A
TW202418355A TW112122566A TW112122566A TW202418355A TW 202418355 A TW202418355 A TW 202418355A TW 112122566 A TW112122566 A TW 112122566A TW 112122566 A TW112122566 A TW 112122566A TW 202418355 A TW202418355 A TW 202418355A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor region
processing chamber
silicide
exposed surface
Prior art date
Application number
TW112122566A
Other languages
English (en)
Inventor
尼可拉斯路易斯 布瑞爾
黃奕樵
吉瑟斯 亞菲拉亞芬達諾
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202418355A publication Critical patent/TW202418355A/zh

Links

Abstract

一種在半導體結構中形成氧化阻障層的方法,包括在第一處理腔室中在半導體結構的半導體區域的暴露表面上形成接觸層,其中該半導體區域包括摻雜有p型摻雜劑的矽鍺,並且接觸層包括鍺(Ge)比率範圍在60%和100%之間的矽鍺(SiGe),並藉由在第一處理腔室中向接觸層的表面施加含鎵(Ga)的液體前驅物來在接觸層上形成包含鎵(Ga)的氧化阻障層。

Description

CVD浸泡製程的氧化阻障層
本文所揭示之實施例大體上係關於半導體元件的製造,更特定而言係關於在半導體結構中形成觸點的系統和方法。
多閘極金屬氧化物半導體場效電晶體(multi-gate metal-oxide-semiconductor field-effect transistor; MOSFET),例如互補金屬氧化物半導體(complementary metal-oxide semiconductor; CMOS)元件,由於其三維(3D)設計和小尺寸,製造性方面具有挑戰性。在進階的CMOS裝置中,常常會利用在溝槽觸點底部形成的含矽材料的磊晶層(例如,摻硼的p型矽鍺或摻磷的n型矽)降低觸點的電阻率至10 -9Ω·cm 2規範,並達到進階CMOS技術所需的效能。通常,p型磊晶層是由具高鍺(Ge)濃度的矽鍺(SiGe)形成,該高鍺(Ge)濃度例如約60%和約80%,或在某些情況下為100%,以便最小化接觸電阻。然而,已知具高鍺(Ge)濃度的矽鍺(SiGe)磊晶層在大氣環境中經歷快速表面氧化,導致形成鍺氧化物和次氧化物。這些氧化物層可能會在矽鍺(SiGe)磊晶層與形成在磊晶層上的矽化物金屬層之間的界面產生殘餘氧,從而增加接觸電阻率。這些氧化物層可以藉由使用基於濺射的預清潔製程移除,但這可能導致不良影響,例如晶體缺陷產生、摻雜劑失活、以及在磊晶層中的材料移除,都會導致電效能的降低。基於濺射的預清潔製程也可能導致周圍介電結構的降級(例如,溝槽關鍵尺寸(critical dimension; CD)的放大,頂角的圓化)。
因此,需要一種可防止或延緩在大氣環境中具高鍺(Ge)濃度的矽鍺(SiGe)的半導體元件的一部分的氧化的方法和系統。
本揭示案之實施例提供了在半導體結構中形成氧化阻障層的方法。該方法包括在第一處理腔室的半導體結構的半導體區域的暴露表面上形成接觸層,其中該半導體區域包含摻雜有p型摻雜劑的矽鍺,並且該接觸層包含鍺(Ge)比率範圍在60%和100%之間的矽鍺(SiGe),並且藉由在第一處理腔室中向接觸層的表面施加含鎵(Ga)的液體前驅物於來在接觸層上形成包含鎵(Ga)的氧化阻障層。
本揭示案之實施例還提供了在半導體結構中形成電接觸的方法。該方法包括對包含第一材料的半導體區域的暴露表面執行預清潔製程,其中該半導體區域的暴露表面安置在半導體區域上方安置的介電層中形成的開口內,執行包括第一沉積製程和第一蝕刻製程的選擇性磊晶沉積製程,以在半導體區域的暴露表面上形成包含第二材料的接觸層,執行浸泡製程,以在接觸層上形成氧化阻障層,執行第二沉積製程,以在氧化阻障層上形成金屬層,並執行金屬填充製程,以在位於介電層中的開口中形成接觸插塞,其中選擇性磊晶沉積製程和浸泡製程在不破壞真空環境的情況下執行。
本揭示案之實施例進一步提供了處理系統。該處理系統包括第一處理腔室和系統控制器,該系統控制器經配置為使處理系統在第一處理腔室中在半導體結構的半導體區域的暴露表面上形成接觸層,該半導體區域包括摻雜有p型摻雜劑的矽鍺,並且該接觸層包括鍺(Ge)比率範圍在60%和100%之間的矽鍺(SiGe),並且在第一處理腔室中在接觸層上形成包含鎵(Ga)的氧化阻障層。
本文描述之實施例提供了形成觸點的方法和系統,該觸點包括在用於形成CMOS元件的結構的選定部分處(例如,矽鍺層的暴露表面上)具有氧化阻障層的含矽材料的磊晶層(例如,摻硼的p型矽鍺)。這些方法和系統可能對於在半導體結構中形成包含具有高鍺濃度的矽鍺磊晶層特別有用,該半導體結構具有包含矽鍺和在其上形成的介電層的區域,該磊晶層係選擇性地形成在介電層中形成的開口或特徵(例如,接觸溝槽)中的矽鍺材料的暴露表面上。與需要蝕刻製程來在大氣環境中暴露後移除在磊晶層表面上的鍺氧化物(這些傾向於損壞製造的半導體結構)的習知製程不同,本文描述的製程經配置為在矽鍺層上形成氧化阻障層,在從磊晶製程轉變到例如矽化、圖案化的隨後製程期間,避免或延遲了磊晶層在大氣環境中的氧化。
第1圖是根據本揭示案之一或多個實施例的多腔室處理系統100的示意俯視圖。處理系統100一般包括工廠介面102,裝載閘腔室104、106,具各別移送機器人112、114的移送腔室108、110,保持腔室116、118,和處理腔室120、122、124、126、128、130。如本文所詳述,處理系統100中的基板可以在各個腔室之間處理和移送,而不將基板暴露於處理系統100外部的環境(例如,可能存在於晶圓廠的大氣環境)。例如,可以在各個腔室之間處理和移送基板,這些腔室係保持在低壓(例如,小於或等於大約300托)或真空環境中,而不破壞在處理系統100中對基板執行的各種製程之中的低壓或真空環境。因此,處理系統100可為基板的一些處理提供整合解決方案。
可根據此處提供的教示適當地修改處理系統的實例包括來自位於加利福尼亞州聖克拉拉市的應用材料公司公司商業可獲得的Endura ®,Producer ®或 Centura ®整合處理系統或其他適合的處理系統。吾人期望其他處理系統(包括來自其他製造商的彼等系統)可適於從此處描述的各態樣中受益。
在第1圖的所示實例中,工廠介面102包括塢站132和工廠介面機器人134,以便移送基板。塢站132適於接受一個或多個前開式晶圓傳送盒(front opening unified pod; FOUP)136。在一些實例中,每個工廠介面機器人134大體包括設置在各別工廠介面機器人134一端上的刀刃138,該刀刃適於從工廠介面102將基板移送到裝載閘腔室104、106。
裝載閘腔室104、106具有耦接到工廠介面102的各別埠140、142,以及耦接到移送腔室108的各別埠144、146。移送腔室108進一步具有耦接到保持腔室116、118的各別埠148、150以及耦接到處理腔室120、122的各別埠152、154。同樣地,移送腔室110具有耦接到保持腔室116、118的各別埠156、158,以及耦接到處理腔室124、126、128、130的各別埠160、162、164、166。埠144、146、148、150、152、154、156、158、160、162、164、166可以是例如具有狹縫閥的狹縫閥開口,供移送機器人112、114傳遞基板穿過其中並在各別腔室之間提供密封以防止氣體在各別腔室之間傳遞。大體上,任何埠都可開放以便將基板移送穿過其中。否則,埠關閉。
裝載閘腔室104、106,移送腔室108、110,保持腔室116、118,和處理腔室120、122、124、126、128、130可能與氣體和壓力控制系統(未特別描繪)流體耦接。氣體和壓力控制系統可以包括一個或多個氣體泵(例如,渦輪泵、低溫泵、粗調泵),氣體源,各種閥和與各種腔室流體耦接的導管。在操作中,工廠介面機器人134將基板從FOUP 136經由埠140或142移送到裝載閘腔室104或106。然後氣體和壓力控制系統將裝載閘腔室104或106泵抽降壓。氣體和壓力控制系統進一步維持移送腔室108、110和保持腔室116、118具有內部低壓或真空環境(可包括惰性氣體)。因此,裝載閘腔室104或106的泵抽降壓有助於例如在工廠介面102的大氣環境與移送腔室108的低壓或真空環境之間傳遞基板。
當基板在已經泵抽降壓的裝載閘腔室104或106中時,移送機器人112經由埠144或146將基板從裝載閘室104或106移送到移送腔室108。然後,移送機器人112能夠經由各別埠152、154將基板移送到任何處理腔室120、122及/或在任何處理腔室120、122之間進行處理,並經由各別埠148、150將基板移送到保持腔室116、118中以保持等待進一步移送。同樣,移送機器人114能夠經由埠156或158接取保持腔室116或118中的基板,並且能夠經由各別埠160、162、164、166將基板移送到任何處理腔室124、126、128、130及/或在任何處理腔室124、126、128、130之間進行處理,並經由各別埠156、158將基板移送到保持腔室116、118中以保持等待進一步移送。在各種室內及其間的基板移送和保持可以在由氣體和壓力控制系統提供的低壓或真空環境中進行。
處理腔室120、122、124、126、128、130可以是適合處理基板的任何腔室。在一些實例中,處理腔室120能夠執行蝕刻製程,處理腔室122能夠執行清潔製程,而處理腔室126、128、130可以執行各別磊晶生長製程。處理腔室120可能是來自加利福尼亞州聖克拉拉的應用材料公司提供的Selectra™蝕刻腔室。處理腔室122可能是來自加利福尼亞州聖克拉拉的應用材料公司提供的SiCoNi™預清潔腔室。處理腔室126、128或130可能是來自加利福尼亞州聖克拉拉的應用材料公司提供的Centura™Epi腔室。
系統控制器168與處理系統100耦接,用於控制處理系統100或其部件。例如,系統控制器168可以藉由直接控制處理系統100的腔室104、106、108、110、116、118、120、122、124、126、128、130或者藉由控制與腔室104、106、108、110、116、118、120、122、124、126、128、130相關的控制器來控制處理系統100的操作。在操作中,系統控制器168能夠實現來自各別腔室的資料收集和反饋,以協調處理系統100的執行。
系統控制器168大體上包括中央處理單元(central processing unit; CPU)170、記憶體172和支援電路174。CPU 170可以是可在工業環境中使用的任何形式的通用電腦處理器之一。記憶體172或非暫時性電腦可讀取媒體可以被CPU 170存取,並可能是一種或多種記憶體,如隨機存取記憶體(random access memory; RAM)、唯讀記憶體(read only memory; ROM)、軟碟、硬碟或任何其他形式的數位儲存器,無論是本端還是遠端。支援電路174與CPU 170耦接,且可以包括快取記憶體、時鐘電路、輸入/輸出子系統、電源等。此處所揭示的各種方法大體上可以在CPU 170的控制下,藉由CPU 170執行儲存在記憶體172(或特定處理腔室的記憶體)中的電腦指令碼,例如軟體常式來實施。當電腦指令碼由CPU 170執行時,CPU 170控制腔室以根據各種方法執行製程。
其他處理系統可以呈其他配置。例如,更多或更少的處理腔室可以與移送裝置耦接。在所示實例中,移送裝置包括移送腔室108、110和保持腔室116、118。在其他實例中,更多或更少的移送腔室(例如,一個移送腔室)及/或更多或更少的保持腔室(例如,沒有保持腔室)可以在處理系統中實施為移送裝置。
第2A圖是根據一或多個實施例的處理腔室200的橫截面圖,該腔室適於以執行下面詳述的預清潔製程。處理腔室200可以是第1圖中所示的處理腔室122。第2B圖是第2A圖的處理腔室200的一部分的放大圖。
處理腔室200可能對於執行基於熱或電漿的清潔製程及/或電漿輔助乾式蝕刻製程特別有用。處理腔室200包括腔室主體202、蓋組件204和支撐組件206。蓋組件204安置在腔室主體202的上端,而支撐組件206至少部分安置在腔室主體202內。真空系統可以用來從處理腔室200移除氣體。真空系統包括耦接安置在腔室主體202中的真空埠210的真空泵208。處理腔室200還包括用於控制處理腔室200內的製程的控制器212。
蓋組件204包括堆疊的組件,這些組件適於向處理腔室200內的處理區域214提供前驅物氣體及/或電漿。第一板216與第二板218耦接。第三板220與第二板218耦接。蓋組件204可以連接到電源(未顯示)以向在蓋組件204中形成的錐形腔室222提供電漿。蓋組件204也可以連接到遠端電漿源224,該電漿源在蓋堆疊上游產生電漿。遠端電漿腔(例如,第2A-2B圖中的處理區域214、第一板216和第二板218)經由遠端電漿源224與氣體源226耦接(或者在無遠端電漿源224情況下,氣體源226直接與蓋組件204耦接)。氣體源226可以包括適於提供氦、氬或者其他惰性氣體的氣體源。在一些配置中,由氣體源226提供的氣體可以被激勵成電漿,使用遠端電漿源224將該電漿提供給蓋組件204。在替代實施例中,氣體源226可以提供製程氣體,該製程氣體可以在被引入到安置在處理腔室200內的基板的表面之前由遠端電漿源224激活。參考第2B圖,錐形腔室222具有開口228,該開口允許形成的電漿從遠端電漿源224流向在蓋組件204的第四板232中形成的容積230。
在蓋組件204的一些配置中,藉由施加從電漿源遞送的能量在錐形腔室222內產生電漿。在一個實例中,能量可以藉由對蓋組件204執行偏置以將RF、VHF及/或UHF能量電容性耦合到位於錐形腔室222中的氣體。在蓋組件204的這種配置中,可能不使用遠端電漿源224,或者不在蓋組件204內安裝遠端電漿源224。
在第四板232中形成的中心導管234適於提供從容積230經由第五板236提供到在蓋組件204的第六板240中形成的混合腔室238的電漿產生的物種。中心導管234經由在第五板236中的開口242與混合腔室238相通。開口242可具有小於、大於或者相同於中心導管234的直徑的直徑。在第2B圖的實施例中,開口242具有與中心導管234有相同的直徑。
第四板232還包括入口244和246,該些入口適於向混合腔室238提供氣體。入口244與第一氣體源248耦接,且入口246與第二氣體源250耦接。第一氣體源248和第二氣體源250可能包括處理氣體以及惰性氣體,例如作為載送氣體使用的惰性氣體,諸如氬氣及/或氦氣。第一氣體源248可以包括氨(NH 3)以及氬氣(Ar)。第二氣體源250可含有含氟氣體、含氫氣體或者其組合。在一個實例中,第二氣體源250可含有氟化氫(HF)以及氬氣(Ar)。
如第2B圖所示,在一些配置中,入口244經由圓柱形通道252(以虛線示出)和在第五板236中形成的孔254與混合腔室238耦接。入口246經由圓柱形通道256(以虛線示出)和在第五板236中形成的孔258與混合腔室238耦接。在第五板236中形成的孔254、258的尺寸大體上使得其能夠將從其各別氣源248、250提供的氣體均勻地流入混合腔室238。在一種配置中,孔258的直徑小於由在第四板232中形成的圓柱形通道256的相對側壁界定的開口的寬度。孔258通常繞圓柱形通道256的中心線的圓周分佈,以提供流入混合腔室238的均勻流體流。在一種配置中,孔254的直徑小於由在第四板232中形成的圓柱形通道252的相對側壁界定的開口的寬度。孔254通常繞圓柱形通道252的中心線的圓周分佈,以提供流入混合腔室238的均勻流體流。
入口244和246提供各別流體流動路徑,其側向穿過第四板232,然後轉向並穿透第五板236直至混合腔室238。蓋組件204還包括第七板或者第一氣體分配器260,這可以是氣體分配板,諸如噴頭,其中在蓋組件204中混合的各種氣體流經其中形成的穿孔262。穿孔262與混合腔室238流體連通,提供從混合腔室238經由第一氣體分配器260的流動路徑。返回參考第2A圖,阻隔板264和氣體分配板,諸如第二氣體分配器266安置在蓋組件204下方,該第二氣體分配器可以是氣體分配板,例如噴頭。
或者,可以使用不同的清潔製程來清潔基板表面。例如,可以經由蓋組件204將含有氦(He)和氨(NH 3)的遠端電漿引入到處理腔室200中,同時可以經由安置於腔室主體202一側並與氣源(未顯示)耦接的獨立氣體入口268將氨(NH 3)直接注入到處理腔室200中。
支撐組件206可包含基板支撐件270,用於在處理期間將基板272支撐於其上。基板支撐件270可以藉由軸276與致動器274耦接,該軸276延伸穿過在腔室主體202底部中形成的中心定位開口。波紋管(未顯示)可以將致動器274與腔室主體202可撓性密封,防止軸276周圍的真空洩漏。致動器274允許基板支撐件270在腔室主體202內在處理位置與裝載位置之間垂直移動。裝載位置略低於在腔室主體202的側壁上形成的隧道(未顯示)的開口。
基板支撐件270具有平坦或基本上平坦的基板支撐表面,用於支撐待於其上處理的基板272。基板支撐件270可由致動器274在腔室主體202內垂直移動,該致動器由軸276與基板支撐件270耦接。對於一些處理操作,可以將基板支撐件270提升至接近蓋組件204的位置,以控制正在處理的基板272的溫度。因此,基板272可能藉由從第二氣體分配器266或其他輻射源發出的輻射,或者藉由從第二氣體分配器266經由介入氣體的對流或傳導而被加熱。在一些製程操作中,基板可安置於升舉銷278上執行額外的熱處理步驟,例如執行退火步驟。
第3圖是根據一或多個實施例的處理腔室300的橫截面圖,該處理腔室適於執行下述的磊晶(Epi)沉積製程。處理腔室300可能是第1圖中示出的處理腔室126、128或130。
處理腔室300包括由耐處理材料製成的外殼結構302,例如鋁或不鏽鋼,例如316L不鏽鋼。外殼結構302包圍處理腔室300的各種功能元件,該處理腔室諸如石英腔室304,其包括上石英腔室306和下石英腔室308,其中包含處理容積310。反應種類由氣體分佈裝置312提供給石英腔室304,並且處理副產物由出口埠314從處理容積310中移除,該出口埠通常與真空源(未顯示)連通。
基板支撐316適於接收移送到處理容積310的基板318。基板支撐316沿處理腔室300的縱軸320安置。基板支撐316可能由陶瓷材料或塗有矽材料如碳化矽的石墨材料,或其他耐處理材料製成。將前驅物反應物材料的反應種類應用到基板318的表面322,並且副產物可能隨後從基板318的表面322被移除。基板318及/或處理容積310的加熱可能由輻射源提供,例如上燈模組324A和下燈模組324B。
在一個實施例中,上燈模組324A和下燈模組324B是紅外線(IR)燈。燈模組324A和324B的非熱能或輻射行進穿過上石英腔室306的上石英窗326,並且穿過下石英腔室308的下石英窗328。如果需要,上石英腔室306的冷卻氣體經由進口330進入並經由出口332退出。前驅物反應物材料以及處理腔室300的稀釋、淨化和排氣氣體經由氣體分配組件312進入並經由出口埠314退出。儘管示出上石英窗326為曲面或凸面,但由於上石英窗326兩側的壓力基本相同(即,大氣壓力),上石英窗326可能是平面或凹面。
在處理容積310中,用於激發反應物種並輔助吸附反應物和從基板318的表面322脫附製程副產物的低波長輻射,通常範圍在約0.8毫米到約1.2毫米之間,例如,約0.95至約1.05毫米之間,取決於例如正在執行磊晶生長的膜的組成而提供各種波長的組合。
組分氣體經由氣體分配組件312進入處理容積310。氣體從氣體分配組件312流入並經由出口埠31退出,如大體由流動路徑334所示。用於清潔/鈍化基板表面或形成正在磊晶生長的含矽及/或鍺膜的組分氣體的組合通常在進入處理容積310之前混合。可以藉由調整出口埠314上的閥(未顯示)來調整處理容積310內的整體壓力。處理容積310的內部表面的至少一部分被襯墊336覆蓋。在一個實施例中,襯墊336包括不透明的石英材料。以此方式,腔室壁與處理容積310中的熱量隔絕。
藉由冷卻氣體的流動(該冷卻氣體經由入口330進入並經由出口332退出)結合定位於上石英窗326之上的上模組324A的輻射,可以在約200℃至約600℃或更高的溫度範圍內控制處理容積310中的表面溫度。藉由調節未示出的鼓風機單元的速度,並藉由位於下石英腔室308下方的下燈模組324B的輻射,可以在大約200℃至大約600℃或更高的溫度範圍內控制下石英腔室308的溫度。處理容積310中的壓力可能在約0.1托到約600托之間,諸如在約5托到約30托之間。
可以藉由對下石英腔室308中的下燈模組324B的功率調節,或者藉由對覆蓋在上石英窗326之上的上燈模組324A和下石英腔室308中的下燈模組324B兩者的功率調節來控制基板318的表面322上的溫度。處理容積310中的功率密度可能在約40 W/cm 2到約400 W/cm 2之間,例如約80 W/cm 2到約120 W/cm 2
在一個態樣中,氣體分配組件312經安置與處理腔室300或基板318的縱軸320成法向或處於相對於該縱軸的徑向方向338中。在此定向中,氣體分配組件312適於使處理氣體在徑向方向338中跨基板318的表面322,或者與該表面平行地流動。在一個處理應用中,處理氣體在引入處理腔室主體300的點上被預熱,以在將氣體引入處理容積310之前啟動氣體的預熱,及/或斷裂氣體中的特定鍵。以此方式,可以獨立於基板318的熱溫度來修改表面反應動力學。
在操作中,將用於形成矽(Si)和矽鍺(SiGe)毯覆層或選擇性磊晶膜的前驅物提供給來自一個或多個氣體源340A和340B的氣體分配組件312。紅外線燈342(第3圖中僅示出了一個)可用於加熱氣體分配組件312內以及沿著流動路徑334的前驅物。氣體源340A、340B可能以適於促進氣體分配組件312內的引入區的方式耦接氣體分配組件312,例如從頂部平面視圖看時的徑向外區域和外區域之間的徑向內區域。氣體源340A、340B可包括閥(未示出)以控制引入到各區域中的速率。
氣體源340A、340B可包括諸如矽烷類的矽前驅物,包括矽烷(SiH 4)、二矽烷(Si 2H 6)、二氯矽烷(SiH 2Cl 2)、六氯二矽烷(Si 2Cl 6)、二溴矽烷(SiH 2Br 2)、高級矽烷、其衍生物以及其組合。氣體源340A、340B還可包括含鍺的前驅物,例如鍺烷(GeH 4)、二鍺烷(Ge 2H 6)、四氯化鍺(GeCl 4)、二氯鍺烷(GeH 2Cl 2)其衍生物以及其組合。含矽及/或鍺的前驅物可與氫氯酸(HCl)、氯氣(Cl 2)、氫溴酸(HBr)以及其組合組合使用。氣體源340A、340B可在一個或兩個氣體源340A、340B中包含含矽和鍺的前驅物中的一種或多種。
前驅物材料經由在此激發狀態下的穿孔板346中的開口或孔344(第3圖中僅示出了一個)進入處理容積310,其中在一個實施例中,穿孔板346係石英材料,並穿過其中形成了孔344。穿孔板346對紅外能量透明,並可由透明的石英材料製成。在其他實施例中,穿孔板346可能是對紅外能量透明並且能抵抗製程化學物質和其他處理化學物質的任何材料。激發的前驅物材料經由穿孔板346中的孔344以及經由通道348(第3圖中僅示出了一個)流向處理容積310。來自紅外線燈342的光子的一部分和非熱能量也通過孔344、穿孔板346以及通道348,這是由氣體分配組件312的內部表面上安置的反射材料及/或表面所促進,從而照亮前驅物質的流動路徑334。以這種方式,可以從引入點到沿流動路徑的處理容積310保持前驅物材料的振動能量。
第4圖描繪了根據本揭示案之一個實施例在基板上形成的半導體結構500中形成接觸層的方法400的製程流程圖。第5A、5B、5C、5D和5E圖是對應於方法400的各種狀態的半導體結構500的一部分的橫截面圖。應該理解,第5A、5B、5C、5D和5E圖僅示出了半導體結構500的部分示意圖,且半導體結構500可含有具有如圖中示出的態樣的任何數量的電晶體部分和額外材料。還應該注意,雖然第4圖中描繪的方法是按順序描述的,但是包括省去及/或添加了一個或多個操作,及/或已按另一個期望的順序重新排列的其他製程序列落入本文提供的本揭示案的實施例範疇內。
在此處使用的術語「基板」指的是用作後續處理操作基礎的材料層,並包括要清潔的表面。基板可能是基於矽的材料或需要的任何適當絕緣材料或導電材料。基板可包括諸如以下的材料:結晶矽(例如,Si<100>或Si<111>)、矽氧化物、應變矽、矽鍺、摻雜或未摻雜的多晶矽、摻雜或未摻雜的矽晶圓和圖案化或非圖案化的晶圓、絕緣體上矽(silicon on insulator; SOI)、摻碳的矽氧化物、氮化矽、摻雜的矽、鍺、砷化鎵、玻璃或藍寶石。
如第5A圖所示,半導體結構500包括在基板(未示出)上形成的半導體區域502。半導體區域502可以由諸如矽鍺(SiGe)或鍺錫(GeSn)的第一材料形成,並摻雜諸如硼(B)或鎵(Ga)的p型摻雜劑,其濃度在大約10 20cm -3和5x 10 21cm -3之間。
半導體結構500進一步包括具有在半導體區域502上形成的開口506的介電層504。介電層504可以由如氧化矽(SiO 2)或氮化矽(Si 3N 4)的介電材料形成。
半導體區域502可以使用任何適當的沉積技術形成,諸如磊晶(Epi)沉積、化學氣相沉積(chemical vapor deposition; CVD)、原子層沉積(atomic layer deposition; ALD)或物理氣相沉積(physical vapor deposition; PVD),並且開口506可以藉由諸如微影術和蝕刻製程的圖案化技術形成。
方法400開始於方塊410的預清潔製程。預清潔製程可以在蝕刻腔室中執行,諸如第1圖所示的處理腔室122或第2圖所示的處理腔室200。
預清潔製程移除污染物,例如在開口506內半導體區域502的暴露表面上形成的原生氧化物層或圖案化殘留物(例如,氟碳化物)。預清潔製程用於準備在開口506內半導體區域502的暴露表面,在隨後的磊晶沉積製程中在該暴露表面上形成磊晶層。
預清潔製程可包括各向異性的遠端電漿輔助乾式蝕刻製程,如反應離子蝕刻(reactive ion etching; RIE)製程,使用從包括氬(Ar)、氦(He)或其組合的氣體形成的電漿。電漿流出物定向轟擊並移除開口506內的磊晶介電層。
預清潔製程可包括各向同性的電漿蝕刻製程,如SiCoNi™乾式化學蝕刻製程,使用從包括氨(NH 3)、三氟化氮(NF 3)、氟化氫(HF)或其組合的氣體形成的電漿以及載體氣體,諸如氮(N 2)、氫(H 2)或其組合。乾式化學蝕刻製程對氧化物層具有選擇性,因此並不容易蝕刻矽、鍺或氮化物層,無論這些層是非晶、結晶還是多晶的。乾式化學蝕刻製程對氧化物相比矽或鍺的選擇性至少為3:1,通常為5:1或更好,有時為10:1。乾式化學蝕刻製程對氧化物相比氮化物也具有高度的選擇性。乾式化學蝕刻製程對氮化物的選擇性至少為3:1,通常為5:1或更好,有時為10:1。
預清潔製程可包括感應耦合電漿(inductively coupled plasma; ICP)蝕刻製程,使用從包括氯氣(Cl 2)和氫氣(H 2)的氣體形成的電漿,以及包括氬(Ar)和氦(He)的載體氣體。
在方塊420中,執行選擇性磊晶沉積製程,在開口506內半導體區域502的暴露表面上磊晶形成接觸層508,如第5B圖所示。選擇性磊晶沉積製程可能在磊晶腔室中執行,例如第1圖中示出的處理腔室126、128或130,或第3圖中示出的處理腔室300。
接觸層508形成為半導體區域502與要在開口506內形成的金屬接觸插塞之間的界面,以最小化寄生電阻。接觸層508可由第二材料形成,例如矽鍺(SiGe),其鍺(Ge)的比率範圍在約20%到約100%之間,例如,在約60%和約80%之間,約60%和約100%之間,或在約80%和約100%之間。接觸層508可被諸如硼(B)或鎵(Ga)的p型摻雜劑摻雜,其濃度在約10 20cm -3和5 x 10 21cm -3之間,這取決於接觸層508的所需導電特性。
在一些實施例中,選擇性磊晶沉積製程包括第一沉積製程和第一蝕刻製程。第一沉積製程是磊晶沉積製程。選擇性磊晶沉積製程中的選擇性可能來自第二材料在半導體區域502(例如,矽鍺(SiGe))的暴露表面上和在介電層504(例如,二氧化矽(SiO 2)或氮化矽(Si 3N 4))的暴露表面上的成核差異。在半導體區域502(例如,矽鍺(SiGe))的暴露表面上的成核可能比在介電層504(例如,二氧化矽(SiO 2)或氮化矽(Si 3N 4))的暴露表面上更快,因此,當半導體結構500暴露於第一沉積製程中的沉積氣體時,可以在半導體區域502(例如,矽鍺(SiGe))的暴露表面上形成第二材料的磊晶層,同時可以在介電層504(例如,二氧化矽(SiO 2)或氮化矽(Si 3N 4))的暴露表面上形成第二材料的非晶層。在隨後的第一蝕刻製程中,藉由適當的蝕刻氣體,可以比在半導體區域502的暴露表面上形成的第二材料的磊晶層更快的速度移除在介電層504的暴露表面上形成的第二材料的非晶層。因此,第一沉積製程和第一蝕刻製程結合的整體結果可以是在半導體區域502的暴露表面上的第二材料的磊晶生長,同時最小化在介電層504的暴露表面上的第二材料的生長(若存在)。
在一些實施例中,沉積氣體包括含矽的前驅物,含鍺的前驅物和摻雜劑源。含矽的前驅物可以包括矽烷(SiH 4)、二矽烷(Si 2H 6)、四矽烷(Si 4H 10)或者其組合。含鍺的前驅物可以包括鍺烷(GeH 4)、氯化鍺(GeCl 4)和二鍺烷(Ge 2H 6)。取決於接觸層508的所需導電特性,摻雜劑源可以包括例如硼或鎵。摻雜劑源可以包括前驅物二硼烷(B 2H6)。蝕刻氣體包括蝕刻氣體和載體氣體。蝕刻氣體可能包括含鹵氣體,諸如氯化氫(HCl)、氯氣(Cl 2)或氟化氫(HF)。載體氣體可以包括氮氣(N 2)、氬氣(Ar)、氦氣(He)或氫氣(H 2)。
第一沉積製程和第一蝕刻製程可能在低於約450℃的溫度下及在5托至600托之間的壓力下執行。
可根據需要重複執行第一沉積和第一蝕刻製程的循環,以獲得接觸層508的所需厚度。接觸層508的厚度可以在約30埃和約100埃之間。
在方塊430中,執行化學氣相沉積(CVD)浸泡製程以在接觸層508上形成氧化阻障層510,如第5C圖所示。CVD浸泡製程可以在與方塊420中的選擇性磊晶沉積製程相同的磊晶腔室中執行,例如在第1圖中顯示的處理腔室126、128或130,或者在第3圖中顯示的處理腔室300中。
在CVD浸泡製程中,接觸層508的表面在約300℃至約400℃範圍內的溫度下暴露於含鎵(Ga)的液體前驅物中,以在接觸層508上形成薄鎵層(例如,氧化阻障層510)。處理腔室或半導體結構500可能被加熱到約300℃至約400℃範圍內的溫度。CVD浸泡製程可能持續約1秒至約60秒的時間,例如,約2秒至約30秒。在CVD浸泡製程中,含鎵的液體前驅物中的鎵原子會擴散並沉積在接觸層508的表面上以形成薄鎵層。此薄鎵層可能充當氧化阻障層510,並在空氣中斷期間防止或延遲接觸層508的氧化,該空氣中斷為將半導體結構500從磊晶腔室移送至另一處理腔室用於後續製程,如方塊440中的沉積製程或圖案化製程。
在方塊440中,執行第二沉積製程,如第5D圖所示。第二沉積製程可能在與方塊420和430中的磊晶腔室不同的處理腔室中執行,例如在第1圖中示出的處理腔室126、128或130,或者在第3圖中示出的處理腔室300中。在將半導體結構500從方塊420和430中使用的磊晶腔室移送至方塊440中使用的處理腔室期間,半導體結構500可暴露於大氣中。然而,由於其上的氧化阻障層510,接觸層508可在移送期間受到保護免於氧化,或者其氧化會被延遲。
在第二沉積製程中,金屬層512在氧化阻障層510上形成。金屬層512接觸接觸層508,並提供開口506內將形成的接觸插塞和半導體區域602之間的電連接,同時保持穿過其中的電連接。金屬層512可由金屬材料形成,例如鈦(Ti)、鈷(Co)、鎳(Ni)、鉬(Mo)、鉭(Ta)或其矽化物。
在一些實施例中,金屬源可包括包含鈦(Ti)、鉭(Ta)、鈷(Co)、鎳(Ni)、鉬(Mo)或其組合的前驅物。第二沉積製程可各自在約300℃至約800℃的溫度和在1托至50托的壓力下執行。
方塊440中執行的第二沉積製程可包括任何適當的沉積製程,例如在約100℃與約300℃之間的溫度下執行的原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)或類似沉積製程。
在方塊450中,執行金屬填充製程以在開口506中形成接觸插塞514,如第5E圖所示。接觸插塞514可能由接觸插塞金屬材料,如鎢(W)、鈷(Co)、鋨(Ru)、或鉬(Mo)所形成。接觸插塞514可包括具有理想功函數的金屬。方塊450中的金屬填充製程可包括在處理腔室中,例如在第1圖中示顯的處理腔室126、128或130中,使用例如WF 6的含鎢的前驅物或含鈷的前驅物的化學氣相沉積(CVD)製程。
金屬填充製程之後,可以使用化學機械平坦化(chemical mechanical planarization; CMP)製程對半導體結構500執行平坦化。
本文描述的實施例提供了在半導體元件的溝槽內形成其上具有氧化阻障層的接觸磊晶層的方法和系統。接觸溝槽結構包括在溝槽內形成的金屬接觸插塞,以及介接在接觸插塞和半導體元件中的基於矽的通道之間的觸點。觸點藉由選擇性磊晶沉積製程由具有高鍺濃度的矽鍺形成,減少了寄生電阻。氧化阻障層藉由CVD浸泡製程由鎵(Ga)形成。此等方法和系統不需要蝕刻製程來移除鍺(Ge)的氧化物,因此減少了對所製造的半導體結構的損壞。
雖然上述內容係針對本揭示案之實施例,但可以在不脫離基本範疇的情況下設計本揭示案之其他和進一步的實施例,並且由跟隨的申請專利范圍決定其範疇。
100:多腔室處理系統 102:工廠介面 104:裝載閘腔室 106:裝載閘腔室 108:移送腔室 110:移送腔室 112:移送機器人 116:保持腔室 118:保持腔室 120:處理腔室 122:處理腔室 124:處理腔室 126:處理腔室 128:處理腔室 130:處理腔室 132:塢站 134:工廠介面機器人 136:前開式晶圓傳送盒 138:刀刃 140:埠 142:埠 144:埠 146:埠 148:埠 150:埠 152:埠 154:埠 156:埠 158:埠 160:埠 162:埠 164:埠 166:埠 168:系統控制器 170:中央處理單元 172:記憶體 174:支援電路 200:處理腔室 204:蓋組件 206:支撐組件 208:真空泵 210:真空埠 212:控制器 214:處理區域 216:第一板 218:第二板 220:第三板 222:錐形腔室 224:遠端電漿源 226:氣體源 228:開口 230:容積 232:第四板 234:中心導管 236:第五板 238:混合腔室 240:第六板 242:開口 244:入口 246:入口 248:第一氣體源 250:第二氣體源 252:圓柱形通道 254:孔 256:圓柱形通道 258:孔 260:第一氣體分配器 262:穿孔 264:阻隔板 266:第二氣體分配器 268:入口 270:基板支撐件 272:基板 274:致動器 276:軸 278:升舉銷 300:處理腔室 302:外殼結構 304:石英腔室 306:上石英腔室 308:下石英腔室 310:處理容積 312:氣體分配組件 314:出口埠 316:基板支撐 318:基板 320:縱軸 322:表面 324A:上燈模組 324B:上燈模組 326:上石英窗 328:下石英窗 330:入口 332:出口 334:流動路徑 336:襯墊 338:徑向方向 340A:氣體源 340B:氣體源 342:紅外線燈 344:孔 346:穿孔板 348:通道 400:方法 410:方塊 420:方塊 430:方塊 440:方塊 450:方塊 500:半導體結構 502:半導體區域 504:介電層 506:開口 508:接觸層 510:氧化阻障層 512:金屬層 514:接觸插塞 X:橫軸 Y:原點 Z:縱軸
因此,可詳細地理解本揭示案之上述特徵的方式,可藉由參考實施例來獲得以上簡要概述的本揭示案之更特定描述,實施例中之一些在附加圖式中加以繪示。然而,應注意,附加圖式僅繪示本揭示案之典型實施例,且因此不應被視為對本揭示案之範疇的限制,因為本揭示案可准許其他同等有效的實施例。
第1圖是根據本揭示案之一或多個實施例的多腔室處理系統的示意俯視圖。
第2A圖是根據一或多個實施例的處理腔室的橫截面圖。
第2B圖是第2A圖的處理腔室的一部分的放大視圖。
第3圖是根據一或多個實施例的處理腔室的橫截面圖。
第4圖描繪了根據本揭示案之一或多個實施例的在半導體結構中形成接觸層的方法之製程流程圖。
第5A、5B、5C、5D和5E圖是對應於第4圖方法的各種狀態的半導體結構的一部分的橫截面圖。
為了便於理解,在可能的情況下,已使用相同元件符號來表示諸圖中共有的相同元件。可設想一個實施例之元件及特徵可有益地併入其他實施例中而無須贅述。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
500:半導體結構
502:半導體區域
504:介電層
506:開口
508:接觸層
510:氧化阻障層
512:金屬層

Claims (20)

  1. 一種在一半導體結構中形成一氧化阻障層的方法,包括以下步驟: 在一第一處理腔室中,在一半導體結構的一半導體區域的一暴露表面上形成一接觸層,其中該半導體區域包括掺雜有p型摻雜劑的矽鍺,並且該接觸層包括一鍺(Ge)比率範圍在60%和100%之間的矽鍺(SiGe);以及 在該第一處理腔室中,藉由向該接觸層的一表面施加含鎵(Ga)的液體前驅物來在該接觸層上形成包含鎵(Ga)的一氧化阻障層。
  2. 如請求項1所述之方法,其中該形成該接觸層之步驟包括以下步驟: 在該半導體區域的該暴露表面上選擇性磊晶沉積矽鍺(SiGe)。
  3. 如請求項1所述之方法,其中該施加該含鎵(Ga)的液體前驅物之步驟係在300℃至400℃的一範圍內的一溫度下執行。
  4. 如請求項1所述之方法,進一步包括以下步驟: 在該形成該接觸層之前,在一第二處理腔室中對該半導體區域的該暴露表面執行一預清潔製程,其中該半導體區域的該暴露表面安置於該半導體區域上方安置的一介電層中形成的一開口內;以及 在該形成該氧化阻障層之步驟之後,在一第三處理腔室中執行一沉積製程,以在該氧化阻障層上形成一金屬層。
  5. 如請求項4所述之方法,進一步包括以下步驟: 執行一金屬填充製程,以在該介電層的該開口中形成一接觸插塞。
  6. 如請求項5所述之方法,其中該金屬層包括選自鈦(Ti)矽化物、鈷(Co)矽化物、鎳(Ni)矽化物、鉬(Mo)矽化物和鉭(Ta)矽化物的材料。
  7. 如請求項5所述之方法,其中該接觸插塞包括選自鎢(W)、鈷(Co)、釕(Ru)和鉬(Mo)的材料。
  8. 一種在一半導體結構中形成一電觸點的方法,包括以下步驟: 對包含一第一材料的一半導體區域的一暴露表面執行一預清潔處理,其中該半導體區域的該暴露表面安置於該半導體區域上方安置的一介電層中形成的一開口內; 執行包括一第一沉積製程和一第一蝕刻製程的一選擇性磊晶沉積製程,以在該半導體區域的該暴露表面上形成包含一第二材料的一接觸層; 執行一浸泡製程,以在該接觸層上形成一氧化阻障層; 執行一第二沉積製程,以在該氧化阻障層上形成一金屬層;以及 執行一金屬填充製程,以在該介電層的該開口中形成一接觸插塞, 其中該選擇性磊晶沉積製程和該浸泡製程在不破壞真空環境的情況下執行。
  9. 如請求項8所述之方法,其中該第一材料包括掺雜有p型摻雜劑的矽鍺。
  10. 如請求項8所述之方法,其中該第二材料包括一鍺(Ge)比率範圍在60%和100%之間的矽鍺(SiGe)。
  11. 如請求項8所述之方法,其中, 該第一沉積製程包括在該半導體區域的該暴露表面上磊晶沉積該第二材料,以及 該第一蝕刻製程包括一蝕刻製程以移除在該介電層的該暴露表面上形成的該第二材料的非晶層。
  12. 如請求項8所述之方法,其中該浸泡製程包括在300℃到400℃的一範圍內的一溫度下將含鎵(Ga)的液體前驅物施加到該接觸層的一表面上,以及該氧化阻障層包含鎵(Ga)。
  13. 如請求項8所述之方法,其中該金屬層包含選自鈦(Ti)矽化物、鈷(Co)矽化物、鎳(Ni)矽化物、鉬(Mo)矽化物和鉭(Ta)矽化物的材料。
  14. 如請求項8所述之方法,其中該接觸插塞包含選自鎢(W)、鈷(Co)、釕(Ru)和鉬(Mo)的材料。
  15. 一種處理系統,包括: 一第一處理腔室;以及 一系統控制器,經配置為使該處理系統: 在該第一處理腔室中,在一半導體結構的一半導體區域的一暴露表面上形成一接觸層,該半導體區域包含摻雜有p型摻雜劑的矽鍺,且該接觸層包含一鍺(Ge)比率範圍在60%至100%之間的矽鍺(SiGe);以及 在該第一處理腔室中,在該接觸層上形成包含鎵(Ga)的一氧化阻障層。
  16. 如請求項15所述之處理系統,其中該施加該含鎵(Ga)的液體前驅物係在300℃至400℃的一範圍內的一溫度下執行。
  17. 如請求項15所述之處理系統,進一步包括: 一第二處理腔室;以及 一第三處理腔室,其中該系統控制器進一步經配置為使該處理系統: 在該形成該接觸層之前,在該第二處理腔室中對該半導體區域的該暴露表面執行一預清潔製程,其中該半導體區域的該暴露表面安置於該半導體區域上方安置的一介電層中形成的一開口內;以及 在該形成該氧化阻障層之後,在該第三處理腔室中執行一沉積製程,以在該氧化阻障層上形成一金屬層。
  18. 如請求項15所述之處理系統,進一步包括: 一第四處理腔室,其中該系統控制器進一步經配置為使該處理系統: 執行一金屬填充製程,以在該介電層中的該開口內形成一接觸插塞。
  19. 如請求項18所述之處理系統,其中該金屬層包含選自鈦(Ti)矽化物、鈷(Co)矽化物、鎳(Ni)矽化物、鉬(Mo)矽化物和鉭(Ta)矽化物的材料。
  20. 如請求項18所述之處理系統,其中該接觸插塞包含選自鎢(W)、鈷(Co)、釕(Ru)和鉬(Mo)的材料。
TW112122566A 2022-07-13 2023-06-16 Cvd浸泡製程的氧化阻障層 TW202418355A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US63/388,729 2022-07-13

Publications (1)

Publication Number Publication Date
TW202418355A true TW202418355A (zh) 2024-05-01

Family

ID=

Similar Documents

Publication Publication Date Title
CN107533962B (zh) 经由原子层沉积(ald)循环选择性沉积金属硅化物的方法
US10861722B2 (en) Integrated semiconductor processing
US8586479B2 (en) Methods for forming a contact metal layer in semiconductor devices
US20060228900A1 (en) Method and system for removing an oxide from a substrate
JP2009164569A (ja) 制御された結晶構造を用いた、ドーパント及び多層シリコン膜の使用による多結晶シリコン膜及び周囲層の応力の調節
TWI821158B (zh) 用於半導體製程的整合系統
CN113678231A (zh) 用于形成金属间隙填充物的方法
TWI738207B (zh) 用於金屬矽化物沉積的方法及設備
US20240038859A1 (en) Metal cap for contact resistance reduction
US20150179743A1 (en) Graphene as a Ge Surface Passivation Layer to Control Metal-Semiconductor Junction Resistivity
TW202418355A (zh) Cvd浸泡製程的氧化阻障層
US20240018647A1 (en) Oxidation barriers with cvd soak processes
US20240014076A1 (en) Selective capping of contact layer for cmos devices
TW202418374A (zh) 用於cmos元件的接觸層之選擇性覆蓋
US20240014075A1 (en) Contact formation process for cmos devices
US20240203742A1 (en) Contact layer formation with microwave annealing for nmos devices
US20240203741A1 (en) Cavity shaping and selective metal silicide formation for cmos devices
TW202418476A (zh) 用於cmos元件之觸點形成製程
US20230377997A1 (en) Contact formation process for cmos devices
US20240088222A1 (en) Uniform epitaxial growth over crystalline template
US20240145550A1 (en) Carbon-containing cap layer for doped semiconductor epitaxial layer
CN109891555B (zh) 低温外延层形成方法
TW202418585A (zh) 用於經摻雜半導體磊晶層的含碳帽層
TW202419659A (zh) 自下而上的鉬間隙填充
JP2023029868A (ja) タングステン柱を形成する方法