TW202418585A - 用於經摻雜半導體磊晶層的含碳帽層 - Google Patents

用於經摻雜半導體磊晶層的含碳帽層 Download PDF

Info

Publication number
TW202418585A
TW202418585A TW112126831A TW112126831A TW202418585A TW 202418585 A TW202418585 A TW 202418585A TW 112126831 A TW112126831 A TW 112126831A TW 112126831 A TW112126831 A TW 112126831A TW 202418585 A TW202418585 A TW 202418585A
Authority
TW
Taiwan
Prior art keywords
deposition process
doped semiconductor
layer
angstroms
epitaxial
Prior art date
Application number
TW112126831A
Other languages
English (en)
Inventor
傑森 祖威爾
阿布希雪克 督比
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202418585A publication Critical patent/TW202418585A/zh

Links

Images

Abstract

一種半導體結構包括在基板上形成的交替的經摻雜半導體磊晶層及帽磊晶層的堆疊。每個經摻雜半導體磊晶層包括具有載流子摻雜劑的矽，且每個帽磊晶層包括未摻雜載流子摻雜劑的矽及碳。

Description

用於經摻雜半導體磊晶層的含碳帽層
本文所述的實施例一般係關於半導體元件製造，更特定言之，係關於在半導體結構內形成經摻雜半導體層及帽層的系統及方法。
磷摻雜選擇性磊晶技術作為降低N型金屬氧化物半導體(metal-oxide semiconductor; MOS)元件的源極/汲極中的外部電晶體電阻的方法已引起關注。當形成金屬觸點時，需要高磷摻雜以確保低接觸電阻。然而，高濃度的磷摻雜劑易於擴散，從而妨礙對磷摻雜磊晶層中摻雜分佈的控制。
因此，需要可磊晶形成經摻雜半導體層的方法及系統，以防止摻雜劑在經摻雜半導體層中的擴散。
本揭示案的實施例提供了一種半導體結構。該半導體結構包括形成在基板上的交替的經摻雜半導體磊晶層及帽磊晶層的堆疊。每個經摻雜半導體磊晶層包括具有載流子摻雜劑的矽，且每個帽磊晶層包括未摻雜載流子摻雜劑的矽及碳。
本揭示案的實施例亦提供了一種在半導體結構中形成經摻雜半導體層的方法。該方法包括執行第一沉積製程、第一沉積製程之後的第二沉積製程及蝕刻製程的複數個循環。第一沉積製程在基板的暴露表面上形成經摻雜半導體層。第二沉積製程在經摻雜半導體層上形成未摻雜的帽層。蝕刻製程選擇性地移除未摻雜帽層的非晶部分及經摻雜半導體層的非晶部分，並留下未摻雜帽層的磊晶部分及經摻雜半導體層的磊晶部分。經摻雜半導體層包括具有載流子摻雜劑的矽，而未摻雜的帽層包括碳。
本揭示案的實施例進一步提供了一種處理系統。該處理系統包括處理腔室及系統控制器，該系統控制器被配置成使處理系統執行第一沉積製程、第一沉積製程之後的第二沉積製程及蝕刻製程達複數個循環。第一沉積製程在基板的暴露表面上形成經摻雜半導體層。第二沉積製程在經摻雜半導體層上形成未摻雜的帽層。該蝕刻製程選擇性地移除未摻雜帽層的非晶部分及經摻雜半導體層的非晶部分，並留下未摻雜帽層的磊晶部分及經摻雜半導體層的磊晶部分。經摻雜的半導體層包括具有載流子摻雜劑的矽，而未摻雜的帽層包括碳。
本文所述的實施例提供了用於形成經摻雜半導體磊晶層的方法及系統，其中相鄰的帽磊晶層防止了摻雜劑的擴散。經摻雜半導體磊晶層包括高濃度的矽及載流子摻雜劑。帽磊晶層包括矽及碳，且沒有摻雜載流子摻雜劑。形成經摻雜半導體磊晶層及插入經摻雜半導體磊晶層內的帽磊晶層的多個對，且可將其用作N型金屬氧化物半導體(n-type metal-oxide semiconductor; NMOS)元件中的源極/汲極。由於防止了摻雜劑的擴散，可達成更銳變的摻雜分佈。此外，由於在帽磊晶層中引起的拉伸應變，可增強電子遷移率，從而在其元件應用中導致高電導率。
該等方法包括循環沉積及蝕刻製程，其允許經摻雜半導體層及帽層的選擇性磊晶生長。
第1圖為根據本揭示案之一或更多個實施例的多腔室處理系統100的示意性俯視圖。處理系統100通常包括工廠介面102、裝載閘腔室104、106、具有相應移送機器人112、114的移送腔室108、110、保持腔室116、118及處理腔室120、122、124、126、128、130。如本文詳細描述的，處理系統100中的基板可在各種腔室中被處理並在各種腔室之間移送，而不將基板暴露於處理系統100外部的周圍環境（例如，如可能存在於晶圓廠中的大氣周圍環境）。例如，基板可在保持在低壓（例如，小於或等於約300托）或真空環境下的各種腔室中處理並在各種腔室之間移送，而不會在處理系統100中對基板執行的各種製程中破壞低壓或真空環境。因此，處理系統100可為基板的一些處理提供整合解決方案。
可根據本文提供的教示進行適當修改的處理系統的實例包括Endura®、Producer®或Centura®整合處理系統，或可從位於加利福尼亞州聖克拉拉的應用材料公司購得的其他合適的處理系統。可設想，其他處理系統（包括來自其他製造商的系統）亦可適於受益於本文描述的態樣。
在第1圖所示的實例中，工廠介面102包括對接站132及工廠介面機器人134，以便於移送基板。對接站132適於接受一或更多個前開式晶圓傳送盒(front opening unified pod; foup) 136。在一些實例中，每個工廠介面機器人134通常包括安置在相應工廠介面機器人134一端的葉片138，葉片138適於將基板從工廠介面102移送到裝載閘腔室104、106。
裝載閘腔室104、106分別具有耦接至工廠介面102的相應埠140、142及耦接至移送腔室108的相應埠144、146。移送腔室108進一步具有耦接到保持腔室116、118的相應埠148、150及耦接到處理腔室120、122的相應埠152、154。類似地，移送腔室110具有耦接到保持腔室116、118的相應埠156、158及耦接到處理腔室124、126、128、130的相應埠160、162、164、166。埠144、146、148、150、152、154、156、158、160、162、164、166可為例如具有狹縫閥的狹縫閥開口，用於由移送機器人112、114使基板從其中通過，且用於在相應腔室之間提供密封以防止氣體在相應個腔室之間通過。通常，任何埠都是打開的，用於移送基板其中通過。否則，埠關閉。
裝載閘腔室104、106、移送腔室108、110、保持腔室116、118及處理腔室120、122、124、126、128、130可與氣體及壓力控制系統（未具體說明）流體耦接。氣體及壓力控制系統可包括一或更多個氣體泵（例如，渦輪泵、低溫泵、粗抽泵）、氣體源、各種閥及流體耦接到各種腔室的導管。在操作中，工廠介面機器人134透過埠140或142將基板從FOUP 136移送到裝載閘腔室104或106。氣體及壓力控制系統隨後抽空裝載閘腔室104或106。氣體及壓力控制系統進一步將移送腔室108、110及保持腔室116、118保持在內部低壓或真空環境中（其可包括惰性氣體）。因此，裝載閘腔室104或106的抽氣有助於使基板在例如工廠介面102的大氣環境與移送腔室108的低壓或真空環境之間通過。
裝載閘腔室104或106中的基板已被抽空，移送機器人112將基板從裝載閘腔室104或106透過埠144或146移送至移送腔室108。移送機器人112隨後能夠透過相應的埠152、154將基板移送到任何處理腔室120、122及/或在任何處理腔室120、122之間移送以進行處理，並透過相應的埠148、150將基板移送到保持腔室116、118，用於保持以等待進一步的移送。類似地，移送機器人114能夠透過埠156或158接近保持腔室116或118中的基板，且能夠透過相應的埠160、162、164、166將基板移送到任何處理腔室124、126、128、130及/或在任何處理腔室124、126、128、130之間移送，以進行處理，並透過相應的埠156、158將基板移送到保持腔室116、118，用於保持以等待進一步的移送。基板在各種腔室內及腔室之間的移送及保持可在由氣體及壓力控制系統提供的低壓或真空環境中進行。
處理腔室120、122、124、126、128、130可為用於處理基板的任何合適的腔室。在一些實例中，處理腔室120能夠執行蝕刻製程，處理腔室122能夠執行清洗製程，處理腔室124能夠執行選擇性移除製程，且處理腔室126、128、130能夠執行相應的磊晶生長製程。處理腔室120可為可從加州聖克拉拉的應用材料公司購得的Selectra™蝕刻腔室。處理腔室122可為可從加州聖克拉拉的應用材料公司購得的SiCoNi™預清洗腔室。處理腔室126、128或130可為可從加州聖克拉拉的應用材料公司購得的Centura™ Epi腔室。
系統控制器168耦接至處理系統100，用於控制處理系統100或其部件。例如，系統控制器168可藉由使用對處理系統100的腔室104、106、108、110、116、118、120、122、124、126、128、130的直接控制或者藉由控制與腔室104、106、108、110、116、118、120、122、124、126、128、130相關聯的控制器，來控制處理系統100的操作。在操作中，系統控制器168賦能從相應腔室的資料收集及回饋，以協調處理系統100的效能。
系統控制器168通常包括中央處理單元(central processing unit; CPU) 170、記憶體172及支援電路174。CPU 170可為可在工業環境中使用的任何形式的通用處理器中的一種。記憶體172或非暫時性電腦可讀媒體可由CPU 170存取，且可為一或更多個記憶體，諸如隨機存取記憶體(random access memory; RAM)、唯讀記憶體(read only memory; ROM)、軟碟、硬碟或任何其他形式的局部或遠端數位儲存器。支援電路174耦接到CPU 170，且可包括快取記憶體、時鐘電路、輸入/輸出子系統、電源等。本文揭示的各種方法通常可在CPU 170的控制下由CPU 170執行例如作為軟體常式儲存在記憶體172（或特定處理腔室的記憶體）中的電腦指令碼來實現。當電腦指令碼由CPU 170執行時，CPU 170控制腔室根據各種方法執行製程。
其他處理系統可採用其他配置。例如，更多或更少的處理腔室可耦接到移送設備。在圖示的實例中，移送設備包括移送腔室108、110及保持腔室116、118。在其他實例中，更多或更少的移送腔室（例如，一個移送腔室）及/或更多或更少的保持腔室（例如，沒有保持腔室）可被實現為處理系統中的移送設備。
第2圖為根據一或更多個實施例的處理腔室200的橫剖視圖，其適用於執行磊晶(Epi)沉積製程，如下文詳述。處理腔室200可為第1圖所示的處理腔室126、128或130。
處理腔室200包括由耐處理材料製成的外殼結構202，諸如鋁或不銹鋼，例如216L不銹鋼。外殼結構202封閉處理腔室200的各種功能元件，諸如石英腔室204，其包括上部石英腔室206及下部石英腔室208，其中包含處理體積210。透過氣體分配組件212向石英腔室204提供反應性物種，且透過出口埠214從處理體積210移除處理副產物，出口埠214通常與真空源（未示出）連通。
基板支撐件216適於接收移送至處理體積210的基板218。基板支撐件216沿著處理腔室200的縱軸220安置。基板支撐件216可由陶瓷材料或塗有矽材料（如碳化矽）的石墨材料或其他耐處理材料製成。來自前驅反應物材料的反應性物種被塗佈到基板218的表面222，且副產物可隨後從基板218的表面222移除。基板218及/或處理體積210的加熱可由輻射源，諸如上部燈模組224A及下部燈模組224B提供。
在一個實施例中，上部燈模組224A及下部燈模組224B為紅外(infrared; IR)燈。來自燈模組224A及224B的非熱能或輻射行進穿過上石英腔室206的上石英窗226，並穿過下石英腔室208的下石英窗228。若需要，則用於上部石英腔室206的冷卻氣體透過入口230進入，並透過出口232排出。用於處理腔室200的前驅物反應物材料及稀釋劑、淨化及排出氣體透過氣體分配組件212進入，並透過出口埠214排出。儘管上部石英視窗226被示出為彎曲的或凸起的，但是上部石英視窗226可為平面的或凹陷的，因為上部石英視窗226兩側的壓力基本相同（即，大氣壓）。
處理體積210中的低波長輻射用於激發反應性物種，並有助於從基板218的表面222吸附反應物及解吸附處理副產物，該低波長輻射通常介於約0.8µm至約1.2µm之間，例如，介於約0.95µm至約1.05µm之間，取決於例如磊晶生長的膜的組成來提供各種波長的組合。
組份氣體透過氣體分配組件212進入處理體積210。氣體從氣體分配組件212流出，並透過出口埠214排出，如流動路徑234所示。用於清洗/鈍化基板表面或形成磊晶生長的含矽及/或鍺的膜的組份氣體的組合通常在進入處理體積210之前混合。處理體積210中的總壓力可透過出口埠214上的閥（未示出）來調節。處理體積210的內表面的至少一部分被襯墊236覆蓋。在一個實施例中，襯墊236包括不透明的石英材料。以此方式，腔室壁與處理體積210中的熱是絕緣的。
處理體積210內的表面溫度可透過冷卻氣體的流動，並結合來自位於上石英窗226上方的上部燈模組224A的輻射而控制在約200℃至約600℃或更高的溫度範圍內，冷卻氣體透過入口230進入並透過出口232離開。透過調節未示出的鼓風機單元的速度，及透過來自安置在下石英腔室208下方的下部燈模組224B的輻射，下石英腔室208中的溫度可被控制在約200℃至約600℃或更高的溫度範圍內。處理體積210中的壓力可介於約0.1托至約600托之間，諸如介於約5托至約30托之間。
可透過對下石英腔室208中的下部燈模組224B進行功率調節，或對覆蓋上石英窗226的上部燈模組224A及下石英腔室208中的下部燈模組224B進行功率調節，來控制基板218表面222的溫度。處理體積210中的功率密度可介於約40 W/cm 2至約400 W/cm 2之間，諸如約80 W/cm 2至約120 W/cm 2。
在一個態樣中，氣體分配組件212垂直於處理腔室200或基板218的縱軸220安置，或相對於處理腔室200或基板218的縱軸220沿徑向238安置。在該定向上，氣體分配組件212適於使處理氣體沿徑向238流經基板218的表面222，或平行於該表面流動。在一個處理應用中，處理氣體在引入到處理腔室200之時被預熱，以在引入到處理體積210之前開始預熱氣體，及/或破壞氣體中的特定鍵。以此方式，可獨立於基板218的熱溫度來修改表面反應動力學。
在操作中，從一或更多個氣體源240A及240B向氣體分配組件212提供用於形成矽(Si)及矽鍺(SiGe)毯覆或選擇性磊晶膜的前驅物。紅外線燈242（第2圖中僅示出一個）可用於在氣體分配組件212內及沿流動路徑234加熱前驅物。氣體源240A、240B可以適於促進引入氣體分配組件212內的區域的方式耦接到氣體分配組件212，該等區域諸如當從俯視平面圖觀察時，徑向外部區域及外部區域之間的徑向內部區域。氣體源240A、240B可包括閥（未示出）以控制引入區域的速率。
氣體源240A、240B可包括矽前驅物，如矽烷，包括矽烷(SiH 4)、二矽烷(Si 2H 6)、二氯矽烷(SiH 2Cl 2)、六氯二矽烷(Si 2Cl 6)、二溴矽烷(SiH 2Br 2)、高階矽烷、其衍生物及其組合。氣體源240A、240B亦可包括含鍺前驅物，諸如鍺烷(GeH 4)、二鍺烷(Ge 2H 6)、四氯化鍺(GeCl 4)、二氯鍺烷(GeH 2Cl 2)、其衍生物及其組合。含矽及/或鍺的前驅物可與氯化氫(HCl)、氯氣(Cl 2)、溴化氫(HBr)及其組合結合使用。氣體源240A、240B可在氣體源340A、340B的一個或兩個中包括含矽及鍺的前驅物中的一或更多者。
前驅物材料在此受激發狀態下透過穿孔板246中的開口或孔244（第2圖中僅示出一個）進入處理體積210，穿孔板246在一個實施例中為石英材料，具有穿過其形成的孔244。穿孔板246對IR能量透明，且可由透明的石英材料製成。在其他實施例中，穿孔板246可為對IR能量透明且耐處理化學品及其他處理化學品的任何材料。受激發的前驅物材料透過多孔板246中的孔244及透過通道248（第2圖中僅示出一個）流向處理體積210。來自IR燈242的一部分光子及非熱能亦穿過孔244、穿孔板246及通道248，此由安置在氣體分配組件212的內表面上的反射材料及/或表面加以促進，從而照亮前驅物材料的流動路徑234。以此方式，前驅物材料的振動能量可沿著流動路徑從引入到處理體積210之時起得以維持。
第3圖是根據本揭示案的一或更多個實施例的包括經摻雜半導體層及帽層的半導體結構300的橫剖視圖。摻雜有諸如磷的N型載流子摻雜劑的經摻雜半導體層可用作負金屬氧化物半導體(n-type metal-oxide semiconductor; NMOS)元件中的源極/汲極。
半導體結構300包括基板302，及形成在基板302上的交替的經摻雜半導體磊晶層304E及插入經摻雜半導體磊晶層304E之間的帽磊晶層306E的堆疊。
本文所用術語「基板」是指用作後續處理操作基礎且包括待清洗的表面的材料層。根據需要，基板可為矽基材料或任何合適的絕緣材料或導電材料。基板可包括諸如結晶矽（例如，Si＜100＞或Si＜111＞）、氧化矽、應變矽、矽鍺、摻雜或未摻雜的多晶矽、摻雜或未摻雜的矽晶圓及圖案化或非圖案化的晶圓、絕緣體上矽(silicon on insulator; SOI)、碳摻雜的氧化矽、氮化矽、摻雜矽、鍺、砷化鎵、玻璃或藍寶石的材料。
經摻雜半導體磊晶層304E由矽(Si)或矽鍺(SiGe)形成，鍺(Ge)的比率範圍在20%與100%之間。經摻雜半導體磊晶層304E可摻雜有濃度在約10 19cm -3及5×10 21cm -3之間的N型載流子摻雜劑，諸如磷(P)或銻(Sb)，此取決於半導體結構300的期望導電特性。經摻雜半導體磊晶層304E可摻雜有濃度在約10 20cm -3與5×10 21cm -3之間的P型載流子摻雜劑，諸如硼(B)、鎵(Ga)、鋁(Al)或銦(In)，此取決於半導體結構300的期望導電特性。
帽磊晶層306E可由未摻雜的碳(C)、摻雜碳的矽(Si:C)或摻雜碳的矽鍺(SiGe:C)形成。帽磊晶層306E可不摻雜載流子摻雜劑。在帽磊晶層306E中，透過用碳原子替代摻雜結晶結構中的矽或鍺原子來誘發應變。例如，由於矽(Si)（例如，結晶矽(Si)的晶格常數為5.431埃）與碳（例如，金剛石碳的晶格常數為3.567埃）及鍺(Ge)及碳(C)的晶格常數不同，用碳(C)代替矽(Si)原子會誘發拉伸應變。用碳(C)代替鍺(Ge)原子亦會由於鍺(Ge)（例如，結晶鍺(Ge)的晶格常數為5.65埃）與碳(C)的晶格常數的差異而誘發拉伸應變。誘發應變的帽磊晶層306防止載流子摻雜劑（例如，磷(P)）遷移出相鄰的經摻雜半導體磊晶層304E，從而提供銳變的摻雜分佈。此外，誘發應變的帽磊晶層306增強了電子遷移率，從而在其潛在的元件應用中導致更高的電導率。
經摻雜半導體磊晶層304E可各自具有介於約15埃與約20埃之間的厚度。帽磊晶層306E可各自具有介於約5埃與約15埃之間的厚度。半導體結構300可具有約30對經摻雜半導體磊晶層304E與帽磊晶層306E，具有的總厚度介於約500埃與約700埃之間，例如約600埃。
第4圖描繪了根據本揭示案的一或更多個實施例在半導體結構300中形成經摻雜半導體層的方法400的製程流程圖。第5A、5B、5C、5D、5E及5F圖是對應於方法400的各種狀態的半導體結構300的一部分的橫剖視圖。應當理解，第5A、5B、5C、5D、5E及5F圖僅示出了半導體結構300的部分示意圖，且半導體結構300可含有任何數量的電晶體部分、介電層及圖中未示出的額外材料。亦應當注意，儘管順序描述了第4圖所示的方法，但是包括已經被省略及/或添加及/或已經以另一期望順序重新排列的一或更多個操作的其他製程序列亦在本文提供的揭示內容的實施例的範疇內。
方法400始於方塊410，其中執行第一沉積製程，以在基板302的暴露表面上形成經摻雜半導體層304，如第5A圖所示。第一沉積製程可包括透過在處理腔室（例如第1圖所示的處理腔室126、128或130或第2圖所示的處理腔室200）中流動沉積氣體來進行的任何合適的沉積技術，諸如磊晶(Epi)沉積、化學氣相沉積(chemical vapor deposition; CVD)、原子層沉積(atomic layer deposition; ALD)或物理氣相沉積(physical vapor deposition; PVD)。
經摻雜半導體層304由矽(Si)或矽鍺(SiGe)形成，鍺(Ge)的比率範圍在20%與100%之間。經摻雜半導體層304可摻雜有濃度在約10 19cm -3與5×10 21cm -3之間的N型載流子摻雜劑，如磷(P)或銻(Sb)，此取決於半導體結構300的期望導電特性。經摻雜半導體層304可摻雜有濃度在約10 20cm -3與5×10 21cm -3之間的P型載流子摻雜劑，如硼(B)、鎵(Ga)、鋁(Al)或銦(In)，此取決於半導體結構300的期望導電特性。
在一些實施例中，第一沉積製程中使用的沉積氣體包括含矽前驅物、含鍺前驅物及摻雜劑源。含矽前驅物可包括矽烷(SiH 4)、二矽烷(Si 2H 6)、四矽烷(Si 4H 10)或其組合。含鍺前驅物可包括鍺烷(GeH 4)、四氯化鍺(GeCl 4)及二鍺烷(Ge 2H 6)。N型摻雜劑源可包括磷化氫(PH 3)、三氯化磷(PCb)、三異丁基膦([(CH 3) 3C] 3P)、三氯化銻(SbCl 3)、Sb(C 2H 5) 5、砷烷(AsH 3)、三氯化砷(AsCl 3)或三級丁基砷烷(AsC 4Hn)。P型摻雜劑源可包括二硼烷(B 2H 6)或三氯化硼(BCl 3)。
在方塊410的第一沉積製程中，由於例如基板302的半導體區域（例如，矽(Si)或矽鍺(SiGe)）的表面上的經摻雜半導體層304與基板302的介電區域（例如，二氧化矽(SiO 2)或氮化矽(Si 3N 4)）的表面上的經摻雜半導體層304的不同成核速率，沉積的經摻雜半導體層304可包括磊晶部分304E及非晶部分304A。成核可在半導體區域的表面上以比在介電區域的表面上更快的速率發生，且因此經摻雜半導體層304的磊晶部分304E可選擇性地形成在半導體區域的表面上，而經摻雜半導體層304的非晶部分304A可形成在介電區域的表面上。在方塊430中，經摻雜半導體層304的非晶部分304A可在隨後的蝕刻製程中被移除。
第一次沉積可在低於約450℃的低溫及5托至600托的壓力下執行。
在方塊420中，在第一沉積製程之後，執行第二沉積製程，以在經摻雜半導體層304上形成帽層306，如第5B圖所示。帽層306可由未摻雜的碳(C)、摻雜碳的矽(Si:C)或摻雜碳的矽鍺(SiGe:C)形成。帽層306可不摻雜載流子摻雜劑。第二沉積製程可包括透過使沉積氣體在處理腔室中流動來進行的任何合適的沉積技術，如磊晶(Epi)沉積、化學氣相沉積(chemical vapor deposition; CVD)、原子層沉積(atomic layer deposition; ALD)或物理氣相沉積(physical vapor deposition; PVD)。
在一些實施例中，第二沉積製程中使用的沉積氣體包括含矽前驅物、含鍺前驅物及碳源。含矽前驅物可包括矽烷(SiH 4)、二矽烷(Si 2H 6)、四矽烷(Si 4H 10)或其組合。含鍺前驅物可包括鍺烷(GeH 4)、四氯化鍺(GeCU)及二鍺烷(Ge 2H 6)。碳源可包括矽基烷烴，如單矽基甲烷、二矽基甲烷、三矽基甲烷及四矽基甲烷、烷基矽烷，如單甲基矽烷(MMS)及二甲基矽烷。
在方塊420中的第二沉積製程中，由於經摻雜半導體層304的磊晶部分304E的表面上的帽層306與經摻雜半導體層304的非晶部分304A的表面上的帽層306的成核速率不同，帽層306可包括磊晶部分306E及非晶部分306A。成核可在經摻雜半導體層304的磊晶部分304E的表面上以比在經摻雜半導體層304的非晶部分304A的表面上更快的速率發生，且因此帽層306的磊晶部分306E可選擇性地形成在經摻雜半導體層304的磊晶部分304E的表面上，而帽層306的非晶部分306A可形成在經摻雜半導體層304的非晶部分304A的表面上。在方塊430中，帽層306的非晶部分306A可在隨後的蝕刻製程中被移除。
第二次沉積可在低於約450℃的低溫及5托至600托的壓力下執行。
在方塊430中，執行蝕刻製程，以移除帽層306的非晶部分306A及經摻雜半導體層304的下層非晶部分304A，如第5C及5D圖所示。透過在處理腔室中流動蝕刻氣體，可在方塊420中的第二沉積製程之後，或者與方塊410中的第一沉積製程及方塊420中的第二沉積製程同時執行方塊430中的蝕刻製程。
在蝕刻製程中，可透過適當的蝕刻氣體，以比帽層306的磊晶部分306E更快的速率蝕刻帽層306的非晶部分306A，且帽層306的磊晶部分306E未被蝕刻，如第5C圖所示。帽層306未摻雜載流子摻雜劑，且因此非晶部分306A與磊晶部分306E之間的蝕刻選擇性大於包括矽及碳的經摻雜帽層的非晶部分與磊晶部分之間的蝕刻選擇性。透過使用帽層306的磊晶部分306E作為遮罩，經摻雜半導體層304的下層非晶部分304A可被進一步蝕刻，且經摻雜半導體層304的磊晶部分304E未被蝕刻，如第5D圖所示。因此，結合磊晶沉積製程及蝕刻製程的總體結果可為在基板302上生長經摻雜半導體層304（亦稱為「經摻雜半導體磊晶層」）的磊晶部分304E及帽層306（亦稱為「帽層磊晶層」）的磊晶部分306E。
在方塊430的蝕刻製程中使用的蝕刻氣體包括蝕刻氣體及載氣。蝕刻氣體可包括含鹵素氣體，諸如氯化氫(HCl)、氯氣(Cl 2)或氟化氫(HF)。載氣可包括氮氣(N 2)、氬氣(Ar)、氦氣(He)或氫氣(H 2)。
可根據需要重複方塊410中的第一沉積製程、方塊420中的第二沉積製程及方塊430中的蝕刻製程的循環，如第5E及5F圖中所示，以獲得經摻雜半導體磊晶層304E及帽磊晶層306E的介於約500埃與約700埃之間（例如，約600埃）的所需組合厚度。可重複該循環，例如，約30次。
本文所述的實施例提供了在電晶體結構的選定部分上的溝槽內形成接觸磊晶層，及在接觸磊晶層上形成帽層以保護接觸磊晶層免受氧化及污染的方法及系統。接觸溝槽結構包括在相鄰元件模組之間的溝槽內形成的金屬接觸插塞，及在接觸插塞與元件模組中的矽基溝道之間介接的觸點。觸點透過選擇性沉積形成，減少了寄生電阻。透過沉積-蝕刻-沉積製程形成無空隙的金屬接觸插塞，降低了接觸電阻。接觸磊晶層可為形成在P型MOS元件（例如矽鍺）的暴露表面上的P型矽鍺，而沒有磊晶層可形成在N型MOS（例如矽）或形成在P型MOS元件及N型MOS元件上的介電層上。由於帽層，減少了對製造的接觸磊晶層的損傷。
本文所述的實施例提供了用於形成經摻雜半導體磊晶層的方法及系統，其中相鄰的帽磊晶層防止了摻雜劑的擴散。經摻雜半導體磊晶層包括高濃度的矽及載流子摻雜劑。帽磊晶層包括矽及碳，且沒有摻雜載流子摻雜劑。該方法包括週期性的沉積及蝕刻製程，其允許經摻雜半導體層及帽層的選擇性磊晶生長。
形成經摻雜半導體磊晶層及插入經摻雜半導體磊晶層內的帽磊晶層的多個對，且可將其用作NMOS元件中的源極/汲極。由於防止了摻雜劑的擴散，可獲得更銳變的摻雜分佈。此外，由於在帽磊晶層中誘發的拉伸應變，可增強電子遷移率，從而在其元件應用中導致高電導率。
儘管前述內容針對本揭示案的實施例，但在不脫離本揭示案基本範疇的情況下，可設計出本揭示案的其他及進一步的實施例，其範圍由所附申請專利範圍決定。
100:多腔室處理系統 102:工廠介面 104:裝載閘腔室 106:裝載閘腔室 108:移送腔室 110:移送腔室 112:移送機器人 114:移送機器人 116:保持腔室 118:保持腔室 120:處理腔室 122:處理腔室 124:處理腔室 126:處理腔室 128:處理腔室 130:處理腔室 132:對接站 134:工廠介面機器人 136:前開口統一晶匣 138:葉片 140:埠 142:埠 144:埠 146:埠 148:埠 150:埠 152:埠 154:埠 156:埠 158:埠 160:埠 162:埠 164:埠 166:埠 168:系統控制器 170:CPU 172:記憶體 174:支援電路 200:處理腔室 202:外殼結構 204:石英腔室 206:上部石英腔室 208:下部石英腔室 210:處理體積 212:氣體分配組件 214:出口埠 216:基板支撐件 218:基板 220:縱軸 222:表面 224A:上部燈模組 224B:下部燈模組 226:上石英窗 228:下石英窗 230:入口 232:出口 234:流動路徑 236:襯墊 238:徑向 240A:氣體源 240B:氣體源 242:紅外線燈 244:孔 246:穿孔板 248:通道 300:半導體結構 302:基板 304:經摻雜半導體層 304A:非晶部分 304E:經摻雜半導體磊晶層 306:帽層 306A:非晶部分 306E:磊晶部分 400:方法 410:方塊 420:方塊 430:方塊 X:方向 Y:方向 Z:方向
為了能夠詳細理解本揭示案的上述特徵，可參考實施例對上文已簡要概述的本揭示案進行更特定的描述，其中一些實施例在附圖中進行了說明。然而，要注意，附圖僅示出了本揭示案的典型實施例，因此不應被認為是對其範疇的限制，因為本揭示案可允許其他等效的實施例。
第1圖為根據本揭示案一或更多個實施例的多腔室處理系統的示意性俯視圖。
第2圖為根據一或更多個實施例的處理腔室的橫剖視圖。
第3圖為根據一或更多個實施例的包括經摻雜半導體層及帽層的半導體結構的橫剖視圖。
第4圖描繪了根據本揭示案的一或更多個實施例在半導體結構中形成接觸層的方法的製程流程圖。
第5A圖、第5B圖、第5C圖、第5D圖、第5E圖及第5F圖為對應於第4圖之方法的各種狀態的半導體結構的一部分的橫剖視圖。
為便於理解，儘可能使用相同的元件符號來表示附圖中相同的元件。設想一個實施例的元件及特徵可有利地併入其他實施例中，而無需進一步敘述。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
300:半導體結構
302:基板
304E:經摻雜半導體磊晶層
306E:磊晶部分

Claims (20)

  1. 一種半導體結構，包括： 形成在一基板上的交替的經摻雜半導體磊晶層及帽磊晶層的一堆疊，其中 每個經摻雜半導體磊晶層包括具有載流子摻雜劑的矽，且 每個帽磊晶層包括未摻雜載流子摻雜劑的矽及碳。
  2. 如請求項1所述的半導體結構，其中該等載流子摻雜劑包括磷。
  3. 如請求項1所述的半導體結構，其中 每個經摻雜半導體磊晶層具有在15埃與20埃之間的一厚度，及 每個帽磊晶層具有在5埃與15埃之間的一厚度。
  4. 如請求項1所述的半導體結構，其中 交替的經摻雜半導體磊晶層及帽磊晶層的該堆疊具有500埃與700埃之間的一厚度。
  5. 一種在一半導體結構中形成一經摻雜半導體層的方法，包括以下步驟： 執行一第一沉積製程、該第一沉積製程之後的一第二沉積製程及一蝕刻製程的複數個循環， 該第一沉積製程在一基板的一暴露表面上形成一經摻雜半導體層； 該第二沉積製程在該經摻雜半導體層上形成一未摻雜帽層；及 該蝕刻製程選擇性地移除該未摻雜帽層的一非晶部分及該經摻雜半導體層的一非晶部分，且保留該未摻雜帽層的一磊晶部分及該經摻雜半導體層的一磊晶部分，其中 該經摻雜半導體層包括具有載流子摻雜劑的矽，及 該未摻雜帽層包括碳。
  6. 如請求項5所述的方法，其中該等載流子摻雜劑包括磷。
  7. 如請求項5所述的方法，其中 該經摻雜半導體層具有在15埃與20埃之間的一厚度，及 該未摻雜帽層具有在5埃與15埃之間的一厚度。
  8. 如請求項5所述的方法，其中該第一沉積製程包括以下步驟：在一處理腔室中使一含矽前驅物及一摻雜劑源流動。
  9. 如請求項8所述的方法，其中該第二沉積製程包括以下步驟：在該處理腔室中使一含矽前驅物及一碳源流動。
  10. 如請求項9所述的方法，其中該蝕刻製程包括以下步驟：在該第二沉積製程之後，在一處理氣體中使一蝕刻劑氣體及一載氣流動。
  11. 如請求項9所述的方法，該蝕刻製程包括以下步驟：在該第一沉積製程及該第二沉積製程的同時，在一處理氣體中使一蝕刻劑氣體及一載氣流動。
  12. 如請求項9所述的方法，其中該第一沉積製程及該第二沉積製程在低於約450℃的一低溫及5托至600托的一壓力下執行。
  13. 一種處理系統，包括： 一處理腔室；及 一系統控制器，被配置為使該處理系統： 執行一第一沉積製程、該第一沉積製程之後的一第二沉積製程及一蝕刻製程的複數個循環， 該第一沉積製程在一基板的一暴露表面上形成一經摻雜半導體層； 該第二沉積製程在該經摻雜半導體層上形成一未摻雜帽層；及 該蝕刻製程選擇性地移除該未摻雜帽層的一非晶部分及該經摻雜半導體層的一非晶部分，且保留該未摻雜帽層的一磊晶部分及該經摻雜半導體層的一磊晶部分，其中 該經摻雜半導體層包括具有載流子摻雜劑的矽，且 該未摻雜帽層包括碳。
  14. 如請求項13所述的處理系統，其中該等載體摻雜劑包括磷。
  15. 如請求項13所述的處理系統，其中 該經摻雜半導體層具有在15埃與20埃之間的一厚度，及 該未摻雜帽層具有在5埃與15埃之間的一厚度。
  16. 如請求項13所述的處理系統，其中該第一沉積製程包括以下步驟：在該處理腔室中流動一含矽前驅物及一摻雜劑源。
  17. 如請求項16所述的處理系統，其中該第二沉積製程包括以下步驟：在該處理腔室中流動一含矽前驅物及一碳源。
  18. 如請求項17所述的處理系統，其中該蝕刻製程包括以下步驟：在該第二沉積製程之後，在一處理氣體中使一蝕刻劑氣體及一載氣流動。
  19. 如請求項17所述的處理系統，該蝕刻製程包括以下步驟：在該第一沉積製程及該第二沉積製程的同時，在一處理氣體中使一蝕刻劑氣體及一載氣流動。
  20. 如請求項19所述的處理系統，其中該第一沉積製程及該第二沉積製程在低於約450℃的一低溫及5托至600托的一壓力下執行。
TW112126831A 2022-10-27 2023-07-19 用於經摻雜半導體磊晶層的含碳帽層 TW202418585A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US17/975,377 2022-10-27

Publications (1)

Publication Number Publication Date
TW202418585A true TW202418585A (zh) 2024-05-01

Family

ID=

Similar Documents

Publication Publication Date Title
US8207023B2 (en) Methods of selectively depositing an epitaxial layer
KR100941545B1 (ko) 선택적 에피택시 공정의 제어
KR102511483B1 (ko) 딥 트렌치에서의 저온 선택적 에피택시를 위한 방법 및 장치
US8501594B2 (en) Methods for forming silicon germanium layers
JP4918043B2 (ja) シリコンエピタキシャル膜形成方法
TWI768245B (zh) 用於矽-鍺預清潔之方法與設備
US11615986B2 (en) Methods and apparatus for metal silicide deposition
US20100120235A1 (en) Methods for forming silicon germanium layers
TW202418585A (zh) 用於經摻雜半導體磊晶層的含碳帽層
US20240145550A1 (en) Carbon-containing cap layer for doped semiconductor epitaxial layer
US20240088222A1 (en) Uniform epitaxial growth over crystalline template
US20240014076A1 (en) Selective capping of contact layer for cmos devices
US20240018647A1 (en) Oxidation barriers with cvd soak processes
TW202418374A (zh) 用於cmos元件的接觸層之選擇性覆蓋
US20220384258A1 (en) Void-free contact trench fill in gate-all-around fet archtecture
US20240014075A1 (en) Contact formation process for cmos devices
TW202418355A (zh) Cvd浸泡製程的氧化阻障層
WO2024091478A1 (en) Surface modifiers for enhanced epitaxial nucleation and wetting
TW202343548A (zh) 用於cmos裝置的觸點形成處理
TW202418476A (zh) 用於cmos元件之觸點形成製程