JP2023029868A - タングステン柱を形成する方法 - Google Patents

タングステン柱を形成する方法 Download PDF

Info

Publication number
JP2023029868A
JP2023029868A JP2022186147A JP2022186147A JP2023029868A JP 2023029868 A JP2023029868 A JP 2023029868A JP 2022186147 A JP2022186147 A JP 2022186147A JP 2022186147 A JP2022186147 A JP 2022186147A JP 2023029868 A JP2023029868 A JP 2023029868A
Authority
JP
Japan
Prior art keywords
film
membrane
substrate
tungsten
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022186147A
Other languages
English (en)
Inventor
アブヒジット バス マリック，
Basu Mallick Abhijit
プラミット マンナ，
Manna Pramit
イーホン チェン，
Yihong Chen
ツーチン トアン，
Ziqing Duan
ルイ チェン，
Rui Cheng
シーシー チアン，
Shishi Jiang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2023029868A publication Critical patent/JP2023029868A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

Figure 2023029868000001
【課題】自己整合パターンを形成する方法を提供する。
【解決手段】処理方法であって、基板１００表面に少なくとも１つの特徴を形成するパターニングされた膜１３０を設けることと、前記特徴を充填し且つ前記パターニングされた膜の上面の上で延在するように、約－１００℃から約５０℃までの温度範囲で、アモルファスシリコン膜１４５をパターニングされた膜に堆積させること、前記アモルファスシリコン膜の上部を前記パターニングされた膜の前記上面より低い高さに下げるために前記アモルファスシリコン膜を凹ませて、凹んだアモルファスシリコン膜を形成することと、前記凹んだアモルファスシリコン膜をタングステン膜に変換させることと、前記タングステン膜を膨張させて、前記少なくとも１つの特徴から延在する柱を形成することとを含む方法である。
【選択図】図２Ｃ

Description

［０００１］本開示は、概して、薄膜を堆積且つ処理する方法に関する。具体的には、本開示は、基板内のトレンチを充填するプロセスに関する。
［０００２］半導体業界では、単位面積当たりの機能性を増大させるために、トランジスタの寸法が益々縮小しているチップが急速に開発されている。デバイスの寸法が縮小するにつれて、デバイス間の間隙／空間も縮小し、デバイス同士を互いから物理的に隔離することが益々難しくなっている。デバイス間の高アスペクト比のトレンチ／空間／間隙の中の充填は、高品質誘電材料で不規則な形状していることが多いが、これは、間隙充填、ハードマスク、及びスペーサの用途を含む既存の方法を用いた実装において、益々課題となっている。選択的堆積方法は、典型的に、マスク材料を基板に堆積することと、パターニングされたマスクを形成するために、マスク材料をパターニングすることとを含む。次いで、マスクのパターニングの後、基板の領域がパターニングされたマスクを通して露出する場合がある。基板の非注入領域を露出するために、パターニングされたマスクを基板から取り除くことができ、材料を基板の選択された領域に選択的に堆積することができる。
［０００３］当該技術分野において、より小さな臨界寸法を有するチップの設計のための新しい方法が必要とされている。さらに、ハードマスク及びスペーサの用途において、並びにパターニングされた膜を基板上で形成する方法において、高品質な金属酸化物膜が目下必要とされている。
［０００４］本開示の１つ又は複数の実施形態は、基板表面に少なくとも１つの特徴を形成するパターニングされた膜を設けることを含む処理方法を対象としている。少なくとも１つの特徴は、パターニングされた膜の上面から底面へと深さにわたって延在する。少なくとも１つの特徴は、第１の側壁及び第２の側壁によって画定された幅を有する。少なくとも１つの特徴を充填し且つパターニングされた膜の上面の上で延在するように、膜をパターニングされた膜に堆積する。膜の上部をパターニングされた膜の上面に等しいか又はそれより低い高さに下げるために膜を凹ませて、凹んだ膜を形成する。凹んだ膜は、タングステン膜に変換させられる。タングステン膜を膨張させて、少なくとも１つの特徴から延在する柱を形成する。
［０００５］本開示のさらなる実施形態は、基板表面に少なくとも１つの特徴を形成するパターニングされた膜を設けることを含む処理方法を対象としている。少なくとも１つの特徴は、上面から底面へと深さにわたって延在し、第１の側壁及び第２の側壁によって画定された幅を有する。基板表面が、シラン、ジシラン、トリシラン、又はテトラシランのうちの１つ又は複数を含む前駆体に曝露され、少なくとも１つの特徴を充填し且つ基板表面の上で延在するように、アモルファスシリコン膜が熱分解によって基板表面に堆積される。アモルファスシリコン膜は、水素プラズマ又は水素ラジカルでエッチングされ、膜の上部をパターニングされた膜の上面に等しいか又はそれより低い高さに下げるためにアモルファスシリコン膜が凹まされ、それにより、凹んだアモルファスシリコン膜が形成される。凹んだアモルファスシリコン膜は、タングステン前駆体に曝露される。タングステン前駆体は、凹んだアモルファスシリコン膜と反応し、実質的に全てのアモルファスシリコン膜がタングステン膜に変換される。タングステン膜は、タングステン膜を膨張するために酸化され、少なくとも１つの特徴から実質的にまっすぐ上に延在するタングステン柱が形成される。
［０００６］本開示のさらなる実施形態は、基板表面に少なくとも１つの特徴を形成するパターニングされた膜を設けることを含む処理方法を対象としている。少なくとも１つの特徴は、上面から底面へと深さにわたって延在し、第１の側壁及び第２の側壁によって画定された幅を有する。基板表面が、シラン、ジシラン、トリシラン、又はテトラシランのうちの１つ又は複数を含むシリコン前駆体に曝露され、少なくとも１つの特徴を充填し且つパターニングされた膜の上面の上で延在するように、アモルファスシリコン膜が熱分解によって基板表面に堆積される。熱分解は、シリコン共反応体がない状態で、且つ、プラズマがない状態で約３００℃から約５５０℃の範囲内の温度で、又は、プラズマがない状態で約－１００℃から約５０℃の範囲内の温度で行われる。アモルファスシリコン膜は、水素プラズマ又は水素ラジカルでエッチングされ、膜の上部をパターニングされた膜の上面に等しいか又はそれより低い高さに下げるためにアモルファスシリコン膜が凹まされ、それにより、凹んだアモルファスシリコン膜が形成される。凹んだアモルファスシリコン膜は、約３００℃から約５５０℃の範囲内の温度で、ＷＦ６を含むタングステン前駆体に曝露される。タングステン前駆体は、凹んだアモルファスシリコン膜と反応し、実質的に全てのアモルファスシリコン膜がタングステン膜に変換される。タングステン膜は、タングステン膜を膨張するために酸化され、少なくとも１つの特徴から実質的にまっすぐ上に延在するタングステン柱が形成される。
［０００７］上述の本開示の特徴を詳細に理解することができるように、上記で簡単に要約された本開示のより具体的な説明は、実施形態を参照することによって得ることができる。そのうちの幾つかの実施形態は、添付された図面に例示されている。しかしながら、本開示は他の等しく有効な実施形態も許容し得るので、添付の図面は、本開示の典型的な実施形態のみを例示しており、したがって、本開示の範囲を限定すると見なすべきではないことに留意されたい。
本開示の１つ又は複数の実施形態に係る基板の特徴の断面図を示す。 本開示の１つ又は複数の実施形態に係る間隙充填プロセスの概略断面図を示す。 本開示の１つ又は複数の実施形態に係る間隙充填プロセスの概略断面図を示す。 本開示の１つ又は複数の実施形態に係る間隙充填プロセスの概略断面図を示す。 本開示の１つ又は複数の実施形態に係る間隙充填プロセスの概略断面図を示す。 本開示の１つ又は複数の実施形態に係る間隙充填プロセスの概略断面図を示す。
［００１０］本開示の幾つかの例示的な実施形態を説明する前に、本開示は、以下の説明で提示される構成又はプロセスステップの詳細に限定されないことを理解されたい。本開示は、他の実施形態も可能であり、様々な方法で実施又は実行することができる。
［００１１］本明細書で使用される「基板」とは、製造処理中に膜処理が実行される任意の基板又は基板上に形成された材料表面のことを指す。例えば、処理が実行され得る基板表面には、用途に応じて、シリコン、酸化シリコン、ストレインドシリコン、シリコン・オン・インシュレータ（ＳＯＩ）、炭素がドープされた酸化シリコン、アモルファスシリコン、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料、並びに金属、金属窒化物、金属合金、及びその他の導電材料などの任意の他の材料が含まれる。基板は、半導体ウエハを含むが、それに限定されるわけではない。基板表面を研磨、エッチング、還元、酸化、ヒドロキシル化、アニール、ＵＶ硬化、電子ビーム（ｅビーム）硬化、且つ／又はベークするために、基板を前処理プロセスに曝すことができる。基板自体の表面上で直接膜処理することに加えて、本開示では、開示された任意の膜処理ステップは、以下でより詳細に開示される基板上に形成された下層にも実施され得る。「基板表面」という用語は、文脈が示すように、このような下層を含むことが意図されている。ゆえに、例えば、膜／層又は部分的な膜／層が基板表面上に堆積されている場合、新たに堆積された膜／層の曝露面が基板表面となる。
［００１２］本開示の１つ又は複数の実施形態は、任意の共形の、非共形の、及び／又は低アスペクト比から高アスペクト比の自己整合パターニング又は間隙／トレンチ／ボイド充填用途のために、金属酸化物膜を堆積する方法を対象としている。本開示の実施形態は、有利には、寸法が小さい高アスペクト比（ＡＲ）構造体において膜（例えば、金属酸化物膜）を堆積する方法を提供する。本開示の幾つかの実施形態は、有利には、間隙においてシームが形成されることなく、間隙を充填する方法を提供する。本開示の１つ又は複数の実施形態は、有利には、自己整合パターンを形成する方法を提供する。
［００１３］図１は、特徴１１０を有する基板１００の部分的断面図を示す。この図面は、例示を目的として、単一の特徴を有する基板を示すが、当業者であれば、特徴は１つ以上ある得ることを理解するであろう。特徴１１０の形状は、限定されないが、トレンチ及び円筒状ビアを含む任意の適切な形状であり得る。特定の実施形態では、特徴１１０はトレンチである。このように使用されている用語「特徴（ｆｅａｔｕｒｅ）」は、任意の意図的な表面上の不規則性を意味する。特徴の適切な例には、上部、２つの側壁、及び底面を有するトレンチ、上部及び表面から上方に延在する２つの側壁を有するビーク、並びに表面から下方に延在する側壁を有し、底面が開いているビアが含まれる。特徴又はトレンチは、任意の適切なアスペクト比（特徴の深さと特徴の幅との比率）を有し得る。幾つかの実施形態では、アスペクト比は、約５：１、１０：１、１５：１、２０：１、２５：１、３０：１、３５：１、又は４０：１以上である。
［００１４］基板１００は、上面１２０を有する。少なくとも１つの特徴１１０は、上面１２０において開口を形成する。特徴１１０は、上面１２０から、深さＤへと、底面１１２まで延在する。特徴１１０は、特徴１１０の幅Ｗを画定する第１の側壁１１４及び第２の側壁１１６を有する。側壁及び底面によって形成される開口領域は、間隙とも呼ばれる。特徴１１０は、単一コンポーネント基板１００において形成されたトレンチとして示されるが、当業者であれば、特徴１１０は、基板１００上のパターニングされた膜によって形成され得ることを理解されよう。図２Ａは、パターニングされた膜１３０によって又はパターニングされた膜１３０の内部に形成されたトレンチ又はビアとして特徴１１０が形成されている実施形態を示す。
［００１５］図２Ａから図２Ｃを参照すると、本開示の例示的な実施形態が説明される。基板１００は、パターニングされた膜１３０がその上にある状態又はない状態における処理のために設けられる。このように使用されている用語「設けられる（ｐｒｏｖｉｄｅｄ）」は、基板が、さらなる処理のためにある位置又は環境に配置されることを意味する。幾つかの実施形態では、パターニングされた膜１３０が基板１００上に形成され、少なくとも１つの特徴１１０が設けられる。幾つかの実施形態では、基板１００は、パターニングされた膜１３０がすでに存在している状態で設けられる。
［００１６］図２Ａに示すように、第１の表面１３２と、第１の表面１３２とは異なる第２の表面１３４とがあるように、パターニングされた膜は、基板１００と異なる材料であり得る。特徴１１０の底面１１２が第１の表面１３２を設け、特徴１１０の側壁１１４、１１６及び上面１２０が第２の表面１３４を設けるように、特徴１１０がパターニングされた膜１３０において形成される。パターニングされた膜１３０は、任意の適切な材料であってもよい。幾つかの実施形態のパターニングされた膜１３０は、低誘電率誘電体（例えば、ＳｉＯＣ）を含む。パターニングされた膜１３０は、後続の処理条件と対応するように選択され得る。
［００１７］図２Ｂでは、膜１４０が、基板１００表面に堆積又は形成され、特徴１１０を充填し、パターニングされた膜１３０の上面１２０の上で延在する。膜１４０は、限定しないが、化学気相堆積、プラズマ化学気相堆積、原子層堆積、プラズマ強化原子層堆積、及び／又は物理的気相堆積を含む任意の適切なプロセスによって形成された任意の適切な膜であり得る。幾つかの実施形態では、膜１４０は、原子層堆積又はプラズマ強化原子層堆積によって形成される。
［００１８］幾つかの実施形態では、不活性ガス、キャリアガス、及び／又は希釈ガスと共に、前駆体が、基板１００を含む処理チャンバの中に流入する。前駆体は、基板１００又はパターニングされた膜１３０に化学吸着され得、それにより、化学吸着された前駆体が基板又はパターニングされた膜の上に残る。次いで、共反応体を、化学吸着された前駆体と反応して、膜１４０を堆積するために、処理チャンバの中に流し込むことができる。幾つかの実施形態では、前駆体は、共反応体と共に処理チャンバの中に共に流れることができる。前駆体及び共反応体は、気相内で反応し、基板又はパターニングされた膜の上に堆積される核種を形成することができ、それにより、膜１４０が成長する。
［００１９］幾つかの実施形態では、膜１４０は、前駆体の熱分解によって堆積される。幾つかの実施形態では、熱分解には、膜１４０を堆積させるために、前駆体と共に共反応体が含まれない。例えば、シリコン前駆体は、基板１００の上に、且つ、特徴１１０の内部に、膜１４０を堆積又は形成するために、基板に曝露されてもよい。
［００２０］幾つかの実施形態では、膜１４０は、アモルファスシリコンを含む。１つ又は複数の実施形態では、膜１４０は、実質的にアモルファスシリコンからなる。このように使用されている表現「実質的に～からなる」は、膜が、モル単位で約９５％、９８％、又は９９％以上アモルファスシリコンであることを意味する。
［００２１］アモルファスシリコン膜の形成は、任意の適切な技法で達成することができる。幾つかの実施形態では、アモルファスシリコン膜の形成は、共反応体がない状態で、又は共反応体が実質的にない状態で、シリコン前駆体の熱分解によって達成される。このように使用されている表現「共反応体が実質的にない状態」とは、シリコン前駆体又は吸着された前駆体分子と反応する任意の核種が、反応の化学量の約５０％、４０％、３０％、２０％、１０％、又は５％以下の量で存在することを意味する。
［００２２］幾つかの実施形態では、アモルファスシリコン膜は、シラン、ジシラン、トリシラン、又はテトラシランのうちの１つ又は複数を使用して堆積される。幾つかの実施形態では、アモルファスシリコン膜を堆積するために、より高いオーダーのシラン（例えば、５個、６個、７個、８個、９個、又は１０個以上のシリコン原子）を使用することができる。
［００２３］幾つかの実施形態では、アモルファスシリコン膜は、共形堆積プロセス（ｃｏｎｆｏｒｍａｌ ｄｅｐｏｓｉｔｉｏｎ ｐｒｏｃｅｓｓ）によって堆積される。共形堆積プロセスでは、シリコン前駆体が、前駆体の熱分解を促進するのに十分な温度及び圧力で、基板１００及び任意のパターニングされた膜１３０に曝露される。幾つかの実施形態では、堆積中の温度は、約３００℃から約５５０℃の範囲内、又は、約３５０℃から約５００℃の範囲内にある。幾つかの実施形態では、堆積中の圧力は、約１０Ｔから約６００Ｔの範囲内、又は約５０Ｔから約５００Ｔの範囲内、又は約１００Ｔから約４００Ｔの範囲内にある。共形堆積プロセスによるアモルファスシリコン膜の堆積は、プラズマ曝露があってもなくても起こり得る。幾つかの実施形態では、共形堆積処理は、プラズマ曝露がない状態で行われる。
［００２４］幾つかの実施形態では、アモルファスシリコン膜は、流動可能な膜堆積プロセスによって堆積される。流動可能な膜堆積プロセス中の温度は、約－１００℃から約５０℃の範囲内、又は、約－５０℃から約２５℃の範囲内にあり得る。幾つかの実施形態では、流動可能な膜堆積プロセスは、約１Ｔから約１０Ｔの範囲内の圧力で行われる。１つ又は複数の実施形態では、流動可能な膜堆積プロセスは、約１０Ｗから約２００Ｗの範囲内の電力を伴うＲＦプラズマを用いたプラズマ曝露を含む。プラズマは、導電結合プラズマ（ＣＣＰ）又は誘導結合プラズマ（ＩＣＰ）であり得る。
［００２５］図２Ｃで示すように、堆積後、膜１４０は、凹ませられ、上部１４１を有する凹んだ膜１４５が形成される。上部１４１は、パターニングされた膜１３０の上面１２０に等しいか又はそれより低い高さに下げられる。幾つかの実施形態では、凹んだ膜１４５は、パターニングされた膜１３０の上面１２０と実質的に同一平面の上部１４１を有する。このような態様で用いられる表現「実質的に同一平面」は、上部１４１が、パターニングされた膜１３０の上面１２０から１Å以内にあることを意味する。幾つかの実施形態では、凹んだ膜１４５の上部１４１は、パターニングされた膜１３０の高さの約２０％から約９８％の範囲内にある。幾つかの実施形態では、凹んだ膜１４５の上部１４１は、パターニングされた膜１３０の高さの約３０％から約９５％の範囲内、又は約４０％から約９０％の範囲内、又は約５０％から約８５％の範囲内にある。
［００２５］膜１４０を凹ませて凹んだ膜１４５を形成することは、任意の適切な技法によって達成することができる。幾つかの実施形態では、膜１４０を凹ませることは、膜１４０をエッチングすることを含む。幾つかの実施形態では、エッチングは、反応性イオンエッチング（ＲＩＥ）プロセスを含む。幾つかの実施形態では、ＲＩＥは、臭素系エッチャントを使用する。１つ又は複数の実施形態では、膜１４０をエッチングすることは、膜１４０を水素プラズマ又は水素ラジカルに曝露することを含む。水素プラズマは、遠隔プラズマ又は直流プラズマであり得、ＣＣＰ又はＩＣＰであり得る。水素ラジカルは、プラズマ生成を含む任意の適切な手段によって、又は、ラジカルを生成するようにホットワイヤ全面にエッチャントを流すことによって生成することができる。
［００２７］図２Ｄに示すように、凹んだ膜１４５は、タングステン膜１５０に変換させられる。凹んだ膜の変換は、任意の適切な反応によって達成することができる。幾つかの実施形態では、タングステン前駆体への曝露によって、凹んだ膜がタングステン膜に変換される。タングステン前駆体は、例えば、タングステン原子をシリコン原子と交換するために、凹んだ膜と反応することができるハロゲン化タングステンであり得る。
［００２８］幾つかの実施形態では、タングステン前駆体は、ＷＦ６を含む。幾つかの実施形態では、タングステン前駆体への曝露は、約３００℃から約５５０℃の範囲内の温度、又は、約１０Ｔから約１００Ｔの範囲内の圧力で行われる。タングステン前駆体は、希釈剤、キャリア又は不活性ガス（例えば、アルゴン）、又は反応性ガス（例えば、Ｈ２）であり得る他のガスと共に流され得る。幾つかの実施形態では、タングステン前駆体は、タングステン前駆体と凹んだ膜との反応を促進する反応性ガスと共に流される。
［００２９］例示的な実施形態では、凹んだ膜１４５は、アモルファスシリコンを含むか、又はアモルファスシリコンから実質的になり、タングステン前駆体は、ＷＦ６を含む。タングステン前駆体は、約５５０℃の温度及び約２０Ｔｏｒｒの圧力でアモルファスシリコン膜に曝露される。
［００３０］幾つかの実施形態では、凹んだ膜の実質的にすべてがタングステンに変換される。このように使用されている表現「実質的にすべて」とは、凹んだ膜の約９５％、９８％、又は９９％以上がタングステンに変換されることを意味する。凹んだ膜の実質的すべてを変換するのに用いられる時間量は、例えば、温度、圧力、膜組成、膜の厚さ、及びタングステン前駆体に依存する。幾つかの実施形態では、２００～３００Åのアモルファスシリコンは、５５０℃及び２０Ｔｏｒｒにおいて、約４分間でタングステンに変換され得る。
［００３１］凹んだ膜１４５をタングステン１５０に変換した後、タングステン膜１５０の上部１５１の高さは、凹んだ膜の高さと同じであってもよく、又は異なっていてもよい。凹んだ膜に対するタングステン膜１５０の高さは、例えば、膜内に存在する核種及び核種の原子半径に依存する。幾つかの実施形態では、タングステン膜１５０の高さは、膜１５０の上部１５１がパターニングされた膜１３０の上面１２０以下であるようになる。
［００３２］図２Ｅに示すように、タングステン膜１５０の体積膨張を引き起こすためにタングステン膜１５０を膨張させ、上面１２０から延在するタングステン柱１５５を形成することができる。幾つかの実施形態のタングステン柱１５５は、表面１２０からまっすぐ上に延在する。膜１５０の膨張は、約１０％から約１０００％の範囲内、又は約５０％から約８００％の範囲内、又は約１００％から約７００％の範囲内にあり得る。幾つかの実施形態では、膜１３０は、約１５０％、２００％、２５０％、３００％、又は３５０％以上の量まで膨張する。幾つかの実施形態では、膜１５０は、約３００％から約４００％の範囲内の量まで膨張する。幾つかの実施形態では、タングステン柱１５５は、タングステン膜１５０の高さの約５０％、６０％、７０％、８０％、９０％、１００％、１２５％、１５０％、１７５％、又は２００％以上の量でタングステン膜１５０より大きな高さを有する。
［００３３］幾つかの実施形態では、膜１５０は、シリサイド剤又はシリサイド条件に曝露されることにより膨張し、金属又は金属含有膜が金属シリサイド膜に変換される。シリサイド剤は、限定しないが、シラン、ジシラン、トリシラン、テトラシラン、ペンタシラン、ヘキサシラン、トリメチルシラン、トリメチルシリル置換基を有する化合物、及びこれらの組み合わせを含む、任意の適切なシリサイド剤であり得る。幾つかの実施形態では、シリサイド条件は、熱シリサイド化、プラズマ強化シリサイド化（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｓｉｌｉｃｉｄｉｎｇ）、遠隔プラズマシリサイド化（ｒｅｍｏｔｅ ｐｌａｓｍａ ｓｉｌｉｃｉｄｉｎｇ）、マイクロ波及び高周波（例えば、ＩＣＰ、ＣＣＰ）を含む。
［００３４］幾つかの実施形態では、膜１５０は、ゲルマニウム剤又はゲルマニサイド条件（ｇｅｒｍａｎｉｃｉｄｉｎｇ ｃｏｎｄｉｔｉｏｎ）に曝露されることにより膨張し、金属又は金属含有膜が金属ゲルマニサイド膜（ｍｅｔａｌ ｇｅｒｍａｎｉｃｉｄｅ ｆｉｌｍ）に変換される。ゲルマニサイド剤は、限定しないが、ゲルマン、ジゲルマン、トリゲルマン、テトラゲルマン、ペンタゲルマン、ヘキサゲルマン、トリメチルゲルマニウム、トリメチルゲルマニル置換基（ｔｒｉｍｅｔｈｙｌｇｅｒｍａｎｙｌ ｓｕｂｓｔｉｔｕｅｎｔｓ）を有する化合物、及びこれらの組み合わせを含む、任意の適切なゲルマニサイド剤であり得る。幾つかの実施形態では、ゲルマニサイド条件は、熱ゲルマニサイド化（ｔｈｅｒｍａｌ ｇｅｒｍａｎｉｃｉｄｉｎｇ）、プラズマ強化ゲルマニサイド化（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｇｅｒｍａｎｉｃｉｄｉｎｇ）、遠隔プラズマゲルマニサイド化（ｒｅｍｏｔｅ ｐｌａｓｍａ ｇｅｒｍａｎｉｃｉｄｉｎｇ）、マイクロ波及び高周波（例えば、ＩＣＰ、ＣＣＰ）を含む。
［００３５］図２Ｅに示すように、膨張中、特徴の形状の忠実度が特徴の上部で維持され、膜１５０が特徴１１０からまっすぐ上に成長する。このように使用されている表現「まっすぐ上」は、膨張した膜又は柱１５５の側面が、特徴１１０の側壁１１４、１１６と実質的に同一平面であることを意味する。表面は、側壁１１４と同一平面にあり、側壁１１４と表面との接合点で形成される角度は、±１０°である。
［００３６］幾つかの実施形態では、タングステン膜１５０は、膨張前にドーパントでドープされる。ドーパントは、タングステン膜１５０の形成と同時に、又は、膜堆積と連続的に別のプロセスにおいて、タングステン膜１５０の中に組み込まれてもよい。例えば、タングステン膜１５０の堆積は、別のプロセスでタングステン膜１５０をドーパントでドープした後に、同じ処理チャンバ又は異なる処理チャンバのいずれかで行われ得る。
［００３７］１つ又は複数の実施形態によると、基板は、層の形成の前及び／又は後に処理の対象となる。この処理は、同じチャンバの中で、或いは、１つ又は複数の別々の処理チャンバの中で実行され得る。幾つかの実施形態では、基板は、第１チャンバから、さらなる処理のために別の第２チャンバに移動させられる。基板は、第１チャンバから別の処理チャンバに直接移動させられてもよく、又は、第１のチャンバから１つ又は複数の移送チャンバに移動させられ、次いで、別の処理チャンバへと移動させられてもよい。したがって、処理装置は、移送ステーションと連通する複数のチャンバを備え得る。この種の装置は、「クラスタツール」又は「クラスタシステム」などと呼ばれる場合がある。
［００３８］概して、クラスタツールは、複数のチャンバを備えるモジュールシステムであり、基板の中心検出及び配向、ガス抜き、アニール、堆積、並びに／或いはエッチングを含む様々な機能を実行する。１つ又は複数の実施形態では、クラスタツールは、少なくとも第１のチャンバ及び中央移送チャンバを含む。中央移送チャンバは、複数の処理チャンバ及び複数のロードロックチャンバの間で基板を往復搬送することが可能なロボットを収納し得る。移送チャンバは、通常、真空条件に維持される。また、移送チャンバは、基板を一方のチャンバから他方のチャンバ及び／又はクラスタツールの前端に位置付けされたロードロックチャンバへと往復搬送するための中間ステージを設ける。本発明のために適合され得る２つのよく知られたクラスタツールは、Ｃｅｎｔｕｒａ（登録商標）及びＥｎｄｕｒａ（登録商標）であり、両方とも、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能である。しかしながら、チャンバの厳密な配置及び組み合わせは、本明細書に記載されたプロセスの特定のステップを実行する目的で変更する場合がある。使用可能な他の処理チャンバには、限定されないが、周期的層堆積（ＣＬＤ）、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理的気相堆積（ＰＶＤ）、エッチング、予洗浄、化学洗浄、ＲＴＰなどの熱処理、プラズマ窒化、ガス抜き、配向、ヒドロキシル化、及びその他の基板処理が含まれる。クラスタツール上のチャンバ内でプロセスを実行することにより、その次の膜を堆積させる前に酸化することなく、空気中の不純物による基板の表面汚染を回避することができる。
［００３９］１つ又は複数の実施形態によると、基板は、継続的に真空条件又は「ロードロック」条件の下にあり、あるチャンバから次のチャンバへと移されるときに周囲空気に曝露されない。したがって、移送チャンバは、真空下にあり、真空圧力下で「ポンプダウン」される。処理チャンバ又は移送チャンバ内には、不活性ガスが存在し得る。幾つかの実施形態では、不活性ガスは、反応物質の一部又は全部を除去するために、パージガスとして使用される。１つ又は複数の実施形態によると、反応物質が堆積チャンバから移送チャンバ及び／又は追加の処理チャンバに移動することを防止するために、パージガスが堆積チャンバの出口において注入される。したがって、不活性ガスの流れがチャンバの出口でカーテンを形成する。
［００４０］基板は、単一基板堆積チャンバの中で処理することができ、そこでは、単一の基板がロードされ、処理され、そして、他の基板が処理される前にアンロードされる。基板をコンベヤシステムに類似した連続的な様態で処理することも可能であり、そこでは、複数の基板が、チャンバの第１の部分の中へと個々にローディングされ、チャンバを通って移動し、チャンバの第２の部分からアンローディングされる。チャンバ及び関連するコンベヤシステムの形状は、直線経路又は曲線経路を形成し得る。さらに、処理チャンバは、カルーセルであり得る。カルーセルでは、複数の基板が、中心軸の周囲で移動し、且つ、カルーセルの経路全体を通じて、堆積、エッチング、アニール、洗浄などのプロセスに曝される。
［００４１］処理中、基板は加熱又は冷却されてもよい。このような加熱又は冷却は、基板支持体の温度を変化させることと、加熱された又は冷却されたガスを基板表面に流すこととを含む任意の適切な手段によって達成することができるが、これらに限定されるわけではない。幾つかの実施形態では、基板支持体は、伝導的に基板温度を変化させるように制御することができるヒータ／クーラを含む。１つ又は複数の実施形態では、基板温度を局所的に変化させるため、利用されているガス（反応性ガス又は不活性ガス）が加熱又は冷却される。幾つかの実施形態では、基板温度を対流によって変化させるために、ヒータ／クーラが、チャンバ内で基板表面に隣接するように位置付けされる。
［００４２］処理中、さらに基板を静止又は回転させることができる。回転基板は、連続的に又は不連続なステップで、回転することができる。例えば、処理全体を通して基板を回転させてもよく、又は、様々な反応性ガス又はパージガスへの曝露の合間に基板を少しずつ回転させてもよい。処理中に基板を（連続的又は段階的に）回転させることは、例えば、ガス流形状の局所的可変性の影響を最小限に抑え、より均一な堆積又はエッチングを実現することに役立つことができる。
［００４３］この明細書全体を通じて「一実施形態」、「特定の実施形態」、「１つ又は複数の実施形態」、又は「実施形態」に対する言及は、これらの実施形態に関連して説明されている特定の特徴、構造、材料、又は特性が、本開示の少なくとも１つの実施形態に含まれることを意味する。ゆえに、この明細書全体の様々な箇所で「１つ又は複数の実施形態で」、「特定の実施形態で」、「一実施形態で」、又は「実施形態で」などの表現は、必ずしも、本開示の同一の実施形態に言及するものではない。さらに、特定の特徴、構造、材料、又は特性は、１つ又は複数の実施形態において任意の適切な様態で組み合わせてもよい。
［００４４］本明細書の開示は特定の実施形態を参照して説明されているが、これらの実施形態は、本開示の原理及び用途の例示にすぎないことを理解されたい。本開示の精神及び範囲から逸脱することなく、本開示の方法及び装置に対して様々な改変及び変形を行い得ることが、当業者には明らかになろう。ゆえに、本開示は、添付の特許請求の範囲及びその均等物に含まれる改変例及び変形例を含むことが意図されている。

Claims (15)

  1. 処理方法であって、
    基板表面に少なくとも１つの特徴を形成するパターニングされた膜を設けることであって、前記少なくとも１つの特徴が、前記パターニングされた膜の上面から底面へと深さにわたって延在し、前記少なくとも１つの特徴が、第１の側壁及び第２の側壁によって画定された幅を有する、パターニングされた膜を設けることと、
    前記少なくとも１つの特徴を充填し且つ前記パターニングされた膜の前記上面の上で延在するように、膜を前記パターニングされた膜に堆積することと、
    前記膜の上部を前記パターニングされた膜の前記上面に等しいか又はそれより低い高さに下げるために前記膜を凹ませて、凹んだ膜を形成することと、
    前記凹んだ膜をタングステン膜に変換させることと、
    前記タングステン膜を膨張させて、前記少なくとも１つの特徴から延在する柱を形成することと
    を含む方法。
  2. 前記膜が、アモルファスシリコンを含む、請求項１に記載の方法。
  3. 前記膜を堆積することが、前記基板を、シラン、ジシラン、トリシラン、又はテトラシランのうちの１つ又は複数を含む前駆体に曝露することを含む、請求項２に記載の方法。
  4. 前記膜を堆積することが、約３００℃から約５５０℃の範囲内の温度で行われる、請求項３に記載の方法。
  5. 前記膜を堆積することが、約１０Ｔから約６００Ｔの範囲内の圧力で行われる、請求項４に記載の方法。
  6. 前記膜を堆積することが、前記前駆体のための共反応体がない状態で行われる、請求項５に記載の方法。
  7. 前記膜を堆積することが、約－１００℃から約５０℃の範囲内の温度で行われる、請求項３に記載の方法。
  8. 前記膜を堆積することが、約１Ｔからから約１０Ｔの範囲内の圧力で行われる、請求項７に記載の方法。
  9. 前記膜を堆積することが、約１０Ｗから約２００Ｗの範囲内の電力を有するＲＦプラズマを用いて行われる、請求項８に記載の方法。
  10. 前記膜を堆積することが、前記前駆体のための共反応体がない状態で行われる、請求項９に記載の方法。
  11. 前記膜を凹ませることが、前記膜をエッチングすることを含む、請求項１に記載の方法。
  12. 前記膜をエッチングすることが、臭素系エッチャントを使用する反応性イオンエッチング処理を含む、請求項１１に記載の方法。
  13. 前記膜を凹ませることが、前記膜を水素プラズマ又は水素ラジカルに曝露することを含む、請求項１１に記載の方法。
  14. 前記凹んだ膜をタングステン膜に変換させることが、前記凹んだ膜をＷＦ６に曝露することを含む、請求項１に記載の方法。
  15. 前記タングステン膜を膨張させることが、前記タングステン膜を酸化することを含む、請求項１に記載の方法。
JP2022186147A 2017-05-02 2022-11-22 タングステン柱を形成する方法 Pending JP2023029868A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762500213P 2017-05-02 2017-05-02
US62/500,213 2017-05-02
JP2018088620A JP2018199863A (ja) 2017-05-02 2018-05-02 タングステン柱を形成する方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018088620A Division JP2018199863A (ja) 2017-05-02 2018-05-02 タングステン柱を形成する方法

Publications (1)

Publication Number Publication Date
JP2023029868A true JP2023029868A (ja) 2023-03-07

Family

ID=64014928

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018088620A Pending JP2018199863A (ja) 2017-05-02 2018-05-02 タングステン柱を形成する方法
JP2022186147A Pending JP2023029868A (ja) 2017-05-02 2022-11-22 タングステン柱を形成する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018088620A Pending JP2018199863A (ja) 2017-05-02 2018-05-02 タングステン柱を形成する方法

Country Status (5)

Country Link
US (2) US10784107B2 (ja)
JP (2) JP2018199863A (ja)
KR (2) KR102710607B1 (ja)
CN (2) CN108807264B (ja)
TW (2) TWI757478B (ja)

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62298110A (ja) * 1986-06-18 1987-12-25 Matsushita Electric Ind Co Ltd 半導体集積回路の製造方法
US4948755A (en) * 1987-10-08 1990-08-14 Standard Microsystems Corporation Method of manufacturing self-aligned conformal metallization of semiconductor wafer by selective metal deposition
JPH0290518A (ja) * 1988-09-28 1990-03-30 Hitachi Ltd 半導体装置及びその製造方法
JPH06112155A (ja) * 1992-09-25 1994-04-22 Matsushita Electron Corp コンタクトプラグ形成方法
JPH0794491A (ja) * 1993-09-22 1995-04-07 Hiroshi Nagayoshi ドライエッチング方法およびドライエッチング処理装置
JP3014019B2 (ja) * 1993-11-26 2000-02-28 日本電気株式会社 半導体装置の製造方法
JPH0837145A (ja) * 1994-07-26 1996-02-06 Hitachi Ltd 半導体集積回路装置の製造方法
US6015986A (en) * 1995-12-22 2000-01-18 Micron Technology, Inc. Rugged metal electrodes for metal-insulator-metal capacitors
US5872052A (en) * 1996-02-12 1999-02-16 Micron Technology, Inc. Planarization using plasma oxidized amorphous silicon
JP2812288B2 (ja) * 1996-02-28 1998-10-22 日本電気株式会社 半導体装置の製造方法
US6383951B1 (en) * 1998-09-03 2002-05-07 Micron Technology, Inc. Low dielectric constant material for integrated circuit fabrication
KR100304962B1 (ko) * 1998-11-24 2001-10-20 김영환 텅스텐비트라인형성방법
TW406370B (en) * 1998-12-19 2000-09-21 Vanguard Int Semiconduct Corp Process of PECVD tungsten and tungsten compound deposition
US6319832B1 (en) * 1999-02-19 2001-11-20 Micron Technology, Inc. Methods of making semiconductor devices
KR100351238B1 (ko) * 1999-09-14 2002-09-09 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
TW457684B (en) * 2000-10-11 2001-10-01 Promos Technologies Inc Manufacturing method of tungsten plug
EP1421607A2 (en) * 2001-02-12 2004-05-26 ASM America, Inc. Improved process for deposition of semiconductor films
US20020197852A1 (en) * 2001-06-21 2002-12-26 Ming-Shi Yeh Method of fabricating a barrier layer with high tensile strength
US7540920B2 (en) * 2002-10-18 2009-06-02 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds
FR2851258B1 (fr) * 2003-02-17 2007-03-30 Commissariat Energie Atomique Procede de revetement d'une surface, fabrication d'interconnexion en microelectronique utilisant ce procede, et circuits integres
KR100680946B1 (ko) * 2004-04-28 2007-02-08 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성방법
US6987961B1 (en) * 2004-06-28 2006-01-17 Neomagic Corp. Ethernet emulation using a shared mailbox between two processors in a feature phone
TWI234288B (en) * 2004-07-27 2005-06-11 Au Optronics Corp Method for fabricating a thin film transistor and related circuits
US8288828B2 (en) * 2004-09-09 2012-10-16 International Business Machines Corporation Via contact structure having dual silicide layers
KR100705397B1 (ko) * 2005-07-13 2007-04-10 삼성전자주식회사 저 저항의 텅스텐막 형성 방법
KR101534678B1 (ko) 2009-02-12 2015-07-08 삼성전자주식회사 텅스텐 콘택 플러그를 산소 분위기에서 ｒｔａ 처리하고, ｒｔｏ 처리된 텅스텐 플러그를 수소 분위기에서 환원시키는 반도체 소자의 제조방법
US8168538B2 (en) * 2009-05-26 2012-05-01 Macronix International Co., Ltd. Buried silicide structure and method for making
US8575753B2 (en) 2009-05-27 2013-11-05 Samsung Electronics Co., Ltd. Semiconductor device having a conductive structure including oxide and non oxide portions
US8535760B2 (en) * 2009-09-11 2013-09-17 Air Products And Chemicals, Inc. Additives to silane for thin film silicon photovoltaic devices
JP5511308B2 (ja) * 2009-10-26 2014-06-04 三菱電機株式会社 半導体装置およびその製造方法
JP5775288B2 (ja) * 2009-11-17 2015-09-09 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体装置
JP5696530B2 (ja) * 2010-05-01 2015-04-08 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
US8048782B1 (en) * 2010-08-12 2011-11-01 Ovshinsky Innovation Llc Plasma deposition of amorphous semiconductors at microwave frequencies
KR101908358B1 (ko) * 2011-05-24 2018-12-11 삼성전자주식회사 금속 플러그를 갖는 반도체 소자 및 그 형성 방법
TWI602283B (zh) * 2012-03-27 2017-10-11 諾發系統有限公司 鎢特徵部塡充
US20140273436A1 (en) * 2013-03-15 2014-09-18 Globalfoundries Inc. Methods of forming barrier layers for conductive copper structures
JP6297884B2 (ja) * 2014-03-28 2018-03-20 東京エレクトロン株式会社 タングステン膜の成膜方法
CN105336662B (zh) * 2014-05-29 2018-06-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9716097B2 (en) * 2015-01-14 2017-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques to avoid or limit implant punch through in split gate flash memory devices
JP6078604B2 (ja) * 2015-09-24 2017-02-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびガス供給系
US9484251B1 (en) * 2015-10-30 2016-11-01 Lam Research Corporation Contact integration for reduced interface and series contact resistance
WO2018089351A1 (en) 2016-11-08 2018-05-17 Applied Materials, Inc. Geometric control of bottom-up pillars for patterning applications

Also Published As

Publication number Publication date
CN108807264A (zh) 2018-11-13
JP2018199863A (ja) 2018-12-20
US20210013038A1 (en) 2021-01-14
KR20180122297A (ko) 2018-11-12
US20180323068A1 (en) 2018-11-08
CN116978862A (zh) 2023-10-31
TW202207278A (zh) 2022-02-16
TWI757478B (zh) 2022-03-11
TW201843708A (zh) 2018-12-16
KR102710607B1 (ko) 2024-09-25
TWI780922B (zh) 2022-10-11
US10784107B2 (en) 2020-09-22
KR20240141699A (ko) 2024-09-27
CN108807264B (zh) 2023-09-12

Similar Documents

Publication Publication Date Title
US10741435B2 (en) Oxidative volumetric expansion of metals and metal containing compounds
TWI719262B (zh) 用於圖案化之薄膜的沉積與處理
CN110476239B (zh) 使用反应性退火的间隙填充
TWI687978B (zh) 用於圖案化應用之由下而上的柱體之幾何控制
JP2019534573A (ja) 自己整合パターニングのための方法
JP7118511B2 (ja) シリコン間隙充填のための二段階プロセス
CN110546753A (zh) 高深宽比结构中的间隙填充的方法
TWI760481B (zh) 用於氧化鎢柱形成之簡化製程流程的鎢選擇性沉積
JP7305622B2 (ja) シリサイド化による金属含有膜の体積膨張
JP7221279B2 (ja) 亜酸化物からの自己整合構造
JP2023029868A (ja) タングステン柱を形成する方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240702