CN110546753A - 高深宽比结构中的间隙填充的方法 - Google Patents

高深宽比结构中的间隙填充的方法 Download PDF

Info

Publication number
CN110546753A
CN110546753A CN201880026884.4A CN201880026884A CN110546753A CN 110546753 A CN110546753 A CN 110546753A CN 201880026884 A CN201880026884 A CN 201880026884A CN 110546753 A CN110546753 A CN 110546753A
Authority
CN
China
Prior art keywords
film
feature
substrate
features
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880026884.4A
Other languages
English (en)
Other versions
CN110546753B (zh
Inventor
程睿
A·B·玛里克
P·曼纳
陈一宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN110546753A publication Critical patent/CN110546753A/zh
Application granted granted Critical
Publication of CN110546753B publication Critical patent/CN110546753B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

此处说明用于无缝间隙填充的方法，包括以下步骤：在特征中沉积膜；处理膜以改变某些膜特性；以及从顶部表面选择性地蚀刻膜。重复沉积、处理以及蚀刻的步骤以在特征中形成无缝间隙填充。

Description

高深宽比结构中的间隙填充的方法
技术领域
本公开文本大致关于沉积膜之方法。具体而言，本公开文本关于用于填充狭窄沟道之工艺。
背景技术
在微电子器件制作中，对于许多应用需要填充具有大于10∶1的深宽比(AR)的狭窄沟道而无空洞产生。一个应用为用于浅沟道隔离(STI)。对此应用，膜的全部沟道必须具有高品质(例如，具有小于2的湿法蚀刻速率比)而具有非常低的渗漏。已成功的一种方法是可流动CVD。在此方法中，低聚物在气相中小心地形成，气相在表面上凝结且接着“流动”至沟道中。所沉积的膜为非常不良的品质，且需要诸如蒸气退火以及UV固化的处理步骤。
随着结构的尺寸降低且深宽比增加，所沉积的可流动膜的后固化方法变得困难。导致膜在所填充的沟道上具有各种成分。
非晶硅在半导体制造工艺中已广泛地使用作为牺牲层，因为非晶硅相对于其他膜(例如，氧化硅、非晶碳等等)可提供良好的蚀刻选择性。随着半导体制作中的临界尺寸(CD)的减少，填充高深宽比的间隙对于先进晶片制作变得越来越敏感。当前的金属替换栅极工艺涉及炉多晶硅或非晶硅虚拟栅极。因为工艺的性质而在Si虚拟栅极的中间形成缝隙。此缝隙在后工艺期间可能开启，且造成结构失效。
常规的非晶硅(a-Si)的等离子体增强化学气相沉积(PECVD)在狭窄沟道的顶部上形成“蘑菇形状”的膜。此归因于等离子体无法穿透至深的沟道中。这引起从顶部捏合狭窄沟道；在沟道的底部处形成空洞。
常规热CVD/炉工艺可通过硅前驱物(例如，硅烷)的热分解来生长a-Si。然而，因为不充足的前驱物供应或分解副产物的存在，与在底部的沉积率相比，在沟道顶部的沉积率更高。在沟道中可观察到狭窄的缝隙或空洞。
因此，需要可提供无缝膜生长的用于在高深宽比结构中的间隙填充的方法。
发明内容
本公开文本的一个或多个实施例涉及处理方法，所述处理方法包括提供在其上具有至少一个特征的基板表面。至少一个特征从基板表面延伸一深度至底表面。至少一个特征具有由第一侧壁和第二侧壁所界定的宽度。在基板表面以及至少一个特征的第一侧壁、第二侧壁和底表面上形成膜。膜具有在特征的顶部处的厚度和在特征的底部处的厚度。处理膜以改变膜的结构、组成物或形态中的一者或多者，来形成经处理的膜。蚀刻经处理的膜，以从特征的顶部移除基本上所有的经处理的膜，且在特征的底部处留下至少一些经处理的膜。
本公开文本的额外实施例涉及处理方法，所述处理方法包括提供在其上具有特征的基板表面，所述特征具有侧壁和底部。在特征中并且在基板表面上沉积硅膜。将硅膜暴露于处理，以修改硅膜的结构、成分或形态。处理包括暴露于Ar、He或H2中的一者或多者。使用H2、HCl或Cl2中的一者或多者从基板表面蚀刻膜，以从基板表面移除基本上所有的膜，且在特征中留下至少一些膜。重复沉积、处理以及蚀刻的步骤，以填充特征。
本公开文本的进一步实施例涉及处理方法，所述处理方法包括提供在其上具有特征的基板表面，所述特征具有侧壁以及底部。在基板表面上形成SiN、SiO或SiON中的一者或多者，使得在特征的底部处基本上不存在SiN、SiO或SiON。在特征中并且在基板表面上沉积基本上非晶的硅膜。基本上非晶的硅膜具有在约1nm至约50nm的范围中的厚度。将硅膜暴露于处理，以结晶化大于或等于约50％的非晶硅膜。处理包括暴露于Ar、He或H2中的一者或多者。使用H2、HCl或Cl2中的一者或多者从基板表面蚀刻膜，以从基板表面移除基本上所有的膜，且在特征中留下至少一些膜。重复沉积、处理以及蚀刻的步骤，以填充特征。
附图简单说明
为了可更详细地理解本发明的上述特征的方式，可参考实施例来对以上简要地概述的本发明进行更具体说明，其中某些实施例示于附图中。然而，应理解附图仅示出本发明的典型实施例，且因此不应被视为对其范围的限制，因为本发明容许其他均等效果的实施例。
图1示出根据本公开文本的一个或多个实施例的基板特征的剖面图；
图2A至图2E示出根据本公开文本的一个或多个实施例的间隙填充工艺的剖面概要示意图；以及
图3是根据本公开文本的一个或多个实施例的工艺流程图。
具体实施方式
在描述本发明的数个示例性实施例之前，应理解本发明并非限于以下说明书中提及的构造或工艺步骤的细节。本发明含括其他实施例且可以各种方式实施或执行。
如本文中所使用的“基板”代表任何基板、或于在制造工艺期间于其上执行膜工艺的基板上形成的材料表面。例如，取决于应用，工艺可于其上执行的基板表面包括诸如硅、氧化硅、应变硅、绝缘体上硅(SOI)、碳掺杂的氧化硅、非晶硅、掺杂硅、锗、砷化镓、玻璃、蓝宝石之类的材料，以及诸如金属、金属氮化物、合金与其他导电材料之类的任何其他材料。基板非限制性地包括半导体晶片。基板可暴露于预处理工艺，以抛光、蚀刻、还原、氧化、羟化、退火、UV固化、e束固化和/或烘烤基板表面。除了在基板自身的表面上直接进行膜工艺之外，在本发明中，所公开的膜处理步骤中的任何步骤也可如以下更加详细地公开而执行在基板上所形成的下层上，且术语“基板表面”旨在包括如上下文所指示的此下层。因此，例如，当膜/层或部分的膜/层已沉积于基板表面上时，新沉积的膜/层的暴露的表面变成基板表面。
本公开文本的实施例提供在具有小尺寸的高的深宽比(AR)结构中沉积膜(例如，非晶硅)的方法。某些实施例有益地提供涉及可在群集工具环境中执行的循环沉积-蚀刻-处理工艺的方法。某些实施例有益地提供无缝的掺杂或合金化的高质量非晶的硅膜以填满具有小尺寸的高AR沟道。
图1示出具有特征110的基板100的部分剖面图。为了说明的目的，附图示出基板具有单个特征，然而，本领域技术人员将理解可具有多于一个特征。特征110的形状可为任何适合的形状，包括但不限于沟道以及圆柱形的通孔。如本文中所使用，术语“特征”意指任何有意的表面不平整。特征的适当示例包括但不限于：具有顶部、两个侧壁以及底部的沟道；具有顶部以及两个侧壁的尖峰。特征可具有任何适合的深宽比(特征的深度对特征的宽度的比率)。在某些实施例中，深宽比大于或等于约5∶1、10∶1、15∶1、20∶1、25∶1、30∶1、35∶1或40∶1。
基板100具有基板表面120。至少一个特征110在基板表面120中形成开口。特征110从基板表面120延伸深度D到底表面112。特征110具有界定特征110的宽度W的第一侧壁114和第二侧壁116。由侧壁和底部所形成的开口区域也被称作间隙。
在间隙填充工艺期间，在填充材料中形成缝隙为常有的。缝隙的尺寸以及宽度可影响间隙填充部件的整体可操作性。缝隙的尺寸以及宽度还可被工艺条件以及正被沉积的材料影响。本公开文本的一个或多个实施例有益地提供循环沉积-处理-蚀刻工艺，以形成无缝的间隙填充。某些实施例有益地提供形成无缝非晶硅的方法，以填充具有小尺寸的高深宽比的沟道。
在不被操作的任何特定理论限制的情况下，相信材料(例如，Si)的形核沉积在不同表面上是不同的。因此，在膜上具有不同程度的结晶度的形核将是不同的。此外，材料(例如，Si)的蚀刻速率在不同表面上将是不同的。某些实施例有益地提供使用等离子体而比结构的底部处更快蚀刻表面结构的顶部的材料(例如，Si)的方法。某些实施例有益地在不同的表面以及不同的位置上使用不同的蚀刻速率，以通过沉积-处理-蚀刻工艺的循环而产生由底部向上的生长。
图2A至图2E以及图3示出根据本公开文本的一个或多个实施例的示例性处理方法200。在210处，提供于其上具有特征的基板用于处理。如此处使用，术语“提供”意指将基板放置至位置或环境中用于进一步的处理。在图2A中示出的实施例中，基板具有两个不同的表面：第一表面150和第二表面160。第一表面150和第二表面160可为不同的材料。例如，所述表面中的一个表面可为金属并且另一个表面为介电质。在某些实施例中，第一表面和第二表面具有相同的化学成分但具有不同的物理性质(例如，结晶度)。
基板表面具有形成于其上的特征110。在图2A中示出的实施例中，特征110受到第一表面150和第二表面160的压迫。示出的特征110为沟道，其中第一表面150形成特征的底部并且第二表面160形成侧壁和顶部。
在220处，形成膜170以使得膜在基板表面174、特征110的侧壁176和底部172上形成。在某些实施例中，膜130保形地形成于至少一个特征上。如此处所使用，术语“保形”或“保形地”指代粘着至且均匀地覆盖暴露的表面的层，而相对于膜的平均厚度具有小于1％的厚度变化。例如，厚的膜将具有小于的厚度变化。此厚度以及变化包括凹槽的边缘、角落、侧面以及底部。例如，在本公开文本的各种实施例中由ALD沉积的保形层将提供复杂表面上基本上均匀厚度的沉积区域的覆盖。
在某些实施例中，膜170为连续膜。如本文所使用，术语“续”指代覆盖整个暴露的表面而不具有显现沉积的层的下方材料的间隙或裸露点的层。连续层可具有小于膜的整体表面面积的约1％的表面面积的间隙或裸露点。
沉积在基板上的膜170将在特征的顶部处(即，基板的表面上)具有膜厚度Tt，并且在特征110的底部处具有膜厚度Tb。特征的顶部处的膜厚度Tt通常小于特征的底部处的膜厚度Tb。然而，沉积膜170的方法可影响顶部和底部的厚度。在某些实施例中，特征的顶部处的厚度大于特征的底部处的厚度。在某些实施例中，特征的底部处的厚度大于特征的顶部处的厚度。特征的底部处的厚度可为较大，因为膜在表面150上能够比在表面160上更快地形核(nucleate)。此举导致膜在特征的底部上比侧壁或顶部更快地生长膜。
一旦膜170开始在特征的侧壁以及顶部上形成之后，介于特征的底部与侧壁/顶部之间的沉积驱动力的差异则差别较小。在某些实施例中，在停止沉积之前或在移动至处理工艺之前，膜170沉积至约1nm至约50nm的范围中的厚度。在某些实施例中，膜170沉积至约5nm至约40nm的范围中或者约10nm至约30nm的范围中的厚度。
膜170可为可选择性地相对于第二表面160沉积在第一表面150上的任何适合的膜。在某些实施例中，膜170包括硅。在某些实施例中，膜170基本上由硅组成。如本文中所使用，术语“基本上由……组成”指的是膜在原子基础上大于或等于约95％、98％或99％的硅(或所述的物质)。在某些实施例中，膜包括非晶硅。在某些实施例中，膜基本上仅包括非晶硅。如本文中所使用，术语“基本上仅为非晶硅”意指膜大于或等于约95％、98％或99％的非晶硅。
膜可由适合的工艺形成，包括但不限于化学气相沉积、等离子体增强化学气相沉积、原子层沉积和等离子体增强原子层沉积。适合的硅前驱物包括但不限于硅烷、乙硅烷、二氯硅烷(DCS)、丙硅烷、四硅烷等。前驱物可在热罐中被加热以增加蒸气压，且使用载气(例如，超高纯度(UHP)的Ar、He、H2、N2等)将所述前驱物传送至腔室。
沉积220期间的温度可取决于例如所使用的(一种或多种)前驱物而为任何适合的温度。在某些实施例中，沉积温度为在约100℃至550℃的范围中，或在约150℃至约450℃的范围中，或在约200℃至约400℃的范围中。
沉积220可在有或没有等离子体的情况下发生。等离子体可为传导耦合等离子体(CCP)或电感耦合等离子体(ICP)，且可为直接等离子体或远程等离子体。在某些实施例中，等离子体具有在约0W至约2000W的范围中的功率。在某些实施例中，最小等离子体功率为大于0W。
在沉积220期间的处理腔室压力可在约100毫托(mTorr)至300托(Torr)的范围中，或在约200毫托至约250托的范围中，或在约500毫托至约200脱的范围中，或在约1托至约150托的范围中。
参照图2B和图3，在230处，一旦膜170已沉积至预定厚度之后，可处理膜。处理膜170造成膜170的结构、成分或形态中的一者或多者的改变，以形成经处理的膜180。
膜的处理可通过任何适合的工艺完成，包括但不限于在有或没有等离子体地情况下的化学暴露、UV、温度、或其他工艺。在某些实施例中，处理膜包括将膜170暴露至包括Ar、He或H2中的一者或多者的等离子体。
在某些实施例中，在顶部184处的经处理的膜180的厚度小于在特征的底部182处的经处理的膜180的厚度。处理可造成膜的厚度的改变。在某些实施例中，处理造成膜结晶度的改变，使得膜至少部分地由非晶转换成结晶，或从结晶转换成非晶。换句话说，某些实施例的处理结晶化至少一部分的膜170。在某些实施例中，膜170为基本上非晶硅，且经处理的膜180具有增加的结晶含量。在某些实施例中，沉积的膜包括基本上仅非晶硅，且经处理的膜具有大于或等于约50％、60％、70％、80％、90％或95％的结晶硅。
在某些实施例中，处理发生在约100毫托至约300托之范围的压力下，或在约200毫托至约250托的范围中，或在约500毫托至约200托的范围中，或在约1托至约150托的范围中。
在某些实施例中，处理以等离子体暴露而发生，所述等离子体暴露可为CCP或ICP中的任一者。在某些实施例中，等离子体具有在约0W至约2000W的范围中的功率。在某些实施例中，最小功率为大于0W。处理期间的温度可为在约100℃至550℃的范围中，或在约150℃至约450℃的范围中，或在约200℃至约400℃的范围中。
参照图3，在240处，到达流程图中的决定点。若已完全填充特征或间隙，则可停止工艺且基板可遭受可选后处理260。若并未填充特征或间隙，则方法移动至250进行蚀刻工艺。
参照图2C，经处理的膜180遭受蚀刻工艺。蚀刻经处理的膜180从顶部184移除基本上所有的经处理的膜180，而在特征的底部182处留下至少一些经处理的膜180。如本文所使用，术语“基本上所有的”意指在顶部184上已移除足够的经处理的膜180，以提供形核延迟以用于后续的沉积工艺。在某些实施例中，从顶部184移除基本上所有的经处理的膜意指第二基板160的至少约95％、98％或99％的表面区域上的经处理的膜180被蚀刻。图2C中示出的实施例示出在侧壁上的经处理的膜180的量，使得在特征中此量在越深处越增加。将此梯度示为线性关系；然而，本领域技术人员将理解此仅为代表性的。
在某些实施例中，蚀刻经处理的膜180包括将经处理的膜180暴露于包括Cl2、H2或HCl中的一者或多者的蚀刻化学物。在某些实施例中，蚀刻化学物包括等离子体。等离子体可为CCP或ICP类型的等离子体。在某些实施例中，蚀刻等离子体为传导耦合等离子体，具有在约0W至约2000W的范围中或在约100W至约2000W的范围中的功率。在某些实施例中，等离子体为电感耦合等离子体，具有在约0W至约5000W的范围中或在约100W至约5000W的范围中的功率。在某些实施例中，等离子体的最小功率为大于0W。
在某些实施例中，蚀刻发生在约100毫托至约300托的范围的压力下，或在约200毫托至约250托的范围中，或在约500毫托至约200托的范围中，或在约1托至约150托的范围中。蚀刻期间的温度可为在约100℃至550℃的范围中，或在约150℃至约450℃的范围中，或在约200℃至约400℃的范围中。
在某些实施例中，在经处理的膜180的顶部184处的蚀刻率大于特征内的经处理的膜180的底部182处的蚀刻率。此选择性蚀刻可通过从底部182移除较少的经处理的膜180来增加填充特征的速率。
在蚀刻250之后，工艺流程移动回到沉积工艺220。重复沉积工艺220以及处理230，且若特征并未被填充，则执行蚀刻250。此工艺流程持续直到特征被填充。图2D示出在特征的底部172和顶部174上的沉积的膜170覆盖经处理的膜180。在底部172处的膜的厚度Tb2大于在特征的顶部处的膜的厚度Tt，因为在蚀刻之后在底部182处经处理的膜180的存在提供比不具有剩余的经处理的膜180的特征的顶部处更大的沉积率。此外，经处理的膜的第一循环的于底部172处的膜的厚度Tb2可大于底部182处的厚度Tb。这可能源自于底部182处经处理的膜180提供比初始第一基板150更快的膜生长。图2E示出在处理之后的膜170导致经处理的膜180以及经处理的膜180的增加的整体厚度。本领域技术人员将理解可在图2E之后持续循环，使得对经处理的膜持续蚀刻和沉积和处理循环直到特征被填充。
在某些实施例中，在沉积膜170之前修改第二表面160以增加沉积的选择性。例如，第二表面160可涂覆有材料，所述材料造成相对于特征的底部来说较长的形核延迟。在某些实施例中，在形成膜170之前在基板表面上沉积SiN、SiO或SiON中的一者或多者。沉积的膜可接着作为第二表面160用于选择性沉积的目的。在某些实施例中，在特征的顶部上形成SiN、SiO或SiON中的一者或多者导致在特征的底部处基本上没有SiN、SiO或SiON。
某些实施例包括可选的后处理260工艺。后处理260可用以修改经处理的膜以改进膜的一些参数。在某些实施例中，后处理260包括将膜进行退火。在某些实施例中，后处理260可通过在用于沉积220、处理230和/或蚀刻250的相同的工艺腔室中的原位退火来执行。适合的退火工艺包括但不限于快速热处理(RTP)或快速热退火(RTA)、尖峰式退火、或UV固化、或e束固化和/或激光退火。退火温度可在约500℃至900℃的范围中。退火期间环境的成分可包括H2、Ar、He、N2、NH3、SiH4等等中的一者或多者。退火期间的压力可在约100毫托至约1atm的范围中。
根据一个或多个实施例，基板在形成层之前和/或之后遭受工艺。此处理可在相同的腔室中或在一个或多个分开的处理腔室中执行。在某些实施例中，基板从第一腔室移动至分开的第二腔室用于进一步的处理。基板可直接从第一腔室移动至分开的处理腔室，或此基板可从第一腔室移动至一个或多个传送腔室，且接着移动至分开的处理腔室。因此，处理装置可包括与传送站连通的多个腔室。此类的装置可称为“群集工具”或“群集系统”等。
一般而言，群集工具为模块系统，所述模块系统包括执行各种功能的多个腔室，所述各种功能包括基板找中心以及定向、除气、退火、沉积和/或蚀刻。根据一个或多个实施例，群集工具至少包括第一腔室以及中央传送腔室。中央传送腔室可容纳机器人，所述机器人可将基板在处理腔室和装载锁定腔室之间以及处理腔室和装载锁定腔室之中穿梭。传送腔室通常维持于真空条件下，且提供中间阶段用于从一个腔室穿梭基板至另一腔室和/或至定位于群集工具的前端处的装载锁定腔室。可适于本发明的两个已知群集工具为以及此两者可从美国加州圣克拉拉市的应用材料公司取得。然而，腔室的精确安排和组合可被改变用于执行如本文中所述的工艺的特定步骤的目的。可使用的其他处理腔室包括但不限于循环层沉积(CLD)、原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、蚀刻、预清洁、化学清洁、例如RTP之类的热处理、等离子体氮化、除气、定向、羟化以及其他基板工艺。通过在群集工具上的腔室中实施工艺，可在沉积后续膜之前不进行氧化的情况下避免大气杂质对于基板的表面污染。
根据一个或多个实施例，当从一个腔室移动至下一个腔室时，基板持续在真空或“装载锁定”的条件下，且并未暴露于周遭空气。传送腔室因此在真空下且被“抽空(pumpdown)”至真空压力下。惰性气体可存在于处理腔室或传送腔室中。在某些实施例中，惰性气体使用作为清洗气体，以移除某些或所有的反应物。根据一个或多个实施例，于沉积腔室的出口处注入净化气体以阻止反应物从沉积腔室移动至传送腔室和/或额外的处理腔室。因此，惰性气体的流动在腔室的出口处形成幕帘。
基板可在单个基板沉积腔室中被处理，其中在对另一基板进行处理之前装载、处理以及卸载单个基板。基板也可以以连续的方式被处理，类似于传输系统，其中多个基板个别地装载到腔室的第一部分、移动通过腔室且从腔室的第二部分卸载。腔室的形状和相关联的传输器系统可形成直的路径或弯曲的路径。此外，处理腔室可为圆盘传送带，其中多个基板围绕中心轴移动且在圆盘传送带路径上暴露于沉积、蚀刻、退火、清洁等的工艺。
于工艺期间，可加热或冷却基板。此类加热或冷却可通过任何适合的手段完成，包括但不限于改变基板支撑件的温度和使加热的或冷却的气体流至基板表面。在某些实施例中，基板支撑件包括加热器/冷却器，所述加热器/冷却器可受控制以传导地改变基板温度。在一个或多个实施例中，所采用的气体(反应气体或者惰性气体)经加热或冷却以局部地改变基板温度。在某些实施例中，加热器/冷却器定位于腔室内邻接基板表面，以对流地改变基板温度。
在处理期间基板也可为固定或旋转的。旋转基板可连续地旋转或在分步地旋转。例如，基板可在整个工艺中旋转，或基板可在暴露于不同的反应气体或净化气体之间小量旋转。在工艺期间旋转基板(连续地或者逐步地)可通过最小化例如气体流动几何形状中局部变化的效应来帮助产生较均匀的沉积或蚀刻。
贯穿本说明书所述的“一个实施例”、“某些实施例”、“一个或多个实施例”或“一实施例”指的是与实施例结合来描述的特定特征、结构、材料或特性被包括在本发明的至少一个实施例中。因此，在贯穿本说明书的各处中的诸如“在一个或多个实施例中”、“在某些实施例中”、“在一个实施例中”或“在一实施例中”之类的短语的存在并不一定指代本发明的相同实施例。此外，特定的特征、结构、材料或特性可以以任何适合的方式结合于一个或多个实施例中。
尽管本文中已参考特定实施例描述本发明，但是应理解这些实施例仅为对本发明的应用及原理的说明。对本领域技术人员而言明显的是，可在不背离本发明的精神和范畴的情况下对本发明的方法和装置进行各种修改和改变。因此，意图本发明包括在所附权利要求剪及其等效方案的范围内的修改和改变。

Claims (15)

1.一种处理方法，包括以下步骤：
提供基板表面，在所述基板表面上具有至少一个特征，所述至少一个特征从所述基板表面延伸一深度至底表面，所述至少一个特征具有由第一侧壁和第二侧壁所界定的宽度；
在所述基板表面以及所述至少一个特征的所述第一侧壁、所述第二侧壁和所述底表面上形成膜，所述膜具有在所述特征的顶部处的厚度和在所述特征的底部处的厚度；
处理所述膜，以改变所述膜的结构、成分或形态中的一者或多者，以形成经处理的膜；以及
蚀刻所述经处理的膜，以从所述特征的所述顶部移除基本上所有的所述经处理的膜，且在所述特征的所述底部处留下至少一些所述经处理的膜。
2.如权利要求1所述的方法，进一步包括以下步骤：重复形成所述膜、处理所述膜，且若所述特征并未被填满，则重复蚀刻所述经处理的膜直到所述特征被填满。
3.如权利要求1所述的方法，其中处理所述膜包括：将所述膜暴露于等离子体，所述等离子体包括Ar、He或H2中的一者或多者。
4.如权利要求3所述的方法，其中所述膜为基本上非晶的，且处理所述膜将所述膜的至少一部分结晶化。
5.如权利要求1所述的方法，其中所述膜包括硅。
6.如权利要求1所述的方法，其中在处理之前，所述膜沉积至在约1nm至约50nm的范围中的厚度。
7.如权利要求1所述的方法，其中蚀刻所述经处理的膜包括：将所述膜暴露于蚀刻化学品，所述蚀刻化学品包括Cl2、H2或HCl中的一者或多者。
8.如权利要求7所述的方法，其中所述蚀刻化学品包括等离子体。
9.如权利要求1所述的方法，其中所述基板包括硅。
10.一种处理方法，包括以下步骤：
提供基板表面，在所述基板表面上具有特征，所述特征具有侧壁和底部；
在所述特征中且在所述基板表面上沉积硅膜；
将所述硅膜暴露于处理，以修改所述硅膜的结构、成分或形态，所述处理包括暴露于Ar、He或H2中的一者或多者；
使用H2、HCl或Cl2中的一者或多者从所述基板表面蚀刻所述膜，以从所述基板表面移除基本上所有的所述膜，且在所述特征中留下至少一些所述膜；以及
重复所述沉积、处理和蚀刻的步骤，以填充所述特征。
11.如权利要求10所述的方法，其中所述硅膜为基本上非晶的，且暴露于所述处理将所述膜的至少一部分结晶化。
12.如权利要求11所述的方法，其中在将所述硅膜暴露于所述处理之后，大于或等于约50％的所述硅膜被结晶化。
13.如权利要求10所述的方法，其中在处理之前，所述硅膜沉积至在约1nm至约50nm的范围中的厚度。
14.如权利要求10所述的方法，其中蚀刻所述膜进一步包括等离子体。
15.如权利要求14所述的方法，进一步包括：在形成所述膜之前，于所述基板表面上形成SiN、SiO或SiON中的一者或多者，使得在所述特征的所述底部处基本上没有SiN、SiO或SiON。
CN201880026884.4A 2017-04-24 2018-04-12 高深宽比结构中的间隙填充的方法 Active CN110546753B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762489417P 2017-04-24 2017-04-24
US62/489,417 2017-04-24
PCT/US2018/027283 WO2018200211A1 (en) 2017-04-24 2018-04-12 Methods for gapfill in high aspect ratio structures

Publications (2)

Publication Number Publication Date
CN110546753A true CN110546753A (zh) 2019-12-06
CN110546753B CN110546753B (zh) 2023-08-11

Family

ID=63920384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880026884.4A Active CN110546753B (zh) 2017-04-24 2018-04-12 高深宽比结构中的间隙填充的方法

Country Status (6)

Country Link
US (1) US10615050B2 (zh)
JP (1) JP7213827B2 (zh)
KR (1) KR102271729B1 (zh)
CN (1) CN110546753B (zh)
TW (1) TWI744522B (zh)
WO (1) WO2018200211A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113066756A (zh) * 2020-04-28 2021-07-02 台湾积体电路制造股份有限公司 半导体元件的制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102654856B1 (ko) * 2017-07-12 2024-04-03 어플라이드 머티어리얼스, 인코포레이티드 Si 갭충전을 위한 순환 컨포멀 증착/어닐링/에칭
US10504747B2 (en) * 2017-09-29 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of gap filling using conformal deposition-annealing-etching cycle for reducing seam void and bending
FR3103315B1 (fr) * 2019-11-19 2021-12-03 St Microelectronics Tours Sas Procédé de fabrication de puces électroniques
US11955370B2 (en) * 2020-04-28 2024-04-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
JP2022095463A (ja) * 2020-12-16 2022-06-28 東京エレクトロン株式会社 半導体装置の製造方法及び基板処理装置
CN118435318A (zh) * 2021-12-17 2024-08-02 朗姆研究公司 高压等离子体抑制
WO2023114898A1 (en) * 2021-12-17 2023-06-22 Lam Research Corporation Method to smooth sidewall roughness and maintain reentrant structures during dielectric gap fill
US20230420295A1 (en) * 2022-06-22 2023-12-28 Applied Materials, Inc. Treatment of tungsten surface for tungsten gap-fill
WO2024044373A1 (en) * 2022-08-26 2024-02-29 Applied Materials, Inc. High aspect ratio gap fill using cyclic deposition and etch

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020000422A1 (en) * 1999-06-29 2002-01-03 Micron Technology, Inc. Etching methods and apparatus and substrate assemblies produced therewith
US20030024902A1 (en) * 2001-03-30 2003-02-06 Li Si Yi Method of plasma etching low-k dielectric materials
US6617253B1 (en) * 1999-07-20 2003-09-09 Samsung Electronics Co., Ltd. Plasma etching method using polymer deposition and method of forming contact hole using the plasma etching method
US20070298585A1 (en) * 2006-06-22 2007-12-27 Applied Materials, Inc. Dielectric deposition and etch back processes for bottom up gapfill
CN101192559A (zh) * 2006-11-28 2008-06-04 中芯国际集成电路制造(上海)有限公司 隔离沟槽的填充方法
US20080272490A1 (en) * 2007-05-04 2008-11-06 Hynix Semiconductor Inc. Semiconductor device including ruthenium electrode and method for fabricating the same
US7476621B1 (en) * 2003-12-10 2009-01-13 Novellus Systems, Inc. Halogen-free noble gas assisted H2 plasma etch process in deposition-etch-deposition gap fill
CN101369553A (zh) * 2007-08-17 2009-02-18 联华电子股份有限公司 减少气相成核缺陷的高密度等离子体沟填方法
US20130260555A1 (en) * 2012-03-28 2013-10-03 Bhushan N. ZOPE Method of enabling seamless cobalt gap-fill
US20140134827A1 (en) * 2010-04-15 2014-05-15 Novellus Systems, Inc. Conformal film deposition for gapfill
JP2014168069A (ja) * 2014-03-28 2014-09-11 Tokyo Electron Ltd アモルファスシリコン膜の成膜方法および成膜装置
US20170092508A1 (en) * 2015-09-24 2017-03-30 Tokyo Electron Limited Method for bottom-up deposition of a film in a recessed feature

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242530A (en) 1991-08-05 1993-09-07 International Business Machines Corporation Pulsed gas plasma-enhanced chemical vapor deposition of silicon
KR100389034B1 (ko) * 2000-11-30 2003-06-25 삼성전자주식회사 반도체 장치의 상하층 접속 형성 방법 및 그 방법에 의해형성된 반도체 장치
US7157327B2 (en) 2004-07-01 2007-01-02 Infineon Technologies Ag Void free, silicon filled trenches in semiconductors
US7956411B2 (en) 2008-01-15 2011-06-07 Fairchild Semiconductor Corporation High aspect ratio trench structures with void-free fill material
US8274777B2 (en) * 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings
US8058170B2 (en) 2008-06-12 2011-11-15 Novellus Systems, Inc. Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
EP2999805A1 (en) * 2013-05-23 2016-03-30 Oerlikon Advanced Technologies AG Method for filling vias and substrate-via filling vacuum processing system
JP6150724B2 (ja) * 2013-12-27 2017-06-21 東京エレクトロン株式会社 凹部を充填する方法
CN104821277B (zh) 2014-01-30 2018-11-16 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US9633917B2 (en) 2015-08-20 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuit structure and method of manufacturing the same
US10084040B2 (en) * 2015-12-30 2018-09-25 Taiwan Semiconductor Manufacturing Co., Ltd. Seamless gap fill
WO2017161236A1 (en) 2016-03-17 2017-09-21 Applied Materials, Inc. Methods for gapfill in high aspect ratio structures
TWI733850B (zh) * 2016-07-27 2021-07-21 美商應用材料股份有限公司 使用沉積/蝕刻技術之無接縫溝道填充

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020000422A1 (en) * 1999-06-29 2002-01-03 Micron Technology, Inc. Etching methods and apparatus and substrate assemblies produced therewith
US6617253B1 (en) * 1999-07-20 2003-09-09 Samsung Electronics Co., Ltd. Plasma etching method using polymer deposition and method of forming contact hole using the plasma etching method
US20030024902A1 (en) * 2001-03-30 2003-02-06 Li Si Yi Method of plasma etching low-k dielectric materials
US7476621B1 (en) * 2003-12-10 2009-01-13 Novellus Systems, Inc. Halogen-free noble gas assisted H2 plasma etch process in deposition-etch-deposition gap fill
US20070298585A1 (en) * 2006-06-22 2007-12-27 Applied Materials, Inc. Dielectric deposition and etch back processes for bottom up gapfill
CN101192559A (zh) * 2006-11-28 2008-06-04 中芯国际集成电路制造(上海)有限公司 隔离沟槽的填充方法
US20080272490A1 (en) * 2007-05-04 2008-11-06 Hynix Semiconductor Inc. Semiconductor device including ruthenium electrode and method for fabricating the same
CN101369553A (zh) * 2007-08-17 2009-02-18 联华电子股份有限公司 减少气相成核缺陷的高密度等离子体沟填方法
US20140134827A1 (en) * 2010-04-15 2014-05-15 Novellus Systems, Inc. Conformal film deposition for gapfill
US20130260555A1 (en) * 2012-03-28 2013-10-03 Bhushan N. ZOPE Method of enabling seamless cobalt gap-fill
JP2014168069A (ja) * 2014-03-28 2014-09-11 Tokyo Electron Ltd アモルファスシリコン膜の成膜方法および成膜装置
US20170092508A1 (en) * 2015-09-24 2017-03-30 Tokyo Electron Limited Method for bottom-up deposition of a film in a recessed feature

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113066756A (zh) * 2020-04-28 2021-07-02 台湾积体电路制造股份有限公司 半导体元件的制造方法

Also Published As

Publication number Publication date
TWI744522B (zh) 2021-11-01
KR102271729B1 (ko) 2021-06-30
CN110546753B (zh) 2023-08-11
JP2020518134A (ja) 2020-06-18
WO2018200211A1 (en) 2018-11-01
TW201842579A (zh) 2018-12-01
US20190172723A1 (en) 2019-06-06
US10615050B2 (en) 2020-04-07
JP7213827B2 (ja) 2023-01-27
KR20190129146A (ko) 2019-11-19

Similar Documents

Publication Publication Date Title
CN110546753B (zh) 高深宽比结构中的间隙填充的方法
US10741435B2 (en) Oxidative volumetric expansion of metals and metal containing compounds
US20170372919A1 (en) Flowable Amorphous Silicon Films For Gapfill Applications
CN110476239B (zh) 使用反应性退火的间隙填充
US11488856B2 (en) Methods for gapfill in high aspect ratio structures
US10580642B2 (en) Two-step process for silicon gapfill
CN116982139A (zh) 使用脉冲高频射频(hfrf)等离子体的间隙填充工艺
US20230340661A1 (en) Gapfill Process Using Pulsed High-Frequency Radio-Frequency (HFRF) Plasma
US10784107B2 (en) Methods of forming tungsten pillars

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant