CN116982139A - 使用脉冲高频射频(hfrf)等离子体的间隙填充工艺 - Google Patents

使用脉冲高频射频(hfrf)等离子体的间隙填充工艺 Download PDF

Info

Publication number
CN116982139A
CN116982139A CN202280015523.6A CN202280015523A CN116982139A CN 116982139 A CN116982139 A CN 116982139A CN 202280015523 A CN202280015523 A CN 202280015523A CN 116982139 A CN116982139 A CN 116982139A
Authority
CN
China
Prior art keywords
range
hfrf
substrate
pulses
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280015523.6A
Other languages
English (en)
Inventor
A·爱丁
程睿
江施施
K·嘉纳基拉曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN116982139A publication Critical patent/CN116982139A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

描述了用于对基板表面的特征进行间隙填充的方法。特征中的每一者从基板表面延伸进入基板达一距离并且具有底部和至少一个侧壁。方法包括以多个高频射频(HFRF)脉冲在基板表面的特征中沉积非共形膜。非共形膜在特征的底部上比在至少一个侧壁上具有更大的厚度。沉积膜被基本上从特征的侧壁蚀刻掉。重复沉积与蚀刻工艺以填充特征。

Description

使用脉冲高频射频(HFRF)等离子体的间隙填充工艺
技术领域
本公开总体涉及间隙填充的方法。具体而言，本公开涉及使用脉冲高频射频(HFRF)等离子体来填充间隙的工艺。
背景技术
在微电子器件制造中，对于许多应用，存在对填充具有大于10：1的深宽比(AR)的无孔隙的狭窄沟槽的需求。一种应用是用于浅沟槽隔离(STI)。对于此应用，膜需要在整个沟槽上具有高质量(具有例如小于2的湿式蚀刻速率比例)，具有非常低的泄漏。在过去取得成功的一种方法是可流动式CVD。在此方法中，寡聚物被小心地以气相形成，寡聚物凝结在表面上，然后“流动”到沟槽中。沉积态(as-deposited)膜具有非常差的质量并且需要诸如蒸气退火与UV固化之类的工艺步骤。
随着结构的尺寸减少和深宽比增加，沉积态可流动膜的后固化方法变得困难。造成在整个经填充沟槽中具有不同成分的膜。
非晶硅已广泛地使用在半导体制造工艺中作为牺牲层，因为它能够提供相对于其他膜(例如，氧化硅、非晶碳等等)的良好蚀刻选择性。随着半导体制造中减少的临界尺寸(CD)，对于先进晶片制造，填充高深宽比间隙变得越来越敏感。当前的金属取代栅极工艺包含熔炉多晶硅或非晶硅虚拟栅极。由于工艺的本质，接缝形成在Si虚拟栅极的中间。这种接缝可能在后处理期间开启并且致使结构损坏。
非晶硅(a-Si)的常规等离子体增强化学气相沉积(PECVD)在狭窄沟槽的顶部上形成“蘑菇形”膜。这是由于等离子体无法渗透到深沟槽中。这造成从顶部夹断的狭窄沟槽；从而在沟槽的底部处形成孔隙。
常规热CVD/熔炉工艺可经由硅前驱物(例如，硅烷、二硅烷)的热分解来生长a-Si。然而，由于不适当的前驱物供给或分解副产物的存在，与沟槽底部处的沉积速率相比，沟槽的顶部上的沉积速率较高。狭窄接缝或孔隙可在沟槽中被观察到。
因此，存在对于可提供无接缝膜生长的高深宽比结构中的间隙填充的方法的需求。
发明内容
本公开的一个或多个实施例关于间隙填充的方法。在一个或多个实施例中，方法包含：将具有基板表面的基板暴露于包含脉冲高频射频(HFRF)等离子体的沉积工艺以沉积非共形膜，所述脉冲高频射频(HFRF)等离子体具有多个HFRF脉冲，基板表面具有形成在基板表面中的多个特征，所述多个特征中的每一者从基板表面延伸进入基板达一距离并且具有底部与至少一个侧壁，非共形膜在特征的底部上比在至少一个侧壁上具有更大的厚度；以及将非共形膜暴露于蚀刻处理以与从特征的底部蚀刻的厚度相比，在特征的侧壁上蚀刻更大厚度的非共形膜。
本公开的其他实施例关于使用HFRF用于间隙填充的方法，包含。在一个或多个实施例中，方法包含：将具有基板表面的基板暴露于在2托的压力下的具有多个第一HFRF脉冲的化学气相沉积以沉积膜，基板表面具有形成在基板表面中的多个特征，每个特征从基板表面延伸进入基板达一距离并且具有底部和至少一个侧壁；以及通过具有在从2托至5托的范围中的压力下以多个第二HFRF脉冲处理基板来蚀刻膜。
附图说明
为了详细理解本公开的上述特征的方式，可通过参考实施例来获得以上简要概述的本公开的更具体的说明，所述实施例中的一些在附图中图示。然而，应注意，附图仅图示本公开的典型实施例，并且因此不应被视为限制本公开的范围，因为本公开可允许其他等效实施例。
图1示出根据本公开的一个或多个实施例的基板特征的剖面视图；以及
图2示出根据本公开的一个或多个实施例的工艺流程。
图3A至图3D示出根据本公开的一个或多个实施例的间隙填充工艺的剖面示意表示。
具体实施方式
在说明本公开的数个示例性实施例之前，应理解，本公开不局限于在以下说明书中所述的结构或工艺步骤的细节。本公开能够具有其他的实施例并且能够以各种方式实践或执行。
本文所使用的“基板”是指在制造工艺期间在其上执行膜处理的任何基板或形成在基板上的材料表面。例如，其上可执行处理的基板表面包括材料，诸如硅、氧化硅、应变硅、绝缘体上硅(SOI)、碳掺杂氧化硅、非晶硅、掺杂硅、锗、砷化镓、玻璃、蓝宝石、以及任何其他材料，诸如金属、金属氮化物、金属合金、以及其他导电材料，这取决于应用。基板包括但不限于半导体晶片。基板可暴露于预处理工艺以抛光、蚀刻、还原、氧化、羟基化、退火、UV固化、电子束固化和/或烘烤基板表面。除了直接在基板本身表面上的膜处理之外，在本公开中，公开的膜工艺步骤中的任一者也可在形成在基板上的下方层上执行，如在下文更详细公开的，并且术语“基板表面”旨在根据上下文的指示包括此类下方层。因此，例如，当膜/层或部分膜/层已沉积至基板表面上时，新沉积的膜/层的暴露表面成为基板表面。
本公开的一个或多个实施例提供低温硅间隙填充工艺。通过首先进行沉积，然后蚀刻围绕一些沟槽结构的硅膜，与沟槽的侧壁或顶部相比，在沟槽的底部处产生了厚得多的量的非晶硅(a-Si)膜。一些实施例提供循环沉积与蚀刻以形成无接缝硅间隙填充的方法。
本公开的实施例提供在具有小尺寸的高深宽比(AR)结构中沉积膜(例如，非晶硅)的方法。一些实施例有利地提供包含可在群集工具环境中执行的循环沉积-蚀刻-处理工艺的方法。一些实施例有利地提供无接缝经掺杂或合金的高质量非晶硅膜以填充具有小尺寸的高AR沟槽。
图1示出具有特征110的基板100的部分剖面视图。出于说明目的，图中示出具有单个特征的基板；然而，本领域技术人员将理解，可存在超过一个特征。特征100的形状可以是任何合适形状，包括但不限于沟槽与圆柱形通孔。以此方式使用时，术语“特征”意味着任何有意的表面不规则。特征的合适示例包括但不限于具有顶部、两个侧壁和底部的沟槽、具有顶部与两个侧壁的尖峰。特征可具有任何合适深宽比(特征的深度对于特征的宽度的比例)。在一些实施例中，深宽比大于或等于约5:1、10:1、15:1、20:1、25:1、30:1、35:1或40:1。
基板100具有基板表面120。至少一个特征110在基板表面120中形成开口。特征110从基板表面120延伸深度D至底表面112。特征110具有限定特征110的宽度W的第一侧壁114与第二侧壁116。由侧壁与底部形成的开放区域也被称作为间隙。
在间隙填充工艺期间，通常在填充材料中形成接缝。接缝的尺寸与宽度可能影响间隙填充部件的整体可操作性。接缝的尺寸与宽度也可能受到工艺条件与所沉积的材料的影响。因此，一个或多个实施例有利地提供无接缝(或无孔隙)间隙填充的方法。方法的一些实施例有利地公开用于间隙填充的循环沉积-处理-蚀刻工艺。在一些实施例中，间隙填充是无接缝的。
图2与图3A至图3D示出根据本公开的一个或多个实施例的示例性间隙填充方法200。在图2所示的实施例中，方法200在具有至少一个特征110的基板100上执行。在一些实施例中，特征110具有的深宽比大于或等于5:1、10:1、15:1、20:1、25:1、30:1、35:1或40:1。在一些实施例中，方法200包含沉积膜220和蚀刻膜240。在一些实施例中，在群集工具环境中的一个或多个处理腔室中执行膜沉积220和/或膜蚀刻240。在一些实施例中，膜沉积220和/或膜蚀刻240包含多个高频射频(HFRF)脉冲。在一个或多个实施例中，等离子体包含脉冲HFRF等离子体。在一些实施例中，脉冲HFRF等离子体包含多个HFRF脉冲。在一些实施例中，脉冲HFRF等离子体沉积非共形膜。
一些实施例有利地提供使用等离子体以与在特征的底部上相比，在特征的侧壁上更快地蚀刻材料(例如，Si)的方法。一些实施例有利地使用在不同表面与不同位置上的不同蚀刻速率，以通过循环沉积-蚀刻工艺来创造由下往上的生长。
在图3A图示的实施例中，基板100具有形成在基板100上的特征110，以及两个不同的表面：第一表面350与第二表面360。第一表面350与第二表面360可以是不同材料。例如，表面中的一者可以是金属而另一者可以是电介质。在一些实施例中，第一表面350与第二表面360具有相同化学组成但具有不同物理性质(例如，结晶性)。在说明下文的方法时，参照基板100意指第一表面350与第二表面360或特征110形成在其中的单个表面。
在图3A图示的实施例中，特征110由第一表面350与第二表面360形成。特征110图示为沟槽，其中第一表面350形成特征的底部而第二表面360形成侧壁与顶部。
一些实施例的方法200包括可选的基板预处理210。在一些实施例中，基板被暴露于一种或多种工艺条件以预处理或制备用于沉积的基板表面。例如，一些实施例中的预处理致密化基板表面或改变表面封端。在一些实施例中，可选的预处理210包含抛光、蚀刻、还原、氧化、烃基化、退火、UV固化、电子束固化、等离子体处理和/或烘烤基板表面中的一者或多者。在一些实施例中，等离子体处理包含NH3等离子体处理。
在沉积工艺220处，膜370沉积在基板100上。在一个或多个实施例中，沉积膜370包含等离子体增强化学气相沉积(PECVD)工艺或等离子体增强原子层沉积(PEALD)工艺。在一些实施例中，沉积工艺220包含PECVD工艺。在一些实施例中，沉积工艺220包含PEALD工艺。在一些实施例中，PECVD包含第一脉冲高频射频(HFRF)等离子体。在一些实施例中，第一脉冲HFRF等离子体包含多个第一HFRF脉冲。诸如“第一”、“第二”等等的序数的使用用于指明不同的工艺或部件，并且不旨在暗示操作或使用的特定顺序。
如本文所使用的，高频射频等离子体包含功率的高频的开启/关闭脉冲。当开启时，功率以射频递送。脉冲频率与射频是指用于产生等离子体的功率的可被独立控制的不同方面。
膜370可以是可以相对于第二表面360选择性地沉积在第一表面350上的任何合适的膜。在一些实施例中，膜370包含硅。在一些实施例中，膜370基本上由硅组成。以此方式使用时，术语“基本上由……组成”意指膜在原子基础上大于或等于约90％、93％、95％、98％或99％是硅(或所阐明的物质)。在一些实施例中，膜370包含非晶硅。在一些实施例中，膜370基本上仅包含非晶硅。以此方式使用时，术语“基本上仅非晶硅”意指膜370的大于或等于约90％、93％、95％、98％或99％是非晶硅。
图3A图示形成在基板表面(顶部374)、特征110的侧壁376与底部372上的膜370。沉积在基板上的膜370将具有在特征的侧壁处的膜厚度Ts、在特征的顶部处(即，在基板的表面上)的膜厚度Tt、以及在特征110的底部处的膜厚度Tb。
在一些实施例中，膜370非共形地形成在至少一个特征上。如本文所使用的，术语“非共形”或“非共形地”是指粘附至并且非均匀地覆盖暴露表面的层，所述层具有相对于膜的平均厚度的大于10％的厚度变化。例如，具有的平均厚度的膜会具有在厚度上大于/>的变化。此厚度变化包括边缘、角落、侧部、以及凹部的底部。在一些实施例中，变化大于或等于10％、15％、20％、25％、30％、35％、40％、45％、50％、55％、60％、65％、70％、75％、80％、85％或90％。在一些实施例中，沉积在沟槽的侧壁上的膜比起沉积在沟槽的底部上或其中形成沟槽的表面上的膜的厚度更薄。在一些实施例中，在侧壁上的沉积膜的平均厚度小于或等于在沟槽的底部和/或顶部上的平均厚度的90％、80％、70％、60％、50％、40％、30％或20％。
在一些实施例中，在停止沉积之前，膜370被沉积至在从1nm至100nm、从1nm至80nm、从1nm至50nm、从10nm至100nm、从10nm至80nm、从10nm至50nm、从20nm至100nm、从20nm至80nm或从20nm至50nm的范围中的平均厚度。在一些实施例中，膜370被沉积至在从5nm至100nm、从5nm至80nm、从5nm至40nm、从5nm至30nm或从10nm至30nm的范围中的平均厚度。
用于沉积膜370的工艺参数可影响在特征的侧壁处、特征的顶部处和/或特征的底部处的膜厚度。例如，特征前驱物和/或反应物质、等离子体条件、温度等等。在一些实施例中，在特征的顶部处的厚度Tt大于在特征的侧壁处的厚度Ts。在一些实施例中，在特征的底部处的厚度Tb大于在特征的侧壁处的厚度Ts。在一些实施例中，在特征的顶部处的厚度Tt大于在特征的底部处的厚度Tb。在一些实施例中，在特征的底部处的厚度Tb大于在特征的顶部处的厚度Tt。
在膜沉积220工艺期间，基板暴露于形成膜370的一种或多种工艺气体和/或条件。在一些实施例中，工艺气体流入处理腔室的处理区并且脉冲HFRF等离子体由工艺气体形成以沉积膜370。一些实施例的工艺气体包括硅前驱物与载气，并且载气通过HFRF功率被点燃成等离子体。
在一个或多个实施例中，第一脉冲HFRF等离子体是传导耦合等离子体(CCP)或感应耦合等离子体(ICP)。在一些实施例中，第一脉冲HFRF等离子体是直接等离子体或远程等离子体。在一些实施例中，多个第一HFRF脉冲中的每一者独立地在从0W至500W、从50W至500W、从50W至400W、从50W至300W、从50W至200W、从50W至100W、从100W至500W、从100W至400W、从100W至300W、从100W至200W、从200W至500W、从200W至400W或从200W至300W的范围中的第一功率下产生。在一些实施例中，最小第一等离子体功率大于0W。在一些实施例中，所有的第一脉冲具有相同功率。在一些实施例中，第一HFRF等离子体中的个体脉冲功率变化。
在一个或多个实施例中，多个第一HFRF等离子体脉冲具有在从1％至50％、从1％至45％、从1％至40％、从1％至35％、从1％至30％、从1％至25％、从1％至20％、从1％至15％、从1％至10％、从5％至50％、从5％至45％、从5％至40％、从5％至35％、从5％至30％、从5％至25％、从5％至20％、从5％至15％、从5％至10％、从10％至50％、从10％至45％、从10％至40％、从10％至35％、从10％至30％、从10％至25％、从10％至20％或从10％至15％的范围中的第一占空比。在一些实施例中，在沉积工艺期间的等离子体脉冲中的每一者具有相同占空比。在一些实施例中，占空比在沉积工艺期间改变。
在一个或多个实施例中，多个第一HFRF等离子体脉冲中的每一者独立地具有在从5毫秒至50微秒、从4毫秒至50微秒、从3毫秒至50微秒、从2毫秒至50微秒、从1毫秒至50微秒、从800微秒至50微秒、从500微秒至50微秒、从200微秒至50微秒、从5毫秒至100微秒、从4毫秒至100微秒、从3毫秒至100微秒、从2毫秒至100微秒、从1毫秒至100微秒、从800微秒至100微秒、从500微秒至100微秒以及从200微秒至100微秒的范围中的脉冲宽度。在一些实施例中，脉冲宽度中的每一者在沉积工艺期间是相同的。在一些实施例中，脉冲宽度在沉积工艺期间变化。
在一个或多个实施例中，多个第一HFRF等离子体脉冲中的每一者独立地具有在从0.1kHz至20kHz、从0.1kHz至15kHz、从0.1kHz至10kHz、从0.1kHz至5kHz、0.5kHz至20kHz、从0.5kHz至15kHz、从0.5kHz至10kHz、从0.5kHz至5kHz、1kHz至20kHz、从1kHz至15kHz、从1kHz至10kHz、从1kHz至5kHz、2kHz至20kHz、从2kHz至15kHz、从2kHz至10kHz或从2kHz至5kHz的范围中的第一脉冲频率。在一些实施例中，脉冲频率在沉积工艺期间保持相同。在一些实施例中，脉冲频率在沉积工艺期间变化。
在一个或多个实施例中，多个第一HFRF脉冲具有在从5MHz至20MHz、从5MHz至15MHz、从5MHz至10MHz、从10MHz至20MHz或从10MHz至15MHz的范围中的第一射频。在一个或多个实施例中，多个第一HFRF脉冲具有13.56MHz的第一射频。在一些实施例中，脉冲的射频在沉积工艺期间是相同的。在一些实施例中，脉冲的射频在沉积工艺期间变化。在一个或多个实施例中，多个第一HFRF脉冲中的每一者独立地具有在从5MHz至20MHz、从5MHz至15MHz、从5MHz至10MHz、从10MHz至20MHz或从10MHz至15MHz的范围中的第一射频。在一个或多个实施例中，多个第一HFRF脉冲中的每一者独立地具有13.56MHz的第一射频。
在一个或多个实施例中，多个第一HFRF脉冲中的每一者具有在从1％至50％、从1％至45％、从1％至40％、从1％至35％、从1％至30％、从1％至25％、从1％至20％、从1％至15％、从1％至10％、从5％至50％、从5％至45％、从5％至40％、从5％至35％、从5％至30％、从5％至25％、从5％至20％、从5％至15％、从5％至10％、从10％至50％、从10％至45％、从10％至40％、从10％至35％、从10％至30％、从10％至25％、从10％至20％或从10％至15％的范围中的第一占空比。在一些实施例中，脉冲的占空比在沉积工艺期间是相同的。在一些实施例中，脉冲的占空比在沉积工艺期间变化。
沉积工艺220可发生在任何合适基板温度。在一些实施例中，在沉积工艺220期间，基板维持在15℃至250℃、从15℃至225℃、从15℃至200℃、从15℃至175℃、从15℃至150℃、从15℃至125℃、从15℃至100℃、从25℃至250℃、从25℃至225℃、从25℃至200℃、从25℃至175℃、从25℃至150℃、从25℃至125℃、从25℃至100℃、从50℃至250℃、从50℃至225℃、从50℃至200℃、从50℃至175℃、从50℃至150℃、从50℃至125℃、从50℃至100℃、从75℃至250℃、从75℃至225℃、从75℃至200℃、从75℃至175℃、从75℃至150℃、从75℃至125℃或从75℃至100℃的范围中的温度。
在一个或多个实施例中，膜沉积工艺220包含将第一载气、前驱物或第一反应物中的一者或多者流动至基板表面上。在一些实施例中，载气包括但不限于氩(Ar)、氦He、H2或N2。在一些实施例中，载气包含氦(He)或基本上由氦(He)组成。在一些实施例中，载气包含氩(Ar)。在一个或多个实施例中，前驱物包括但不限于硅烷、二硅烷、二氯硅烷(DCS)、三硅烷、或四硅烷。在一些实施例中，前驱物包含硅烷(SiH4)。在一些实施例中，前驱物气体包含二硅烷(Si2H6)或基本上由二硅烷(Si2H6)组成。在一些实施例中，前驱物气体在热罐中被加热以增加蒸气压力并且使用载气被递送至腔室。在一些实施例中，第一反应气体包含H2。.
在一个或多个实施例中，将第一载气、前驱物气体或第一反应气体中的每一者独立地以在从40sccm至10000sccm、从40sccm至5000sccm、从40sccm至2000sccm、从40sccm至1000sccm、从40sccm至500sccm、从40sccm至100sccm、从100sccm至10000sccm、从100sccm至5000sccm、从100sccm至2000sccm、从100sccm至1000sccm、从100sccm至500sccm、从250sccm至10000sccm、从250sccm至5000sccm、从250sccm至2000sccm、从250sccm至1000sccm、从250sccm至500sccm、从500sccm至10000sccm、从500sccm至5000sccm、从500sccm至2000sccm或从500sccm至1000sccm的范围中的剂量流动至基板表面上。
在一些实施例中，如图3A所示，在沉积工艺220期间沉积的膜370是连续膜。如本文所使用的，术语“连续”是指膜覆盖整个暴露表面而没有显露在沉积层下方的材料的间隙或裸点。连续膜可具有的间隙或裸点的表面积小于膜的总表面积的约1％。
在沉积工艺220之后，方法200到达判定点230。在判定点230处，评估特征的填充状态。如果特征110或间隙已被完全地填充，则方法200可停止并且基板可经受可选的后处理260。如果特征或间隙尚未被填充，则方法200移动至蚀刻处理240。
在一个或多个实施例中，在沉积工艺220之后但在蚀刻处理240之前，基板100经受净化处理和/或真空处理。在一些实施例中，在沉积工艺220与蚀刻处理240之间，诸如氩之类的净化气体被导入处理腔室以净化反应区域或者以其他方式从反应区域移除任何残留反应化合物或副产物。在一些实施例中，净化气体在整个方法200中连续地流入处理腔室。在一些实施例中，沉积工艺220与蚀刻处理240之间，负压力被施加到处理腔室中以从反应区域移除任何残留反应化合物或副产物。在一些实施例中，负压力在整个方法200中连续地被施加到处理腔室中。在一些实施例中，在后处理处置260之前施加净化处理和/或真空处理。
在一个或多个实施例中，蚀刻处理240蚀刻非共形膜。在一些实施例中，与从特征110的底部蚀刻的厚度Tb相比，蚀刻处理240从特征110的侧壁上的膜370蚀刻更大的厚度Ts。在一个或多个实施例中，与从特征110的顶部蚀刻的厚度Tt相比，蚀刻处理从特征110的侧壁上的膜370蚀刻更大的厚度Ts。
不受操作的任何特定理论的局限，据信，相对于侧壁膜376，指向性等离子体处理优先地改性顶部膜374与底部膜372。经改性膜似乎更具蚀刻抗性。这造成之后较高的侧壁蚀刻速率。图3B图示根据本公开的一个或多个实施例的已经经受致使顶部膜384与底部膜382的改性的膜蚀刻的特征110。
图3C图示根据本公开的一个或多个实施例的经蚀刻膜。蚀刻膜370从特征110移除基本上所有的侧壁膜376并且留下顶部膜384与底部膜382中的一些。在一些实施例中，移除基本上所有的侧壁膜376意指侧壁的表面积的至少约95％、98％或99％被蚀刻掉。在一些实施例中，移除基本上所有的侧壁膜376包含用于后续沉积工艺220的成核延迟。
在一个或多个实施例中，蚀刻处理240包含将基板表面暴露于第二载气或第二反应气体中的一者或多者。在一些实施例中，第二载气包含氩(Ar)、氦(He)或氮(N2)中的一者或多者。在一些实施例中，第二反应气体包含Cl2、H2、NF3或HCl中的一者或多者。在一些实施例中，第二反应气体包含H2或基本上由H2组成。在一些实施例中，第二载气或第二反应气体中的每一者独立地以在从40sccm至10000sccm、从40sccm至5000sccm、从40sccm至2000sccm、从40sccm至1000sccm、从40sccm至500sccm、从40sccm至100sccm、从100sccm至10000sccm、从100sccm至5000sccm、从100sccm至2000sccm、从100sccm至1000sccm、从100sccm至500sccm、从250sccm至10000sccm、从250sccm至5000sccm、从250sccm至2000sccm、从250sccm至1000sccm、从250sccm至500sccm、从500sccm至10000sccm、从500sccm至5000sccm、从500sccm至2000sccm或从500sccm至1000sccm范围中的流率被流动至基板表面上。
在一个或多个实施例中，蚀刻处理240包含将基板100维持在从15℃至250℃、从15℃至225℃、从15℃至200℃、从15℃至175℃、从15℃至150℃、从15℃至125℃、从15℃至100℃、从25℃至250℃、从25℃至225℃、从25℃至200℃、从25℃至175℃、从25℃至150℃、从25℃至125℃、从25℃至100℃、从50℃至250℃、从50℃至225℃、从50℃至200℃、从50℃至175℃、从50℃至150℃、从50℃至125℃、从50℃至100℃、从75℃至250℃、从75℃至225℃、从75℃至200℃、从75℃至175℃、从75℃至150℃、从75℃至125℃或从75℃至100℃的范围中的温度。在一些实施例中，基板在沉积工艺220与蚀刻处理240期间维持在相同温度。在一些实施例中，在沉积工艺220与蚀刻处理240期间，基板维持在不同(ΔT>10℃)温度。
在一个或多个实施例中，蚀刻处理240包含将基板100维持在从0.1托至12托、从0.5托至12托、从1托至12托、从2托至12托、从3托至12托、从4托至12托、从0.1托至10托、从0.5托至10托、从1托至10托、从2托至10托、从3托至10托、从4托至10托、从0.1托至8托、从0.5托至8托、从1托至8托、从2托至8托、从3托至8托、从4托至8托、从0.1托至5托、从0.5托至5托、从1托至5托、从2托至5托、从3托至5托或从4托至5托的范围中的压力。
在一些实施例中，蚀刻处理240包含蚀刻等离子体。在一些实施例中，蚀刻等离子体是传导耦合等离子体(CCP)或感应耦合等离子体(ICP)。在一些实施例中，蚀刻等离子体是直接等离子体或远程等离子体。在一些实施例中，蚀刻等离子体以在从0W至500W、从50W至500W、从50W至400W、从50W至300W、从50W至200W、从50W至100W、从100W至500W、从100W至400W、从100W至300W、从100W至200W、从200W至500W、从200W至400W或从200W至300W的范围中的功率操作。在一些实施例中，等离子体的最小功率大于0W。
在一些实施例中，蚀刻工艺发生在连续的功率水平。在一些实施例中，蚀刻工艺以第二HFRF等离子体脉冲发生。在一些实施例中，多个第二HFRF等离子体脉冲中的每一者独立地以在从0W至500W、从50W至500W、从50W至400W、从50W至300W、从50W至200W、从50W至100W、从100W至500W、从100W至400W、从100W至300W、从100W至200W、从200W至500W、从200W至400W或从200W至300W的范围中的第二功率产生。在一些实施例中，最小的第二等离子体功率大于0W。在一些实施例中，脉冲的功率在蚀刻处理期间是相同的。在一些实施例中，脉冲的功率在蚀刻处理期间变化。
在一个或多个实施例中，多个第二HFRF等离子体脉冲具有在从1％至50％、从1％至45％、从1％至40％、从1％至35％、从1％至30％、从1％至25％、从1％至20％、从1％至15％、从1％至10％、从5％至50％、从5％至45％、从5％至40％、从5％至35％、从5％至30％、从5％至25％、从5％至20％、从5％至15％、从5％至10％、从10％至50％、从10％至45％、从10％至40％、从10％至35％、从10％至30％、从10％至25％、从10％至20％或从10％至15％的范围中的占空比。在一些实施例中，脉冲的占空比在蚀刻处理期间是相同的。在一些实施例中，脉冲的占空比在蚀刻处理期间变化。
在一个或多个实施例中，多个第二HFRF等离子体脉冲中的每一者具有在从5毫秒至50微秒、从4毫秒至50微秒、从3毫秒至50微秒、从2毫秒至50微秒、从1毫秒至50微秒、从800微秒至50微秒、从500微秒至50微秒、从200微秒至50微秒、从5毫秒至100微秒、从4毫秒至100微秒、从3毫秒至100微秒、从2毫秒至100微秒、从1毫秒至100微秒、从800微秒至100微秒、从500微秒至100微秒以及从200微秒至100微秒的范围中的脉冲宽度。在一些实施例中，脉冲的脉冲宽度在蚀刻处理期间是相同的。在一些实施例中，脉冲的脉冲宽度在蚀刻处理期间变化。
在一个或多个实施例中，多个第二HFRF等离子体脉冲中的每一者独立地具有在从0.1kHz至20kHz、从0.1kHz至15kHz、从0.1kHz至10kHz、从0.1kHz至5kHz、0.5kHz至20kHz、从0.5kHz至15kHz、从0.5kHz至10kHz、从0.5kHz至5kHz、1kHz至20kHz、从1kHz至15kHz、从1kHz至10kHz、从1kHz至5kHz、2kHz至20kHz、从2kHz至15kHz、从2kHz至10kHz或从2kHz至5kHz的范围中的脉冲频率。在一些实施例中，脉冲的频率在蚀刻处理期间是相同的。在一些实施例中，脉冲的频率在蚀刻处理期间变化。
在一个或多个实施例中，多个第二HFRF脉冲具有在从5MHz至20MHz、从5MHz至15MHz、从5MHz至10MHz、从10MHz至20MHz或从10MHz至15MHz的范围中的第二射频。在一个或多个实施例中，多个第二HFRF脉冲具有13.56MHz的第二射频。在一些实施例中，脉冲的射频在蚀刻处理期间是相同的。在一些实施例中，脉冲的射频在蚀刻处理期间变化。在一个或多个实施例中，多个第二HFRF脉冲中的每一者独立地具有在从5MHz至20MHz、从5MHz至15MHz、从5MHz至10MHz、从10MHz至20MHz或从10MHz至15MHz的范围中的第二射频。在一个或多个实施例中，多个第二HFRF脉冲中的每一者独立地具有13.56MHz的第二射频。
在一个或多个实施例中，方法200进一步包含重复沉积工艺220与蚀刻膜240以用于间隙填充。在一些实施例中，重复沉积工艺220与重复蚀刻膜240中的每一者包含HFRF等离子体。在一些实施例中，间隙填充是无缝的。图3D图示在通过沉积-蚀刻-处理工艺的多个循环之后已被填充的特征110。
在一个或多个实施例中，一个或多个额外效应进一步区分在特征的侧壁上的非共形膜的蚀刻速率与在特征的底部上的非共形膜的蚀刻速率。在一些实施例中，一个或多个额外效应包括将沉积在基板表面上的材料(例如，Si)的成核速率、影响将沉积在基板表面上的材料的成核速率的基板表面性质、或将沉积在基板表面上的材料(例如，Si)的蚀刻速率。
一些实施例包括可选的后处理260工艺。后处理260可用于改性膜370以改善膜的一些参数。在一些实施例中，后处理260包含退火膜370。在一些实施例中，后处理260可通过在用于沉积220和/或蚀刻240的相同处理腔室中的原位退火来执行。合适的退火工艺包括但不限于快速热工艺(RTP)或快速热退火(RTA)、尖峰退火、或UV固化、或电子束固化和/或激光退火。退火温度可在约500℃至900℃的范围中。退火期间的环境的组成可包括H2、Ar、He、N2、NH3、SiH4等等中的一者或多者。退火期间的压力可在约100毫托至约1大气压的范围中。
根据一个或多个实施例，基板100在形成层之前和/或在形成层之后经受处理。此处理可在同一腔室中执行或在一个或多个分开的处理腔室中执行。在一些实施例中，基板100从第一腔室移动至分开的第二腔室以用于进一步处理。基板100可直接地从第一腔室移动至分开的处理腔室，或者基板100可从第一腔室移动至一个或多个传送腔室，然后移动至分开的处理腔室。因此，处理设备可包含与传送站连通的多个腔室。这类设备可被称为“群集工具”或“群集系统”等。
大体上，群集工具是包含执行各种功能的多个腔室的模块系统，所述功能包括基板中心找寻和定向、除气、退火、沉积220和/或蚀刻240。根据一个或多个实施例，群集工具包括至少一个第一腔室与中央传送腔室。中央传送腔室可容纳机器人，所述机器人可在处理腔室与装载锁定腔室之间和之中穿梭运送基板。传送腔室通常维持在真空状态并且提供中间阶段以用于将基板从一个腔室穿梭运送至另一腔室和/或定位在群集工具的前端的装载锁定腔室。可适用于本公开的两种熟知的群集工具为和/>这两者都可从加利福尼亚州圣克拉拉市的应用材料公司获得。本文所述的实施例也可使用其他合适系统来执行。其他合适系统包括但不限于/>XP Precision或它们的等同物。然而，出于执行本文所述的工艺的特定步骤的目的，腔室的确切布置与组合可改变。可使用的其他处理腔室包括但不限于循环层沉积(CLD)、原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、蚀刻、预清洗、化学清洗、诸如RTP之类的热处理、等离子体氮化、除气、定向、烃基化以及其他基板工艺。通过在群集工具上的腔室中执行工艺，可以在无需在沉积后续膜之前进行氧化的情况下避免大气杂质对基板的表面污染。
根据一个或多个实施例，基板100连续地在真空下或“装载锁定”状态，并且当从一个腔室移动至下一个腔室时不暴露于周围空气。因此，传送腔室在真空下被“泵回”到真空压力下。惰性气体可存在于处理腔室或传送腔室中。在一些实施例中，惰性气体用作净化气体以移除反应物中的一些或全部。根据一个或多个实施例，净化气体注射在沉积腔室的出口处以防止反应物从沉积腔室移动至传送腔室和/或额外处理腔室。因此，惰性气体的流动在腔室的出口处形成帘幕。
基板可在单个基板沉积腔室中处理，其中在处理另一基板之前，单个基板被加载、处理和卸载。基板也可以连续方式来处理，类似于输送带系统，其中多个基板被个别地加载到腔室的第一部分中，移动穿过腔室和从腔室的第二部分卸载。腔室与相关联的输送带系统的形状可形成直线路径或弯曲路径。此外，处理腔室可以是旋转式传送带，其中多个基板围绕中心轴线移动并且在整个旋转式传送带路径中暴露于沉积、蚀刻、退火、清洗等等工艺。
在处理期间，基板100可被加热或冷却。此类加热或冷却可通过任何合适手段来完成，包括但不限于改变基板支撑件的温度和将经加热或冷却的气体流动至基板表面。在一些实施例中，基板支撑件包括加热器/冷却器，所述加热器/冷却器可受控以传导地改变基板温度。在一个或多个实施例中，所采用的气体(反应气体或惰性气体)被加热或冷却以局部地改变基板温度。在一些实施例中，加热器/冷却器定位在腔室内邻近于基板表面以对流地改变基板温度。
基板在处理期间也可以是静止的或被旋转。旋转基板可被连续地旋转或以离散步骤旋转。例如，基板可贯穿整个工艺被旋转，或基板可在暴露于不同反应气体或净化气体之间被小量地旋转。通过最小化例如气体流动几何中的局部可变化性的效应，在处理期间旋转基板(连续地或阶段地)可有助于产生更均匀的沉积或蚀刻。
贯穿本说明书对“一个实施例”、“某些实施例”、“一个或多个实施例”、或“实施例”的引用意指结合实施例所述的特定特征、结构、材料、或特性被包括在本公开的至少一个实施例中。因此，在贯穿本说明书的各种地方出现的诸如“在一个或多个实施例中”、“在某些实施例中”、“在一个实施例中”、或“在实施例中”之类的短语不一定是指本公开的同一实施例。此外，特定特征、结构、材料或特性可以任何合适方式结合在一个或多个实施例中。
虽然已参照特定实施例说明本文的公开内容，但将理解，这些实施例仅为对本公开的原理与应用的例示。对于本领域技术人员将显而易见的是，可在不背离本公开的精神与范围的情况下对本公开的方法与设备进行各种修改与变化。因此，本公开旨在包括在所附权利要求书及其等效物的范围内的修改与变化。

Claims (20)

1.一种间隙填充的方法，所述方法包含以下步骤：
将具有基板表面的基板暴露于包含脉冲高频射频(HFRF)等离子体的沉积工艺以沉积非共形膜，所述脉冲高频射频(HFRF)等离子体具有多个HFRF脉冲，所述基板表面具有形成在所述基板表面中的多个特征，所述多个特征中的每一者从所述基板表面延伸进入所述基板达一距离并且具有底部与至少一个侧壁，所述非共形膜在所述特征的所述底部上比在所述至少一个侧壁上具有更大的厚度；以及
将所述非共形膜暴露于蚀刻处理以与从所述特征的所述底部蚀刻的厚度相比，在所述特征的所述侧壁上蚀刻更大厚度的所述非共形膜。
2.如权利要求1所述的方法，其中所述多个HFRF脉冲中的每一者独立地具有在从1kHz至10kHz的范围中的脉冲频率。
3.如权利要求1所述的方法，其中所述多个HFRF脉冲中的每一者独立地以在从100W至300W的范围中的功率产生。
4.如权利要求1所述的方法，其中所述多个HFRF脉冲中的每一者具有在从5MHz至15MHz的范围中的射频。
5.如权利要求1所述的方法，其中所述多个HFRF脉冲具有在从1％至20％的范围中的占空比。
6.如权利要求1所述的方法，其中所述每个HFRF脉冲具有在1毫秒至100微秒的范围中的脉冲宽度。
7.如权利要求1所述的方法，其中所述沉积工艺包含等离子体增强化学气相沉积(PECVD)工艺，所述PECVD包含将第一载气、前驱物或第一反应物中的一者或多者独立地以在从40sccm至10000sccm的范围中的剂量流动至所述基板表面上。
8.如权利要求6所述的方法，其中所述第一载气包含氦(He)或氩(Ar)，所述前驱物气体包含硅烷(SiH4)或二硅烷(Si2H6)，或所述第一反应气体包含H2。
9.如权利要求1所述的方法，其中所述蚀刻处理包含将所述基板表面暴露于第二载气或第二反应气体中的一者或多者。
10.如权利要求8所述的方法，其中所述第二载气或所述第二反应气体中的每一者独立地以在250sccm至10000sccm的范围中的流率流动至所述基板上。
11.如权利要求8所述的方法，其中所述第二载气包含氩(Ar)、氦(He)或氮(N2)中的一者或多者，和/或所述第二反应气体包含H2。
12.如权利要求1所述的方法，进一步包含以下步骤：重复所述沉积工艺与所述蚀刻处理以填充所述特征。
13.如权利要求11所述的方法，其中使用非晶硅(a-Si)填充所述特征。
14.如权利要求1所述的方法，其中所述非共形膜具有厚度，所述厚度具有相对于所述非共形膜的平均厚度在25％至75％的范围中的变化。
15.如权利要求1所述的方法，其中所述基板维持在25℃至175℃的范围中的温度。
16.如权利要求1所述的方法，其特征在于，所述方法在从2托至5托的范围中的压力下执行。
17.一种使用HFRF至间隙填充的方法，包含以下步骤：
将具有基板表面的基板暴露于在2托的压力下的具有多个第一HFRF脉冲的化学气相沉积以沉积膜，所述基板表面具有形成在所述基板表面中的多个特征，每个特征从所述基板表面延伸进入所述基板达一距离并且具有底部和至少一个侧壁；以及
通过在从2托至5托的范围中的压力下以蚀刻等离子体处理所述基板来蚀刻所述膜。
18.如权利要求17所述的方法，其中所述多个第一HFRF脉冲具有在从5MHz至15MHz的范围中的第一射频下的在从1kHz至10kHz的范围中的第一脉冲频率和在300W的第一功率下的在从1％至20％的范围中的第一占空比，其中第一HFRF脉冲中的每一者具有在从1毫秒至100微秒的范围中的第一脉冲宽度。
19.如权利要求18所述的方法，其中所述蚀刻等离子体包含多个第二HFRF脉冲，所述多个第二HFRF脉冲具有在从5MHz至15MHz的范围中的第二射频下的在从1kHz至10kHz的范围中的脉冲频率和在从100W至300W的范围中的第二功率下的在从1％至20％的范围中的第二占空比，其中第二HFRF脉冲中的每一者具有在从1毫秒至100微秒的范围中的第二脉冲宽度。
20.一种低温间隙填充的方法，包含以下步骤：
提供具有基板表面的基板，所述基板表面具有形成在所述基板表面中的多个特征，每个特征从所述基板表面延伸达一距离并且具有底部和至少一个侧壁；
通过在2托的压力下的具有多个第一HFRF脉冲的等离子体增强化学气相沉积(PECVD)来在所述至少一个特征中沉积膜，所述等离子体增强化学气相沉积(PECVD)包含将在从40sccm至100sccm的范围中的剂量下的前驱物气体SiH4、在从500sccm至5000sccm的范围中的剂量下的第一载气He和在从200sccm至500sccm的范围中的剂量下的第一反应气体H2流动至所述基板表面上；以及
在从2托至5托的范围中的压力下以蚀刻等离子体来处理所述基板以蚀刻所述膜，所述蚀刻包含将在从250sccm至500sccm的范围中的剂量下的第二反应气体H2和在从250sccm至500sccm的范围中的剂量下的第二载气Ar流动至所述基板表面上，以及
其中所述多个第一HFRF脉冲具有在13.56MHz的第一射频下的在从1kHz至10kHz的范围中的第一脉冲频率和在300W的第一功率下的在从1％至20％的范围中的第一占空比，其中第一HFRF脉冲中的每一者具有在从1毫秒至100微秒的范围中的第一脉冲宽度。
CN202280015523.6A 2021-01-25 2022-01-25 使用脉冲高频射频(hfrf)等离子体的间隙填充工艺 Pending CN116982139A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/157,307 US20220238331A1 (en) 2021-01-25 2021-01-25 Gapfill process using pulsed high-frequency radio-frequency (hfrf) plasma
US17/157,307 2021-01-25
PCT/US2022/013683 WO2022159883A1 (en) 2021-01-25 2022-01-25 Gapfill process using pulsed high-frequency radio-frequency (hfrf) plasma

Publications (1)

Publication Number Publication Date
CN116982139A true CN116982139A (zh) 2023-10-31

Family

ID=82496012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280015523.6A Pending CN116982139A (zh) 2021-01-25 2022-01-25 使用脉冲高频射频(hfrf)等离子体的间隙填充工艺

Country Status (6)

Country Link
US (1) US20220238331A1 (zh)
JP (1) JP2024504165A (zh)
KR (1) KR20230134554A (zh)
CN (1) CN116982139A (zh)
TW (1) TW202244979A (zh)
WO (1) WO2022159883A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10755922B2 (en) * 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745346B2 (en) * 2008-10-17 2010-06-29 Novellus Systems, Inc. Method for improving process control and film conformality of PECVD film
SG195494A1 (en) * 2012-05-18 2013-12-30 Novellus Systems Inc Carbon deposition-etch-ash gap fill process
US9117668B2 (en) * 2012-05-23 2015-08-25 Novellus Systems, Inc. PECVD deposition of smooth silicon films
SG2013083241A (en) * 2012-11-08 2014-06-27 Novellus Systems Inc Conformal film deposition for gapfill
US9960033B1 (en) * 2016-12-16 2018-05-01 Asm Ip Holding B.V. Method of depositing and etching Si-containing film

Also Published As

Publication number Publication date
WO2022159883A1 (en) 2022-07-28
JP2024504165A (ja) 2024-01-30
KR20230134554A (ko) 2023-09-21
US20220238331A1 (en) 2022-07-28
TW202244979A (zh) 2022-11-16

Similar Documents

Publication Publication Date Title
US11236418B2 (en) Bottom-up growth of silicon oxide and silicon nitride using sequential deposition-etch-treat processing
US10319624B2 (en) Oxidative volumetric expansion of metals and metal containing compounds
US11488856B2 (en) Methods for gapfill in high aspect ratio structures
KR102271729B1 (ko) 고 종횡비 구조들에서의 갭충전을 위한 방법들
CN110476239B (zh) 使用反应性退火的间隙填充
CN110476222B (zh) 用于硅间隙填充的两步工艺
CN116982139A (zh) 使用脉冲高频射频(hfrf)等离子体的间隙填充工艺
TWI723282B (zh) 藉由矽化法之含金屬薄膜體積膨脹
US20230340661A1 (en) Gapfill Process Using Pulsed High-Frequency Radio-Frequency (HFRF) Plasma
KR20230062869A (ko) 실리콘 붕소 질화물 막들의 증착
CN118103548A (zh) 形成金属氮化物膜的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination