JP2019534573A - 自己整合パターニングのための方法 - Google Patents

自己整合パターニングのための方法 Download PDF

Info

Publication number
JP2019534573A
JP2019534573A JP2019523783A JP2019523783A JP2019534573A JP 2019534573 A JP2019534573 A JP 2019534573A JP 2019523783 A JP2019523783 A JP 2019523783A JP 2019523783 A JP2019523783 A JP 2019523783A JP 2019534573 A JP2019534573 A JP 2019534573A
Authority
JP
Japan
Prior art keywords
film
substrate surface
metal
substrate
feature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019523783A
Other languages
English (en)
Inventor
ツーチン トアン，
ツーチン トアン，
イーホン チェン，
イーホン チェン，
アブヒジット バス マリック，
アブヒジット バス マリック，
シュリーニヴァース ガンディコッタ，
シュリーニヴァース ガンディコッタ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2019534573A publication Critical patent/JP2019534573A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

基板表面上及び表面フィーチャ内に膜を堆積させることであって、フィーチャ内の膜を残して基板表面から膜を除去するための化学的平坦化を伴う、膜を堆積させることを含む、処理方法である。柱状体は、基板表面に対して直角に成長するように、膜から成長する。【選択図】図１Ｆ

Description

本開示は概して、薄膜を堆積させ、エッチングする方法に関する。詳細には、本開示は、自己整合パターニングを形成するためのプロセスに関する。
半導体業界ではチップの開発が急速に進んでおり、かかるチップでは、単位面積当たりの機能性を増大させるために、トランジスタの寸法がどんどん縮小している。デバイスの寸法が縮小し続け、デバイス間の間隙／スペースもそれに倣うにつれて、デバイス同士を互いから物理的に隔離することは、ますます困難になっている。不規則に成形されることが多いデバイス間の高アスペクト比のトレンチ／スペース／間隙を、高品質の誘電材料で充填することは、間隙充填、ハードマスク、及びスペーサを適用することを含む既存の方法を用いて実装する上で、より困難な課題になりつつある。
基板表面上に複雑にパターニングされた材料層を作り出すプロセスによって、集積回路は可能になっている。基板上にパターニングされた材料を作り出すには、露出した材料を除去するための、制御された方法が必要になる。化学エッチングは、フォトレジストのパターンを下層に転写すること、層を薄化すること、又は、表面上に既に存在しているフィーチャの横方向寸法を薄化することを含む、多種多様な目的に使用される。多くの場合、例えばパターン転写プロセスを支援する、１つの材料を別のものよりも迅速にエッチングするエッチングプロセスを、有することが望ましい。かかるエッチングプロセスは、第１材料に選択的であると言われる。材料、回路、及びプロセスが多様になったことの結果として、広範な材料のうちの一又は複数を選択的に除去するエッチングプロセスが、発展してきた。
ドライエッチングプロセスは、半導体基板から材料を選択的に除去するために使用されることがよくある。ドライエッチングプロセスは、最小限の物理的外乱しか伴わずに、微小構造体から材料を穏やかに除去する能力を有する。ドライエッチングプロセスでは、ガス相の試剤を除去することによって、エッチング速度を唐突に停止させることも可能である。一部のドライエッチングプロセスは、一又は複数の前駆体から形成された遠隔プラズマ副生成物に基板を曝露することを伴う。多くのドライエッチングプロセスは最近、多種多様な誘電体を、互いに対して選択的に除去するよう、発展してきている。しかし、金属含有材料を選択的に除去するよう発展したドライエッチングプロセスは、比較的少数しかない。このプロセスシーケンスを様々な金属含有材料に広げる方法が、必要とされている。
電子機器の集積密度を高めるために回路及び半導体デバイスのフィーチャサイズが縮小を続けていることから、自己整合接触はますます魅力的なものになっており、出現頻度が高まっているパターニング困難という問題を解決するために、それが求められることも増えている。概括的に、自己整合接触を作り出すにはボトムアップ柱状体（ｐｉｌｌａｒｓ）が必要である。しかし、このボトムアップ柱状体は、特にその材料、形状、フィーチャサイズ、方向などが高度に制限されている場合には、形成が非常に困難である。典型的には、自己整合柱状体の形成は、複数ステップのプロセスを要する。これらのプロセスは、種々のツールを使用し、製造コストを押し上げ、より多くの困難を発生させて生産性を低下させるものである。これまでのところ、自己整合接触のために開発された大部分のボトムアップ柱状体は、導電性金属であり、サブミクロンのフィーチャサイズと垂直方向に整合するものであり、制御不可な形状である。
したがって、当該技術分野において、自己整合パターニングプロセスのための新たな方法が必要とされている。
本開示の一又は複数の実施形態は、基板表面から基板内へと延在する少なくとも１つのフィーチャを有する基板表面を伴う、基板を提供することを含む、処理方法を対象とする。このフィーチャは底部と側壁とを有する。第１膜が、基板表面を覆い、かつフィーチャを充填するように、基板表面上に堆積される。基板表面は、第１膜の上に酸化された第１膜を形成するために第１膜の上部を酸化させることと、酸化された第１膜を除去のためにエッチングすることとを、連続的に行うことによって、化学的に平坦化される。フィーチャ内の第１膜を残して基板表面から第１膜を除去するために、連続的な酸化とエッチングとが繰り返される。基板表面に対して直角にフィーチャから延在する、フィーチャ内の第１柱状体を成長させるために、第１膜は膨張させられる。
本開示の追加の実施形態は、基板表面から基板内へと延在する少なくとも１つのフィーチャを有する基板表面を伴う、基板を提供することを含む、処理方法を対象とする。このフィーチャは底部と側壁とを有する。金属を含む第１膜が、基板表面を覆い、かつフィーチャを充填するように、基板表面上に堆積される。基板表面は、第１膜の上に酸化された第１膜を形成するために第１膜の上部を酸化させることと、酸化された第１膜を除去のためにエッチングすることとを、連続的に行うことによって、化学的に平坦化される。フィーチャ内の第１膜を残して基板表面から第１膜を除去するために、連続的な酸化とエッチングとが繰り返される。基板表面に対して直角にフィーチャから延在する、フィーチャ内の第１柱状体を成長させるために、第１膜は膨張させられる。
本開示の更なる実施形態は、基板表面から基板内へと延在する少なくとも１つのフィーチャを有する基板表面を伴う基板を提供することを含む、処理方法を対象とする。このフィーチャは底部と側壁とを有する。基板表面を覆い、かつフィーチャを充填する第１膜を形成するよう、第１膜が、金属前駆体と反応体への連続的な曝露によって基板表面上に堆積される。第１膜はタングステン金属を含み、金属前駆体はタングステンハロゲン化物を含む。基板表面は、第１膜の上に酸化された第１膜を形成するために第１膜の上部を酸化させることと、酸化された第１膜を、除去のために、金属前駆体と同じタングステンハロゲン化合物への曝露によりエッチングすることとを、連続的に行うことによって、化学的に平坦化される。フィーチャ内の第１膜を残して基板表面から第１膜を除去するために、連続的な酸化とエッチングとが繰り返される。基板表面に対して直角にフィーチャから延在する、フィーチャ内の第１柱状体を成長させるために、第１膜は、酸化と窒化のうちの一又は複数によって膨張させられる。第１膜の堆積と、基板表面の化学的平坦化とは、同じ処理チャンバ内で行われる。
本発明の上述の特徴を詳しく理解しうるように、上記で簡単に要約した本発明のより詳細な説明が、実施形態を参照することによって得られる。一部の実施形態は、付随する図面に示されている。しかし、本発明は他の等しく有効な実施形態も許容しうることから、付随する図面はこの発明の典型的な実施形態のみを示しており、したがって、本発明の範囲を限定すると見なすべきではないことに、留意されたい。
本開示の一又は複数の実施形態による、プロセスシーケンスの断面図を示す。
本発明のいくつかの例示的な実施形態について説明する前に、本発明は、以下の説明に明記される構成又はプロセスステップの詳細事項に限定されるわけではないことを、理解されたい。本発明は、他の実施形態も可能なものであり、様々な方式で実践又は実行されることが可能である。
本書において「基板（ｓｕｂｓｔｒａｔｅ）」とは、製造プロセス内で表面上に膜処理が実施される、任意の基板、又は基板上に形成された任意の材料面のことである。例えば、処理が実施されうる基板表面は、用途に応じて、シリコン、酸化シリコン、ストレインドシリコン、シリコンオンインシュレータ（ＳＯＩ）、炭素がドープされた酸化シリコン、アモルファスシリコン、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料、並びに、金属、金属窒化物、金属合金、及びその他の導電性材料といった、他の任意の材料を含む。基板は、半導体ウエハを含むが、それに限定されるわけではない。基板表面を研磨し、エッチングし、還元し、酸化させ、ヒドロキシル化し、アニールし、ＵＶ硬化させ、電子ビーム硬化させ、かつ／又はベイクするために、基板は前処理プロセスに曝露されうる。基板自体の表面上に直接膜処理を行うことに加えて、本発明では、開示されている膜処理ステップのうちの任意のものが、より詳細に後述するように、基板上に形成された下部層に対して実施されることもある。「基板表面（ｓｕｂｓｔｒａｔｅ ｓｕｒｆａｃｅ）」という語は、文脈によって示されるように、かかる下部層を含むことを意図している。ゆえに、例えば、膜／層又は部分的な膜／層が基板表面上に堆積されている場合、新たに堆積される膜／層の露出面が基板表面となる。
本開示の一部の実施形態は、間隙充填金属膜の酸化を通じて、自己組織化（ｓｅｌｆ−ａｓｓｅｍｂｌｅｄ）金属酸化物（例えばタングステン酸化物）の柱状体を提供する。概括的に、本開示の実施形態では、ＡＬＤ又はＣＶＤによって金属が孔及びトレンチという構造体（又はフィーチャ）に堆積され、金属膜が酸化されて金属酸化物が形成される。膜を酸化させることにより、金属酸化物が体積膨張することになり、フィーチャから柱状体が成長する。概括的には、別個の複数の柱状体を形成するために、金属の堆積後に構造体の上面上に堆積された金属が除去される。除去は、エッチング又は化学機械平坦化（ＣＭＰ）によって行われうる。いずれのプロセスも、ウエハを処理チャンバから出して別のツールに動かすことによって実施され、プロセスの総スループットが下落する。
本開示の一又は複数の実施形態は、１つのプロセスチャンバで、真空を損なうことなく自己組織化柱状体を形成するための、方法を対象とする。最初に、ＡＬＤチャンバ内で、特徴的な（ｆｅａｔｕｒｅｄ）構造体を有する基板に、金属膜（例えばタングステン）が堆積される。次いで、この金属膜は、同じチャンバ内で、熱的に或いはプラズマ励起によって、部分的に酸化される。酸化の後に、金属酸化物をエッチング除去するために、金属ハロゲン化物前駆体（例えばＷＣｌ５、ＷＣｌ６など）がこのチャンバに流される。発明者は、金属膜に対するエッチング選択性が非常に高くなることを観測した。金属酸化物は、ＣＣＰプラズマ又はＩＣＰプラズマを伴って又は伴わずに、フッ素ラジカルを使用すること（例えば、ＮＦ３、Ｃ４Ｆ６を流すこと）によって、エッチング除去されうる。これは、真空を損なうことなく、同じチャンバ内で行われうる。酸化とエッチングの複数のサイクルを通じて、構造体の上面上に堆積された金属膜は、完全に除去される。更なる酸化により、別の柱状体成長（ピラー成長）がもたらされることになる。
一部の実施形態では、金属の堆積、酸化、及び化学エッチングのプロセスは、真空を損なうことなく、単一のプロセスチャンバ内で実施される。この単一チャンバプロセスにより、スループットが上昇し、ウエハあたりのコストは削減されうる。
一部の集積方式では、誘電体の又は金属の膜（例えば酸化されていないタングステン）と比較して、酸化膜（例えばタングステン酸化物）が選択的にエッチングされる。本開示の実施形態は、金属の及び誘電体の膜に対して選択的な酸化物のエッチングを完遂するために金属ハロゲン化物を使用する、方法を提供する。場合によっては、エッチングされる酸化膜は基板の表面上に固着している。一部の実施形態では、エッチングされる酸化膜は誘電体の表面上に固着している。一又は複数の実施形態では、エッチングされる酸化物は、マスクに取り囲まれている。
本開示の一又は複数の実施形態は、共形の、かつ／又は低アスペクト比から高アスペクト比に至る、任意の間隙／トレンチ／ボイドを充填する用途のために、金属酸化膜を堆積させるための方法を、対象とする。本開示の実施形態は、小寸法を有する高アスペクト比（ＡＲ）構造体に膜（例えば金属酸化膜）を堆積させる方法を、有利に提供する。本開示の一部の実施形態は、間隙内に筋目（ｓｅａｍ）を形成することなく間隙を充填する方法を、有利に提供する。本開示の一又は複数の実施形態は、自己整合ビアを形成する方法を有利に提供する。
図１は、本開示の一又は複数の実施形態による処理方法を示している。図１Ａを参照するに、基板表面１０５を有する基板１００が提供される。基板１００は、基板表面１０５からある深さにわたって基板１００の中へと延在する、少なくとも１つのフィーチャ１１０を有する。フィーチャ１１０は底部１０２と側壁１０４とを有する。側壁及び底部によって形成された空きエリアは、間隙又はトレンチとも称される。
この図は例示のために３つのフィーチャ１１０を有する基板を示しているが、当業者は、１を上回る数のフィーチャが存在しうるということを理解しよう。フィーチャ１１０の形状は、トレンチ及び円筒形ビアを含むがそれらに限定されるわけではない、任意の好適な形状でありうる。このように使用する場合、「フィーチャ（ｆｅａｔｕｒｅ）」という語は、表面に意図的に形成された、任意の不規則形状物を意味する。フィーチャの好適な例は、上部と、２つの側壁と、底部とを有するトレンチ、上部と、表面から上向きに延在する２つの側壁とを有するピーク部、及び、底部が抜けている、表面から下向きに延在する側壁を有するビアを含むが、それらに限定されるわけではない。フィーチャは、任意の好適なアスペクト比（フィーチャの深さとフィーチャの幅との比率）を有しうる。一部の実施形態では、アスペクト比は、約５：１、１０：１、１５：１、２０：１、２５：１、３０：１、３５：１、又は４０：１以上である。
図１Ｂに示しているように、第１膜１２０は、基板表面１０５を覆い、かつフィーチャ１１０を充填するように、基板表面１０５上に堆積又は形成される。膜１２０は、化学気相堆積、プラズマ化学気相堆積、原子層堆積、プラズマ原子層堆積、及び／又は物理的気相堆積を含むがそれらに限定されるわけではない、任意の好適なプロセスによって形成される、任意の好適な膜でありうる。一部の実施形態では、膜１２０は、原子層堆積又はプラズマ原子層堆積によって形成される。
一部の実施形態では、膜１２０は、金属膜又は金属含有膜である。好適な金属膜は、Ｃｏ、Ｍｏ、Ｗ、Ｔａ、Ｔｉ、Ｒｕ、Ｒｈ、Ｃｕ、Ｆｅ、Ｍｎ、Ｖ、Ｎｂ、Ｈｆ、Ｚｒ、Ｙ、Ａｌ、Ｓｎ、Ｃｒ、及び／又はＬａのうちの一又は複数を含む膜を含むが、それらに限定されるわけではない。一部の実施形態では、金属膜はタングステンを含む。一部の実施形態では、膜は、実質的に所定の金属からなる。例えば、実質的にタングステンからなる膜とは、膜の組成が、原子ベースで約９５％、９８％、又は９９％以上、タングステン原子であることを意味する。
一部の実施形態では、膜１２０は連続した膜である。本書において、「連続した（ｃｏｎｔｉｎｕｏｕｓ）」という語は、堆積層の下にある材料を露出させる間隙又はベアスポット（ｂａｒｅ ｓｐｏｔ）のない、露出面全体を覆う層のことを表わす。連続した層は、膜の全体表面積の約１％未満の表面積しか有しないものであれば、間隙又はベアスポットを有しうる。
一部の実施形態では、膜１２０は、フィーチャ１１０の中に、実質的に筋目なしに形成される。一部の実施形態では、フィーチャ１１０の幅Ｗの中に筋目（図示せず）が形成されうる。この筋目は、フィーチャ１１０の側壁１０４同士の間に形成される、任意の間隙、スペース、又はボイドでありうる。
一部の実施形態では、第１膜１２０は、原子層堆積（ＡＬＤ）プロセスによって形成される。一部の実施形態のＡＬＤプロセスは、金属膜を堆積させるために、基板表面を金属前駆体と反応体とに連続的に曝露することを含む。一部の実施形態では、金属前駆体は金属ハロゲン化物（ｍｅｔａｌ ｈａｌｉｄｅ ｃｏｍｐｏｕｎｄ）を含む。ハロゲンは、任意の好適なハロゲン原子であってよく、同一の、又は複数の異なるハロゲンでありうる。例えば、金属前駆体は、金属塩化物、金属フッ化物、金属ホウ化物、金属ヨウ化物、又は、フッ素、塩素、ホウ素、又はヨウ素の原子が混合された金属原子でありうる。一又は複数の実施形態では、金属ハロゲン化物前駆体は、タングステンハロゲン化物を含む。一部の実施形態では、タングステンハロゲン化物は、ＷＣｌ５とＷＣｌ６のうちの一又は複数を含む。ＡＬＤプロセスは、前駆体種と反応体種とが同時に処理チャンバ内に存在することがない時間領域プロセスと、ガス相反応を防止するためにガスカーテンが前駆体と反応体とを分離している状態で前駆体と反応体とが処理チャンバの別々の部分に提供される空間的プロセスの、いずれかでありうる。空間的ＡＬＤプロセスでは、基板は、金属前駆体を有する第１プロセス領域から、反応体を有する第２プロセス領域に動かされる。
一部の実施形態では、酸化に先立って、膜１２０がドーパントでドープされる。ドーパントは、膜１２０の形成と同時に、又は、膜の堆積の直前の別個のプロセスにおいて、膜１２０に取り込まれうる。例えば、膜をドーパントでドープする前に、膜の堆積が行われてよく、膜のドーピングは、同じプロセスチャンバと異なるプロセスチャンバのいずれかにおける、別個のプロセスにおいて行われる。一部の実施形態では、膜の堆積は、ドーピングと一緒に単一のプロセスにおいて行われる。例えば、膜を形成するために、膜前駆体とドーパントとを一緒に処理チャンバに流入させうる。
一部の実施形態は、オプションの処理プロセスを含む。この処理プロセスでは、膜の何らかのパラメータを改善するために、膜１３０が処理される。一部の実施形態では、処理プロセスは、膜をアニーリングすることを含む。一部の実施形態では、処理は、堆積及び／又は還元に使用されるのと同じプロセスチャンバでの、インシトゥ（その場）のアニールによって実施されうる。好適なアニーリングプロセスは、急速熱処理（ＲＴＰ）若しくは急速熱アニール（ＲＴＡ）、スパイクアニール、又はＵＶ硬化若しくは電子ビーム硬化、及び／又はレーザアニールを含むが、それらに限定されるわけではない。アニール温度は、約５００℃〜９００℃の範囲内でありうる。アニール中の環境の組成は、Ｈ２、Ａｒ、Ｈｅ、Ｎ２、ＮＨ３、ＳｉＨ４などのうちの一又は複数を含みうる。アニール中の圧力は、約１００ｍＴｏｒｒ〜約１ａｔｍ（７６０Ｔｏｒｒ）の範囲内でありうる。
膜が形成された後に、図１Ｃに示しているように、基板表面１０５は化学的に平坦化される。この様態で使用される場合、「化学的平坦化（ｃｈｅｍｉｃａｌ ｐｌａｎａｒｉｚａｔｉｏｎ）」などの語は、対象の膜の高さを低減させて膜の少なくとも一部分を除去することを意味する。一部の実施形態では、基板表面の化学的平坦化とは、機械的平坦化処理が実質的に行われないことを意味する。
基板表面１０５の化学的平坦化は、第１膜１２０の上部１２５に酸化とエッチングとを連続的に行うことによって実現されうる。この連続酸化／エッチングプロセスは、所定の量の第１膜が除去されるまで繰り返される。一部の実施形態では、第１膜１２０の上に酸化された第１膜１３０を形成するために、第１膜１２０の上部１２５が酸化される。エッチングにより、第１膜１２０の上部から酸化された第１膜１３０が除去される。酸化／エッチングの各サイクルにおいて除去される第１膜１３０の量は、例えば、第１膜１３０の組成並びに使用される酸化剤（ｏｘｉｄａｎｔ）及びエッチング剤に応じて変わる。
図１Ｄに示しているように、基板表面１０５の上の第１膜１２０の高さ又は厚さは、酸化／エッチングの各サイクルにより減少する。酸化／エッチングプロセスは、図１Ｅに示しているように、フィーチャ１１０内の第１膜１２０を残して基板表面１０５から第１膜１２０が除去され、基板表面１０５が露出するまで、繰り返される。
一部の実施形態では、第１膜１３０の堆積と、基板表面１０５の化学的平坦化とは、同じ処理チャンバ内で行われる。例えば、空間的ＡＬＤ処理チャンバは、第１膜１２０を堆積させるための、交互になった金属前駆体領域と反応体領域とを有しうる。次いで、ガス供給が、平坦化プロセスのための酸化剤とエッチング剤に変更されうる。
一部の実施形態では、第１膜１２０をエッチングすることは、第１膜１２０を金属ハロゲン化物に曝露することを含む。一又は複数の実施形態では、エッチングに使用される金属ハロゲン化物は、膜堆積に使用される金属ハロゲン化物前駆体と同じ化合物である。一部の実施形態では、エッチング化合物と金属前駆体とは別々の金属を有する。一部の実施形態では、エッチング化合物と金属前駆体とは、異なる置換基を伴う同じ金属を有する。
エッチングは、任意の好適な技法によって行われうる。一部の実施形態では、エッチングすることは、酸化された第１膜１３０を金属ハロゲン化物に曝露することを含む。一部の実施形態では、金属ハロゲン化物は、第１膜とは異なる金属を有する。
一部の実施形態では、エッチングすることは、金属ハロゲン化物前駆体とも称される、金属とハロゲンとを含有する前駆体（例えばＷＣｌ６）に曝露することを含む。金属ハロゲン化物前駆体は、酸化された第１膜１３０と反応しうる。
一部の実施形態では、金属ハロゲン化物前駆体への曝露により、酸化された第１膜１３０との発熱反応が引き起こされ、基板処理領域にはプラズマが存在しない。一又は複数の実施形態により、基板処理領域に入る前に金属ハロゲン化物前駆体を励起するプラズマはない。
例示的で非限定的な一プロセスでは、第１膜１２０は、タングステンを含み、かつ、酸素との反応によって膨張して、酸化された第１膜１３０（タングステン酸化物）を形成する。酸化された第１膜１３０は、ＷＯ３の形態をとりうる。いかなる特定の動作理論にも縛られるものではないが、ＷＯ３をＷＣｌ６（場合によってはＷＣｌ５）に曝露することで、揮発性のＷＯＣｌ４及び／又はＷＯ２Ｃｌ２が形成され、これらは、全てのタングステン酸化物が除去されるまでに表面を離れると考えられている。この反応は、タングステン酸化物部分（又は、一般的には金属酸化物部分）が除去されれば、自然に停止しうる。このプロセスは、ある整数回のサイクルだけ繰り返されうる。各サイクルで、選択可能な量の元のタングステン膜（例えば単層１つ又は２つ）が除去されうる。
一部の実施形態では、金属ハロゲン化物前駆体は、金属元素とハロゲン元素とを含む２つ以上の、又は２つだけの、異なる元素を含む。金属ハロゲン化物前駆体は、（ＷＣｌ６及びＷＣｌ５の場合のように）金属元素の単一の原子のみを含みうるが、同一のハロゲン元素の複数の原子を含みうる。金属ハロゲン化物の金属元素は、実施形態では、チタン、ハフニウム、ジルコニウム、バナジウム、ニオブ、タンタル、クロム、モリブデン、タングステン、マンガン、レニウム、テクニチウム、鉄、アルミニウム、及びガリウムのうちの一又は複数を含みうる。一部の実施形態では、金属ハロゲン化物の金属元素は、２２、２３、２４、４０、４１、４２、７２、７３、又は７４という原子番号を有する。一又は複数の実施形態では、金属元素は、周期表の第４族、第５族、又は第６族の元素を含むか、又は遷移金属でありうる。ハロゲン元素は、一又は複数の実施形態により、ＦとＣｌの一方でありうる。一部の実施形態では、ハロゲン元素は、Ｆ、Ｃｌ、Ｂｒ、及び／又はＩのうちの一又は複数でありうる。一部の実施形態では、金属とハロゲンとを含有する前駆体はフッ素を含まない。好適な金属ハロゲン化物前駆体の例の一部は、ペンタハロゲン化バナジウム、ペンタハロゲン化タンタル、ヘキサハロゲン化クロム、ペンタハロゲン化モリブデン、ヘキサハロゲン化モリブデン、ペンタハロゲン化ニオブ、ペンタハロゲン化タングステン、ヘキサハロゲン化タングステン、及びテトラハロゲン化マンガンを含むが、それらに限定されるわけではない。一部の実施形態では、金属ハロゲン化物前駆体は、金属元素の酸化状態が任意の好適な酸化状態でありうる、バナジウムハロゲン化物、タンタルハロゲン化物、クロムハロゲン化物、モリブデンハロゲン化物、ニオブハロゲン化物、タングステンハロゲン化物、及び／又はマンガンハロゲン化物を含むが、それらに限定されるわけではない。
一部の実施形態では、エッチングプロセスをより選択的、繊細、かつ等方性にするためにこのエッチングプロセスで使用される局所プラズマは、ほとんど又は全くない。「プラズマがない状態（ｐｌａｓｍａ−ｆｒｅｅ）」という語は、本書では、基板処理領域にプラズマ出力が印加されていない、又は実質的に印加されていない時の、基板処理領域について説明するために使用される。説明されているエッチング剤（金属とハロゲンとを含有する前駆体）は、本書の金属含有材料のエッチング工程において基板処理領域をプラズマがない状態にすることを可能にする、非常に好ましい（ｆａｖｏｒａｂｌｅ）エッチング反応経路を有する。別の言い方をすると、一又は複数の実施形態により、基板処理領域内の電子温度は、０．５ｅＶ未満、０．４５ｅＶ未満、０．４ｅＶ未満、又は０．３５ｅＶ未満でありうる。更に、実施形態では、金属とハロゲンとを含有する前駆体は、基板処理領域に入る前には、いかなる遠隔プラズマにおいても励起されていないことがある。例えば、遠隔プラズマ領域又は別個のチャンバ領域が存在し、ハロゲン含有前駆体を基板処理領域に向けて導くのに使用される場合、この別個のチャンバ領域又は遠隔プラズマ領域は、本書で定義している「プラズマがない状態」でありうる。
一又は複数の実施形態により、金属とハロゲンとを含有する前駆体が通過する基板処理領域及び何らかの遠隔領域は、「水素がない状態（ｈｙｄｒｏｇｅｎ−ｆｒｅｅ）」でありうる。実施形態では、水素と水酸基（−ＯＨ ｇｒｏｕｐｓ）が金属及び窒化金属に材料を付加することにより、エッチングプロセスが妨げられうる。金属膜又は窒化金属膜は、薄くなるのではなく厚くなりうる。基板処理領域内に水素が存在することで、有効なエッチング選択性が減少しうる。
一部の実施形態では、金属とハロゲンとを含有する前駆体（例えばＷＣｌ６）は、キャリアガスと共に、約５ｓｃｃｍ〜５００ｓｃｃｍの範囲内、約１０ｓｃｃｍ〜３００ｓｃｃｍの範囲内、約２５ｓｃｃｍ〜２００ｓｃｃｍの範囲内、約５０ｓｃｃｍ〜１５０ｓｃｃｍの範囲内、又は約７５ｓｃｃｍ〜１２５ｓｃｃｍの範囲内の流量で、供給される。
一又は複数の実施形態により、反応は、熱的に、基板自体の温度によってのみ励起されて、進行しうる。エッチング反応を有効にするために基板の温度を使用する実施形態では、「プラズマがない状態」という語は、本書で、プラズマ出力を使用しない、又は実質的に使用しない用途における、基板処理領域について説明するために使用されうる。プラズマ出力は、適切な反応の進行を可能にするために、低い閾値量を下回るように保持されることもある。基板処理領域に印加されるプラズマ出力は、様々な実施形態において、１００ワット未満、５０ワット未満、３０ワット未満、１０ワット未満であってよく、０ワットであることもある。基板処理領域内の圧力は、実施形態において、約０．１Ｔｏｒｒ〜５０Ｔｏｒｒの範囲内、約０．２Ｔｏｒｒ〜３０Ｔｏｒｒの範囲内、約０．５Ｔｏｒｒ〜２０Ｔｏｒｒの範囲内、約１Ｔｏｒｒ〜１０Ｔｏｒｒの範囲内でありうる。
基板表面１０５が化学的に平坦化された後に、図１Ｆに示しているように、基板表面１０５に対して直角にフィーチャ１１０から延在する、フィーチャ内の第１柱状体を成長させるために、フィーチャ１１０内に残っている第１膜１２０が膨張させられる。一部の実施形態の第１膜１２０を膨張させることは、第１膜を酸化又は窒化させることを含む例えば、第１膜は、金属膜又は金属含有膜を金属酸化膜に変換するために、酸化剤又は酸化条件に曝露されることによって酸化されうる。この酸化的変換により、元の膜の体積膨張が引き起こされる。膜の膨張は、約１０％〜約１０００％の範囲内、又は約５０％〜約８００％の範囲内、又は約１００％〜約７００％の範囲内でありうる。一部の実施形態では、第１膜１２０は、約１５０％、２００％、２５０％、３００％、又は３５０％以上の量だけ、膨張する。一部の実施形態では、第１膜１２０は、約３００％〜約４００％の範囲内の量だけ、膨張する。
酸化剤は、Ｏ２、Ｏ３、Ｎ２Ｏ、Ｈ２Ｏ、Ｈ２Ｏ２、ＣＯ、ＣＯ２、ＮＨ３、Ｎ２／Ａｒ、Ｎ２／Ｈｅ、Ｎ２／Ａｒ／Ｈｅ、及びこれらの組み合わせを含むがそれらに限定されるわけではない、任意の好適な酸化剤でありうる。一部の実施形態では、酸化条件は、熱酸化、プラズマ酸化、遠隔プラズマ酸化、マイクロ波、及び高周波（例えばＩＣＰ、ＣＣＰ）を含む。
膜の酸化による体積膨張は、例えば膜の組成及び酸化剤に応じて、任意の好適な温度で行われうる。一部の実施形態では、酸化は、約２５℃〜約１１００℃の範囲内の温度で行われる。一部の実施形態では、酸化は、約２５０℃、約３００℃、約３５０℃、約４００℃、約４５０℃、約５００℃、又は約５５０℃以上の温度で行われる。
膨張中、フィーチャ形状がフィーチャの上でもそのままに維持されることにより、膜はフィーチャ１１０からまっすぐ上に成長し、柱状体１４０を形成する。このように使用する場合、「まっすぐ上（ｓｔｒａｉｇｈｔ ｕｐ）」とは、膜が、側壁１１４と実質的に同一の平面上にある、フィーチャ側壁１１４に隣接した表面を形成することを、意味する。表面は側壁１１４と同一平面上にあり、ここで、側壁１１４と表面との接合部に形成される角度は±１０°である。別の言い方をすると、膨張後の側壁は、基板表面１０５に対して、約８０o〜約１００oの範囲内の角度を形成する。
一又は複数の実施形態により、基板は、層が形成される前、及び／又は形成された後に処理を経る。この処理は、同じチャンバ内、又は、一又は複数の別個の処理チャンバ内で実施されうる。一部の実施形態では、基板は、第１チャンバから、更なる処理のために、別個の第２チャンバに動かされる。基板は、第１チャンバから別個の処理チャンバに直接動かされうるか、又は、第１チャンバから一又は複数の移送チャンバに動かされ、次いで別個の処理チャンバへと動かされうる。したがって、処理装置は、移送ステーションと連通している複数のチャンバを備えうる。この種の装置は「クラスタツール（ｃｌｕｓｔｅｒ ｔｏｏｌ）」又は「クラスタシステム（ｃｌｕｓｔｅｒｅｄ ｓｙｓｔｅｍ）」などと称されうる。
概括的に、クラスタツールは、基板の中心決め及び配向決め、脱ガス、アニーリング、堆積、並びに／又は、エッチングを含む様々な機能を実施する複数のチャンバを備える、モジュールシステムである。一又は複数の実施形態により、クラスタツールは、少なくとも、第１チャンバ及び中央移送チャンバを含む。中央移送チャンバは、複数の処理チャンバ及び複数のロードロックチャンバの間で基板を往復搬送することが可能なロボットを、収納しうる。移送チャンバは、典型的には真空条件に維持され、１つのチャンバから、別のチャンバに、かつ／又はクラスタツールのフロントエンドに配置されたロードロックチャンバに、基板を往復搬送するための中間ステージを提供する。本発明に適合しうる２つの周知のクラスタツールは、Ｃｅｎｔｕｒａ（登録商標）及びＥｎｄｕｒａ（登録商標）であり、両方とも、カリフォルニア州Ｓａｎｔａ ＣｌａｒａのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．から入手可能である。しかし、実際のチャンバの配置及び組み合わせは、本書に記載のプロセスの特定のステップを実施するという目的のために、変更されうる。使用されうる他の処理チャンバは、周期的層堆積（ＣＬＤ）、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理的気相堆積（ＰＶＤ）、エッチング、予洗浄、化学洗浄、熱処理（ＲＴＰなど）、プラズマ窒化、脱ガス、配向決め、ヒドロキシル化、及びその他の基板プロセスを含むが、それらに限定されるわけではない。クラスタツールのチャンバ内でプロセスを実行することにより、後続膜の堆積に先立って酸化を起こすことなく、空気中の不純物による基板の表面汚染を回避しうる。
一又は複数の実施形態により、基板はずっと真空条件又は「ロードロック（ｌｏａｄ ｌｏｃｋ）」条件のもとにあり、１つのチャンバから次のチャンバに動かされる時に周囲空気に曝露されない。ゆえに、移送チャンバは、真空下にあり、真空圧力のもとで「ポンプダウン（ｐｕｍｐｅｄ ｄｏｗｎ）」される。処理チャンバ又は移送チャンバの中には不活性ガスが存在しうる。一部の実施形態では、反応体の一部又は全部を除去するために、不活性ガスがパージガスとして使用される。一又は複数の実施形態により、反応体が堆積チャンバから移送チャンバにかつ／又は更なる処理チャンバに移動することを防止するために、堆積チャンバの出口部にパージガスが注入される。ゆえに、不活性ガスの流れがチャンバの出口部にカーテンを形成する。
基板は、枚葉式基板堆積チャンバ内で処理されてよく、この枚葉式基板堆積チャンバでは、単一の基板が、別の基板が処理される前に、ローディングされ、処理され、かつアンローディングされる。基板は、コンベヤシステムに類似した連続様態で処理されることも可能であり、この場合、複数の基板が、チャンバの第１部分に個々にローディングされ、チャンバを通って移動し、チャンバの第２部分からアンローディングされる。チャンバ及び関連するコンベヤシステムの形状により、直線経路又は湾曲経路が形成されうる。加えて、処理チャンバはカルーセルであってよく、このカルーセルにおいて、複数の基板が、中心軸の周りで動かされ、かつ、カルーセル経路全体を通じて堆積、エッチング、アニーリング、洗浄などのプロセスに曝露される。
処理中に、基板は加熱されうるか、又は冷却されうる。かかる加熱又は冷却は、基板支持体の温度を変化させること、及び、基板表面に加熱された又は冷却されたガスを流すことを含むが、それらに限定されるわけではない、任意の好適な手段によって達成されうる。一部の実施形態では、基板支持体は、伝導によって基板温度を変化させるよう制御されうる、ヒータ／クーラを含む。一又は複数の実施形態では、基板温度を局所的に変化させるために、用いられるガス（反応性ガスと不活性ガスのいずれか）が加熱されるか、又は冷却される。一部の実施形態では、基板温度を対流によって変化させるために、ヒータ／クーラは、基板表面に隣接するように、チャンバの中に配置される。
基板は、処理中に、静止していることも、回転することも可能である。回転する基板は、連続して、又は非連続に段階的に、回転しうる。例えば、基板は、プロセス全体を通じてずっと回転しうるか、又は、種々の反応性ガス若しくはパージガスへの曝露と曝露との間に、少しずつ回転しうる。処理中に基板を（連続的に、或いは段階的に）回転させることは、例えばガス流形状の局所的可変性の影響を最小化することによって、堆積又はエッチングをより均一なものにするのに役立ちうる。
この明細書全体を通じての、「一実施形態（ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」、「ある種の実施形態（ｃｅｒｔａｉｎ ｅｍｂｏｄｉｍｅｎｔｓ）」、「一又は複数の実施形態（ｏｎｅ ｏｒ ｍｏｒｅ ｅｍｂｏｄｉｍｅｎｔｓ）」、又は、「実施形態（ａｎ ｅｍｂｏｄｉｍｅｎｔ）」に対する言及は、その実施形態に関連して説明されている、ある特定の特徴、構造、材料、又は特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。ゆえに、この明細書全体の様々な箇所における「一又は複数の実施形態で」、「ある種の実施形態で」、「一実施形態で」、又は「実施形態において」などの表現の表出は、必ずしも、本発明の同一の実施形態に言及するものではない。更に、特定の特徴、構造、材料、又は特性は、一又は複数の実施形態において、任意の好適な様態で組み合わされうる。
本書の発明は特定の実施形態を参照して説明されているが、これらの実施形態は本発明の原理及び用途の例示にすぎないことを、理解されたい。本発明の本質及び範囲から逸脱しなければ、本発明の方法及び装置に対して様々な改変及び変形を行いうることが、当業者には自明となろう。ゆえに、本発明は、付随する特許請求の範囲及びその均等物に含まれる改変例及び変形例を含むことが意図されている。

Claims (15)

  1. 基板表面から基板内へと延在する少なくとも１つのフィーチャを有し、前記フィーチャが底部と側壁とを有する、前記基板表面を伴う前記基板を提供することと、
    第１膜が前記基板表面を覆い、かつ前記フィーチャを充填するように、前記基板表面上に前記第１膜を堆積させることと、
    前記第１膜の上に酸化された第１膜を形成するために前記第１膜の上部を酸化させることと、前記酸化された第１膜を除去のためにエッチングすることとを連続的に行うことによって、前記基板表面を化学的に平坦化することであって、前記フィーチャ内の前記第１膜を残して前記基板表面から前記第１膜を除去するために、連続的な酸化とエッチングとが繰り返される、前記基板表面を化学的に平坦化することと、
    前記基板表面に対して直角に前記フィーチャから延在する、前記フィーチャ内の第１柱状体を成長させるために、前記第１膜を膨張させることとを含む、
    処理方法。
  2. 前記第１膜が金属を含む、請求項１に記載の方法。
  3. 前記金属がタングステンを含む、請求項２に記載の方法。
  4. 前記第１膜の堆積と前記基板表面の化学的平坦化とが、同じ処理チャンバ内で行われる、請求項１から３のいずれか一項に記載の方法。
  5. 前記第１柱状体を成長させるために前記第１膜を膨張させることが、前記第１膜を酸化させることと窒化させることのうちの一又は複数を含む、請求項１から３のいずれか一項に記載の方法。
  6. 前記第１柱状体が、Ｏ２、Ｏ３、Ｈ２Ｏ、Ｈ２Ｏ２、Ｈ２Ｏ４、又はＮ２Ｏのうちの一又は複数への曝露により成長する、請求項５に記載の方法。
  7. 前記基板表面を露出させるよう前記第１膜を除去することが、機械的平坦化を実質的に含まない、請求項１から３のいずれか一項に記載の方法。
  8. 前記酸化された第１膜をエッチングすることが、前記第１膜を金属ハロゲン化物に曝露することを含む、請求項１から３のいずれか一項に記載の方法。
  9. 前記金属ハロゲン化物と前記第１膜とが同じ金属を有する、請求項８に記載の方法。
  10. 前記第１膜を堆積させることが原子層堆積プロセスを含む、請求項１から３のいずれか一項に記載の方法。
  11. 前記第１膜を堆積させることが、金属膜を堆積させるために金属ハロゲン化物前駆体と反応体とに連続的に曝露することを含む、請求項１０に記載の方法。
  12. 前記第１膜を化学的に平坦化することが、前記酸化された第１膜を同じ金属ハロゲン化物前駆体に曝露することを含む、請求項１１に記載の方法。
  13. 前記金属ハロゲン化物前駆体がタングステンハロゲン化物を含む、請求項１２に記載の方法。
  14. 前記タングステンハロゲン化物が、ＷＣｌ５とＷＣｌ６のうちの一又は複数を含む、請求項１３に記載の方法。
  15. 基板表基板表面から基板内へと延在する少なくとも１つのフィーチャを有し、前記フィーチャが底部と側壁とを有する、前記基板表面を伴う前記基板を提供することと、
    前記基板表面を覆い、かつ前記フィーチャを充填する第１膜を形成するために、金属前駆体と反応体とに連続的に曝露することによって前記基板表面上に前記第１膜を堆積させることであって、前記第１膜がタングステン金属を含み、前記金属前駆体がタングステンハロゲン化物を含む、前記第１膜を堆積させることと、
    前記第１膜の上に酸化された第１膜を形成するために前記第１膜の上部を酸化させることと、前記酸化された第１膜を、除去のために、前記金属前駆体と同じタングステンハロゲン化合物への曝露によりエッチングすることとを連続的に行うことによって、前記基板表面を化学的に平坦化することであって、前記フィーチャ内の前記第１膜を残して前記基板表面から前記第１膜を除去するために、連続的な酸化とエッチングとが繰り返される、前記基板表面を化学的に平坦化することと、
    前記基板表面に対して直角に前記フィーチャから延在する、前記フィーチャ内の第１柱状体を成長させるために、前記第１膜を酸化させることと窒化させることのうちの一又は複数により、前記第１膜を膨張させることとを含み、
    前記第１膜の堆積と、前記基板表面の化学的平坦化とが、同じ処理チャンバ内で行われる、
    処理方法。
JP2019523783A 2016-11-08 2017-11-07 自己整合パターニングのための方法 Pending JP2019534573A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662419235P 2016-11-08 2016-11-08
US62/419,235 2016-11-08
PCT/US2017/060367 WO2018089350A1 (en) 2016-11-08 2017-11-07 Methods for self-aligned patterning

Publications (1)

Publication Number Publication Date
JP2019534573A true JP2019534573A (ja) 2019-11-28

Family

ID=62064812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019523783A Pending JP2019534573A (ja) 2016-11-08 2017-11-07 自己整合パターニングのための方法

Country Status (7)

Country Link
US (2) US10319604B2 (ja)
EP (1) EP3539147A4 (ja)
JP (1) JP2019534573A (ja)
KR (1) KR20190067942A (ja)
CN (1) CN109923642A (ja)
TW (1) TW201833991A (ja)
WO (1) WO2018089350A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020532868A (ja) * 2017-09-05 2020-11-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 亜酸化物からの自己整合構造
JP2021522680A (ja) * 2018-04-27 2021-08-30 東京エレクトロン株式会社 高度なコンタクトにおけるキャップ層形成のためのエリア選択的堆積

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI729457B (zh) 2016-06-14 2021-06-01 美商應用材料股份有限公司 金屬及含金屬化合物之氧化體積膨脹
TWI719262B (zh) 2016-11-03 2021-02-21 美商應用材料股份有限公司 用於圖案化之薄膜的沉積與處理
KR20190067939A (ko) 2016-11-08 2019-06-17 어플라이드 머티어리얼스, 인코포레이티드 패터닝 응용들을 위한 상향식 필러들의 기하형상 제어
US10770349B2 (en) * 2017-02-22 2020-09-08 Applied Materials, Inc. Critical dimension control for self-aligned contact patterning
US10804370B2 (en) * 2017-03-15 2020-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, method, and tool of manufacture
WO2018200212A1 (en) 2017-04-25 2018-11-01 Applied Materials, Inc. Selective deposition of tungsten for simplified process flow of tungsten oxide pillar formation
US10840186B2 (en) 2017-06-10 2020-11-17 Applied Materials, Inc. Methods of forming self-aligned vias and air gaps
TW201906035A (zh) 2017-06-24 2019-02-01 美商微材料有限責任公司 生產完全自我對準的介層窗及觸點之方法
US10573555B2 (en) 2017-08-31 2020-02-25 Micromaterials Llc Methods of producing self-aligned grown via
WO2019046399A1 (en) 2017-08-31 2019-03-07 Micromaterials Llc METHODS FOR PRODUCING SELF-ALIGNED INTERCONNECTION HOLES
US10600688B2 (en) 2017-09-06 2020-03-24 Micromaterials Llc Methods of producing self-aligned vias
CN110034017A (zh) 2017-12-07 2019-07-19 微材料有限责任公司 用于使金属和阻挡层-衬垫可控凹陷的方法
WO2019118684A1 (en) 2017-12-14 2019-06-20 Applied Materials, Inc. Methods of etching metal oxides with less etch residue
EP3499557A1 (en) 2017-12-15 2019-06-19 Micromaterials LLC Selectively etched self-aligned via processes
KR20190104902A (ko) 2018-03-02 2019-09-11 마이크로머티어리얼즈 엘엘씨 금속 산화물들을 제거하기 위한 방법들
TW202002219A (zh) 2018-05-08 2020-01-01 美商微材料有限責任公司 用來產生高的深寬比的完全自對準的通孔的選擇性移除過程
TW202011547A (zh) 2018-05-16 2020-03-16 美商微材料有限責任公司 用於產生完全自對準的通孔的方法
US10699953B2 (en) 2018-06-08 2020-06-30 Micromaterials Llc Method for creating a fully self-aligned via
JP7189321B2 (ja) * 2018-08-10 2022-12-13 アプライド マテリアルズ インコーポレイテッド 自己組織化単分子層を使用する選択的堆積のための方法
US11387112B2 (en) * 2018-10-04 2022-07-12 Tokyo Electron Limited Surface processing method and processing system
US11164938B2 (en) 2019-03-26 2021-11-02 Micromaterials Llc DRAM capacitor module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109099A (ja) * 2009-11-17 2011-06-02 Samsung Electronics Co Ltd 導電構造物を含む半導体装置及びその製造方法
JP2015190020A (ja) * 2014-03-28 2015-11-02 東京エレクトロン株式会社 タングステン膜の成膜方法
JP2015232177A (ja) * 2014-05-31 2015-12-24 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ フッ素非含有タングステンで高アスペクト比フィーチャを充填する方法
US9449843B1 (en) * 2015-06-09 2016-09-20 Applied Materials, Inc. Selectively etching metals and metal nitrides conformally

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613664B2 (en) * 2000-12-28 2003-09-02 Infineon Technologies Ag Barbed vias for electrical and mechanical connection between conductive layers in semiconductor devices
JP2002252281A (ja) * 2001-02-27 2002-09-06 Sony Corp 半導体装置およびその製造方法
US7279119B2 (en) * 2001-06-14 2007-10-09 Ppg Industries Ohio, Inc. Silica and silica-based slurry
US7521378B2 (en) * 2004-07-01 2009-04-21 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification
US8324660B2 (en) * 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP2008108757A (ja) 2006-10-23 2008-05-08 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
KR101477661B1 (ko) * 2008-07-17 2014-12-31 삼성전자주식회사 텅스텐 재성장을 통한 심 없는 텅스텐 패턴 및 그 패턴형성 방법
KR101534678B1 (ko) * 2009-02-12 2015-07-08 삼성전자주식회사 텅스텐 콘택 플러그를 산소 분위기에서 ｒｔａ 처리하고, ｒｔｏ 처리된 텅스텐 플러그를 수소 분위기에서 환원시키는 반도체 소자의 제조방법
US8575753B2 (en) 2009-05-27 2013-11-05 Samsung Electronics Co., Ltd. Semiconductor device having a conductive structure including oxide and non oxide portions
KR101583516B1 (ko) * 2010-02-25 2016-01-11 삼성전자주식회사 전극 구조체를 구비하는 캐패시터, 이의 제조 방법 및 전극 구조체를 포함하는 반도체 장치
US8946082B2 (en) 2011-09-16 2015-02-03 GlobalFoundries, Inc. Methods for forming semiconductor devices
US8951429B1 (en) 2013-10-29 2015-02-10 Applied Materials, Inc. Tungsten oxide processing
US10648087B2 (en) * 2015-11-10 2020-05-12 L'Air Liquide, SociétéAnonyme pour l'Exploitation et l'Etude des Procédés Georges Claude Etching reactants and plasma-free etching processes using the same
EP3520136A4 (en) * 2016-09-30 2020-05-06 Applied Materials, Inc. METHODS OF FORMING SELF-ALIGNED INTERCONNECT HOLES

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109099A (ja) * 2009-11-17 2011-06-02 Samsung Electronics Co Ltd 導電構造物を含む半導体装置及びその製造方法
JP2015190020A (ja) * 2014-03-28 2015-11-02 東京エレクトロン株式会社 タングステン膜の成膜方法
JP2015232177A (ja) * 2014-05-31 2015-12-24 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ フッ素非含有タングステンで高アスペクト比フィーチャを充填する方法
US9449843B1 (en) * 2015-06-09 2016-09-20 Applied Materials, Inc. Selectively etching metals and metal nitrides conformally

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020532868A (ja) * 2017-09-05 2020-11-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 亜酸化物からの自己整合構造
JP7221279B2 (ja) 2017-09-05 2023-02-13 アプライド マテリアルズ インコーポレイテッド 亜酸化物からの自己整合構造
JP2021522680A (ja) * 2018-04-27 2021-08-30 東京エレクトロン株式会社 高度なコンタクトにおけるキャップ層形成のためのエリア選択的堆積
JP7369895B2 (ja) 2018-04-27 2023-10-27 東京エレクトロン株式会社 高度なコンタクトにおけるキャップ層形成のためのエリア選択的堆積

Also Published As

Publication number Publication date
WO2018089350A1 (en) 2018-05-17
EP3539147A1 (en) 2019-09-18
US10319604B2 (en) 2019-06-11
US20180130671A1 (en) 2018-05-10
EP3539147A4 (en) 2020-06-17
US20190252206A1 (en) 2019-08-15
TW201833991A (zh) 2018-09-16
CN109923642A (zh) 2019-06-21
KR20190067942A (ko) 2019-06-17

Similar Documents

Publication Publication Date Title
US10319604B2 (en) Methods for self-aligned patterning
US11094544B2 (en) Methods of forming self-aligned vias
US10930503B2 (en) Geometric control of bottom-up pillars for patterning applications
JP7228568B2 (ja) 自己整合高アスペクト比構造及びその作製方法
US10770349B2 (en) Critical dimension control for self-aligned contact patterning
TW201926559A (zh) 來自次氧化物的自對準結構
CN108807264B (zh) 形成钨支柱的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200721

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210309