JP7228568B2 - 自己整合高アスペクト比構造及びその作製方法 - Google Patents

自己整合高アスペクト比構造及びその作製方法 Download PDF

Info

Publication number
JP7228568B2
JP7228568B2 JP2020507606A JP2020507606A JP7228568B2 JP 7228568 B2 JP7228568 B2 JP 7228568B2 JP 2020507606 A JP2020507606 A JP 2020507606A JP 2020507606 A JP2020507606 A JP 2020507606A JP 7228568 B2 JP7228568 B2 JP 7228568B2
Authority
JP
Japan
Prior art keywords
film
pillars
metal
tungsten
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020507606A
Other languages
English (en)
Other versions
JP2020530663A (ja
Inventor
サスミット シンハー ロイ，
プラバラム ゴパルラジャ，
アブヒジット バス マリック，
シュリーニヴァース ガンディコッタ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2020530663A publication Critical patent/JP2020530663A/ja
Application granted granted Critical
Publication of JP7228568B2 publication Critical patent/JP7228568B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

[0001] 本開示は、広くは、高アスペクト比構造を形成する方法に関する。特に、本開示は、自己整合高アスペクト比構造を形成するための方法に関する。
[0002] 半導体産業は、単位面積当たりの機能性をより高くするために、より小型化したトランジスタ寸法を有するチップを急速に開発している。デバイスの寸法が縮小し続けると、デバイス間の間隙／空間も縮小するため、デバイスを互いから物理的に分離することがますます困難になる。
[0003] 高アスペクト比（HAR）構造を生成することは、デバイスパターニングの分野における難題の１つである。論理及びメモリ内の幾つかの構造にとって、高アスペクト比は有益である。デバイスのスケーリングを継続するために、現在のプロセスフローの基本的な制限が克服されなければならない。
[0004] したがって、当該技術分野において、高アスペクト比構造を形成するための新しい方法が必要とされている。
[0005] 本開示の１以上の実施形態は、超高アスペクト比構造を形成する方法を対象とする。該方法は、構造化された基板の特徴内に金属膜を堆積させることを含む。構造化された基板は、基板の表面からある深さだけ基板の中に延在する複数の特徴を備える。金属膜は、特徴から真っすぐに延在する金属酸化物の柱（pillar）を形成するように体積膨張される。第２の膜の上端が柱の上端に略等しくなるように、柱の間に第２の膜が堆積される。柱の上端が第２の膜の上端の下方となるように、柱の一部分が除去される。所定の高さの高アスペクト比特徴を成長させるために、金属膜を堆積させること、金属膜を体積膨張させること、第２の膜を堆積させること、及び任意選択的に柱の一部分を除去することが、繰り返される。高アスペクト比特徴を形成するために、特徴から柱が除去される。
[0006] 本開示の更なる実施形態は、超高アスペクト比構造を形成する方法を対象とする。該方法は、構造化された基板の特徴内に金属膜を堆積させること、及び金属膜の過積層（overburden）を形成することを含む。構造化された基板は、基板の表面からある深さだけ基板の中に延在する複数の特徴を備える。金属膜は、タングステンを含む。金属膜の過積層が、除去される。特徴から真っすぐに延在する金属酸化物の柱を形成するために、金属膜を体積膨張させる。金属酸化物の柱は、酸化タングステンを含む。柱の間に第２の膜を堆積させて、第２の膜の過積層を形成する。第２の膜の上端が柱の上端に略等しくなるように、第２の膜の過積層が除去される。柱の上端が第２の膜の上端の下方となるように、任意選択的に柱の一部分を除去する。所定の高さの高アスペクト比特徴を成長させるために、金属膜を堆積させること、金属膜を体積膨張させること、第２の膜を堆積させること、及び任意選択的に柱の一部分を除去することは、繰り返される。高アスペクト比特徴を形成するために、特徴から柱が除去される。
[0007] 更に、本開示の更なる実施形態は、超高アスペクト比構造を形成する方法を対象とする。方法は、（ａ）構造化された基板の特徴内にタングステン膜を堆積させることであって、構造化された基板が、基板の表面からある深さだけ基板の中に延在する複数の特徴を備え、タングステン膜が、タングステンの過積層を形成する、タングステン膜を堆積させること、（ｂ）タングステンの過積層をCMPによって除去すること、（ｃ）特徴から真っすぐに延在する酸化タングステンの柱を形成するために、タングステン膜を体積膨張させること、（ｄ）第２の膜の過積層が形成されるように、酸化タングステンの柱の間に第２の膜を堆積させること、（ｅ）第２の膜の過積層をCMPによって除去すること、（ｆ）所定の高さの高アスペクト比特徴を成長させるために、任意選択的に、柱の上端が第２の膜の上端の下方となるように酸化タングステンの柱の一部分を除去し、（ａ）から（ｅ）を繰り返すこと、及び（ｇ）特徴から柱の全てを除去することを含む。
[0008] 本発明の上述の特徴を詳細に理解し得るように、上記で簡単に要約されている本発明のより詳細な説明が、実施形態を参照することによって得られ、一部の実施形態は付随する図面に示されている。しかし、本発明は他の等しく有効な実施形態も許容し得ることから、付随する図面は、この発明の典型的な実施形態のみを示しており、従って、発明の範囲を限定していると見なすべきではないことに、留意されたい。
[0009] 図１Ａから図１Ｍは、本開示の１以上の実施形態による、高アスペクト比構造を形成するための方法の概略的な表現を示している。 図１Ａから図１Ｍは、本開示の１以上の実施形態による、高アスペクト比構造を形成するための方法の概略的な表現を示している。 図１Ａから図１Ｍは、本開示の１以上の実施形態による、高アスペクト比構造を形成するための方法の概略的な表現を示している。 図１Ａから図１Ｍは、本開示の１以上の実施形態による、高アスペクト比構造を形成するための方法の概略的な表現を示している。 図１Ａから図１Ｍは、本開示の１以上の実施形態による、高アスペクト比構造を形成するための方法の概略的な表現を示している。 図１Ａから図１Ｍは、本開示の１以上の実施形態による、高アスペクト比構造を形成するための方法の概略的な表現を示している。 図１Ａから図１Ｍは、本開示の１以上の実施形態による、高アスペクト比構造を形成するための方法の概略的な表現を示している。 図１Ａから図１Ｍは、本開示の１以上の実施形態による、高アスペクト比構造を形成するための方法の概略的な表現を示している。 図１Ａから図１Ｍは、本開示の１以上の実施形態による、高アスペクト比構造を形成するための方法の概略的な表現を示している。 図１Ａから図１Ｍは、本開示の１以上の実施形態による、高アスペクト比構造を形成するための方法の概略的な表現を示している。 図１Ａから図１Ｍは、本開示の１以上の実施形態による、高アスペクト比構造を形成するための方法の概略的な表現を示している。 図１Ａから図１Ｍは、本開示の１以上の実施形態による、高アスペクト比構造を形成するための方法の概略的な表現を示している。 図１Ａから図１Ｍは、本開示の１以上の実施形態による、高アスペクト比構造を形成するための方法の概略的な表現を示している。
[0010] 添付の図面では、類似の構成要素及び／又は特徴は、同じ参照符号を有し得る。更に、同じ種類の様々な構成要素は、参照符号の後にダッシュを付けること、及び、類似の構成要素同士を区別する第２符号によって、区別され得る。本明細書において第１参照符号のみが使用される場合、その説明は、第２参照符号に関わりなく、同じ第１参照符号を有する類似の構成要素のうちの任意の１つに適用可能である。
[0011] 本発明の幾つかの例示的な実施形態を説明する前に、本発明は下記の説明において明記される構成又はプロセスステップの詳細事項に限定されないということを、理解されたい。本発明は、他の実施形態が可能であり、且つ、様々な方法で実践又は実行され得る。
[0012] 本明細書で使用される「基板」とは、その上で製造処理中に膜処理が実行されるところの、任意の基板又は基板上に形成された材料表面のことを指す。例えば、その上で処理が実行され得るところの基板表面には、用途に応じて、シリコン、酸化シリコン、歪シリコン、シリコン・オン・インシュレータ（SOI）、炭素がドープされた酸化シリコン、アモルファスシリコン、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料、並びに金属、金属窒化物、金属合金、及びその他の導電材料などの任意の他の材料が含まれる。基板は、半導体ウエハを含むが、それに限定されるものではない。基板表面を研磨、エッチング、還元、酸化、ヒドロキシル化、アニール、UV硬化、電子ビーム（ｅビーム）硬化、且つ／又はベークするために、基板を前処理プロセスに曝すことができる。基板自体の表面上で直接膜処理することに加えて、本開示では、開示される任意の膜処理ステップが、以下でより詳細に開示されるように基板上に形成された下層上で実行されてもよい。「基板表面」という用語は、文脈が示すように、そのような下層を含むことが意図されている。ゆえに、例えば、膜／層又は部分的な膜／層が基板表面上に堆積されていれば、新たに堆積される膜／層の露出面が基板表面となる。
[0013] 本開示の実施形態は、自己整合高アスペクト比構造を形成する方法を対象とする。本開示のある実施例は、有利なことに、特徴を自己整合させるためにタングステンの体積膨張を利用する方法を提供する。例えば、タングステンは、ALDによって孔又はトレンチの構造上に堆積されてよく、その後に酸化が行われてWOxを形成し、酸化中の体積膨張が、柱を孔又はトレンチの外に成長させるように押し出す。これらの柱は、タングステンから選択的に成長したボトムアップされた柱である。
[0014] 本開示のある実施形態は、有利なことに、柱の材料に特有のエッチング化学を選択的に使用して柱を除去するための方法を提供する。例えば、WOxの柱は、WCl5、WCl6、WOCl4、又は他のエッチャントを使用するエッチングによって、選択的に除去されてよい。本開示のある実施形態は、有利なことに、高アスペクト比構造を形成するために、繰り返される柱の成長及び選択的な除去を利用する方法を提供する。
[0015] ある実施形態では、構造化された基板が、高アスペクト比構造を構築するためのテンプレートとして作用する。コンフォーマルな金属堆積、金属CMP又は選択的に金属を引っ込ませること、柱の形成、柱状物構造の間を流動性物質で充填すること、誘電体CMP又は選択的に誘電体を引っ込ませること、及び柱の除去を含む、サイクルが繰り返される。高アスペクト比構造を形成するために、幾つかのサイクルが繰り返された後で、高アスペクト比特徴（例えば、トレンチ又はバイア）を残すように柱が除去される。
[0016] 図１Ａから図１Ｍは、該方法の例示的な一実施形態を示している。該方法は、図示されている実施形態に関して説明されるが、本開示の範囲から逸脱することなく、特定のプロセス又はシーケンスが移動され又は省略されてよく、他のプロセス又はシーケンスが含まれてよいことを、当業者は認識するだろう。
[0017] 図１Ａは、高アスペクト比特徴の形成のための構造化されたテンプレートとして作用する基板１００を示している。基板１００は、構造化された基板とも称される。示されている部分的な断面図では、基板１００が、少なくとも１つの特徴１１０を含む。図面に、例示目的で３つの特徴１１０を有する基板１００を示したが、３つより多い又は少ない特徴があってよいことを、当業者は理解するだろう。特徴１１０の形状は、トレンチやバイアを含む、任意の適切な形状であってよいが、それらに限定されるものではない。バイアは、円形、三角形、正方形、矩形、五角形、六角形、七角形、八角形、九角形、十角形、十一角形、十二角形、又はより高次の多角形によって表される断面を有する形状の、三次元変形例であってよい。例えば、円形の三次元変形例は円柱であってよく、一方、八角形の三次元変形例は八角柱であってよい。
[0018] これに関して使用される際に、「特徴」という用語は、任意の意図的な表面の不規則性を意味する。特徴の適切な例には、非限定的に、上部、２つの側壁、及び底部を有するトレンチ、上部と、表面から上向きに延びている２つの側壁とを有する先端部、並びに、表面から下向きに延び、空いた底部を有する側壁を有するバイアが含まれる。特徴は、任意の好適なアスペクト比（特徴の幅に対する特徴の深さの比率）を有し得る。ある実施形態では、アスペクト比が、約０．５：１、１：１、２：１、３：１、４：１、５：１、１０：１、１５：１、２０：１、２５：１、３０：１、３５：１、又は４０：１以上である。
[0019] 基板１００は、基板表面１０２内に開口部を形成する少なくとも１つの特徴１１０を有する基板表面１０２を有する。特徴１１０は、基板表面１０２から底面１１６までの深さＤだけ延在する。特徴１１０は、特徴１１０の幅Ｗを画定する第１の側壁１１２及び第２の側壁１１４を有する。側壁１１２、１１４、及び底部１１６によって形成されるオープンエリアは、間隙又はトレンチとも称される。
[0020] 図示されている実施形態は、単一の材料内に形成された特徴１１０を示している。ある実施形態において、特徴１１０は、特徴１１０の側壁１１２、１１４が、特徴の底部１１６とは異なる材料である、バイナリ材料内に形成されている。例えば、基板１００は、特徴１１０の底部を形成する酸化物材料、及び、特徴１１０の側壁１１２、１１４を形成するために、酸化物材料から延在する窒化材料を有してよい。
[0021] 基板１００又はバイナリ材料基板が、処理のために提供される。これに関連して使用する「提供される（provide）」という用語は、更なる処理のために、基板がある位置又は環境に置かれることを意味する。
[0022] 図１Ｂを参照すると、金属膜１２０が特徴１１０を満たすように、金属膜１２０が基板１００上に形成されている。金属膜１２０は、限定しないが、化学気相堆積、プラズマ化学気相堆積、原子層堆積、プラズマ強化原子層堆積、及び／又は物理的気相堆積を含む、任意の適切なプロセスによって形成された任意の適切な膜であってよい。ある実施形態では、金属膜１２０が、原子層堆積又はプラズマ強化原子層堆積によって形成される。
[0023] ある実施形態の金属膜１２０は、原子層堆積によって堆積されるコンフォーマルな膜である。本明細書で使用する「コンフォーマルな」又は「コンフォーマルに」という用語は、膜の平均的な厚みに対して、１％未満の変動を有する厚みで露出面に付着して、その露出面を均一に覆う層のことを指す。例えば、１０００Åの厚さの膜は、厚さにおいて１０Å未満の変動を有することになる。この厚み及び変動は、凹部の端部、角部、側部、及び底部を含む。例えば、本開示の様々な実施形態において、ALDによって堆積されたコンフォーマルな膜は、複雑な表面上において、本質的に均一な厚さの堆積領域の被覆を提供するであろう。
[0024] 金属膜１２０は、真っすぐに上がるやり方で体積膨張し得る、任意の適切な金属を含んでよい。適切な金属膜は、Co、Mo、W、Ta、Ti、Ru、Rh、Cu、Fe、Mn、V、Nb、Hf、Zr、Y、Al、Sn、Cr、及び／又はLaのうちの１以上を含む膜を含むが、それらに限定されるものではない。ある実施形態では、金属膜１２０がタングステンを含む。ある実施形態では、金属膜１２０が、本質的にタングステンから成る。本明細書及び添付の特許請求の範囲で使用される際に、「本質的にタングステンから成る」という用語は、（１以上の）インタフェース領域を含まない、膜のバルク部分が、原子ベースで、約９５％、９８％、又は９９％以上タングステンであることを意味する。
[0025] ある実施形態では、金属膜１２０が、特徴１１０内で実質的に継目なしに形成される。ある実施形態では、特徴１１０の幅Ｗ内に継目が形成されてよい。継目は、特徴１１０の壁の間に形成される何らかの間隙、空間、又はボイドであってよい。
[0026] 図１Ｂで示されている実施形態は、構造化された基板１００の表面１０２上に形成された過積層１２２を含む。過積層１２２は、特徴１１０の外側に形成された材料である。ある実施形態では、図１Ｃで示されているように、材料膜１２０の上面１２４が、基板１００の表面１０２と実質的に同一平面上にあるか又は表面１０２の下方となるように、過積層１２２が除去される。このやり方で使用される際に、「実質的に同一平面上にある」という用語は、金属膜１２０によって形成される平面が、基板１００の表面１０２によって形成される平面の±５°、４°、３°、２°、又は１°の範囲内にあることを意味する。ある実施形態では、上面１２４が、基板の表面１０２の下方にある。ある実施形態では、金属膜１２０の上面１２４は、特徴１１０の深さＤの約４０％、５０％、６０％、７０％、８０％、又は９０％以上の高さにある。ある実施形態では、金属１２０が、過積層１２２がないように形成される。
[0027] 過積層１２２の除去は、当業者に知られている任意の適切な技法によって実現されてよい。ある実施形態では、過積層１２２が、化学機械平坦化（CMP）プロセスによって除去されてよい。例えば、金属CMPプロセスが使用されてよい。ある実施形態では、過積層１２２が、基板１００に影響を与えることなしに金属膜１２０を除去する、選択的なエッチングプロセスによって除去される。
[0028] 図１Ｄで示されているように、次いで、金属膜１２０は、酸化剤又は酸化条件に曝露されることによって酸化されて、金属膜１２０を金属酸化物の柱１３０に変換する。金属膜１２０の金属酸化物の柱１３０への変換は、金属膜１２０を体積膨張させる体積膨張プロセスの結果である。金属膜１２０の体積膨張は、約１０％から約１０００％の範囲内、又は約５０％から約８００％の範囲内、又は約１００％から約７００％の範囲内であってよい。ある実施形態では、金属膜１２０の体積膨張は、金属酸化物の柱１３０の上面１３２の高さを、膨張前の金属膜１２０の高さの約１５０％、２００％、２５０％、３００％、又は３５０％以上にさせる。ある実施形態では、金属膜１２０が、継目（図示せず）を有する特徴１１０内に形成され、金属酸化物の柱１３０を形成するための体積膨張が、その継目を満たす。
[0029] 酸化剤は、非限定的に、O2、O3、N2O、H2O、H2O2、CO、CO2、NH3、N2／Ar、N2／He、N2／Ar／He、及びこれらの組合せを含む、何らかの好適な酸化剤であってよい。ある実施形態では、酸化条件には、熱酸化、プラズマ酸化、遠隔プラズマ酸化、マイクロ波及び高周波（例えば、ICP、CCP）が含まれる。
[0030] 金属膜１２０の酸化は、例えば、膜の組成及び酸化剤に応じて、何らかの好適な温度で行われてよい。ある実施形態では、酸化は、約２５°Ｃから約１１００°Ｃの範囲内の温度で行われる。ある実施形態では、酸化が、約２５０°Ｃ、３００°Ｃ、３５０°Ｃ、４００°Ｃ、４５０°Ｃ、約５００°Ｃ、又は５５０°Ｃ以上の温度で行われる。
[0031] 適切な金属含有膜は、金属膜の誘導体を含む。適切な金属膜の誘導体は、非限定的に、窒化物、ホウ化物、炭化物、酸素窒化物、酸化ホウ化物、オキシカーバイド、炭窒化物、炭化ホウ素、窒化ホウ素、炭窒化ホウ素、酸炭窒化ホウ素、酸炭窒化物、酸炭化ホウ素、及び酸窒化ホウ素を含む。当業者は、堆積された金属膜が、金属膜の範囲内に不定比量の原子を有し得ることを理解するだろう。例えば、WNと指定された膜は、「WN」の使用によって示唆される１：１の化学量論とは異なる量のタングステンと窒素を有してよい。WN膜は例えば、９０原子％タングステンであってよい。タングステン窒化膜を表すのにWNを使用するのは、膜がタングステンと窒素原子を含み、膜が特定の組成物に限定されると見なすべきでないことを意味する。ある実施形態では、膜は、本質的に記号表示された原子から成る。例えば、本質的にWNから成る膜とは、膜の組成が約９５％、９８％、又は９９％以上、タングステン及び窒素原子であることを意味する。
[0032] 図１Ｄで示されているように、膨張中は、金属酸化物の柱１３０を形成するために、金属膜１２０が特徴１１０から真っすぐに成長するように、特徴上部の特徴形状の忠実度が維持される。これに関連して使用される「真っすぐ」という用語は、膜が表面を形成し、特徴の側壁１１２、１１４に隣接する表面の一部分が、側壁１１２、１１４と実質的に同一平面上にあることを意味する。表面は側壁と同一平面上にあり、側壁と表面の接合部で形成される角度は、±１０°である。
[0033] 図１Ｅで示されているように、間隙充填プロセスは、基板１００上の柱１３０の間に第２の膜１４０を堆積させる。基板１００の表面１０２は、第２の膜１４０によってカバーされる。ある実施形態では、間隙充填用・第２の膜１４０が、流動可能な膜である。ある実施形態では、間隙充填用・第２の膜１４０が、原子層堆積若しくは化学気相堆積又はプラズマ強化された様々な何れかのうちの１以上によって堆積される。ある実施形態では、間隙充填用・第２の膜１４０が、柱１３０の間の空間内で実質的に継目なしで形成される。
[0034] 図１Ｅで示されている実施形態は、柱１３０の上面１３２上に形成された過積層１４２を含む。ある実施形態では、図１Ｆで示されているように、第２の膜１４０の上面１４４が、柱１３０の上面１３２と実質的に同一平面上にあるか又は上面１３２の下方となるように、過積層１４２が除去される。このやり方で使用される際に、「実質的に同一平面上にある」という用語は、第２の膜１４０によって形成される平面が、柱１３０の表面１３２によって形成される平面の±５°、４°、３°、２°、又は１°の範囲内にあることを意味する。ある実施形態では、上面１４４が、柱１３０の表面１３２の下方にある。ある実施形態では、第２の膜１４０の上面１４４が、柱１３０の上面１３２と基板１００の表面１０２の間の高さにおける差の約５％、１０％、２０％、３０％、４０％、５０％、６０％、又は７０％以上の量だけ、柱１３０の上面１３２の下方にある。ある実施形態では、第２の膜１４０が、過積層１４２がないように形成される。
[0035] 過積層１４２の除去は、当業者に知られている任意の適切な技法によって実現されてよい。ある実施形態では、過積層１４２が、化学機械平坦化（CMP）プロセスによって除去されてよい。例えば、金属CMPプロセスが使用されてよい。ある実施形態では、過積層１４２が、基板１００、柱１３０、又は第２の膜１４０の下の任意の層に影響を与えることなしに第２の膜１４０を除去する、選択的なエッチングプロセスによって除去される。
[0036] 図１Ｇを参照すると、膜１４０の間に間隙１５０を形成するように、柱１３０が引っ込まされる。柱１３０の上面１３２は、第２の膜１４０の高さの約１０％、２０％、３０％、４０％、５０％、又は６０％以上の量だけ、引っ込まされる。間隙１５０は、第２の膜１４０の側壁１５２、１５４を露出させる。
[0037] 図１Ｇで見られ得るように、側壁１５２、１５４及び引っ込まされた柱１３０の上面１３２は、図１Ａで示された元々の特徴１１０に似ている。間隙１５０は、特徴１１０と同じやり方で使用されて、図１Ｂから図１Ｆに関して示されたプロセスを繰り返すことによって、自己整合高アスペクト比構造を成長させることが継続される。
[0038] エッチング又は除去プロセスは、柱１３０向けに選択的であってよい。柱１３０のエッチングは、任意の適切な技法によって行われてよい。ある実施形態では、柱１３０をエッチングすることが、柱１３０を金属ハロゲン化物化合物に曝露することを含む。ある実施形態では、金属ハロゲン化物化合物が、柱１３０とは異なる金属を有する。ある実施形態では、金属ハロゲン化物化合物が、柱１３０と同じ金属を有する。
[0039] ある実施形態では、柱１３０をエッチングすることが、金属ハロゲン化物前駆体とも称される、金属及びハロゲン含有前駆体（例えば、WCl6）への曝露を含む。金属ハロゲン化物前駆体は、柱１３０と反応してよい。ある実施形態では、金属ハロゲン化物前駆体への曝露が、柱１３０との発熱反応をもたらし、基板処理領域内にプラズマは存在しない。１以上の実施形態によれば、基板処理領域に入る前に金属ハロゲン化物前駆体を励起するプラズマはない。
[0040] 例示的で非限定的な１つのプロセスでは、柱１３０が、タングステンを含み、酸素との反応によって膨張して、WO3の形態を採り得る酸化タングステンを形成する。WO3をWCl6（又は可能性としてはWCl5）に曝露することによって、全ての酸化タングステンが除去されるまで基板を離れる、揮発性のWOCl4及び／又はWO2Cl2が形成される。
[0041] ある実施形態では、金属ハロゲン化物前駆体が、金属元素とハロゲン元素を含む、２つ以上又は２つだけの異なる元素を含む。金属ハロゲン化物前駆体は、金属元素の単一の原子だけを含んでよく、同じハロゲン元素（WCl6及びWCl5の場合のような）の複数の原子を含まなくてよい。実施例では、金属ハロゲン化物の金属元素が、チタン、ハフニウム、ジルコニウム、バナジウム、ニオビウム、タンタル、クロム、モリブデン、タングステン、マンガン、ルテニウム、テクネチウム、鉄、アルミニウム、及びガリウムのうちの１以上を含んでよい。ある実施形態では、金属ハロゲン化物の金属元素が、２２、２３、２４、４０、４１、４２、７２、７３、又は７４の原子番号を有する。１以上の実施形態では、金属元素が、周期表の４族、５族、又は６族の元素を含み、又は遷移金属であってよい。１以上の実施形態によれば、ハロゲン元素が、FとClのうちの一方であってよい。ある実施形態では、ハロゲン元素が、F、Cl、Br、及び／又はIのうちの１以上であってよい。ある実施形態では、金属及びハロゲン含有前駆体が、フッ素を含まなくてよい。適切な金属ハロゲン化物前駆体の幾つかの例は、バナジウム五ハロゲン化物、タンタル五ハロゲン化物、クロム六ハロゲン化物、モリブデン五ハロゲン化物、モリブデン六ハロゲン化物、ニオビウム五ハロゲン化物、タングステン五ハロゲン化物、タングステン六ハロゲン化物、及びマンガン四ハロゲン化物を含むが、それらに限定されるものではない。ある実施形態では、金属ハロゲン化物前駆体が、バナジウムハロゲン化物（ハロゲン化バナジウム）、タンタルハロゲン化物（ハロゲン化タンタル）、クロムハロゲン化物（ハロゲン化クロム）、モリブデンハロゲン化物（ハロゲン化モリブデン）、ニオビウムハロゲン化物（ハロゲン化ニオビウム）、タングステンハロゲン化物（ハロゲン化タングステン）、及び／又はマンガンハロゲン化物（ハロゲン化マンガン）を含むが、それらに限定されるものではない。その場合、金属元素の酸化状態は、任意の適切な酸化状態であってよい。
[0042] ある実施形態のエッチングプロセスは、第２の膜１４０に対して、約１０：１以上、約１５：１以上、約２０：１以上、又は約２５：１以上の、柱１３０の選択性を有する。
[0043] ある実施形態では、エッチングプロセスをより選択的、繊細、及び等方性（isotropic）にするために、エッチングプロセスにおいて使用される局所的なプラズマが、ほとんどないか又は全くない。「プラズマフリー」という用語は、基板処理領域にプラズマ出力を印加しないか又は本質的に印加しない最中の、基板処理領域について説明するために、本明細書では使用されることになる。説明されたエッチャント（金属及びハロゲン含有前駆体）は、本明細書の金属含有材料のエッチング操作中に、基板処理領域がプラズマフリーになることを可能にする、エネルギー的に好ましいエッチング反応経路を有する。別の言い方をすれば、１以上の実施形態によれば、基板処理領域内の電子温度は、０．５eV未満、０．４５eV未満、０．４eV未満、又は０．３５eV未満であってよい。更に、実施形態では、金属及びハロゲン含有前駆体が、基板処理領域に入る前に如何なる遠隔プラズマにおいても励起されなくてよい。例えば、遠隔プラズマ領域又は分離チャンバ領域が存在し、ハロゲン含有前駆体を基板処理領域に向けて導くために使用される場合、分離チャンバ領域又は遠隔プラズマ領域は、本明細書で定義されるプラズマフリーであってよい。
[0044] １以上の実施形態によれば、基板処理領域、及びそこを通って金属及びハロゲン含有前駆体が通過するところの任意の遠隔領域は、「水素フリー」であってよい。実施形態では、水素及び‐OHグループが、エッチングプロセスが妨げられるように、金属及び金属窒化物に材料を加えてよい。金属膜又は金属窒化物膜は、より薄くなるよりも、その代わりにより厚くなってよい。基板処理領域内に水素が存在することによって、効果的なエッチングの選択性を低減させる恐れがある。
[0045] ある実施形態では、金属及びハロゲン含有前駆体（例えば、WCl6）に、約５sccmと５００sccmの範囲内、約１０sccmと３００sccmの範囲内、約２５sccmと２００sccmの範囲内、約５０sccmと１５０sccmの範囲内、又は約７５sccmと１２５sccmの範囲内の流量で、キャリアガスが供給される。
[0046] １以上の実施形態によれば、基板自体の温度によってのみ励起される反応が、熱的に進行してよい。基板の温度に依拠してエッチング反応をもたらす実施形態では、「プラズマフリー（plasma-free）」という用語が、プラズマ出力を使用しないか又は本質的に使用しない最中の基板処理領域を説明するために、本明細書では使用され得る。プラズマ出力は、適切な反応の進行を可能にするために、小閾値量未満に保たれることもある。様々な実施形態では、基板処理領域に印加されるプラズマ出力が、１００ワット未満、５０ワット未満、３０ワット未満、１０ワット未満であってよく、０ワットであってよい。実施形態では、基板処理領域内の圧力は、約０．１Torrと５０Torrの範囲内、約０．２Torrと３０Torrの範囲内、約０．５Torrと２０Torrの範囲内、約１Torrと１０Torrの範囲内であってよい。
[0047] 図１Ｈは、図１Ｂのものに類似した過積層１２２を有する金属膜１２０の形成を示している。金属膜１２０は、間隙１５０内で形成され、第２の膜１４０の上面１４４及び柱１３０の上面１３２をカバーする。金属膜１２０は、図１Ｂで堆積されたのと同じ金属膜１２０であってよく、又は異なる金属膜であってよい。ある実施形態では、金属膜１２０が、高アスペクト比特徴の形成の全体を通じて同じ金属を有する。
[0048] 図１Ｉでは、金属膜１２０の上面１２４が、第２の膜１４０の上面１４４と実質的に同一平面上にあるように、過積層１２２が除去される。これは、図１Ｃに関して示され説明されたプロセスと同様である。ある実施形態では、過積層１２２が形成されない。過積層は、CMP又は選択的なエッチングプロセスによって除去されてよい。
[0049] 図１Ｊでは、金属酸化物１３０の上面１３２が、第２の膜１４０の上面１４４の上方に延在するように、金属酸化物の柱１３０を形成するために、金属膜１２０が酸化される。金属酸化物の柱１３０は、図１Ｄで示されたのと同じ金属酸化物、又は異なる金属酸化物であってよい。例えば、金属酸化物は、酸化物と窒化物の間で交互にされてよく、又は混合された酸窒化物の膜であってよい。
[0050] 図１Ｋでは、過積層１４２が、柱１３０の上面１３２上に形成されるように、流動可能な第２の膜１４０が、柱１３０の間の間隙内に形成される。ある実施形態では、過積層１４２が形成されない。このプロセスは、図１Ｅに関して示され説明されたものと同様である。図１Ｌでは、過積層１４２が、図１Ｆに関して示され説明されたものと類似した、CMP又は選択的な除去プロセスによって除去される。
[0051] 自己整合高アスペクト比構造の高さを継続的に成長させるために、図１Ｇで示されたように、柱１３０が引っ込まされてよく、その後に、金属堆積（図１Ｂ）、任意選択的な過積層の除去（図１Ｃ）、体積膨張（図１Ｄ）、流動可能な膜の堆積（図１Ｅ）、及び任意選択的な過積層の除去（図１Ｆ）のサイクルが、繰り返されてよい。もう１つのサイクルが行われる場合、柱１３０を引っ込ませること（図１Ｇ）は、そのサイクルを繰り返す前にも行われてよい。
[0052] 自己整合構造の高さが所定の高さに到達すると、サイクルは完了する。次いで、柱１３０は、柱１３０を引っ込ませるために使用されるプロセスのような、選択的なエッチングプロセスによって除去されてよい。図１Ｍで示されているように、柱１３０の除去では、高アスペクト比特徴１６０を形成するために、柱１３０の全てが膜１４０の間の間隙から除去されてしまうまで、エッチングプロセスが継続する。
[0053] １以上の実施形態によれば、基板は、層を形成する前及び／又は後に処理を受ける。この処理は、同じチャンバ内又は１以上の別個の処理チャンバ内で実行されてよい。ある実施形態では、基板が、第１のチャンバから、更なる処理のために別の分離した第２のチャンバに移される。基板は、第１のチャンバから別の処理チャンバへ直接的に移動されてよく、又は第１のチャンバから１以上の移送チャンバへ移動されてよく、次いで、別の処理チャンバへ移動されてよい。したがって、処理装置は、移送ステーションと連通する複数のチャンバを備えてよい。この種の装置は、「クラスタツール」又は「クラスタシステム」などと呼ばれ得る。
[0054] クラスタツールは概して、基板の中心検出及び配向、ガス抜き、アニール処理、堆積、及び／又はエッチングを含む様々な機能を実行する、複数のチャンバを備えるモジュールシステムである。１以上の実施形態によれば、クラスタツールは、少なくとも第１のチャンバ及び中央移送チャンバを含む。中央移送チャンバは、処理チャンバとロードロックチャンバとの間で基板を往復搬送することができる、ロボットを収容し得る。移送チャンバは、通常、真空状態に維持され、基板を、あるチャンバからクラスタツールの前端に配置された別のチャンバ及び／又はロードロックチャンバへ往復搬送するための中間段階を設ける。本開示に適合し得る２つのよく知られたクラスタツールは、両方ともサンタクララ州カリフにあるアプライドマテリアルズ社から購入可能なCentura（登録商標）とEndura（登録商標）である。しかし、チャンバの正確な配置及び組み合わせは、本明細書で説明される処理の特定のステップを実行する目的で変更され得る。使用され得る他の処理チャンバは、周期的層堆積（CLD）、原子層堆積（ALD）、化学気相堆積（CVD）、物理的気相堆積（PVD）、エッチング、予洗浄、化学洗浄、RTPなどの熱処理、プラズマ窒化、脱ガス、配向決め、ヒドロキシル化、及びその他の基板処理を含むが、それらに限定されるわけではない。クラスタツール上でチャンバ内の処理を実施することにより、後続膜を堆積する前に、酸化を伴わずに、空気中の不純物による基板の表面汚染を回避することができる。
[0055] １以上の実施形態によると、基板は、継続的に真空条件又は「ロードロック」条件の下にあり、あるチャンバから次のチャンバへと移動されるときに周囲空気に曝露されない。したがって、移送チャンバは、真空下にあり、真空圧力下で「ポンプダウン」される。処理チャンバ又は移送チャンバ内に不活性ガスが存在し得る。ある実施形態では、反応物の一部又は全部を除去するために、パージガスとして不活性ガスが使用される。１以上の実施形態によれば、パージガスを堆積チャンバの出口で注入して、反応物質が、堆積チャンバから移送チャンバ及び／又は追加の処理チャンバへ移動することを妨げる。したがって、不活性ガスの流れが、チャンバの出口でカーテンを形成する。
[0056] 基板は、単一の基板堆積チャンバ内で処理されてよく、この単一の基板堆積チャンバでは、別の基板が処理される前に単一の基板がローディングされ、処理され、アンローディングされる。基板は、複数の基板が個々に、チャンバの第一部分の中へとローディングされ、チャンバを通って移動し、かつ、チャンバの第二部分からアンローディングされる、コンベヤシステムに類似した連続的な様態で処理されることも可能である。チャンバ及び関連したコンベヤシステムの形状は、直線経路又は曲線経路を形成することができる。付加的に、処理チャンバは、複数の基板が、中心軸の周りを移動し、カルーセル経路の間中、堆積、エッチング、アニーリング、洗浄、その他の処理に晒される、カルーセルであってもよい。
[0057] 処理中、基板は加熱又は冷却されてもよい。そうした加熱又は冷却は、限定されないが、基板支持体の温度を変化させること、及び、基板表面へ加熱された又は冷却されたガスを流すことを含む、任意の適切な手段によって達成することができる。ある実施形態では、基板支持体が、伝導的に基板温度を変化させるように制御することができるヒータ／クーラを含む。１以上の実施形態では、基板温度を局所的に変化させるため、使用するガス（反応性ガス又は不活性ガスの何れか）が加熱又は冷却される。ある実施形態では、基板温度を対流によって変化させるため、ヒータ／クーラが、チャンバ内部で基板表面に隣接するように配置される。
[0058] 基板はまた、処理中に、静止状態であり得るか又は回転され得る。回転する基板は、連続的に、又は非連続に段階的に回転し得る。例えば、基板は、処理全体を通して、回転させてもよいし、又は、基板は、様々な反応性ガス又はパージガスへの曝露の間に、少量ずつ回転させることができる。処理中に基板を（連続的に又は段階的に）回転させることにより、例えば、ガス流形状の局所的可変性の影響が最小限に抑えられ、より均一な堆積又はエッチングの生成に役立つことができる。
[0059] この明細書全体を通じての、「一実施形態（one embodiment）」、「ある種の実施形態（certain embodiments）」、「１以上の実施形態（one or more embodiments）」、又は、「実施形態（an embodiment）」に対する言及は、実施形態に関連して説明されている特定の特徴、構造、材料、又は特性が、本開示の少なくとも１つの実施形態に含まれることを意味する。ゆえに、この明細書全体の様々な箇所での「１以上の実施形態で」、「ある種の実施形態で」、「一実施形態で」、又は「実施形態において」などの文言の表出は、必ずしも、本発明の同一の実施形態に言及するものではない。更に、特定の特徴、構造、材料、又は特質は、１つ以上の実施形態において、任意の適切な方法で組み合わされてよい。
[0060] 本発明は本明細書で詳細な実施形態を参照して説明されているが、これらの実施形態は本発明の原理及び用途の例示にすぎないことを理解されたい。本発明の本質及び範囲から逸脱することなく、本発明の方法及び装置に対して様々な改変及び変形を行い得ることが、当業者には明らかになろう。ゆえに、本発明は、付随する特許請求の範囲及びその均等物に含まれる改変例及び変形例を含むことが意図されている。

Claims (15)

  1. 超高アスペクト比構造を形成する方法であって、
    構造化された基板の特徴内に金属膜を堆積させることであって、前記構造化された基板が、前記基板の表面からある深さだけ前記基板の中に延在する複数の特徴を備える、金属膜を堆積させること、
    前記特徴から真っすぐに延在する金属酸化物の柱を形成するために、前記金属膜を体積膨張させること、
    第２の膜の上端が前記柱の上端と略等しくなるように、前記柱の間に前記第２の膜を堆積させること、
    前記柱の前記上端が前記第２の膜の前記上端の下方となるように、前記柱の一部分を除去すること、
    所定の高さの高アスペクト比特徴を成長させるために、金属膜を堆積させること、前記金属膜を体積膨張させること、前記第２の膜を堆積させること、ならびに任意選択的に前記柱の一部分を除去することを、繰り返すこと、及び
    前記特徴から前記柱の全てを除去することを含む、方法。
  2. 前記金属膜を堆積させることが、前記金属膜の過積層を形成することを含み、前記方法が、前記金属膜を体積膨張させる前に、前記金属膜の前記過積層を除去することを更に含む、請求項１に記載の方法。
  3. 前記過積層を除去することが、化学機械平坦化を含む、請求項２に記載の方法。
  4. 前記金属膜を膨張させることが、前記金属膜を酸化させること又は窒化させることのうちの１以上を含む、請求項１に記載の方法。
  5. 前記柱の間に前記第２の膜を堆積させることが、前記第２の膜の過積層を形成することを含み、前記方法が、前記第２の膜の前記過積層を除去することを更に含む、請求項１に記載の方法。
  6. 前記過積層を除去することが、化学機械平坦化を含む、請求項５に記載の方法。
  7. 前記柱の部分を除去することが、前記柱をエッチングすることを含む、請求項１に記載の方法。
  8. 前記柱をエッチングすることが、前記柱を金属ハロゲン化物化合物に曝露することを含む、請求項７に記載の方法。
  9. 前記金属ハロゲン化物化合物が、前記柱とは異なる金属を有する、請求項８に記載の方法。
  10. 前記柱の全てを除去することが、前記柱を金属ハロゲン化物のエッチャントに曝露することを含む、請求項１に記載の方法。
  11. 前記金属膜が、タングステンを含む、請求項１に記載の方法。
  12. 前記金属酸化物の柱が、酸化タングステンを含む、請求項１１に記載の方法。
  13. 前記柱の一部分を除去することが、前記酸化タングステンをハロゲン化タングステンのエッチャントに曝露することを含む、請求項１２に記載の方法。
  14. 前記柱の全てを除去することが、前記酸化タングステンをハロゲン化タングステンのエッチャントに曝露することを含む、請求項１３に記載の方法。
  15. 超高アスペクト比構造を形成する方法であって、
    （ａ）構造化された基板の特徴内にタングステン膜を堆積させることであって、前記構造化された基板が、前記基板の表面からある深さだけ前記基板の中に延在する複数の特徴を備え、前記タングステン膜が、タングステンの過積層を形成する、タングステン膜を堆積させること、
    （ｂ）前記タングステンの過積層をCMPによって除去すること、
    （ｃ）前記特徴から真っすぐに延在する酸化タングステンの柱を形成するために、前記タングステン膜を体積膨張させること、
    （ｄ）第２の膜の過積層が形成されるように、前記酸化タングステンの柱の間に前記第２の膜を堆積させること、
    （ｅ）前記第２の膜の過積層をCMPによって除去すること、
    （ｆ）所定の高さの高アスペクト比特徴を成長させるために、任意選択的に、前記柱の上端が前記第２の膜の上端の下方となるように前記酸化タングステンの柱の一部分を除去し、（ａ）から（ｅ）を繰り返すこと、及び
    （ｇ）前記特徴から前記柱の全てを除去することを含む、方法。
JP2020507606A 2017-08-13 2018-08-06 自己整合高アスペクト比構造及びその作製方法 Active JP7228568B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762544891P 2017-08-13 2017-08-13
US62/544,891 2017-08-13
PCT/US2018/045384 WO2019036214A1 (en) 2017-08-13 2018-08-06 SELF-ALIGNED HIGH ASPECT RATIO STRUCTURES AND METHODS OF MANUFACTURING

Publications (2)

Publication Number Publication Date
JP2020530663A JP2020530663A (ja) 2020-10-22
JP7228568B2 true JP7228568B2 (ja) 2023-02-24

Family

ID=65362704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020507606A Active JP7228568B2 (ja) 2017-08-13 2018-08-06 自己整合高アスペクト比構造及びその作製方法

Country Status (7)

Country Link
US (1) US11177164B2 (ja)
JP (1) JP7228568B2 (ja)
KR (1) KR102444063B1 (ja)
CN (1) CN111052346B (ja)
SG (1) SG11202001125XA (ja)
TW (1) TWI760540B (ja)
WO (1) WO2019036214A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI778118B (zh) * 2017-09-05 2022-09-21 美商應用材料股份有限公司 來自次氧化物的自對準結構
TWI723282B (zh) * 2017-09-16 2021-04-01 美商應用材料股份有限公司 藉由矽化法之含金屬薄膜體積膨脹
US10622221B2 (en) 2017-12-14 2020-04-14 Applied Materials, Inc. Methods of etching metal oxides with less etch residue
TW201946113A (zh) * 2018-04-27 2019-12-01 日商東京威力科創股份有限公司 用於先進接觸件中之覆蓋層形成的區域選擇性沉積
US20240105505A1 (en) * 2022-09-23 2024-03-28 Applied Materials, Inc. Middle of line dielectric layer engineering for via void prevention

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093978A (ja) 1999-09-27 2001-04-06 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2011109099A (ja) 2009-11-17 2011-06-02 Samsung Electronics Co Ltd 導電構造物を含む半導体装置及びその製造方法
US20160204117A1 (en) 2013-03-12 2016-07-14 Sandisk Technologies Inc. Vertical nand and method of making thereof using sequential stack etching and self-aligned landing pad
JP2019521518A (ja) 2016-06-14 2019-07-25 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 金属及び金属含有化合物の酸化体積膨張

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283537A (ja) * 1992-04-03 1993-10-29 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0837145A (ja) * 1994-07-26 1996-02-06 Hitachi Ltd 半導体集積回路装置の製造方法
TW359016B (en) * 1996-04-29 1999-05-21 Applied Materials Inc Selective aluminum chemical vapor deposition via fill using a sacrificial layer
JPH09312336A (ja) * 1996-05-20 1997-12-02 Yamaha Corp 接続孔形成法
JPH10112499A (ja) * 1996-08-12 1998-04-28 Sony Corp 金属プラグおよび／または金属配線の形成方法
JP2002252281A (ja) * 2001-02-27 2002-09-06 Sony Corp 半導体装置およびその製造方法
US7211844B2 (en) * 2004-01-29 2007-05-01 International Business Machines Corporation Vertical field effect transistors incorporating semiconducting nanotubes grown in a spacer-defined passage
KR101534678B1 (ko) * 2009-02-12 2015-07-08 삼성전자주식회사 텅스텐 콘택 플러그를 산소 분위기에서 ｒｔａ 처리하고, ｒｔｏ 처리된 텅스텐 플러그를 수소 분위기에서 환원시키는 반도체 소자의 제조방법
US8575753B2 (en) 2009-05-27 2013-11-05 Samsung Electronics Co., Ltd. Semiconductor device having a conductive structure including oxide and non oxide portions
KR20130046664A (ko) 2011-10-28 2013-05-08 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
CN105185738B (zh) * 2014-06-20 2018-10-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件以及制备方法、电子装置
US9356047B2 (en) * 2014-08-18 2016-05-31 Globalfoundries Inc. Integrated circuits with self aligned contact structures for improved windows and fabrication methods
US9349594B1 (en) 2014-11-05 2016-05-24 International Business Machines Corporation Non-planar semiconductor device with aspect ratio trapping
US9543148B1 (en) * 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
US9865706B2 (en) 2015-11-09 2018-01-09 Applied Materials, Inc. Integrated process and structure to form III-V channel for sub-7nm CMOS devices
EP3520136A4 (en) 2016-09-30 2020-05-06 Applied Materials, Inc. METHODS OF FORMING SELF-ALIGNED INTERCONNECT HOLES
JP2020501344A (ja) 2016-11-08 2020-01-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ パターニング用途のためのボトムアップ柱状体の形状制御

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093978A (ja) 1999-09-27 2001-04-06 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2011109099A (ja) 2009-11-17 2011-06-02 Samsung Electronics Co Ltd 導電構造物を含む半導体装置及びその製造方法
US20160204117A1 (en) 2013-03-12 2016-07-14 Sandisk Technologies Inc. Vertical nand and method of making thereof using sequential stack etching and self-aligned landing pad
JP2019521518A (ja) 2016-06-14 2019-07-25 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 金属及び金属含有化合物の酸化体積膨張

Also Published As

Publication number Publication date
KR102444063B1 (ko) 2022-09-15
JP2020530663A (ja) 2020-10-22
CN111052346B (zh) 2023-10-17
CN111052346A (zh) 2020-04-21
TW201911378A (zh) 2019-03-16
US11177164B2 (en) 2021-11-16
KR20200030628A (ko) 2020-03-20
US20200194304A1 (en) 2020-06-18
SG11202001125XA (en) 2020-03-30
WO2019036214A1 (en) 2019-02-21
TWI760540B (zh) 2022-04-11

Similar Documents

Publication Publication Date Title
US11094544B2 (en) Methods of forming self-aligned vias
US10319604B2 (en) Methods for self-aligned patterning
TWI680535B (zh) 金屬及含金屬化合物之氧化體積膨脹
US10930503B2 (en) Geometric control of bottom-up pillars for patterning applications
JP7228568B2 (ja) 自己整合高アスペクト比構造及びその作製方法
US10770349B2 (en) Critical dimension control for self-aligned contact patterning
TW201926559A (zh) 來自次氧化物的自對準結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230213

R150 Certificate of patent or registration of utility model

Ref document number: 7228568

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150