JP2015190020A - タングステン膜の成膜方法 - Google Patents

タングステン膜の成膜方法 Download PDF

Info

Publication number
JP2015190020A
JP2015190020A JP2014069008A JP2014069008A JP2015190020A JP 2015190020 A JP2015190020 A JP 2015190020A JP 2014069008 A JP2014069008 A JP 2014069008A JP 2014069008 A JP2014069008 A JP 2014069008A JP 2015190020 A JP2015190020 A JP 2015190020A
Authority
JP
Japan
Prior art keywords
gas
wcl
tungsten
tungsten film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014069008A
Other languages
English (en)
Other versions
JP6297884B2 (ja
Inventor
隼史 堀田
Junji Hotta
隼史 堀田
康 饗場
Yasushi Aeba
康 饗場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2014069008A priority Critical patent/JP6297884B2/ja
Priority to US14/668,564 priority patent/US9472454B2/en
Priority to TW104109665A priority patent/TWI642140B/zh
Priority to KR1020150042116A priority patent/KR20150112863A/ko
Priority to CN201510142640.0A priority patent/CN104947065B/zh
Publication of JP2015190020A publication Critical patent/JP2015190020A/ja
Priority to KR1020170014437A priority patent/KR102133625B1/ko
Application granted granted Critical
Publication of JP6297884B2 publication Critical patent/JP6297884B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】工程が煩雑になることなく、また、微細化によっても下地に悪影響を及ぼすことなく、かつ高スループットで、埋め込み部分のボイドやシームを解消したタングステン膜を成膜する。
【解決手段】チャンバー内にホールを有するウエハを配置し、ＷＣｌ６ガスおよびＨ２ガスを、同時にまたは交互に供給し、ウエハを加熱しつつこれらのガスを反応させて、ホール内にタングステンの埋め込み部を形成し（ステップ１）、次いで、チャンバー内にＷＣｌ６ガスを供給し、埋め込み部の上部をエッチングして開口を形成し（ステップ２）、次いで、チャンバー内にＷＣｌ６ガスおよび還元ガスを、同時にまたは交互に供給し、ウエハを加熱しつつＷＣｌ６ガスおよび還元ガスを反応させて、開口が形成された埋め込み部を有するウエハに対してタングステン膜を成膜する（ステップ３）。
【選択図】 図２

Description

本発明は、基板に形成されたホールにタングステン膜を埋め込むタングステン膜の成膜方法に関する。
半導体デバイスの製造工程においては、被処理体である半導体ウエハ（以下、単にウエハと記す）に形成される配線間の凹部（ビアホール）や基板コンタクト用の凹部（コンタクトホール）を埋め込むためにタングステン膜が用いられている。
タングステン膜の成膜方法としては、過去には物理的蒸着（ＰＶＤ）法が用いられていたが、Ｗは高融点金属であること、およびＰＶＤでは近年のデバイスの微細化による高カバレッジに対応することが困難であること等の理由で、ＰＶＤ法に代わって、高カバレッジに対応することが可能で、かつデバイスの微細化に十分対応可能な化学的蒸着（ＣＶＤ）法が主流となっている。ＣＶＤ法によるタングステン膜の成膜方法としては、従来、原料ガスとして六フッ化タングステン（ＷＦ６）および還元ガスとしてＨ２ガスを用い、ウエハ上でＷＦ６＋３Ｈ２→Ｗ＋６ＨＦと反応させる方法が知られており、これにより微細なホールでもほぼ１００％のステップカバレッジで成膜することができる。
しかしながら、最近のホールの高アスペクト比化にともなって、ボーイングによりホールの中央部が膨らむ場合があり、この場合には、ステップカバレッジが１００％であっても、埋め込まれたタングステン膜の中央部に不可避的にボイドやシームが生じてしまう。このようなボイドやシームが生じた場合には、成膜後のＣＭＰによりボイドやシームが露出して、半導体性能に悪影響を及ぼす。
このような不都合を解消可能な技術としては、タングステン膜を埋め込んだ後、ＮＦ３ガスをプラズマ化して膜の上部をエッチングし、その後に膜中のシームを埋める成膜を行うものが知られている（特許文献１）。
また、成膜ガスとしてＷＦ６とＨ２ガスを用いてタングステン（Ｗ）を埋め込んだ後、ＷＦ６の流量を変化させてエッチングガスとして用い、埋め込まれたタングステンの一部をエッチングして貫通口を形成し、その後再びタングステン膜を成膜して空隙を埋める技術も知られている（特許文献２）。
さらに、ホール中へのタングステン（Ｗ）の成膜と、ＣｌＦ３ガスによるエッチングとを交互に行ってオーバーハングを生じさせずにタングステン（Ｗ）をホールに埋め込む技術も知られている（特許文献３）。
さらにまた、ＷＦ６ガスとＨ２ガスを用いたＣＶＤ法によりタングステン膜を成膜してホール内にタングステンの埋め込み部を形成した後、同一処理容器内でエッチングガスとしてＣｌＦ３ガスまたはＦ２ガスを供給して埋め込み部の上部をエッチングして開口を形成し、その後、同一処理容器内で再度ＣＶＤ法によりタングステン膜を成膜してボイドやシームにタングステンを埋め込む技術も知られている（特許文献４）。
特開２０１０−１５３８５２号公報 特開２０１０−２２５６９７号公報 特開２００２−９０１７号公報 特開２０１３−３２５７５号公報
しかしながら、上記特許文献１の技術は、エッチングにプラズマを使用しており、成膜チャンバーとエッチングチャンバとを別個に設ける必要があり、処理が煩雑となってスループットが低下してしまう。
また、上記特許文献２の技術は、成膜ガスとして用いるＷＦ６をエッチングガスとしても用い、流量を変化させて成膜とエッチングとを切り替えるが、ＷＦ６ガスのエッチング性は必ずしも十分ではなく、確実にエッチングを行うことが困難である。また、半導体デバイスの微細化にともなってバリアメタルが薄膜化すると、ＷＦ６に含まれているフッ素が下地膜へダメージを与えるため、微細化に対応することが困難である。
さらに、上記特許文献３の技術は、成膜途中でオーバーハングが生じた段階でエッチングして膜を平坦化する操作を繰り返すことにより、オーバーハング部分が繋がってボイドが形成されることを防ぐものであり、制御が難しく工程が煩雑となる。また、エッチングの条件等も十分に開示されていない。
上記特許文献４の技術は、上記特許文献１〜３の課題を解決することができる技術ではあるが、タングステン成膜の際の適正温度とエッチングの際の適正温度が異なり、同一処理容器内で処理すると、スループットが低下してしまう。
本発明はかかる事情に鑑みてなされたものであって、工程が煩雑になることなく、また、微細化によっても下地に悪影響を及ぼすことなく、かつ高スループットで、埋め込み部分のボイドやシームを解消したタングステン膜を成膜することができるタングステン膜の成膜方法を提供することを課題とする。
本発明者らは、上記課題を解決すべく検討を重ねた結果、タングステン原料として従来のＷＦ６ガスの代わりにＷＣｌ６ガスを用いることによりタングステン膜が成膜可能であり、しかもＷＣｌ６ガスにはエッチング作用があることから、微細な凹部へのタングステンの埋め込みと、エッチングによる埋め込み部に対する開口の形成と、ボイドやシームの埋め込みを、同一処理容器内でいずれもＷＣｌ６ガスを用いて行うことができることを見出し、本発明を完成するに至った。
すなわち、本発明の第１の観点は、処理容器内に凹部を有する被処理基板を配置し、減圧雰囲気下でタングステン原料としてのＷＣｌ６ガスおよび還元ガスを、同時にまたは交互に供給し、前記被処理基板を加熱しつつＷＣｌ６ガスおよび還元ガスを反応させて、前記被処理基板にタングステン膜を成膜して前記凹部内にタングステンの埋め込み部を形成する第１工程と、前記処理容器内にＷＣｌ６ガスを供給し、前記埋め込み部の上部をエッチングして開口を形成する第２工程と、前記処理容器内にＷＣｌ６ガスおよび還元ガスを、同時にまたは交互に供給し、前記被処理基板を加熱しつつＷＣｌ６ガスおよび還元ガスを反応させて、前記開口が形成された埋め込み部を有する前記被処理基板に対してタングステン膜を成膜する第３工程とを有することを特徴とするタングステン膜の成膜方法を提供する。
上記本発明の第１の観点において、前記第２工程は、前記処理容器内にＷＣｌ６ガスとともに還元ガスを供給することにより行うことができる。また、前記還元ガスとして、Ｈ２ガスを好適に用いることができる。
前記第１工程から前記第３工程は、４００℃以上の温度で行うことが好ましい。また、前記第１工程および前記第３工程は、前記処理容器内の圧力を１０Ｔｏｒｒ以上にして行うことが好ましい。
本発明の第２の観点は、処理容器内に凹部を有する被処理基板を配置し、減圧雰囲気下でタングステン原料としてのＷＣｌ６ガスおよび還元ガスを、同時にまたは交互に供給し、被処理基板を加熱しつつＷＣｌ６ガスおよび還元ガスを反応させるとともに、ＷＣｌ６ガスのエッチング作用により、前記凹部の上部に開口を有する空隙が生じるように、被処理基板にタングステン膜を成膜して前記凹部内にタングステンの埋め込み部を形成する工程と、前記処理容器内にＷＣｌ６ガスおよび還元ガスを、同時にまたは交互に供給し、被処理基板を加熱しつつＷＣｌ６ガスおよび還元ガスを反応させて、前記埋め込み部を有する基板に対して前記空隙にタングステン膜が埋め込まれるようにタングステン膜を成膜する工程とを有することを特徴とするタングステン膜の成膜方法を提供する。
上記本発明の第２の観点において、前記還元ガスは、Ｈ２ガスであることが好ましい。また、前記いずれの工程も、４００℃以上の温度で行うことが好ましい。
本発明の第３の観点は、コンピュータ上で動作し、成膜装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記いずれかのタングステン膜の成膜方法が行われるように、コンピュータに前記成膜装置を制御させることを特徴とする記憶媒体を提供する。
本発明によれば、タングステン膜成膜による凹部に対する埋め込み部を形成する工程、凹部に開口を形成するためのエッチング工程、開口を形成した埋め込み部に再びタングステン膜を形成する工程を同一チャンバーでかつＷＣｌ６ガスを用いて行うので、これらを簡易にかつ略同一温度で行うことができる。このため、工程が煩雑になることなく、かつ高スループットで、埋め込み部のボイドやシームを解消したタングステン膜の成膜を行うことができる。また、タングステン原料として、フッ素を含有しないＷＣｌ６を用いるので、微細化によってバリア膜が薄膜化しても下地にほとんどダメージが生じない。
本発明の実施形態に係るタングステン膜の成膜方法を実施するための成膜装置の一例を示す断面図である。 本発明の第１の実施形態に係る成膜方法のフローチャートである。 本発明の第１の実施形態に係る成膜方法を説明するための工程断面図である。 ＣＶＤ法による成膜の際の処理レシピを示す図である。 ＡＬＤ法による成膜の際の処理レシピを示す図である。 本発明の第２の実施形態に係る成膜方法のフローチャートである。 本発明の第２の実施形態に係る成膜方法を説明するための工程断面図である。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
＜成膜装置＞
図１は本発明の実施形態に係るタングステン膜の成膜方法を実施するための成膜装置の一例を示す断面図である。
図１に示すように、成膜装置１００は、気密に構成された略円筒状のチャンバー１を有しており、その中には被処理基板であるウエハＷを水平に支持するためのサセプタ２が、後述する排気室の底部からその中央下部に達する円筒状の支持部材３により支持された状態で配置されている。このサセプタ２は例えばＡｌＮ等のセラミックスからなっている。また、サセプタ２にはヒーター５が埋め込まれており、このヒーター５にはヒーター電源６が接続されている。一方、サセプタ２の上面近傍には熱電対７が設けられており、熱電対７の信号はヒーターコントローラ８に伝送されるようになっている。そして、ヒーターコントローラ８は熱電対７の信号に応じてヒーター電源６に指令を送信し、ヒーター５の加熱を制御してウエハＷを所定の温度に制御するようになっている。なお、サセプタ２には３本のウエハ昇降ピン（図示せず）がサセプタ２の表面に対して突没可能に設けられており、ウエハＷを搬送する際に、サセプタ２の表面から突出した状態にされる。また、サセプタ２は昇降機構（図示せず）により昇降可能となっている。
チャンバー１の天壁１ａには、円形の孔１ｂが形成されており、そこからチャンバー１内へ突出するようにシャワーヘッド１０が嵌め込まれている。シャワーヘッド１０は、後述するガス供給機構３０から供給された成膜原料ガスであるＷＣｌ６ガスをチャンバー１内に吐出するためのものであり、その上部には、ＷＣｌ６ガスおよびパージガスとしてＮ２ガスを導入する第１の導入路１１と、還元ガスとしてのＨ２ガスおよびパージガスとしてＮ２ガスを導入する第２の導入路１２とを有している。
シャワーヘッド１０の内部には上下２段に空間１３、１４が設けられている。上側の空間１３には第１の導入路１１が繋がっており、この空間１３から第１のガス吐出路１５がシャワーヘッド１０の底面まで延びている。下側の空間１４には第２の導入路１２が繋がっており、この空間１４から第２のガス吐出路１６がシャワーヘッド１０の底面まで延びている。すなわち、シャワーヘッド１０は、成膜原料ガスとしてのＷＣｌ６ガスと還元ガスであるＨ２ガスとがそれぞれ独立して吐出路１５および１６から吐出するようになっている。
チャンバー１の底壁には、下方に向けて突出する排気室２１が設けられている。排気室２１の側面には排気管２２が接続されており、この排気管２２には真空ポンプや圧力制御バルブ等を有する排気装置２３が接続されている。そしてこの排気装置２３を作動させることによりチャンバー１内を所定の減圧状態とすることが可能となっている。
チャンバー１の側壁には、ウエハＷの搬入出を行うための搬入出口２４と、この搬入出口２４を開閉するゲートバルブ２５とが設けられている。また、チャンバー１の壁部には、ヒーター２６が設けられており、成膜処理の際にチャンバー１の内壁の温度を制御可能となっている。
ガス供給機構３０は、成膜原料であるＷＣｌ６を収容する成膜原料タンク３１を有している。ＷＣｌ６は常温では個体であり、成膜原料タンク３１内にはＷＣｌ６が固体として収容されている。成膜原料タンク３１の周囲にはヒーター３１ａが設けられており、タンク３１内の成膜原料を適宜の温度に加熱して、ＷＣｌ６を昇華させるようになっている。
成膜原料タンク３１には、上方からキャリアガスであるＮ２ガスを供給するためのキャリアガス配管３２が挿入されている。キャリアガス配管３２にはＮ２ガス供給源３３が接続されている。また、キャリアガス配管３２には、流量制御器としてのマスフローコントローラ３４およびその前後のバルブ３５が介装されている。また、成膜原料タンク３１内には原料ガスラインとなる原料ガス送出配管３６が上方から挿入されており、この原料ガス送出配管３６の他端はシャワーヘッド１０の第１の導入路１１に接続されている。原料ガス送出配管３６にはバルブ３７が介装されている。原料ガス送出配管３６には成膜原料ガスであるＷＣｌ６ガスの凝縮防止のためのヒーター３８が設けられている。そして、成膜原料タンク３１内で昇華したＷＣｌ６ガスがキャリアガスであるＮ２ガスにより搬送されて、原料ガス送出配管３６および第１の導入路１１を介してシャワーヘッド１０内に供給される。また、原料ガス送出配管３６には、バイパス配管７４を介してＮ２ガス供給源７１が接続されている。バイパス配管７４には流量制御器としてのマスフローコントローラ７２およびその前後のバルブ７３が介装されている。Ｎ２ガス供給源７１からのＮ２ガスは原料ガスライン側のパージガスとして用いられる。
なお、キャリアガス配管３２と原料ガス送出配管３６との間は、バイパス配管４８により接続されており、このバイパス配管４８にはバルブ４９が介装されている。キャリアガス配管３２および原料ガス送出配管３６におけるバイパス配管４８接続部分の下流側にはそれぞれバルブ３５ａ，３７ａが介装されている。そして、バルブ３５ａ，３７ａを閉じてバルブ４９を開くことにより、Ｎ２ガス供給源３３からのＮ２ガスを、キャリアガス配管３２、バイパス配管４８を経て、原料ガス送出配管３６をパージすることが可能となっている。なお、キャリアガスおよびパージガスとしては、Ｎ２ガスに限らず、Ａｒガス等の他の不活性ガスであってもよい。
シャワーヘッド１０の第２の導入路１２には、Ｈ２ガスラインとなる配管４０が接続されており、配管４０には、還元ガスであるＨ２ガスを供給するＨ２ガス供給源４２と、バイパス配管６４を介してＮ２ガス供給源６１が接続されている。また、配管４０には流量制御器としてのマスフローコントローラ４４およびその前後のバルブ４５が介装され、バイパス配管６４には流量制御器としてのマスフローコントローラ６２およびその前後のバルブ６３が介装されている。Ｎ２ガス供給源６１からのＮ２ガスはＨ２ガスライン側のパージガスとして用いられる。還元ガスとしては、Ｈ２ガスに限らず、ＳｉＨ４ガス、Ｂ２Ｈ６ガスを用いることができる。Ｈ２ガス、ＳｉＨ４ガス、Ｂ２Ｈ６ガスのうち２つ以上を供給できるようにしてもよい。また、これら以外の他の還元ガスを用いてもよい。
この成膜装置１００は、各構成部、具体的にはバルブ、電源、ヒーター、ポンプ等を制御する制御部５０を有している。この制御部５０は、マイクロプロセッサ（コンピュータ）を備えたプロセスコントローラ５１と、ユーザーインターフェース５２と、記憶部５３とを有している。プロセスコントローラ５１には成膜装置１００の各構成部が電気的に接続されて制御される構成となっている。ユーザーインターフェース５２は、プロセスコントローラ５１に接続されており、オペレータが成膜装置１００の各構成部を管理するためにコマンドの入力操作などを行うキーボードや、成膜装置の各構成部の稼働状況を可視化して表示するディスプレイ等からなっている。記憶部５３もプロセスコントローラ５１に接続されており、この記憶部５３には、成膜装置１００で実行される各種処理をプロセスコントローラ５１の制御にて実現するための制御プログラムや、処理条件に応じて成膜装置１００の各構成部に所定の処理を実行させるための制御プログラムすなわち処理レシピや、各種データベース等が格納されている。処理レシピは記憶部５３の中の記憶媒体（図示せず）に記憶されている。記憶媒体は、ハードディスク等の固定的に設けられているものであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース５２からの指示等にて所定の処理レシピを記憶部５３から呼び出してプロセスコントローラ５１に実行させることで、プロセスコントローラ５１の制御下で、成膜装置１００での所望の処理が行われる。
＜成膜方法の第１の実施形態＞
次に、以上のように構成された成膜装置１００を用いて行われる成膜方法の第１の実施形態について説明する。図２は本発明の第１の実施形態に係る成膜方法のフローチャート、図３はその際の工程断面図である。
まず、最初に、半導体基板または下層の導電層である下地２０１の上に層間絶縁層２０２が形成され、層間絶縁層２０２に凹部としてホール（コンタクトホールまたはビアホール）２０３が形成されたウエハＷをチャンバー１内のサセプタ２に載置し、ウエハＷに対しタングステン原料ガスであるＷＣｌ６ガスと還元ガスであるＨ２ガスを用いてＣＶＤ法または原子層堆積法（ＡＬＤ法）によりタングステン膜を成膜し、ホール２０３を埋めるタングステン埋め込み部２０４を形成する（ステップ１、図３（ａ）参照）。なお、還元ガスとしては、Ｈ２ガスの他、ＳｉＨ４ガス、Ｂ２Ｈ６ガス等を用いることができ、これらを用いた場合にも同様の条件で成膜することができる。膜中の不純物をより低減して低抵抗値を得る観点からは、Ｈ２ガスを用いることが好ましい。また、ホール２０３内にはメタルバリア膜、例えばＴｉＮ膜が形成されていることが好ましい。
従来、タングステン原料としてはＷＦ６ガス用いていたが、本発明者らの検討結果によれば、ＷＣｌ６を用いてもタングステン膜を成膜可能なことが判明した。ＷＣｌ６ガスはエッチング作用を有するガスであり、ＷＦ６ガスで成膜可能な条件では成膜できないことがあり、従来は成膜に用いることが困難と考えられていた。しかし、適切に条件を設定することにより、エッチングが生じずにタングステン膜を成膜できることが判明した。基本的な成膜条件としては、成膜温度：４００℃以上、圧力：１０Ｔｏｒｒ（１３３３Ｐａ）以上であることが好ましい。これは、ウエハ温度が４００℃より低い温度であると成膜反応が生じ難く、また、圧力が１０Ｔｏｒｒより低いと４００℃以上においてエッチング反応が生じやすくなるからである。このような点からは、温度に上限は存在しないが、装置の制約や反応性の点から、事実上の上限は８００℃程度である。より好ましくは４００〜７００℃、さらに好ましくは４００〜６５０℃である。また、圧力に関しても上記点からは上限は存在しないが、同様に装置の制約や反応性の点から、事実上の上限は１００Ｔｏｒｒ（１３３３３Ｐａ）である。より好ましくは、１０〜３０Ｔｏｒｒ（１３３３〜４０００Ｐａ）である。他の条件については後述する。
ステップ１のタングステン膜の成膜が終了した時点では、ホール２０３のボーイング等が生じることにより、埋め込み部２０４の内部にボイド（シーム）２０５が形成された状態で上部が塞がってしまう（図３（ａ）参照）。このため、本実施形態ではステップ１の成膜後、同一のチャンバー内でＷＣｌ６ガスのエッチング作用を利用してエッチングを行い、埋め込み部２０４の上部に開口２０６を形成する（ステップ２、図３（ｂ））。この際の好ましい温度の範囲は、ステップ１と同様である。
上述したように、ＷＣｌ６ガスにはエッチング作用があるため、それを利用してエッチングを行う。この際のエッチングは、次のタングステン膜の成膜でボイド（シーム）２０５を埋めることができる程度に開口２０６が形成されればよく、エッチング量は、例えばわずか１〜２０ｎｍでよい。
エッチングの際に、ＷＣｌ６ガスと還元ガスであるＨ２ガスとを併用してもよい。成膜の際の還元ガスとして他のガスを用いた場合は、そのガスを用いればよい。還元ガスを用いることにより、エッチング作用を制御することができる。このとき、圧力やガス流量を、成膜よりもエッチングのほうが優位になるように制御する。
このエッチング工程は、ＷＣｌ６ガスの供給を１回で行ってもよいが、エッチングをより制御性よく行う観点から、昇圧→ＷＣｌ６フロー→減圧パージを複数サイクル繰り返してもよい。
このようにして開口２０６を形成した後、ステップ１，２と同一チャンバー内でチャンバー１内のパージを経てタングステン膜の成膜を行う（ステップ３、図３（ｃ））。これにより、埋め込み部２０４に形成されたボイド（シーム）２０５内にタングステンを埋め込むことができ、煩雑な工程を経ることなく埋め込み部２０４のボイドやシームを解消することができる。
このステップ３の際の成膜条件は、ステップ１と同様の範囲とすることができる。
ステップ１〜３の工程は、同一チャンバーでいずれもＷＣｌ６ガスを用いて行うので、全ての工程を略同一温度で行うことができ、工程が煩雑になることなく、高スループットで埋め込み部分のボイドやシームを解消したタングステン膜の成膜を行うことができる。
以上の方法において、ステップ１の埋め込み部２０４の形成は、タングステン膜の成膜を１回行うだけでもよいが、１回のタングステン膜の成膜だけでは、埋め込み部２０４の形状が悪い場合もある。埋め込み部２０４の形状が悪いと、その後、ステップ２のエッチングおよびステップ３の成膜を行ってもボイド（シーム）２０５を完全に埋め込めなくなるおそれがある。その場合には、ステップ１の埋め込み部２０４の形成を、エッチングを挟んで２回以上タングステン膜を成膜することにより行うことが好ましい。例えば、ステップ１の埋め込み部２０４の形成を、タングステン膜の成膜→エッチング→タングステン膜の成膜（成膜２回）、またはタングステン膜の成膜→エッチング→タングステン膜の成膜→エッチング→タングステン膜の成膜（成膜３回）により行い、その後ステップ２およびステップ３を行うことが好ましい。これにより、タングステン膜の表面が平滑化されるとともに、埋め込み部２０４が整った形状となり、その後のステップ２およびステップ３により、ボイドやシームをより確実に解消することができる。この際のエッチングは、ステップ２のエッチングと同様の条件で行うことができる。
次に、上記ステップ１、３のタングステン膜の成膜の具体的手順について以下に説明する。
（ＣＶＤ法による成膜）
まず、ＣＶＤ法による成膜について説明する。
図４は、ＣＶＤ法による成膜の際の処理レシピを示す図である。最初に、バルブ３７，３７ａおよび４５を閉じた状態で、バルブ６３および７３を開き、Ｎ２ガス供給源６１，７１からのＮ２ガス（原料ガスライン側のパージガスおよびＨ２ガスライン側のパージガス）をチャンバー１内に供給して圧力を上昇させ、サセプタ２上のウエハＷの温度を安定させる。
チャンバー１内が所定圧力に到達した後、Ｎ２ガス供給源６１，７１からのＮ２ガスを流したまま、バルブ３７，３７ａを開くことにより、キャリアガスであるＮ２ガスを成膜原料タンク３１内に供給して成膜原料タンク３１内で昇華したＷＣｌ６ガスをチャンバー１内に供給するとともに、バルブ４５を開いてＨ２ガス供給源４２からＨ２ガスをチャンバー１内に供給する。これにより、タングステン原料ガスであるＷＣｌ６ガスと、還元ガスであるＨ２ガスとの反応が生じ、タングステン膜が成膜される。
タングステン膜の膜厚が所定の値となるまで成膜を続けた後、バルブ４５を閉じてＨ２ガスの供給を停止し、さらにバルブ３７，３７ａを閉じて、ＷＣｌ６ガスを停止するとともにＮ２ガスをパージガスとしてチャンバー１内に供給し、チャンバー１内のパージを行う。以上でＣＶＤ法による成膜が終了する。このときのタングステン膜の膜厚は、成膜時間により制御することができる。
（ＡＬＤ法による成膜）
次に、ＡＬＤ法による成膜について説明する。
図５は、ＡＬＤ法による成膜の際の処理レシピを示す図である。最初にＣＶＤ法のときと同様、バルブ３７，３７ａおよび４５を閉じた状態とし、バルブ６３および７３を開き、Ｎ２ガス供給源６１，７１からのＮ２ガス（原料ガスライン側のパージガスおよびＨ２ガスライン側のパージガス）をチャンバー１内に供給して圧力を上昇させ、サセプタ２上のウエハＷの温度を安定させる。
チャンバー１内が所定圧力に到達した後、Ｎ２ガス供給源６１，７１からのＮ２ガスを流したまま、バルブ３７，３７ａを開くことにより、キャリアガスであるＮ２ガスを成膜原料タンク３１内に供給して成膜原料タンク３１内で昇華したＷＣｌ６ガスを短時間チャンバー１内に供給してウエハＷ表面にＷＣｌ６を吸着させ（ＷＣｌ６ガス供給ステップ）、次いで、バルブ３７，３７ａを閉じてＷＣｌ６ガスを停止し、パージガスであるＮ２ガスのみがチャンバー１内に供給されている状態として、チャンバー１内の余剰のＷＣｌ６ガスをパージする（パージステップ）。
次いで、Ｎ２ガス供給源６１，７１からのＮ２ガスを流したまま、バルブ４５を開いてＨ２ガス供給源４２からＨ２ガスを短時間チャンバー１内に供給し、ウエハＷ上に吸着したＷＣｌ６と反応させ（Ｈ２ガス供給ステップ）、次いでバルブ４５を閉じてＨ２ガスの供給を停止し、パージガスであるＮ２ガスのみがチャンバー１内に供給されている状態として、チャンバー１内の余剰のＨ２ガスをパージする（パージステップ）。
以上のＷＣｌ６ガス供給ステップ、パージステップ、Ｈ２ガス供給ステップ、パージステップの１サイクルにより、薄いタングステン単位膜が形成される。そして、これらのステップを複数サイクル繰り返すことにより所望の膜厚のタングステン膜を成膜する。このときのタングステン膜の膜厚は、上記サイクルの繰り返し数により制御することができる。
ステップ１，３における温度および圧力以外の好ましい条件は以下の通りである。
・ＣＶＤ法
キャリアＮ２ガス流量：２０〜５００ｓｃｃｍ（ｍＬ／ｍｉｎ）
（ＷＣｌ６ガス供給量として、０．２５〜１５ｓｃｃｍ（ｍＬ／ｍｉｎ））
Ｈ２ガス流量：５００〜５０００ｓｃｃｍ（ｍＬ／ｍｉｎ）
成膜原料タンクの加温温度：１３０〜１７０℃
・ＡＬＤ法
キャリアＮ２ガス流量：２０〜５００ｓｃｃｍ（ｍＬ／ｍｉｎ）
（ＷＣｌ６ガス供給量として、０．２５〜１５ｓｃｃｍ（ｍＬ／ｍｉｎ）
ＷＣｌ６ガス供給時間（１回あたり）：０．５〜１０ｓｅｃ
Ｈ２ガス流量：５００〜５０００ｓｃｃｍ（ｍＬ／ｍｉｎ）
Ｈ２ガス供給時間：（１回あたり）：０．５〜１０ｓｅｃ
成膜原料タンクの加温温度：１３０〜１７０℃
ステップ２のエッチングを行う場合にも、基本的にステップ１，３のタングステン膜の成膜の際と同様、最初に、バルブ３７，３７ａおよび４５を閉じた状態で、バルブ６３および７３を開き、Ｎ２ガス供給源６１，７１からのＮ２ガスをチャンバー１内に供給して圧力を上昇させ、サセプタ２上のウエハＷの温度を安定させる。
チャンバー１内が所定圧力に到達した後、Ｎ２ガス供給源６１，７１からのＮ２ガスを流したまま、バルブ３７，３７ａを開くことにより、キャリアガスであるＮ２ガスを成膜原料タンク３１内に供給して成膜原料タンク３１内で昇華したＷＣｌ６ガスを所定流量でチャンバー１内に供給し、エッチングを行う。この際に、バルブ４５を開いてＨ２ガス供給源４２からＨ２ガスを所定流量でチャンバー１内に供給してもよい。
ステップ２における好ましい条件は以下の通りである。
チャンバー内の圧力：１〜３０Ｔｏｒｒ（１３３〜４０００Ｐａ）
キャリアＮ２ガス流量：５０〜５００ｓｃｃｍ（ｍＬ／ｍｉｎ）
（ＷＣｌ６ガス供給量として、１〜１０ｓｃｃｍ（ｍＬ／ｍｉｎ））
Ｈ２ガス流量：０ｓｃｃｍ（ｍＬ／ｍｉｎ）
成膜原料タンクの加温温度：１３０〜１７０℃
本実施形態の方法では、凹部であるホールにＷＣｌ６ガスを用いてＣＶＤ法またはＡＬＤ法を用いてタングステン膜を埋め込んで埋め込み部を形成した後、埋め込み部の上部を、成膜に用いたＷＣｌ６ガスのエッチング作用を利用してエッチングし、開口を形成した後、再びＷＣｌ６ガスを用いてＣＶＤ法またはＡＬＤ法によりタングステン膜を形成して、埋め込み部の内部にタングステン膜を成膜する。これにより、これら３つの工程を同一チャンバーでかつＷＣｌ６ガスを用いて行うので、簡易にかつ略同一温度で行うことができる。このため、工程が煩雑になることなく、かつ高スループットで、超高アスペクト比のホールへボイドやシームが生じることなく、タングステンの埋め込みを行うことができる。また、タングステン原料として、フッ素を含有しないＷＣｌ６を用いるので、微細化によってバリア膜が薄膜化しても下地にほとんどダメージを生じない。さらに、このように、エッチングの際に用いるガスが成膜の際に用いるガスと同一であるため、排気ラインのガスの切替えが不要である。
＜成膜方法の第２の実施形態＞
次に、以上のように構成された成膜装置１００を用いて行われる成膜方法の第２の実施形態について説明する。図６は本発明の一実施形態に係る成膜方法のフローチャート、図７はその際の工程断面図である。
第１の実施形態では、ステップ１〜３の３ステップでタングステン膜の成膜を行ったが、本実施形態では、２ステップでタングステン膜の成膜を行う。
具体的には、最初に、タングステン原料としてＷＣｌ６ガスを用い、そのエッチング作用により、ホール２０３の上部に開口を有する空隙２０７が生じるように成膜条件を調整し、タングステン膜を成膜してホール２０３に埋め込み部２０４ａを形成する（ステップ１１、図７（ａ））。
このようにして埋め込み部２０４ａを形成した後、ステップ１１と同一チャンバー内および同一温度で、処理容器２内のパージを経て、空隙２０７にタングステンが埋め込まれるようにタングステン膜の成膜を行う（ステップ１２、図７（ｂ））。
ステップ１１は、第１の実施形態のステップ１と同様に、ＷＣｌ６ガスと還元ガスであるＨ２ガスを用いるが、ステップ１よりもエッチング作用が強い条件で成膜を行う。具体的には、例えば、ＷＣｌ６ガスを供給するためのキャリアＮ２ガス流量を３００〜５００ｓｃｃｍ（ｍＬ／ｍｉｎ）としてＷＣｌ６ガス流量を高めに設定したり、還元ガスであるＨ２ガス流量を５００〜１５００ｓｃｃｍ（ｍＬ／ｍｉｎ）と低めに設定したりすることにより、ホール２０３の上部にオーバーハングが生じずに空隙２０７が形成される埋め込みを行うことができる。
この状態で、ステップ１２により良好な埋め込み性を有する条件でタングステン膜を成膜し、空隙２０７を埋め込む。この際の条件は第１の実施形態のステップ１，３と同様にすることができる。
第２の実施形態により、第１の実施形態よりもさらに簡略に、かつより高いスループットで、埋め込み部にボイドやシームを生じさせずにタングステン膜を成膜することができる。
＜他の適用＞
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態では、タングステン膜を形成してホールにタングステンを埋め込む場合について示したが、ホールに限らず、トレンチ等の他の凹部に対してタングステン膜を埋め込む場合にも適用することができる。
また、上記実施形態では、被処理基板として半導体ウエハを例にとって説明したが、半導体ウエハはシリコンであっても、ＧａＡｓ、ＳｉＣ、ＧａＮなどの化合物半導体でもよく、さらに、半導体ウエハに限定されず、液晶表示装置等のＦＰＤ（フラットパネルディスプレイ）に用いるガラス基板や、セラミック基板等にも本発明を適用することができる。
１；チャンバー
２；サセプタ
５；ヒーター
１０；シャワーヘッド
３０；ガス供給機構
３１；成膜原料タンク
４２；Ｈ２ガス供給源
５０；制御部
５１；プロセスコントローラ
５３；記憶部
６１，７１；Ｎ２ガス供給源
１００；成膜装置
２０１；下地
２０２；層間絶縁膜
２０３；ホール
２０４，２０４ａ；埋め込み部
２０５；ボイド（シーム）
２０６；開口
２０７；空隙
Ｗ；半導体ウエハ（被処理基板）

Claims (9)

  1. 処理容器内に凹部を有する被処理基板を配置し、減圧雰囲気下でタングステン原料としてのＷＣｌ６ガスおよび還元ガスを、同時にまたは交互に供給し、前記被処理基板を加熱しつつＷＣｌ６ガスおよび還元ガスを反応させて、前記被処理基板にタングステン膜を成膜して前記凹部内にタングステンの埋め込み部を形成する第１工程と、
    前記処理容器内にＷＣｌ６ガスを供給し、前記埋め込み部の上部をエッチングして開口を形成する第２工程と、
    前記処理容器内にＷＣｌ６ガスおよび還元ガスを、同時にまたは交互に供給し、前記被処理基板を加熱しつつＷＣｌ６ガスおよび還元ガスを反応させて、前記開口が形成された埋め込み部を有する前記被処理基板に対してタングステン膜を成膜する第３工程と
    を有することを特徴とするタングステン膜の成膜方法。
  2. 前記第２工程は、前記処理容器内にＷＣｌ６ガスとともに還元ガスを供給することを特徴とする請求項１に記載のタングステン膜の成膜方法。
  3. 前記還元ガスは、Ｈ２ガスであることを特徴とする請求項１または請求項２に記載のタングステン膜の成膜方法。
  4. 前記第１工程から前記第３工程は、４００℃以上の温度で行うことを特徴とする請求項１から請求項３のいずれか１項に記載のタングステン膜の成膜方法。
  5. 前記第１工程および前記第３工程は、前記処理容器内の圧力を１０Ｔｏｒｒ以上にして行うことを特徴とする請求項４に記載のタングステン膜の成膜方法。
  6. 処理容器内に凹部を有する被処理基板を配置し、減圧雰囲気下でタングステン原料としてのＷＣｌ６ガスおよび還元ガスを、同時にまたは交互に供給し、被処理基板を加熱しつつＷＣｌ６ガスおよび還元ガスを反応させるとともに、ＷＣｌ６ガスのエッチング作用により、前記凹部の上部に開口を有する空隙が生じるように、被処理基板にタングステン膜を成膜して前記凹部内にタングステンの埋め込み部を形成する工程と、
    前記処理容器内にＷＣｌ６ガスおよび還元ガスを、同時にまたは交互に供給し、被処理基板を加熱しつつＷＣｌ６ガスおよび還元ガスを反応させて、前記埋め込み部を有する基板に対して前記空隙にタングステン膜が埋め込まれるようにタングステン膜を成膜する工程と
    を有することを特徴とするタングステン膜の成膜方法。
  7. 前記還元ガスは、Ｈ２ガスであることを特徴とする請求項６に記載のタングステン膜の成膜方法。
  8. 前記いずれの工程も、４００℃以上の温度で行うことを特徴とする請求項６または請求項７に記載のタングステン膜の成膜方法。
  9. コンピュータ上で動作し、成膜装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項８のいずれかのタングステン膜の成膜方法が行われるように、コンピュータに前記成膜装置を制御させることを特徴とする記憶媒体。
JP2014069008A 2014-03-28 2014-03-28 タングステン膜の成膜方法 Active JP6297884B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014069008A JP6297884B2 (ja) 2014-03-28 2014-03-28 タングステン膜の成膜方法
US14/668,564 US9472454B2 (en) 2014-03-28 2015-03-25 Tungsten film forming method
TW104109665A TWI642140B (zh) 2014-03-28 2015-03-26 Film formation method of tungsten film
KR1020150042116A KR20150112863A (ko) 2014-03-28 2015-03-26 텅스텐 막의 성막 방법
CN201510142640.0A CN104947065B (zh) 2014-03-28 2015-03-27 钨膜的成膜方法
KR1020170014437A KR102133625B1 (ko) 2014-03-28 2017-02-01 텅스텐 막의 성막 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014069008A JP6297884B2 (ja) 2014-03-28 2014-03-28 タングステン膜の成膜方法

Publications (2)

Publication Number Publication Date
JP2015190020A true JP2015190020A (ja) 2015-11-02
JP6297884B2 JP6297884B2 (ja) 2018-03-20

Family

ID=54162117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014069008A Active JP6297884B2 (ja) 2014-03-28 2014-03-28 タングステン膜の成膜方法

Country Status (5)

Country Link
US (1) US9472454B2 (ja)
JP (1) JP6297884B2 (ja)
KR (2) KR20150112863A (ja)
CN (1) CN104947065B (ja)
TW (1) TWI642140B (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015232177A (ja) * 2014-05-31 2015-12-24 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ フッ素非含有タングステンで高アスペクト比フィーチャを充填する方法
JP2018199863A (ja) * 2017-05-02 2018-12-20 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ タングステン柱を形成する方法
CN109923642A (zh) * 2016-11-08 2019-06-21 应用材料公司 用于自对准图案化的方法
US10529722B2 (en) 2015-02-11 2020-01-07 Lam Research Corporation Tungsten for wordline applications
JP2020501344A (ja) * 2016-11-08 2020-01-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ パターニング用途のためのボトムアップ柱状体の形状制御
US10546751B2 (en) 2015-05-27 2020-01-28 Lam Research Corporation Forming low resistivity fluorine free tungsten film without nucleation
WO2020054299A1 (ja) * 2018-09-14 2020-03-19 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置及び記録媒体
JP2020045548A (ja) * 2018-09-21 2020-03-26 東京エレクトロン株式会社 成膜方法及び成膜装置
KR20200041785A (ko) 2018-10-12 2020-04-22 도쿄엘렉트론가부시키가이샤 성막 방법 및 기판 처리 시스템
CN111554577A (zh) * 2019-02-08 2020-08-18 东京毅力科创株式会社 基板处理方法和成膜系统
JP2020527647A (ja) * 2017-06-23 2020-09-10 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ Ｇｅｓｅｌｌｓｃｈａｆｔ ｍｉｔ ｂｅｓｃｈｒａｅｎｋｔｅｒ Ｈａｆｔｕｎｇ 選択的な膜成長のための原子層堆積の方法
JP2022118209A (ja) * 2020-03-25 2022-08-12 株式会社Kokusai Electric 基板処理方法、基板処理装置、半導体装置の製造方法、およびプログラム
US11970776B2 (en) 2019-01-28 2024-04-30 Lam Research Corporation Atomic layer deposition of metal films

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170309490A1 (en) * 2014-09-24 2017-10-26 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device
JP6710089B2 (ja) * 2016-04-04 2020-06-17 東京エレクトロン株式会社 タングステン膜の成膜方法
TWI729457B (zh) 2016-06-14 2021-06-01 美商應用材料股份有限公司 金屬及含金屬化合物之氧化體積膨脹
TWI719262B (zh) 2016-11-03 2021-02-21 美商應用材料股份有限公司 用於圖案化之薄膜的沉積與處理
US10770349B2 (en) 2017-02-22 2020-09-08 Applied Materials, Inc. Critical dimension control for self-aligned contact patterning
US10424507B2 (en) 2017-04-04 2019-09-24 Mirocmaterials LLC Fully self-aligned via
CN108695235B (zh) * 2017-04-05 2019-08-13 联华电子股份有限公司 改善钨金属层蚀刻微负载的方法
WO2018200212A1 (en) 2017-04-25 2018-11-01 Applied Materials, Inc. Selective deposition of tungsten for simplified process flow of tungsten oxide pillar formation
US10840186B2 (en) 2017-06-10 2020-11-17 Applied Materials, Inc. Methods of forming self-aligned vias and air gaps
TW201906035A (zh) 2017-06-24 2019-02-01 美商微材料有限責任公司 生產完全自我對準的介層窗及觸點之方法
CN109256358B (zh) * 2017-07-14 2021-03-30 长鑫存储技术有限公司 一种导电栓塞的制备方法及具有导电栓塞的半导体器件
US10510602B2 (en) 2017-08-31 2019-12-17 Mirocmaterials LLC Methods of producing self-aligned vias
WO2019046402A1 (en) 2017-08-31 2019-03-07 Micromaterials Llc METHODS FOR GENERATING SELF-ALIGNED INTERCONNECTION HOLES
WO2019050735A1 (en) 2017-09-06 2019-03-14 Micromaterials Llc METHODS FOR PRODUCING SELF-ALIGNED INTERCONNECTION HOLES
JP2019106538A (ja) 2017-12-07 2019-06-27 マイクロマテリアルズ エルエルシー 制御可能な金属およびバリアライナー凹部のための方法
EP3499557A1 (en) 2017-12-15 2019-06-19 Micromaterials LLC Selectively etched self-aligned via processes
KR20190104902A (ko) 2018-03-02 2019-09-11 마이크로머티어리얼즈 엘엘씨 금속 산화물들을 제거하기 위한 방법들
US10790191B2 (en) 2018-05-08 2020-09-29 Micromaterials Llc Selective removal process to create high aspect ratio fully self-aligned via
TW202011547A (zh) 2018-05-16 2020-03-16 美商微材料有限責任公司 用於產生完全自對準的通孔的方法
US10699953B2 (en) 2018-06-08 2020-06-30 Micromaterials Llc Method for creating a fully self-aligned via
US11387112B2 (en) 2018-10-04 2022-07-12 Tokyo Electron Limited Surface processing method and processing system
JP7336884B2 (ja) * 2018-10-04 2023-09-01 東京エレクトロン株式会社 表面処理方法及び処理システム
WO2020131614A1 (en) * 2018-12-19 2020-06-25 Entegris, Inc. Methods for depositing a tungsten or molybdenum layer in the presence of a reducing co-reactant
US11189633B2 (en) 2019-03-21 2021-11-30 Samsung Electronics Co., Ltd. Semiconductor device and apparatus of manufacturing the same
US11164938B2 (en) 2019-03-26 2021-11-02 Micromaterials Llc DRAM capacitor module
CN113316840A (zh) * 2019-03-28 2021-08-27 东京毅力科创株式会社 半导体装置的制造方法
US11437274B2 (en) 2019-09-25 2022-09-06 Micromaterials Llc Fully self-aligned via
KR20220131654A (ko) 2021-03-22 2022-09-29 삼성전자주식회사 관통 비아 구조물, 상기 관통 비아 구조물을 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 대용량 데이터 저장 시스템
US11939668B2 (en) * 2022-04-26 2024-03-26 Applied Materials, Inc. Gas delivery for tungsten-containing layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61224313A (ja) * 1985-03-29 1986-10-06 Hitachi Ltd 気相薄膜成長方法
JPH08241895A (ja) * 1995-03-03 1996-09-17 Nec Corp 半導体装置及びその製造方法
WO2010064470A1 (ja) * 2008-12-02 2010-06-10 トヨタ自動車株式会社 成膜装置、及び、成膜方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0165356B1 (ko) 1995-12-14 1998-12-15 김광호 선택적 텅스텐 질화박막 형성방법 및 이를 이용한 캐패시터 제조방법
KR100272523B1 (ko) * 1998-01-26 2000-12-01 김영환 반도체소자의배선형성방법
JP2002009017A (ja) 2000-06-22 2002-01-11 Mitsubishi Electric Corp 半導体装置の製造方法
US20070009658A1 (en) * 2001-07-13 2007-01-11 Yoo Jong H Pulse nucleation enhanced nucleation technique for improved step coverage and better gap fill for WCVD process
US20100144140A1 (en) 2008-12-10 2010-06-10 Novellus Systems, Inc. Methods for depositing tungsten films having low resistivity for gapfill applications
JP5550843B2 (ja) 2009-03-19 2014-07-16 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US8124531B2 (en) * 2009-08-04 2012-02-28 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
JP5829926B2 (ja) 2011-07-06 2015-12-09 東京エレクトロン株式会社 タングステン膜の成膜方法
US20130307032A1 (en) * 2012-05-16 2013-11-21 Globalfoundries Inc. Methods of forming conductive contacts for a semiconductor device
CN105453230B (zh) * 2013-08-16 2019-06-14 应用材料公司 用六氟化钨(wf6)回蚀进行钨沉积

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61224313A (ja) * 1985-03-29 1986-10-06 Hitachi Ltd 気相薄膜成長方法
JPH08241895A (ja) * 1995-03-03 1996-09-17 Nec Corp 半導体装置及びその製造方法
WO2010064470A1 (ja) * 2008-12-02 2010-06-10 トヨタ自動車株式会社 成膜装置、及び、成膜方法

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015232177A (ja) * 2014-05-31 2015-12-24 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ フッ素非含有タングステンで高アスペクト比フィーチャを充填する方法
US10529722B2 (en) 2015-02-11 2020-01-07 Lam Research Corporation Tungsten for wordline applications
US10546751B2 (en) 2015-05-27 2020-01-28 Lam Research Corporation Forming low resistivity fluorine free tungsten film without nucleation
CN109923642A (zh) * 2016-11-08 2019-06-21 应用材料公司 用于自对准图案化的方法
JP2019534573A (ja) * 2016-11-08 2019-11-28 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 自己整合パターニングのための方法
JP2020501344A (ja) * 2016-11-08 2020-01-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ パターニング用途のためのボトムアップ柱状体の形状制御
JP2018199863A (ja) * 2017-05-02 2018-12-20 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ タングステン柱を形成する方法
JP2020527647A (ja) * 2017-06-23 2020-09-10 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ Ｇｅｓｅｌｌｓｃｈａｆｔ ｍｉｔ ｂｅｓｃｈｒａｅｎｋｔｅｒ Ｈａｆｔｕｎｇ 選択的な膜成長のための原子層堆積の方法
JP7256135B2 (ja) 2017-06-23 2023-04-11 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 選択的な膜成長のための原子層堆積の方法
CN112740364B (zh) * 2018-09-14 2024-02-27 株式会社国际电气 半导体装置的制造方法、基板处理装置和记录介质
WO2020054299A1 (ja) * 2018-09-14 2020-03-19 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置及び記録媒体
CN112740364A (zh) * 2018-09-14 2021-04-30 株式会社国际电气 半导体装置的制造方法、基板处理装置和记录介质
JPWO2020054299A1 (ja) * 2018-09-14 2021-08-30 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置及び記録媒体
JP7047117B2 (ja) 2018-09-14 2022-04-04 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置及び記録媒体
JP2020045548A (ja) * 2018-09-21 2020-03-26 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7149788B2 (ja) 2018-09-21 2022-10-07 東京エレクトロン株式会社 成膜方法及び成膜装置
KR20200041785A (ko) 2018-10-12 2020-04-22 도쿄엘렉트론가부시키가이샤 성막 방법 및 기판 처리 시스템
US11970776B2 (en) 2019-01-28 2024-04-30 Lam Research Corporation Atomic layer deposition of metal films
CN111554577B (zh) * 2019-02-08 2023-12-08 东京毅力科创株式会社 基板处理方法和成膜系统
JP7362258B2 (ja) 2019-02-08 2023-10-17 東京エレクトロン株式会社 基板処理方法及び成膜システム
JP2020128581A (ja) * 2019-02-08 2020-08-27 東京エレクトロン株式会社 基板処理方法及び成膜システム
CN111554577A (zh) * 2019-02-08 2020-08-18 东京毅力科创株式会社 基板处理方法和成膜系统
US11984319B2 (en) 2019-02-08 2024-05-14 Tokyo Electron Limited Substrate processing method and film forming system
JP2022118209A (ja) * 2020-03-25 2022-08-12 株式会社Kokusai Electric 基板処理方法、基板処理装置、半導体装置の製造方法、およびプログラム
JP7462704B2 (ja) 2020-03-25 2024-04-05 株式会社Kokusai Electric 基板処理方法、基板処理装置、半導体装置の製造方法、およびプログラム

Also Published As

Publication number Publication date
KR20150112863A (ko) 2015-10-07
KR102133625B1 (ko) 2020-07-13
TWI642140B (zh) 2018-11-21
JP6297884B2 (ja) 2018-03-20
CN104947065B (zh) 2018-04-10
US9472454B2 (en) 2016-10-18
US20150279736A1 (en) 2015-10-01
CN104947065A (zh) 2015-09-30
KR20170017963A (ko) 2017-02-15
TW201603189A (zh) 2016-01-16

Similar Documents

Publication Publication Date Title
JP6297884B2 (ja) タングステン膜の成膜方法
JP6700459B2 (ja) タングステン膜の成膜方法および成膜装置
JP6437324B2 (ja) タングステン膜の成膜方法および半導体装置の製造方法
JP6416679B2 (ja) タングステン膜の成膜方法
JP6478813B2 (ja) 金属膜の成膜方法
JP2016098406A (ja) モリブデン膜の成膜方法
JP6706903B2 (ja) タングステン膜の成膜方法
JP5829926B2 (ja) タングステン膜の成膜方法
JP6541438B2 (ja) 金属膜のストレス低減方法および金属膜の成膜方法
JP2017069313A (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
JP6710089B2 (ja) タングステン膜の成膜方法
US9536745B2 (en) Tungsten film forming method
JP6391355B2 (ja) タングステン膜の成膜方法
US10829854B2 (en) Film forming method
JP6608026B2 (ja) タングステン膜の成膜方法および成膜装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180222

R150 Certificate of patent or registration of utility model

Ref document number: 6297884

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250