TWI642140B - Film formation method of tungsten film - Google Patents

Film formation method of tungsten film Download PDF

Info

Publication number
TWI642140B
TWI642140B TW104109665A TW104109665A TWI642140B TW I642140 B TWI642140 B TW I642140B TW 104109665 A TW104109665 A TW 104109665A TW 104109665 A TW104109665 A TW 104109665A TW I642140 B TWI642140 B TW I642140B
Authority
TW
Taiwan
Prior art keywords
gas
wcl
tungsten
film
substrate
Prior art date
Application number
TW104109665A
Other languages
English (en)
Other versions
TW201603189A (zh
Inventor
堀田隼史
饗場康
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201603189A publication Critical patent/TW201603189A/zh
Application granted granted Critical
Publication of TWI642140B publication Critical patent/TWI642140B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明之課題為製程不會繁複，此外，即便微細化也不會對於底層造成不良影響，且能以高生產量來消除填埋部分之空孔、接縫而形成鎢膜。
於室內配置具有孔之晶圓，同時或是交互地供給WCl6氣體以及H2氣體，一邊加熱晶圓、一邊使得此等氣體起反應，而於孔內形成鎢之填埋部(步驟1)，其次，對室內供給WCl6氣體，將填埋部之上部加以蝕刻來形成開口(步驟2)，其次，對室內同時或是交互地供給WCl6氣體以及還原氣體，一邊加熱晶圓、一邊使得WCl6氣體以及還原氣體起反應，而對於具有形成了開口之填埋部的晶圓來形成鎢膜(步驟3)。

Description

鎢膜之成膜方法
本發明係關於一種對基板處所形成之孔填埋鎢膜之鎢膜之成膜方法。
半導體元件之製造製程中，為了將在作為被處理體之半導體晶圓(以下單稱為晶圓)處所形成之配線間凹部(通孔)、基板接觸用凹部(接觸孔)加以填埋而使用了鎢膜。
鎢膜之成膜方法方面，以往係使用了物理蒸鍍(PVD)法，但基於W為高熔點金屬以及PVD難以對應於近年來元件微細化所需高覆蓋率等理由，乃取代PVD法改以可對應於高覆蓋率且可充分對應於元件微細化之化學蒸鍍(CVD)法成為主流。基於CVD法之鎢膜之成膜方法，以往已知有在原料氣體方面使用六氟化鎢(WF6)以及在還原氣體方面使用H2氣體，而於晶圓上進行WF6+3H2→W+6HF之反應的方法，藉此，即使是微細孔也能以接近100%之階梯覆蓋來成膜。
但是，伴隨最近之孔的高的高寬比化，有時會因為弓形化造成孔之中央部膨脹，於此情況下，即便階梯覆蓋為100%，在所填埋的鎢膜之中央部也不可避免地產生空孔(void)或接縫。當產生如此之空孔、接縫的情況，會因為成膜後之CMP使得空孔、接縫露出，而對於半導體性能造成不良影響。
可解決如此不佳情形的技術，已知有在填埋鎢膜後，使得NF3氣體電漿化來對於膜之上部做蝕刻，之後進行填埋膜中接縫之成膜(專利文獻1)。
此外，已知有一種技術，在成膜氣體方面使用WF6與H2氣體來填埋鎢(W)後，改變WF6之流量而當作蝕刻氣體使用，將所填埋之鎢之一部分加以蝕刻來形成貫通口，之後再次形成鎢膜來填埋空隙(專利文獻2)。
再者，已知有一種技術，係使得對於孔中之鎢(W)的成膜與利用ClF3氣體之蝕刻交互進行以避免產生外伸(overhang)來將鎢(W)填埋至孔(專利文獻3)。
再者，已知有一種技術，係利用WF6氣體與H2氣體以CVD法來形成鎢膜而於孔內形成鎢的填埋部後，以同一處理容器內供給作為蝕刻氣體之ClF3氣體或是F2氣體將填埋部之上部加以蝕刻來形成開口，之後，於同一處理容器內再度以CVD法來形成鎢膜而於空孔、接縫填埋鎢(專利文獻4)。
先前技術文獻
專利文獻1 日本特開2010-153852號公報
專利文獻2 日本特開2010-225697號公報
專利文獻3 日本特開2002-9017號公報
專利文獻4 日本特開2013-32575號公報
但是，上述專利文獻1之技術在蝕刻方面使用電漿，而必須個別設置成膜室與蝕刻室，處理繁複造成生產量降低。
此外，上述專利文獻2之技術，作為成膜氣體使用之WF6也作為蝕刻氣體來使用，係改變流量來切換成膜與蝕刻，但WF6氣體之蝕刻性未必充分，難以確實地進行蝕刻。此外，伴隨半導體元件之微細化，一旦防護金屬出現薄膜化，則由於WF6所含氟會對於底層膜造成損傷，而難以對應於微細化。
再者，上述專利文獻3之技術係於成膜途中在發生外伸之階段反覆進行蝕刻讓膜平坦化之操作，以防止外伸部分相連而形成空孔，但控制困難、製程繁複。此外，未充分揭示蝕刻條件等。
上述專利文獻4之技術雖為可解決上述專利文獻1~3之課題的技術，但鎢成膜之際之適正溫度與蝕刻之際之適正溫度不同，一旦於同一處理容器內做處理，則生產量會降低。
本發明係鑑於上述情事所得者，其課題在於提供一種鎢膜之成膜方法，製程不會繁複，此外，即便微細化也不會對於底層造成不良影響，且能以高生產量來消除填埋部分之空孔、接縫而形成鎢膜。
本發明者為解決上述課題不斷檢討之結果，發現鎢原料若取代以往之WF6氣體改用WCl6氣體可形成鎢膜，並且WCl6氣體具有蝕刻作用，故鎢對微細凹部之填埋、蝕刻對填埋部形成開口、以及空孔與接縫的填埋可在同一處理容器內均使用WCl6氣體來進行，從而完成了本發明。
亦即，本發明之第1觀點係提供一種鎢膜之成膜方法，具有下述製程：第1製程，係於處理容器內配置具有凹部之被處理基板，於減壓霧圍下同時或是交互地供給作為鎢原料之WCl6氣體以及還原氣體，一邊加熱該被處理基板、一邊使得WCl6氣體與還原氣體起反應，於該被處理基板形成鎢膜而在該凹部內形成鎢的填埋部；第2製程，係對於該處理容器內供給WCl6氣體，將該填埋部之上部加以蝕刻來形成開口；以及第3製程，係對該處理容器內同時或是交互地供給WCl6氣體以及還原氣體，一邊加熱該被處理基板、一邊使得WCl6氣體與還原氣體起反應，而對於具有形成了該開口之填埋部的該被處理基板形成鎢膜。
上述本發明之第1觀點中，該第2製程可對該處理容器內供給WCl6氣體與還原氣體來進行。此外，該還原氣體可適用H2氣體。
該第1製程至該第3製程以400℃以上之溫度來進行為佳。此外，該第1製程以及該第3製程將該處理容器內之壓力設定為10Torr以上來進行為佳。
本發明之第2觀點係提供一種鎢膜之成膜方法，具有下述製程：於處理容器內配置具有凹部之被處理基板，於減壓霧圍下同時或是交互地供給作為鎢原料之WCl6氣體以及還原氣體，一邊加熱該被處理基板、一邊使得WCl6氣體與還原氣體起反應，藉由WCl6氣體之蝕刻作用，以在該凹部之上部產生具有開口之空隙的方式於被處理基板形成鎢膜而在該凹部內形成鎢的填埋部之製程；以及將WCl6氣體以及還原氣體同時或是交互地供給於該處理容器內，一邊加熱被處理基板、一邊使得WCl6氣體與還原氣體起反應，而對具有該填埋部之基板以於該空隙填埋鎢膜的方式來形成鎢膜之製程。
上述本發明之第2觀點中，該還原氣體以H2氣體為佳。此外，所有的製程都以400℃以上之溫度來進行為佳。
本發明之第3觀點係提供一種記憶媒體，係儲存有在電腦上動作而用以控制成膜裝置之程式者；該程式係以實行時進行上述任一鎢膜之成膜方法的方式於電腦控制該成膜裝置。
依據本發明，由於基於鎢膜成膜對凹部形成填埋部之製程、用以於凹部形成開口之蝕刻製程、對形成了開口之填埋部再次形成鎢膜之製程係於同一室且使用WCl6氣體來進行，故此等製程可簡易且以大致同一溫度來進行。因此，製程不會繁複，且能以高生產量來進行消除了填埋部之空孔、接縫之鎢膜之成膜。此外，由於鎢原料使用不含氟之WCl6，故即便防護膜因微細化而薄膜化也幾乎不會於底層產生損傷。
1‧‧‧室
2‧‧‧晶座
5‧‧‧加熱器
10‧‧‧淋灑頭
30‧‧‧氣體供給機構
31‧‧‧成膜原料槽
42‧‧‧H2氣體供給源
50‧‧‧控制部
51‧‧‧程序控制器
53‧‧‧記憶部
61,71‧‧‧N2氣體供給源
100‧‧‧成膜裝置
201‧‧‧底層
202‧‧‧層間絕緣膜
203‧‧‧孔
204,204a‧‧‧填埋部
205‧‧‧空孔(接縫)
206‧‧‧開口
207‧‧‧空隙
W‧‧‧半導體晶圓(被處理基板)
圖1係顯示實施本發明之實施形態之鎢膜之成膜方法所用的成膜裝置一例之截面圖。
圖2係本發明之第1實施形態之成膜方法之流程圖。
圖3係用以說明本發明之第1實施形態之成膜方法之製程截面圖。
圖4係顯示基於CVD法進行成膜之際之處理配方圖。
圖5係顯示基於ALD法進行成膜之際之處理配方圖。
圖6係本發明之第2實施形態之成膜方法之流程圖。
圖7係用以說明本發明之第2實施形態之成膜方法之製程截面圖。
以下，參見所附圖式針對本發明之實施形態來具體說明。
<成膜裝置>
圖1係顯示實施本發明之實施形態之鎢膜之成膜方法所用的成膜裝置一例之截面圖。
如圖1所示般，成膜裝置100具有氣密構成之略圓筒狀之腔室1，其中用以將被處理基板之晶圓W加以水平支撐的晶座2係以被圓筒狀支撐構件3(從後述排氣室之底部到達晶座2之中央下部)所支撐之狀態受到配置。此晶座2為例如AlN等陶瓷所構成。此外，晶座2中埋設有加熱器5，此加熱器5連接著加熱器電源6。另一方面，於晶座2之上面附近設有熱電偶7，熱電偶7之訊號傳送至加熱器控制器8。於是，加熱器控制器8依據熱電偶7之訊號對加熱器電源6發送指令，控制加熱器5之加熱而將晶圓W控制在既定溫度。此外，晶座2處3根晶圓升降銷(未圖示)以可相對於晶座2表面出沒的方式設置，於搬送晶圓W之際，成為從晶座2表面突出之狀態。此外，晶座2可藉由升降機構(未圖示)來進行升降。
於腔室1之頂壁1a形成有圓形孔1b，淋灑頭10以從該處往腔室1內突出的方式嵌入。淋灑頭10乃用以將自後述氣體供給機構30所供給之成膜原料氣體(WCl6氣體)噴出到腔室1內，其上部具有用以導入WCl6氣體以及作為沖洗氣體的N2氣體之第1導入流路11、以及用以導入作為還原氣體之H2氣體以及作為沖洗氣體之N2氣體的第2導入流路12。
於淋灑頭10之內部設有上下2段的空間13、14。上側空間13連接著第1導入流路11，第1氣體噴出流路15從此空間13延伸至淋灑頭10之底面。下側空間14連接著第2導入流路12，第2氣體噴出流路16從此空間14延伸至淋灑頭10之底面。亦即，淋灑頭10係使得作為成膜原料氣體之WCl6氣體與作為還原氣體之H2氣體分別獨立從噴出流路15以及16噴出。
腔室1之底壁設有朝下方突出之排氣室21。於排氣室21之側面連接著排氣管22，此排氣管22處連接著具有真空泵、壓力控制閥等之排氣裝置23。藉由使得此排氣裝置23作動而使得腔室1內成為既定減壓狀態。
腔室1之側壁設有用以進行晶圓W搬出入之搬出入口24、以及用以開閉此搬出入口24的閘閥25。此外，於腔室1之壁部設有加熱器26，於成膜處理之際可控制腔室1之內壁溫度。
氣體供給機構30具有成膜原料槽31以收容作為成膜原料之氯化鎢(WCl6)。WCl6在常溫為固體，成膜原料槽31內，氯化鎢(WCl6)係以固體形 式收容。於成膜原料槽31之周圍設有加熱器31a，將成膜原料槽31內之成膜原料加熱至適宜溫度，使得WCl6升華。
成膜原料槽31從上方插入有用以供給作為載氣之N2氣體的載氣配管32。載氣配管32連接著N2氣體供給源33。此外，載氣配管32介設有做為流量控制器之質流控制器34及其前後的閥35。此外，成膜原料槽31內從上方插入有成為原料氣體管線的原料氣體送出配管36，此原料氣體送出配管36之另一端連接於淋灑頭10之第1導入流路11。原料氣體送出配管36介設有閥37。於原料氣體送出配管36設有用以防止作為成膜原料氣體之WCl6氣體發生凝縮之加熱器38。此外，在成膜原料槽31內升華後的WCl6氣體係被作為載氣之N2氣體(載氣N2)所搬送，經由原料氣體送出配管36以及第1導入流路11而供給於淋灑頭10內。此外，原料氣體送出配管36經由旁通配管74而連接著N2氣體供給源71。旁通配管74介設有作為流量控制器之質流控制器72及其前後的閥73。來自N2氣體供給源71的N2氣體係當作原料氣體管線側之沖洗氣體來使用。
此外，於載氣配管32與原料氣體送出配管36之間係以旁通配管48來連接，於此旁通配管48介設閥49。於載氣配管32以及原料氣體送出配管36之旁通配管48連接部分的下游側分別介設閥35a、37a。此外，若關閉閥35a、37a而開啟閥49，則來自N2氣體供給源33的N2氣體可經由載氣配管32、旁通配管48而沖洗原料氣體送出配管36。此外，載氣以及沖洗氣體不限於N2氣體，也可為Ar氣體等其他惰性氣體。
於淋灑頭10之第2導入流路12連接著成為H2氣體管線之配管40，配管40處連接著供給還原氣體之H2氣體的H2氣體供給源42、以及經由旁通配管64的N2氣體供給源61。此外，配管40處介設有作為流量控制器之質流控制器44及其前後之閥45，旁通配管64處介設有作為流量控制器之質流控制器62及其前後之閥63。來自N2氣體供給源61的N2氣體係當作H2氣體管線側之沖洗氣體來使用。還原氣體不限於H2氣體，也可使用SiH4氣體、B2H6氣體、NH3氣體。也可供給H2氣體、SiH4氣體、B2H6氣體、以及NH3氣體當中2種以上。此外，也可使用除此以外之其他還原氣體。
此成膜裝置100具有控制各構成部(具體而言為閥、電源、加熱器、泵等)之控制部50。此控制部50具有：具備微處理器(電腦)之程序控制器51、使用者介面52、記憶部53。程序控制器51係電性連接成膜裝置100之各構成部來進行控制。使用者介面52係連接於程序控制器51，由操作者為了管理成膜裝置100之各構成部而進行指令輸入操作等之鍵盤、將成膜裝置之各構成部運轉狀況加以視覺化顯示之顯示器等所構成。記憶部53也連接於程序控制器51，此記憶部53儲存有用以藉由程序控制器51之控制來實現在成膜裝置100所實行之各種處理的控制程式、用以因應於處理條件而於成膜裝置100之各構成部實行既定處理之控制程式(亦即處理配方)、各種資料庫等。處理配方儲存於記憶部53中之記憶媒體(未圖示)。記憶媒體可設置於硬碟等固定裝置，也可為CDROM、DVD、快閃記憶體等可攜式物品。此外，也可從其他裝置例如經由專用迴路來適宜傳遞配方。
此外，可因應於必要性，基於來自使用者介面52之指示等而從記憶部53讀取既定處理配方在程序控制器51實行，以在程序控制器51之控制下進行成膜裝置100所希望之處理。
<成膜方法之第1實施形態>
其次，針對使用以上方式構成之成膜裝置100所進行之成膜方法之第1實施形態來說明。圖2係本發明之第1實施形態之成膜方法之流程圖，圖3係此時之製程截面圖。
首先，先將晶圓W(於半導體基板或是下層導電層之底層201之上形成有層間絕緣層202，於層間絕緣層202形成有作為凹部之孔(接觸孔或是通孔)203)載置於腔室1內之晶座2上，對於晶圓W使用作為鎢原料氣體之WCl6氣體與作為還原氣體之H2氣體而藉由CVD法或是原子層沉積法(ALD法)來形成鎢膜，來形成將孔203填埋之鎢填埋部204(步驟1，參見圖3(a))。此外，還原氣體除了H2氣體以外，也可使用SiH4氣體、B2H6氣體等，使用此等氣體之情況也能以同樣的條件來成膜。基於更為降低膜中雜質得到低電阻值之觀點以使用H2氣體為佳。此外，於孔203內形成金屬防護膜例如TiN膜為佳。
以往鎢原料係使用WF6氣體，但依據本發明者之檢討結果，發現即便使用WCl6也能形成鎢膜。WCl6氣體為具有蝕刻作用之氣體，有時以WF6氣體可成膜之條件並無法成膜，故以往認為難以用於成膜上。但是，發現藉由適切地設定條件，可不發生蝕刻而形成鎢膜。基本的成膜條件以成膜溫度：400℃以上、壓力：10Torr(1333Pa)以上為佳。此乃由於若晶圓溫度為較400℃來得低之溫度則難以產生成膜反應，此外，若壓力低於10Torr則於400℃以上容易產生蝕刻反應之故。基於如此之點，雖溫度不存在上限，但基於裝置之限制與反應性等點，事實上之上限為800℃程度。較佳為400~700℃，更佳為400~650℃。此外，關於壓力基於上述點並不存在上限，但同樣地基於裝置之限制與反應性等點，事實上之上限為100Torr(13333Pa)。較佳為10~30Torr(1333~4000Pa)。關於其他條件將於後述。
在步驟1之鎢膜之成膜結束之時點，會因為產生孔203之弓形化等造成於填埋部204之內部形成有空孔(接縫)205的狀態下將上部阻塞(參見圖3(a))。因此，本實施形態中於步驟1之成膜後，在同一室內利用WCl6氣體之蝕刻作用進行蝕刻，於填埋部204之上部形成開口206(步驟2，圖3(b))。此時之較佳溫度範圍係和步驟1同樣。
如上述般，由於WCl6氣體具有蝕刻作用，故利用此進行蝕刻。此時之蝕刻只要所形成的開口206程度達能以後述鎢膜之成膜來填埋空孔(接縫)205即可，蝕刻量例如僅1~20nm亦可。
蝕刻之際，也可併用WCl6氣體與作為還原氣體之H2氣體。在成膜之際之還原氣體方面若使用其他氣體之情況，則只要使用該氣體即可。藉由使用還原氣體，可控制蝕刻作用。此時，壓力、氣體流量係以蝕刻優先於成膜的方式來控制。
此蝕刻製程，WCl6氣體之供給可進行1次，但基於蝕刻能以更好控制性來進行之觀點，也可使得升壓→WCl6流動→減壓沖洗反覆複數循環。
以此方式形成開口206後，在與步驟1、2為同一室內經過腔室1內之沖洗來進行鎢膜之成膜(步驟3，圖3(c))。藉此，可在填埋部204所形成之空孔(接縫)205內填埋鎢，無須經過繁複製程即可消除填埋部204之空孔、接縫。
此步驟3之際的成膜條件可和步驟1採同樣範圍。
步驟1~3之製程由於在同一室且均使用WCl6氣體來進行，而可使得全部製程在大智同一溫度來進行，製程不會繁複，能以高生產量來進行消除填埋部分之空孔、接縫的鎢膜之成膜。
以上之方法，步驟1之填埋部204之形成中，雖鎢膜之成膜可僅進行1次，但僅1次的鎢膜之成膜，有時填埋部204之形狀會變差。一旦填埋部204之形狀變差，之後，即便進行步驟2之蝕刻以及步驟3之成膜仍恐無法將空孔(接縫)205完全填埋。於該情況，則步驟1之填埋部204之形成夾著蝕刻來進行2次以上鎢膜之成膜為佳。例如，步驟1之填埋部204之形成以鎢膜之成膜→蝕刻→鎢膜之成膜(成膜2次)、或是鎢膜之成膜→蝕刻→鎢膜之成膜→蝕刻→鎢膜之成膜(成膜3次)來進行，之後進行步驟2以及步驟3為佳。藉此，可使得鎢膜之表面平滑化，且填埋部204成為平整形狀，而可藉由之後之步驟2以及步驟3來更確實地消除空孔、接縫。此時之蝕刻能以和步驟2之蝕刻為同樣的條件來進行。
其次，針對上述步驟1、3之鎢膜之成膜之具體順序說明如下。
(CVD法之成膜)
首先，針對CVD法之成膜來說明。
圖4顯示CVD法之成膜之際之處理配方圖。最初，在關閉閥37、37a以及45之狀態下，開啟閥63以及73，將來自N2氣體供給源61、71之N2氣體(原料氣體管線側之沖洗氣體以及H2氣體管線側之沖洗氣體)供給於腔室1內使得壓力上升，並讓晶座2上之晶圓W的溫度安定化。
在腔室1內到達既定壓力後，維持從N2氣體供給源61、71供給沖洗N2，開啟閥37、37a，以將作為載氣之N2氣體供給於成膜原料槽31內，在成膜原料槽31內使得WCl6升華並將升華後之WCl6氣體供給於腔室1內，並開啟閥45從H2氣體供給源42將H2氣體供給於腔室1內。藉此，作為鎢原料氣體之WCl6氣體與作為還原氣體之H2氣體產生反應而形成鎢膜。
成膜持續至鎢膜之膜厚成為既定值後，關閉閥45停止H2氣體之供給，再者關閉閥37、37a，停止WCl6氣體並將N2氣體作為沖洗氣體供給於腔室1 內，進行腔室1內之沖洗。以上，結束CVD法之成膜。此時之鎢膜之膜厚可由成膜時間來控制。
(ALD法之成膜)
其次，針對ALD法之成膜來說明。圖5顯示ALD法之成膜之際之處理配方圖。最初和CVD法之時同樣，使得閥37、37a以及45成為關閉狀態，開啟閥63以及73，將來自N2氣體供給源61、71之N2氣體(原料氣體管線側之沖洗氣體以及H2氣體管線側之沖洗氣體)供給於腔室1內使得壓力上升，並讓晶座2上之晶圓W的溫度安定化。
於腔室1內到達既定壓力後，維持自N2氣體供給源61、71流出N2氣體，並開啟閥37、37a，藉此，將作為載氣之N2氣體供給於成膜原料槽31內而使得在成膜原料槽31內升華之WCl6氣體於短時間供給於腔室1內而使得WCl6吸附於晶圓W表面(WCl6氣體供給步驟)，其次，關閉閥37、37a停止WCl6氣體，成為僅作為沖洗氣體之N2氣體供給於腔室1內之狀態，將腔室1內之剩餘WCl6氣體加以沖洗(沖洗步驟)。
其次，維持自N2氣體供給源61、71流出N2氣體，開啟閥45自H2氣體供給源42將H2氣體以短時間供給於腔室1內，來和吸附於晶圓W上之WCl6起反應(H2氣體供給步驟)，其次關閉閥45停止H2氣體之供給，成為僅將沖洗氣體之N2氣體供給於腔室1內之狀態，將腔室1內之剩餘H2氣體加以沖洗(沖洗步驟)。
藉由以上WCl6氣體供給步驟、沖洗步驟、H2氣體供給步驟、沖洗步驟之1循環，形成薄的鎢單位膜。進而，藉由使得此等步驟反覆做複數循環來形成所希望之膜厚之鎢膜。此時鎢膜之膜厚可藉由上述循環之反覆數來控制。
步驟1、3中溫度以及壓力以外之較佳條件如以下所示。
．CVD法
載氣N2氣體流量：20~500sccm(mL/min)
(WCl6氣體供給量為0.25~15sccm(mL/min))
H2氣體流量：500~5000sccm(mL/min)
成膜原料槽之加溫溫度：130~170℃
．ALD法
載氣N2氣體流量：20~500sccm(mL/min)
(WCl6氣體供給量為0.25~15sccm(mL/min)
WCl6氣體供給時間(每1次)：0.5~10sec
H2氣體流量：500~5000sccm(mL/min)
H2氣體供給時間：(每1次)：0.5~10sec
成膜原料槽之加溫溫度：130~170℃
於進行步驟2之蝕刻的情況基本上和步驟1、3之鎢膜成膜之際同樣地，最初，於關閉閥37、37a以及45之狀態下，開啟閥63以及73，將來自N2氣體供給源61、71之N2氣體供給於腔室1內使得壓力上升，並讓晶座2上之晶圓W的溫度安定化。
於腔室1內到達既定壓力後，維持自N2氣體供給源61、71流出N2氣體，並開啟閥37、37a，藉此，將作為載氣之N2氣體供給於成膜原料槽31內而將於成膜原料槽31內升華之WCl6氣體以既定流量供給於腔室1內，進行蝕刻。此時，也可開啟閥45而從H2氣體供給源42將H2氣體以既定流量供給於腔室1內。
步驟2之較佳條件如下。
室內壓力：1~30Torr(133~4000Pa)
載氣N2氣體流量：50~500sccm(mL/min)
(WCl6氣體供給量為1~10sccm(mL/min))
H2氣體流量：0sccm(mL/min)
成膜原料槽之加溫溫度：130~170℃
本實施形態之方法中，對凹部之孔使用WCl6氣體以CVD法或是ALD法來填埋鎢膜形成填埋部後，將填埋部之上部利用在成膜所使用的WCl6氣體之蝕刻作用進行蝕刻來形成開口之後，再次使用WCl6氣體以CVD法或是ALD法來形成鎢膜，於填埋部之內部形成鎢膜。藉此，由於此等3個製程在同一室且使用WCl6氣體來進行，故能以簡易且大致同一溫度來進行。因此， 製程不會繁複，且能以高生產量、在不會對超高高寬比之孔產生空孔、接縫的前提下來進行鎢之填埋。此外，鎢原料由於使用不含氟之WCl6，故即便防護膜因微細化而薄膜化也幾乎不會於底層產生損傷。再者，如此般，由於蝕刻之際所用氣體和成膜之際所用氣體相同，而無須排氣管線之氣體切換。
<成膜方法之第2實施形態>
其次，針對使用以上構成之成膜裝置100所進行之成膜方法之第2實施形態來說明。圖6係本發明之一實施形態之成膜方法之流程圖，圖7係此時之製程截面圖。
第1實施形態中，係以步驟1~3之3步驟來進行鎢膜之成膜，但本實施形態則是以2步驟來進行鎢膜之成膜。
具體而言，最初，鎢原料使用WCl6氣體，藉由其蝕刻作用，以在孔203之上部產生具有開口之空隙207的方式調整成膜條件，形成鎢膜來於孔203形成填埋部204a(步驟11，圖7(a))。
以此方式形成了填埋部204a後，在和步驟11為同一室內以及同一溫度下，經過處理容器2內之沖洗，以空隙207填埋鎢的方式進行鎢膜之成膜(步驟12，圖7(b))。
雖步驟11和第1實施形態之步驟1同樣使用了WCl6氣體與還原氣體之H2氣體，但相較於步驟1係以蝕刻作用強的條件來進行成膜。具體而言，例如將用以供給WCl6氣體之載氣N2氣體流量設定為300~500sccm(mL/min)來提高WCl6氣體流量，或是將作為還原氣體之H2氣體流量設定為較低之500~1500sccm(mL/min)，可於孔203之上部不發生外伸而進行形成空隙207之填埋。
此狀態下，藉由步驟12以具有良好填埋性之條件來形成鎢膜而填埋空隙207。此時之條件可設定為和第1實施形態之步驟1、3同樣。
依據第2實施形態，相較於第1實施形態能更簡略且更高生產量來進行不會於填埋部產生空孔、接縫之鎢膜的成膜。
<其他適用>
以上，針對本發明之實施形態做了說明，但本發明不限於上述實施形態可做各種變形。例如，上述實施形態中雖顯示了形成鎢膜而對孔填埋鎢之情況，但不限於孔，也可適用於對溝渠等其他凹部填埋鎢膜之情況。
此外，上述實施形態中，被處理基板係以半導體晶圓為例來說明，但半導體晶圓可為矽也可為GaAs、SiC、GaN等化合物半導體，再者，不限定於半導體晶圓，本發明也可適用於液晶顯示裝置等之FPD(平板顯示器)所使用之玻璃基板、陶瓷基板等。

Claims (7)

  1. 一種鎢膜之成膜方法，具有下述製程：第1製程，係於處理容器內配置具有凹部之被處理基板，於減壓雰圍下同時或是交互地供給作為鎢原料之WCl6氣體以及還原氣體，一邊加熱該被處理基板、一邊使得WCl6氣體與還原氣體起反應，於該被處理基板形成鎢膜而在該凹部內形成鎢的填埋部；第2製程，係對於該處理容器內供給WCl6氣體，將該填埋部之上部加以蝕刻來形成開口；以及第3製程，係對該處理容器內同時或是交互地供給WCl6氣體以及還原氣體，一邊加熱該被處理基板、一邊使得WCl6氣體與還原氣體起反應，而對於具有形成了該開口之填埋部的該被處理基板形成鎢膜；該第1製程至該第3製程係以400℃以上之溫度來進行；該第1製程以及該第3製程係將該處理容器內之壓力設定為10Torr以上來進行。
  2. 如申請專利範圍第1項之鎢膜之成膜方法，其中該第2製程係對該處理容器內供給WCl6氣體與還原氣體。
  3. 如申請專利範圍第1或2項之鎢膜之成膜方法，其中該還原氣體係H2氣體。
  4. 如申請專利範圍第1或2項之鎢膜之成膜方法，其中該第2製程係重複複數次WCl6氣體的供應與減壓吹淨。
  5. 一種鎢膜之成膜方法，具有下述製程：於處理容器內配置具有凹部之被處理基板，於減壓雰圍下同時或是交互地供給作為鎢原料之WCl6氣體以及還原氣體，一邊加熱該被處理基板、一邊使得WCl6氣體與還原氣體起反應，藉由WCl6氣體之蝕刻作用，以在該凹部之上部產生具有開口之空隙的方式於被處理基板形成鎢膜而在該凹部內形成鎢的填埋部之製程；以及將WCl6氣體以及還原氣體同時或是交互地供給於該處理容器內，一邊加熱被處理基板、一邊使得WCl6氣體與還原氣體起反應，而對具有該 填埋部之基板以於該空隙填埋鎢膜的方式來形成鎢膜之製程；所有的製程均以400℃以上之溫度、10Torr以上之壓力來進行。
  6. 如申請專利範圍第5項之鎢膜之成膜方法，其中該還原氣體係H2氣體。
  7. 一種記憶媒體，係儲存有在電腦上動作而用以控制成膜裝置之程式者；該程式係以實行時進行如申請專利範圍第1至6項中任一項之鎢膜之成膜方法的方式於電腦控制該成膜裝置。
TW104109665A 2014-03-28 2015-03-26 Film formation method of tungsten film TWI642140B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-069008 2014-03-28
JP2014069008A JP6297884B2 (ja) 2014-03-28 2014-03-28 タングステン膜の成膜方法

Publications (2)

Publication Number Publication Date
TW201603189A TW201603189A (zh) 2016-01-16
TWI642140B true TWI642140B (zh) 2018-11-21

Family

ID=54162117

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104109665A TWI642140B (zh) 2014-03-28 2015-03-26 Film formation method of tungsten film

Country Status (5)

Country Link
US (1) US9472454B2 (zh)
JP (1) JP6297884B2 (zh)
KR (2) KR20150112863A (zh)
CN (1) CN104947065B (zh)
TW (1) TWI642140B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150348840A1 (en) * 2014-05-31 2015-12-03 Lam Research Corporation Methods of filling high aspect ratio features with fluorine free tungsten
WO2016046909A1 (ja) * 2014-09-24 2016-03-31 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、半導体装置およびプログラム
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
JP6710089B2 (ja) * 2016-04-04 2020-06-17 東京エレクトロン株式会社 タングステン膜の成膜方法
TWI729457B (zh) 2016-06-14 2021-06-01 美商應用材料股份有限公司 金屬及含金屬化合物之氧化體積膨脹
TWI719262B (zh) 2016-11-03 2021-02-21 美商應用材料股份有限公司 用於圖案化之薄膜的沉積與處理
TW201833991A (zh) * 2016-11-08 2018-09-16 美商應用材料股份有限公司 自對準圖案化之方法
KR20190067939A (ko) 2016-11-08 2019-06-17 어플라이드 머티어리얼스, 인코포레이티드 패터닝 응용들을 위한 상향식 필러들의 기하형상 제어
US10770349B2 (en) 2017-02-22 2020-09-08 Applied Materials, Inc. Critical dimension control for self-aligned contact patterning
US10424507B2 (en) 2017-04-04 2019-09-24 Mirocmaterials LLC Fully self-aligned via
CN108695235B (zh) * 2017-04-05 2019-08-13 联华电子股份有限公司 改善钨金属层蚀刻微负载的方法
WO2018200212A1 (en) 2017-04-25 2018-11-01 Applied Materials, Inc. Selective deposition of tungsten for simplified process flow of tungsten oxide pillar formation
KR20180122297A (ko) * 2017-05-02 2018-11-12 어플라이드 머티어리얼스, 인코포레이티드 텅스텐 필러들을 형성하는 방법
US10840186B2 (en) 2017-06-10 2020-11-17 Applied Materials, Inc. Methods of forming self-aligned vias and air gaps
CN116377420A (zh) * 2017-06-23 2023-07-04 默克专利有限公司 用于选择性膜生长的原子层沉积方法
TW201906035A (zh) 2017-06-24 2019-02-01 美商微材料有限責任公司 生產完全自我對準的介層窗及觸點之方法
CN109256358B (zh) * 2017-07-14 2021-03-30 长鑫存储技术有限公司 一种导电栓塞的制备方法及具有导电栓塞的半导体器件
US10573555B2 (en) 2017-08-31 2020-02-25 Micromaterials Llc Methods of producing self-aligned grown via
WO2019046399A1 (en) 2017-08-31 2019-03-07 Micromaterials Llc METHODS FOR PRODUCING SELF-ALIGNED INTERCONNECTION HOLES
US10600688B2 (en) 2017-09-06 2020-03-24 Micromaterials Llc Methods of producing self-aligned vias
CN110034017A (zh) 2017-12-07 2019-07-19 微材料有限责任公司 用于使金属和阻挡层-衬垫可控凹陷的方法
EP3499557A1 (en) 2017-12-15 2019-06-19 Micromaterials LLC Selectively etched self-aligned via processes
KR20190104902A (ko) 2018-03-02 2019-09-11 마이크로머티어리얼즈 엘엘씨 금속 산화물들을 제거하기 위한 방법들
TW202002219A (zh) 2018-05-08 2020-01-01 美商微材料有限責任公司 用來產生高的深寬比的完全自對準的通孔的選擇性移除過程
TW202011547A (zh) 2018-05-16 2020-03-16 美商微材料有限責任公司 用於產生完全自對準的通孔的方法
US10699953B2 (en) 2018-06-08 2020-06-30 Micromaterials Llc Method for creating a fully self-aligned via
JP7047117B2 (ja) * 2018-09-14 2022-04-04 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置及び記録媒体
JP7149788B2 (ja) * 2018-09-21 2022-10-07 東京エレクトロン株式会社 成膜方法及び成膜装置
US11387112B2 (en) 2018-10-04 2022-07-12 Tokyo Electron Limited Surface processing method and processing system
JP7336884B2 (ja) * 2018-10-04 2023-09-01 東京エレクトロン株式会社 表面処理方法及び処理システム
JP7195106B2 (ja) 2018-10-12 2022-12-23 東京エレクトロン株式会社 成膜方法及び基板処理システム
WO2020131614A1 (en) * 2018-12-19 2020-06-25 Entegris, Inc. Methods for depositing a tungsten or molybdenum layer in the presence of a reducing co-reactant
CN113366144B (zh) 2019-01-28 2023-07-07 朗姆研究公司 金属膜的沉积
JP7362258B2 (ja) * 2019-02-08 2023-10-17 東京エレクトロン株式会社 基板処理方法及び成膜システム
US11189633B2 (en) 2019-03-21 2021-11-30 Samsung Electronics Co., Ltd. Semiconductor device and apparatus of manufacturing the same
US11164938B2 (en) 2019-03-26 2021-11-02 Micromaterials Llc DRAM capacitor module
CN113316840A (zh) * 2019-03-28 2021-08-27 东京毅力科创株式会社 半导体装置的制造方法
US11437274B2 (en) 2019-09-25 2022-09-06 Micromaterials Llc Fully self-aligned via
JP7096279B2 (ja) * 2020-03-25 2022-07-05 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラム、および基板処理方法
KR20220131654A (ko) 2021-03-22 2022-09-29 삼성전자주식회사 관통 비아 구조물, 상기 관통 비아 구조물을 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 대용량 데이터 저장 시스템
US11939668B2 (en) * 2022-04-26 2024-03-26 Applied Materials, Inc. Gas delivery for tungsten-containing layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070009658A1 (en) * 2001-07-13 2007-01-11 Yoo Jong H Pulse nucleation enhanced nucleation technique for improved step coverage and better gap fill for WCVD process
US20100240212A1 (en) * 2009-03-19 2010-09-23 Oki Semiconductor Co., Ltd. Method of manufacturing a semiconductor device
US20110159690A1 (en) * 2009-08-04 2011-06-30 Anand Chandrashekar Depositing tungsten into high aspect ratio features

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61224313A (ja) * 1985-03-29 1986-10-06 Hitachi Ltd 気相薄膜成長方法
JP2737764B2 (ja) * 1995-03-03 1998-04-08 日本電気株式会社 半導体装置及びその製造方法
KR0165356B1 (ko) 1995-12-14 1998-12-15 김광호 선택적 텅스텐 질화박막 형성방법 및 이를 이용한 캐패시터 제조방법
KR100272523B1 (ko) * 1998-01-26 2000-12-01 김영환 반도체소자의배선형성방법
JP2002009017A (ja) 2000-06-22 2002-01-11 Mitsubishi Electric Corp 半導体装置の製造方法
JP4781421B2 (ja) * 2008-12-02 2011-09-28 トヨタ自動車株式会社 成膜装置
US20100144140A1 (en) 2008-12-10 2010-06-10 Novellus Systems, Inc. Methods for depositing tungsten films having low resistivity for gapfill applications
JP5829926B2 (ja) 2011-07-06 2015-12-09 東京エレクトロン株式会社 タングステン膜の成膜方法
US20130307032A1 (en) * 2012-05-16 2013-11-21 Globalfoundries Inc. Methods of forming conductive contacts for a semiconductor device
KR102291990B1 (ko) * 2013-08-16 2021-08-19 어플라이드 머티어리얼스, 인코포레이티드 텅스텐 육플루오르화물(wf6) 에치백을 이용하여 텅스텐 막을 증착하기 위한 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070009658A1 (en) * 2001-07-13 2007-01-11 Yoo Jong H Pulse nucleation enhanced nucleation technique for improved step coverage and better gap fill for WCVD process
US20100240212A1 (en) * 2009-03-19 2010-09-23 Oki Semiconductor Co., Ltd. Method of manufacturing a semiconductor device
US20110159690A1 (en) * 2009-08-04 2011-06-30 Anand Chandrashekar Depositing tungsten into high aspect ratio features

Also Published As

Publication number Publication date
JP6297884B2 (ja) 2018-03-20
KR20170017963A (ko) 2017-02-15
JP2015190020A (ja) 2015-11-02
CN104947065A (zh) 2015-09-30
KR20150112863A (ko) 2015-10-07
US9472454B2 (en) 2016-10-18
KR102133625B1 (ko) 2020-07-13
TW201603189A (zh) 2016-01-16
CN104947065B (zh) 2018-04-10
US20150279736A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
TWI642140B (zh) Film formation method of tungsten film
JP6700459B2 (ja) タングステン膜の成膜方法および成膜装置
JP6437324B2 (ja) タングステン膜の成膜方法および半導体装置の製造方法
TWI713523B (zh) 金屬膜之成膜方法
JP6416679B2 (ja) タングステン膜の成膜方法
JP6706903B2 (ja) タングステン膜の成膜方法
JP2016098406A (ja) モリブデン膜の成膜方法
JP5829926B2 (ja) タングステン膜の成膜方法
KR102029538B1 (ko) 성막 장치 및 성막 방법
US9536745B2 (en) Tungsten film forming method
JP2016225396A (ja) 金属膜のストレス低減方法および金属膜の成膜方法
JP6391355B2 (ja) タングステン膜の成膜方法
JP6608026B2 (ja) タングステン膜の成膜方法および成膜装置
JP7195106B2 (ja) 成膜方法及び基板処理システム