CN104947065B - 钨膜的成膜方法 - Google Patents

钨膜的成膜方法 Download PDF

Info

Publication number
CN104947065B
CN104947065B CN201510142640.0A CN201510142640A CN104947065B CN 104947065 B CN104947065 B CN 104947065B CN 201510142640 A CN201510142640 A CN 201510142640A CN 104947065 B CN104947065 B CN 104947065B
Authority
CN
China
Prior art keywords
gas
film
wcl
tungsten
tungsten film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510142640.0A
Other languages
English (en)
Other versions
CN104947065A (zh
Inventor
堀田隼史
饗场康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN104947065A publication Critical patent/CN104947065A/zh
Application granted granted Critical
Publication of CN104947065B publication Critical patent/CN104947065B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明不使工序变得繁杂且即使微细化也不对基底产生恶劣影响，并且以高生产量形成消除了埋入部分的孔隙或接缝的钨膜。在腔室内配置具有孔的晶片，同时或交替供给WCl6气体和H2气体，将晶片加热并使这些气体反应，在孔内形成钨的埋入部(步骤1)，接着，向腔室内供给WCl6气体，对埋入部的上部进行蚀刻，形成开口(步骤2)，接着，向腔室内同时或交替供给WCl6气体和还原气体，将晶片加热并使WCl6气体和还原气体反应，对具有形成有开口的埋入部的晶片形成钨膜(步骤3)。

Description

钨膜的成膜方法
技术领域
本发明涉及在形成于基板的孔中埋入钨膜的钨膜的成膜方法。
背景技术
半导体设备的制造工序中，为了埋入形成于作为被处理体的半导体晶片(以下，简单记作晶片)的配线间的凹部(通孔)和基板接触用的凹部(接触孔)而使用钨膜。
作为钨膜的成膜方法，过去使用物理蒸镀(PVD)，但是由于W为高熔点金属，并且PVD由于近年来设备的微细化难以应对高覆盖率等理由，主流是取代PVD法，使用能够应对高覆盖率并且能够充分应对设备的微细化的化学蒸镀(CVD)法。作为利用CVD法的钨膜的成膜方法，以往，已知有作为原料气体使用六氟化钨(WF6)以及作为还原气体使用H2气体，在晶片上进行WF6+3H2→W+6HF的反应的方法，由此，即使是微细的孔也能够几乎以100％的阶梯覆盖率成膜。
然而，随着最近的孔的高纵横比化，由于弯曲(bowing)，有时孔的中央部膨胀，此时，即使阶梯覆盖率为100％，在埋入的钨膜的中央部也不可避地产生孔隙(void)或接缝(seam)。在产生这样的孔隙或接缝时，由于成膜后的CMP露出孔隙或接缝，对半导体性能产生恶劣影响。
作为能够消除这样的问题的技术，已知有在埋入钨膜后，将NF3气体等离子体化，对膜的上部进行蚀刻，此后，进行掩埋膜中的接缝的成膜的方法(专利文献1)。
另外，还已知有作为成膜气体使用WF6和H2气体埋入钨(W)后，使WF6的流量变化，作为蚀刻气体使用，对埋入的钨的一部分进行蚀刻，形成贯通口，此后再形成钨膜，掩埋空隙的技术(专利文献2)。
另外，还已知有交替进行向孔中的钨(W)的成膜和利用ClF3气体的蚀刻，不产生悬垂地在孔中埋入钨(W)的技术(专利文献3)。
另外，还已知有通过使用WF6气体和H2气体的CVD法形成钨膜而在孔内形成钨的埋入部之后，在同一处理容器内，作为蚀刻气体供给ClF3气体或F2气体，对埋入部的上部进行蚀刻，形成开口，此后，在同一处理容器内再次通过CVD法形成钨膜，在孔隙或接缝埋入钨的技术(专利文献4)。
现有技术文献
专利文献
专利文献1：日本特开2010－153852号公报
专利文献2：日本特开2010－225697号公报
专利文献3：日本特开2002－9017号公报
专利文献4：日本特开2013－32575号公报
发明内容
发明所要解决的课题
然而，上述专利文献1的技术在蚀刻中使用等离子体，需要分别设置成膜腔室和蚀刻腔室，导致处理变得繁杂，生产量降低。
另外，上述专利文献2的技术中，将作为成膜气体使用的WF6也作为蚀刻气体使用，使流量变化来切换成膜和蚀刻，但是WF6气体的蚀刻性并不充分，难以可靠地进行蚀刻。另外，随着半导体设备的微细化，阻挡金属薄膜化时，由于WF6所含的氟对基底膜造成损伤，难以应对微细化。
另外，上述专利文献3的技术是通过在成膜途中重复在产生悬垂的阶段进行蚀刻使膜平坦化的操作，连结悬垂部分而防止孔隙形成，其难以控制，工序繁杂。另外，也没有充分公开蚀刻的条件等。
上述专利文献4的技术是能够解决上述专利文献1～3的课题的技术，但是，钨成膜时的优选温度和蚀刻时的优选温度不同，如果在同一处理容器内进行处理，则生产量降低。
本发明是鉴于这样的事实而完成的发明，其课题在于：提供一种钨膜的成膜方法，其不使工序变得繁杂且即使微细化也不对基底产生恶劣影响，并且能够以高生产量形成消除了埋入部分的孔隙或接缝的钨膜。
用于解决课题的方法
本发明的发明人为了解决上述课题进行了深入研究，结果发现，作为钨原料，通过代替以往的WF6气体而使用WCl6气体，能够形成钨膜，并且WCl6气体具有蚀刻作用，因此，对于钨向微细的凹部的埋入、利用蚀刻对埋入部形成开口、以及埋入孔隙或接缝均能在同一处理容器内使用WCl6气体进行，从而完成了本发明。
即，本发明的第一观点在于，提供一种钨膜的成膜方法，其特征在于，包括：第一工序，在处理容器内配置具有凹部的被处理基板，在减压气氛下同时或交替供给作为钨原料的WCl6气体和还原气体，将上述被处理基板加热并使WCl6气体和还原气体反应，在上述被处理基板形成钨膜，在上述凹部内形成钨的埋入部；第二工序，向上述处理容器内供给WCl6气体，对上述埋入部的上部进行蚀刻，形成开口；和第三工序，向上述处理容器内同时或交替供给WCl6气体和还原气体，将上述被处理基板加热并使WCl6气体和还原气体反应，对具有形成有上述开口的埋入部的上述被处理基板形成钨膜。
上述本发明的第一观点中，上述第二工序能够通过向上述处理容器内供给WCl6气体和还原气体而进行。另外，作为上述还原气体，能够合适地使用H2气体。
优选上述第一工序至上述第三工序以400℃以上的温度进行。另外，优选上述第一工序和上述第三工序将上述处理容器内的压力设为10Torr以上而进行。
本发明的第二观点在于，提供一种钨膜的成膜方法，其特征在于，包括：在处理容器内配置具有凹部的被处理基板，在减压气氛下同时或交替供给作为钨原料的WCl6气体和还原气体，将被处理基板加热并使WCl6气体和还原气体反应，并且以通过WCl6气体的蚀刻作用在上述凹部的上部生成具有开口的空隙的方式，在被处理基板形成钨膜，在上述凹部内形成钨的埋入部的工序；和向上述处理容器内同时或交替供给WCl6气体和还原气体，将被处理基板加热并使WCl6气体和还原气体反应，对具有上述埋入部的基板以在上述空隙埋入钨膜的方式形成钨膜的工序。
上述本发明的第二观点中，优选上述还原气体为H2气体。
另外，优选上述任一工序均以400℃以上的温度进行。
本发明的第三观点在于，提供一种在计算机上工作、存储有用于控制成膜装置的程序的存储介质，其特征在于：上述程序在执行时在计算机上控制上述成膜装置，使得进行上述任一种的钨膜的成膜方法。
发明的效果
根据本发明，由于在同一腔室使用WCl6气体进行利用钨膜成膜对凹部形成埋入部的工序、用于在凹部形成开口的蚀刻工序、在形成有开口的埋入部再次形成钨膜的工序，能够简易地且以大致相同的温度进行这些工序。因此，能够不使工序变得繁杂并且以高生产量形成消除了埋入部分的孔隙或接缝的钨膜。另外，作为钨原料，使用不含氟的WCl6，因此，即使由于微细化阻挡膜薄膜化，也几乎不对基底产生损伤。
附图说明
图1是表示用于实施本发明实施方式的钨膜的成膜方法的成膜装置的一例的剖面图。
图2是本发明的第一实施方式的成膜方法的流程图。
图3是用于说明本发明的第一实施方式的成膜方法的工序剖面图。
图4是表示利用CVD法成膜时的处理方案的图。
图5是表示利用ALD法成膜时的处理方案的图。
图6是本发明的第二实施方式的成膜方法的流程图。
图7是用于说明本发明的第二实施方式的成膜方法的工序剖面图。
具体实施方式
以下，参照附图具体说明本发明的实施方式。
＜成膜装置＞
图1是表示用于实施本发明实施方式的钨膜的成膜方法的成膜装置的一例的剖面图。
如图1所示，成膜装置100具有气密构成的大致圆筒状的腔室1，其中，用于水平支撑作为被处理基板的晶片W的基座2以由从后述的排气室的底部到达其中央下部的圆筒状的支撑部件3支撑的状态而配置。该基座2例如由AlN等的陶瓷构成。另外，基座2埋入有加热器5，该加热器5与加热器电源6连接。另一方面，在基座2的上表面附近设置有热电偶7，热电偶7的信号被传送到加热器控制器8。接着，加热器控制器8根据热电偶7的信号对加热器电源6发生指令，控制加热器5的加热，将晶片W控制为规定的温度。此外，基座2设置有3根能够相对于基座2的表面突没的晶片升降销(无图示)，在搬送晶片W时，形成为从基座2的表面突出的状态。另外，基座2能够通过升降机构(无图示)升降。
在腔室1的顶壁1a形成有圆形的孔1b，以从这里向腔室1内突出的方式嵌入有喷头10。喷头10用于向腔室1内排出从后述的气体供给机构30供给的作为成膜原料气体的WCl6气体，在其上部具有导入WCl6气体和作为清扫气体的N2气体的第一导入通路11以及导入作为还原气体的H2气体和作为清扫气体的N2气体的第二导入通路12。
在喷头10的内部，在上下2段设置空间13、14。在上侧的空间13连接有第一导入通路11，第一气体排出路15从该空间13延伸至喷头10的底面。在下侧的空间14连接有第二导入通路12，第二气体排出路16从该空间14延伸至喷头10的底面。即，喷头10形成为作为成膜原料气体的WCl6气体和作为还原气体的H2气体分别独立地从排出路15和16排出。
在腔室1的底壁设置有向下方突出的排气室21。在排气室21的侧面连接有排气管22，该排气管22与具有真空泵、压力控制阀等的排气装置23连接。这样，通过使该排气装置23运转，能够使腔室1内成为规定的减压状态。
在腔室1的侧壁设置有用于进行晶片W的搬入搬出的搬入搬出口24和开关该搬入搬出口24的门阀25。另外，在腔室1的壁部设置有加热器26，在成膜处理时能够控制腔室1的内壁的温度。
气体供给机构30具有收纳作为成膜原料的WCl6的成膜原料罐31。WCl6在常温下为固体，在成膜原料罐31内，WCl6作为固体被收纳。在成膜原料罐31的周围设置有加热器31a，将罐31内的成膜原料加热到适当的温度，使WCl6升华。
在成膜原料罐31插入有用于从上方供给作为载气的N2气体的载气配管32。载气配管32与N2气体供给源33连接。另外，在载气配管32安装有作为流量控制器的质量流量控制器34及其前后的阀35。另外，在成膜原料罐31内从上方插入成为原料气体线路的原料气体送出配管36，该原料气体送出配管36的另一端与喷头10的第一导入通路11连接。在原料气体送出配管36安装有阀37。在原料气体送出配管36设置有用于防止作为成膜原料气体的WCl6气体的凝聚的加热器38。这样，在成膜原料罐31内升华的WCl6气体利用作为载气的N2气体进行搬送，经由原料气体送出配管36和第一导入通路11向喷头10内供给。另外，原料气体送出配管36经由旁路配管74与N2气体供给源71连接。在旁路配管74安装有作为流量控制器的质量流量控制器72及其前后的阀73。来自N2气体供给源71的N2气体作为原料气体线路侧的清扫气体使用。
此外，载气配管32和原料气体送出配管36之间通过旁路配管48连接，在该旁路配管48安装有阀49。在载气配管32和原料气体送出配管36中的旁路配管48连接部分的下游侧分别安装有阀35a、37a。接着，通过关闭阀35a、37a、打开阀49，能够使来自N2气体供给源33的N2气体经由载气配管32、旁路配管48，对原料气体送出配管36进行清扫。此外，作为载气和清扫气体，不限于N2气体，也可以是Ar气体等的其它的不活泼气体。
在喷头10的第二导入通路12连接有作为H2气体线路的配管40，配管40与供给作为还原气体的H2气体的H2气体供给源42连接、且经由旁路配管64与N2气体供给源61连接。另外，在配管40安装有作为流量控制器的质量流量控制器44及其前后的阀45，在旁路配管64安装有作为流量控制器的质量流量控制器62及其前后的阀63。来自N2气体供给源61的N2气体作为H2气体线路侧的清扫气体使用。作为还原气体，不限于H2气体，也能够使用SiH4气体、B2H6气体。也能够供给H2气体、SiH4气体、B2H6气体中的两种以上。另外，也可以使用这些以外的其它还原气体。
该成膜装置100具有控制各结构部、具体而言、阀、电源、加热器、泵等的控制部50。该控制部50具有具备微处理器(计算机)的过程控制器51、用户界面52和存储部53。过程控制器51构成为电连接地控制成膜装置100的各构成部。用户界面52与过程控制器51连接，包括操作者为了管理成膜装置100的各构成部而进行指令的输入操作等的键盘、使成膜装置的各构成部的工作状况可视化显示的显示器等。存储部53也与过程控制器51连接，在该存储部53存储有用于通过过程控制器51的控制实现成膜装置100执行的各种处理的控制程序、用于根据处理条件使成膜装置100的各结构部执行规定处理的控制程序即处理方案、各种数据库等。处理方案存储于存储部53中的存储介质(无图示)。存储介质可以是硬盘等固定设置的存储介质，也可以是CDROM、DVD、闪存等的可移动性存储介质。另外，也可以从其它装置例如通过专用线路等适当传输方案。
这样，根据需要，通过来自用户界面52的指示等从存储部53调出规定的处理方案，在过程控制器51执行，由此在过程控制器51的控制下，利用成膜装置100进行所期望的处理。
＜成膜方法的第一实施方式＞
接着，对使用如上所述构成的成膜装置100进行的成膜方法的第一实施方式进行说明。图2是本发明的第一实施方式的成膜方法的流程图，图3是此时的工序剖面图。
首先，最初，将在半导体基板或作为下层的导电层的基底201之上形成层间绝缘层202、在层间绝缘层202形成孔(接触孔或通孔)203作为凹部的晶片W载置于腔室1内的基座2上，对晶片W使用作为钨原料气体的WCl6气体和作为还原气体的H2气体通过CVD法或原子层堆叠法(ALD法)形成钨膜，形成埋入孔203的钨埋入部204(步骤1，图3(a)参照)。此外，作为还原气体，除了H2气体以外，还能够使用SiH4气体、B2H6气体等，使用这些时也能够以同样的条件进行成膜。从进一步降低膜中的杂质得到低电阻值的观点出发，优选使用H2气体。另外，优选在孔203内形成金属阻挡膜，例如，形成TiN膜。
以往，作为钨原料使用WF6气体，但是根据本发明的发明人的研究结果，表明使用WCl6也能够形成钨膜。WCl6气体是具有蚀刻作用的气体，有时在能够用WF6气体进行成膜的条件下不能进行成膜，以往认为难以用于成膜。但是，表明了通过适当地设定条件，能够不发生蚀刻地形成钨膜。作为基本的成膜条件，优选成膜温度：400℃以上、压力：10Torr(1333Pa)以上。这是由于晶片温度为低于400℃的温度时难以发生成膜反应，另外，压力低于10Torr时在400℃以上容易发生蚀刻反应。根据这些事实，温度不存在上限，但是从装置的制约和反应性的观点出发，实际上的上限为800℃左右。更优选为400～700℃、更加优选为400～650℃。另外，关于压力，从上述点出发，不存在上限，但同样地从装置的制约和反应性的观点出发，实际上的上限为100Torr(13333Pa)。更优选为10～30Torr(1333～4000Pa)。对于其它的条件在后面进行阐述。
在结束了步骤1的钨膜的成膜的时刻，由于发生孔203的弯曲等，以在埋入部204的内部形成孔隙(接缝)205的状态闭塞上部(图3(a)参照)。因此，本实施方式中，在步骤1的成膜后，在同一腔室内利用WCl6气体的蚀刻作用进行蚀刻，在埋入部204的上部形成开口206(步骤2，图3(b))。此时优选的温度范围与步骤1相同。
如上所述，WCl6气体具有蚀刻作用，因此利用其进行蚀刻。此时的蚀刻将开口206形成为在接着的钨膜的成膜中能够填埋孔隙(接缝)205的程度即可，蚀刻量例如可以仅为1～20nm。
蚀刻时，可以并用WCl6气体和作为还原气体的H2气体。在作为成膜时的还原气体使用其它气体时，使用该气体即可。通过使用还原气体，能够控制蚀刻作用。此时，控制压力、气体流量，使得比成膜更优先地进行蚀刻。
该蚀刻工序中，可以进行一次WCl6气体的供给，但从以更好的控制性进行蚀刻的观点出发，可以重复多个升压→WCl6流动→减压清扫的循环。
这样操作形成开口206之后，在与步骤1、2同一的腔室内经过腔室1内的清扫进行钨膜的成膜(步骤3，图3(c))。由此，能够在形成于埋入部204的孔隙(接缝)205内埋入钨，能够不经过繁杂的工序而消除埋入部204的孔隙或接缝。
该步骤3时的成膜条件能够为与步骤1同样的范围。
步骤1～3的工序在同一腔室且均使用WCl6气体进行，因此能够使全部工序以大致相同温度进行，不使工序变得繁杂，能够以高生产量进行消除了埋入部分的孔隙或接缝的钨膜的成膜。
以上的方法中，步骤1的埋入部204的形成可以仅进行一次钨膜的成膜，但是仅一次钨膜的成膜，有时埋入部204的形状差。埋入部204的形状差时，此后存在即使进行步骤2的蚀刻和步骤3的成膜也无法完全埋入孔隙(接缝)205的担心。此时，优选通过夹着蚀刻进行两次以上钨膜的成膜来进行步骤1的埋入部204的形成。例如，优选通过钨膜的成膜→蚀刻→钨膜的成膜(成膜两次)、或钨膜的成膜→蚀刻→钨膜的成膜→蚀刻→钨膜的成膜(成膜三次)来进行步骤1的埋入部204的形成，此后进行步骤2和步骤3。由此，钨膜的表面平滑化，并且埋入部204形成平整的形状，通过此后的步骤2和步骤3，能够更可靠地消除孔隙或接缝。此时的蚀刻能够通过与步骤2的蚀刻同样的条件来进行。
接着，在以下说明上述步骤1、3的钨膜的成膜的具体步骤。
(利用CVD法的成膜)
首先，说明利用CVD法的成膜。
图4是表示利用CVD法成膜时的处理方案的图。最初，在关闭阀37、37a和45的状态下，打开阀63和73，向腔室1内供给来自N2气体供给源61、71的N2气体(原料气体线路侧的清扫气体和H2气体线路侧的清扫气体)，使压力上升，使基座2上的晶片W的温度稳定。
腔室1内达到规定压力之后，保持流动来自N2气体供给源61、71的N2气体，打开阀37、37a，由此向成膜原料罐31内供给作为载气的N2气体，向腔室1内供给在成膜原料罐31内升华的WCl6气体，并且打开阀45，从H2气体供给源42向腔室1内供给H2气体。由此，发生作为钨原料气体的WCl6气体与作为还原气体的H2气体的反应，形成钨膜。
继续成膜直至钨膜的膜厚达到规定的值之后，关闭阀45，停止H2气体的供给，再关闭阀37、37a，停止WCl6气体并向腔室1内供给N2气体作为清扫气体，进行腔室1内的清扫。以上，结束利用CVD法的成膜。此时的钨膜的膜厚能够通过成膜时间来控制。
(利用ALD法的成膜)
接着，说明利用ALD法的成膜。
图5是表示利用ALD法的成膜时的处理方案的图。最初，与CVD法时同样，在关闭阀37、37a和45的状态下，打开阀63和73，向腔室1内供给来自N2气体供给源61、71的N2气体(原料气体线路侧的清扫气体和H2气体线路侧的清扫气体)，使压力上升，使基座2上的晶片W的温度稳定。
腔室1内达到规定压力之后，保持流动来自N2气体供给源61、71的N2气体，打开阀37、37a，由此，向成膜原料罐31内供给作为载气的N2气体，短时间向腔室1内供给在成膜原料罐31内升华的WCl6气体，使WCl6吸附于晶片W表面(WCl6气体供给步骤)，接着，关闭阀37、37a，停止WCl6气体，形成为仅向腔室1内供给作为清扫气体的N2气体的状态，清扫腔室1内剩余的WCl6气体(清扫步骤)。
接着，保持流动来自N2气体供给源61、71的N2气体，打开阀45，短时间从H2气体供给源42向腔室1内供给H2气体，与吸附于晶片W上的WCl6反应(H2气体供给步骤)，接着，关闭阀45，停止H2气体的供给，形成为仅向腔室1内供给作为清扫气体的N2气体的状态，清扫腔室1内剩余的H2气体(清扫步骤)。
通过以上的WCl6气体供给步骤、清扫步骤、H2气体供给步骤、清扫步骤的一个循环，形成薄的钨单元膜。这样，通过重复多个这些的步骤的循环，形成所期望的膜厚的钨膜。此时的钨膜的膜厚能够通过上述循环的重复数来控制。
步骤1、3中的温度和压力以外的优选条件如下所述。
·CVD法
载体N2气体流量：20～500sccm(mL/min)
(作为WCl6气体供给量，0.25～15sccm(mL/min))
H2气体流量：500～5000sccm(mL/min)
成膜原料罐的加温温度：130～170℃
·ALD法
载体N2气体流量：20～500sccm(mL/min)
(作为WCl6气体供给量，0.25～15sccm(mL/min)
WCl6气体供给时间(每1次)：0.5～10sec
H2气体流量：500～5000sccm(mL/min)
H2气体供给时间：(每1次)：0.5～10sec
成膜原料罐的加温温度：130～170℃
在进行步骤2的蚀刻时，基本上与步骤1、3的钨膜的成膜时同样，最初在关闭阀37、37a和45的状态下，打开阀63和73，向腔室1内供给来自N2气体供给源61、71的N2气体，使压力上升，使基座2上的晶片W的温度稳定。
在腔室1内达到规定压力之后，保持流动来自N2气体供给源61、71的N2气体，打开阀37、37a，由此向成膜原料罐31内供给作为载气的N2气体，以规定流量向腔室1内供给在成膜原料罐31内升华的WCl6气体，进行蚀刻。此时，也可以打开阀45，以规定流量从H2气体供给源42向腔室1内供给H2气体。
步骤2中的优选条件如下所述。
腔室内的压力：1～30Torr(133～4000Pa)
载体N2气体流量：50～500sccm(mL/min)
(作为WCl6气体供给量，1～10sccm(mL/min))
H2气体流量：0sccm(mL/min)
成膜原料罐的加温温度：130～170℃
本实施方式的方法中，使用WCl6气体通过CVD法或ALD法在作为凹部的孔中埋入钨膜而形成埋入部之后，对埋入部的上部利用成膜中所使用的WCl6气体的蚀刻作用进行蚀刻，形成开口之后，再次使用WCl6气体通过CVD法或ALD法形成钨膜，在埋入部的内部形成钨膜。由此，将这三个工序在同一腔室内且使用WCl6气体进行，因此，能够简易地以大致相同的温度进行。因此，能够不使工序变得繁杂，并且以高生产量、不在超高纵横比的孔中产生孔隙或接缝而进行钨的埋入。另外，作为钨原料，使用不含氟的WCl6，因此，即使由于微细化而阻挡膜薄膜化，也几乎不对基底产生损伤。另外，这样在蚀刻时使用的气体与成膜时使用气体相同，因此，不需要排气线路的气体的切换。
＜成膜方法的第二实施方式＞
接着，对使用如上所述构成的成膜装置100进行的成膜方法的第二实施方式进行说明。图6是本发明的一个实施方式的成膜方法的流程图，图7是此时的工序剖面图。
第一实施方式中，以步骤1～3的3个步骤进行钨膜的成膜，而本实施方式中，以2个步骤进行钨膜的成膜。
具体而言，最初，使用WCl6气体作为钨原料，以利用该气体的蚀刻作用在孔203的上部生成具有开口的空隙207的方式调整成膜条件，形成钨膜，在孔203形成埋入部204a(步骤11，图7(a))。
这样操作形成埋入部204a之后，在与步骤11同一腔室内和相同温度，经过处理容器2内的清扫，进行钨膜的成膜，使得在空隙207埋入钨(步骤12，图7(b))。
步骤11与第一实施方式的步骤1同样，使用WCl6气体和作为还原气体的H2气体，但是以比步骤1的蚀刻作用强的条件进行成膜。具体而言，例如，将用于供给WCl6气体的载体N2气体流量设定为300～500sccm(mL/min)，提高WCl6气体流量，将作为还原气体的H2气体流量设定为低至500～1500sccm(mL/min)，由此能够在孔203的上部不产生悬垂地进行形成空隙207的埋入。
以该状态，通过步骤12以具有良好的埋入性的条件形成钨膜，埋入空隙207。此时的条件能够与第一实施方式的步骤1、3同样。
通过第二实施方式，能够比第一实施方式更加简便地以更高的生产量不在埋入部产生孔隙或接缝地形成钨膜。
＜其它应用＞
以上，对本发明的实施方式进行了说明，但是本发明不限于上述实施方式，能够进行各种变形。例如，上述实施方式中，例示了形成钨膜而在孔中埋入钨的情况，但是不限于孔，也能够适用于对槽等其它凹部埋入钨膜的情况。
另外，上述实施方式中，作为被处理基板以半导体晶片为例进行了说明，半导体晶片也可以为硅，也可以为GaAs、SiC、GaN等的化合物半导体，并且，也不限定于半导体晶片，也能够对液晶显示装置等的FPD(平板显示器)中所使用的玻璃基板、陶瓷基板等应用本发明。
符号说明
1：腔室
2：基座
5：加热器
10：喷头
30：气体供给机构
31：成膜原料罐
42：H2气体供给源
50：控制部
51：过程控制器
53：存储部
61、71：N2气体供给源
100：成膜装置
201：基底
202：层间绝缘膜
203：孔
204、204a：埋入部
205：孔隙(接缝)
206：开口
207：空隙
W：半导体晶片(被处理基板)

Claims (7)

1.一种钨膜的成膜方法，其特征在于，包括：
第一工序，在处理容器内配置具有凹部的被处理基板，在减压气氛下同时或交替供给作为钨原料的WCl6气体和还原气体，将所述被处理基板加热并使WCl6气体和还原气体反应，在所述被处理基板形成钨膜，在所述凹部内形成钨的埋入部；
第二工序，向所述处理容器内供给WCl6气体，对所述埋入部的上部进行不使用等离子体的蚀刻，形成开口；和
第三工序，向所述处理容器内同时或交替供给WCl6气体和还原气体，将所述被处理基板加热并使WCl6气体和还原气体反应，对具有形成有所述开口的埋入部的所述被处理基板形成钨膜，
所述第二工序中，向所述处理容器内供给WCl6气体和还原气体。
2.如权利要求1所述的钨膜的成膜方法，其特征在于：
所述还原气体为H2气体。
3.如权利要求1或2所述的钨膜的成膜方法，其特征在于：所述第一工序至所述第三工序以400℃以上的温度进行。
4.如权利要求3所述的钨膜的成膜方法，其特征在于：
所述第一工序和所述第三工序将所述处理容器内的压力设为10Torr以上而进行。
5.一种钨膜的成膜方法，其特征在于，包括：
在处理容器内配置具有凹部的被处理基板，在减压气氛下同时或交替供给作为钨原料的WCl6气体和还原气体，将所述被处理基板加热并使WCl6气体和还原气体反应，并且以通过不使用等离子体的WCl6气体的蚀刻作用在所述凹部的上部生成具有开口的空隙的方式，在被处理基板形成钨膜，在所述凹部内形成钨的埋入部的工序；和
向所述处理容器内同时或交替供给WCl6气体和还原气体，将被处理基板加热并使WCl6气体和还原气体反应，对具有所述埋入部的基板以在所述空隙埋入钨膜的方式形成钨膜的工序。
6.如权利要求5所述的钨膜的成膜方法，其特征在于：
所述还原气体为H2气体。
7.如权利要求5或6所述的钨膜的成膜方法，其特征在于：
所述任一工序均以400℃以上的温度进行。
CN201510142640.0A 2014-03-28 2015-03-27 钨膜的成膜方法 Active CN104947065B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-069008 2014-03-28
JP2014069008A JP6297884B2 (ja) 2014-03-28 2014-03-28 タングステン膜の成膜方法

Publications (2)

Publication Number Publication Date
CN104947065A CN104947065A (zh) 2015-09-30
CN104947065B true CN104947065B (zh) 2018-04-10

Family

ID=54162117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510142640.0A Active CN104947065B (zh) 2014-03-28 2015-03-27 钨膜的成膜方法

Country Status (5)

Country Link
US (1) US9472454B2 (zh)
JP (1) JP6297884B2 (zh)
KR (2) KR20150112863A (zh)
CN (1) CN104947065B (zh)
TW (1) TWI642140B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150348840A1 (en) * 2014-05-31 2015-12-03 Lam Research Corporation Methods of filling high aspect ratio features with fluorine free tungsten
JP6222880B2 (ja) * 2014-09-24 2017-11-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、半導体装置およびプログラム
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
JP6710089B2 (ja) * 2016-04-04 2020-06-17 東京エレクトロン株式会社 タングステン膜の成膜方法
TWI729457B (zh) 2016-06-14 2021-06-01 美商應用材料股份有限公司 金屬及含金屬化合物之氧化體積膨脹
TWI719262B (zh) 2016-11-03 2021-02-21 美商應用材料股份有限公司 用於圖案化之薄膜的沉積與處理
TW201833991A (zh) * 2016-11-08 2018-09-16 美商應用材料股份有限公司 自對準圖案化之方法
TWI687978B (zh) 2016-11-08 2020-03-11 美商應用材料股份有限公司 用於圖案化應用之由下而上的柱體之幾何控制
TW201839897A (zh) 2017-02-22 2018-11-01 美商應用材料股份有限公司 自對準接觸圖案化之臨界尺寸控制
US10424507B2 (en) 2017-04-04 2019-09-24 Mirocmaterials LLC Fully self-aligned via
CN108695235B (zh) * 2017-04-05 2019-08-13 联华电子股份有限公司 改善钨金属层蚀刻微负载的方法
WO2018200212A1 (en) 2017-04-25 2018-11-01 Applied Materials, Inc. Selective deposition of tungsten for simplified process flow of tungsten oxide pillar formation
JP2018199863A (ja) * 2017-05-02 2018-12-20 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ タングステン柱を形成する方法
US10840186B2 (en) 2017-06-10 2020-11-17 Applied Materials, Inc. Methods of forming self-aligned vias and air gaps
CN116377420A (zh) * 2017-06-23 2023-07-04 默克专利有限公司 用于选择性膜生长的原子层沉积方法
TW201906035A (zh) 2017-06-24 2019-02-01 美商微材料有限責任公司 生產完全自我對準的介層窗及觸點之方法
CN109256358B (zh) * 2017-07-14 2021-03-30 长鑫存储技术有限公司 一种导电栓塞的制备方法及具有导电栓塞的半导体器件
US10510602B2 (en) 2017-08-31 2019-12-17 Mirocmaterials LLC Methods of producing self-aligned vias
US10573555B2 (en) 2017-08-31 2020-02-25 Micromaterials Llc Methods of producing self-aligned grown via
US10600688B2 (en) 2017-09-06 2020-03-24 Micromaterials Llc Methods of producing self-aligned vias
JP2019106538A (ja) 2017-12-07 2019-06-27 マイクロマテリアルズ エルエルシー 制御可能な金属およびバリアライナー凹部のための方法
EP3499557A1 (en) 2017-12-15 2019-06-19 Micromaterials LLC Selectively etched self-aligned via processes
KR20190104902A (ko) 2018-03-02 2019-09-11 마이크로머티어리얼즈 엘엘씨 금속 산화물들을 제거하기 위한 방법들
US10790191B2 (en) 2018-05-08 2020-09-29 Micromaterials Llc Selective removal process to create high aspect ratio fully self-aligned via
TW202011547A (zh) 2018-05-16 2020-03-16 美商微材料有限責任公司 用於產生完全自對準的通孔的方法
WO2019236350A1 (en) 2018-06-08 2019-12-12 Micromaterials Llc A method for creating a fully self-aligned via
JP7047117B2 (ja) * 2018-09-14 2022-04-04 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置及び記録媒体
JP7149788B2 (ja) * 2018-09-21 2022-10-07 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7336884B2 (ja) * 2018-10-04 2023-09-01 東京エレクトロン株式会社 表面処理方法及び処理システム
US11387112B2 (en) 2018-10-04 2022-07-12 Tokyo Electron Limited Surface processing method and processing system
JP7195106B2 (ja) 2018-10-12 2022-12-23 東京エレクトロン株式会社 成膜方法及び基板処理システム
US20200199743A1 (en) * 2018-12-19 2020-06-25 Entegris, Inc. Methods for depositing a tungsten or molybdenum layer in the presence of a reducing co-reactant
JP2022523689A (ja) 2019-01-28 2022-04-26 ラム リサーチ コーポレーション 金属膜の蒸着
JP7362258B2 (ja) 2019-02-08 2023-10-17 東京エレクトロン株式会社 基板処理方法及び成膜システム
US11189633B2 (en) 2019-03-21 2021-11-30 Samsung Electronics Co., Ltd. Semiconductor device and apparatus of manufacturing the same
US11164938B2 (en) 2019-03-26 2021-11-02 Micromaterials Llc DRAM capacitor module
WO2020195992A1 (ja) * 2019-03-28 2020-10-01 東京エレクトロン株式会社 半導体装置の製造方法
US11437274B2 (en) 2019-09-25 2022-09-06 Micromaterials Llc Fully self-aligned via
JP7096279B2 (ja) * 2020-03-25 2022-07-05 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラム、および基板処理方法
KR20220131654A (ko) 2021-03-22 2022-09-29 삼성전자주식회사 관통 비아 구조물, 상기 관통 비아 구조물을 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 대용량 데이터 저장 시스템
US11939668B2 (en) * 2022-04-26 2024-03-26 Applied Materials, Inc. Gas delivery for tungsten-containing layer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61224313A (ja) * 1985-03-29 1986-10-06 Hitachi Ltd 気相薄膜成長方法
JP2737764B2 (ja) * 1995-03-03 1998-04-08 日本電気株式会社 半導体装置及びその製造方法
KR0165356B1 (ko) 1995-12-14 1998-12-15 김광호 선택적 텅스텐 질화박막 형성방법 및 이를 이용한 캐패시터 제조방법
KR100272523B1 (ko) * 1998-01-26 2000-12-01 김영환 반도체소자의배선형성방법
JP2002009017A (ja) 2000-06-22 2002-01-11 Mitsubishi Electric Corp 半導体装置の製造方法
US20070009658A1 (en) * 2001-07-13 2007-01-11 Yoo Jong H Pulse nucleation enhanced nucleation technique for improved step coverage and better gap fill for WCVD process
JP4781421B2 (ja) * 2008-12-02 2011-09-28 トヨタ自動車株式会社 成膜装置
US20100144140A1 (en) 2008-12-10 2010-06-10 Novellus Systems, Inc. Methods for depositing tungsten films having low resistivity for gapfill applications
JP5550843B2 (ja) * 2009-03-19 2014-07-16 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US8124531B2 (en) * 2009-08-04 2012-02-28 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
JP5829926B2 (ja) 2011-07-06 2015-12-09 東京エレクトロン株式会社 タングステン膜の成膜方法
US20130307032A1 (en) * 2012-05-16 2013-11-21 Globalfoundries Inc. Methods of forming conductive contacts for a semiconductor device
WO2015023404A1 (en) * 2013-08-16 2015-02-19 Applied Materials, Inc. Tungsten deposition with tungsten hexafluoride (wf6) etchback

Also Published As

Publication number Publication date
TW201603189A (zh) 2016-01-16
JP6297884B2 (ja) 2018-03-20
TWI642140B (zh) 2018-11-21
US20150279736A1 (en) 2015-10-01
KR20150112863A (ko) 2015-10-07
US9472454B2 (en) 2016-10-18
KR20170017963A (ko) 2017-02-15
JP2015190020A (ja) 2015-11-02
CN104947065A (zh) 2015-09-30
KR102133625B1 (ko) 2020-07-13

Similar Documents

Publication Publication Date Title
CN104947065B (zh) 钨膜的成膜方法
CN104947064B (zh) 钨膜的成膜方法和半导体器件的制造方法
KR102403860B1 (ko) 불소 프리 텅스텐을 사용하여 고 애스팩트 비 피처들을 충진하는 방법
TWI713523B (zh) 金屬膜之成膜方法
KR102291990B1 (ko) 텅스텐 육플루오르화물(wf6) 에치백을 이용하여 텅스텐 막을 증착하기 위한 방법
JP6706903B2 (ja) タングステン膜の成膜方法
JP6554418B2 (ja) タングステン膜の成膜方法および成膜装置
JP2017069313A (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
US20220328317A1 (en) Molybdenum deposition
TW202117931A (zh) 間隙填充沉積製程
JP6710089B2 (ja) タングステン膜の成膜方法
KR102180823B1 (ko) 선택 성막 방법 및 반도체 장치의 제조 방법
TW201824452A (zh) 成膜方法、成膜系統及其記憶媒體
CN105369213A (zh) 钨膜的成膜方法
US10014179B2 (en) Methods for forming cobalt-copper selective fill for an interconnect
JP6608026B2 (ja) タングステン膜の成膜方法および成膜装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant