CN105336662B - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN105336662B CN105336662B CN201410234765.1A CN201410234765A CN105336662B CN 105336662 B CN105336662 B CN 105336662B CN 201410234765 A CN201410234765 A CN 201410234765A CN 105336662 B CN105336662 B CN 105336662B
- Authority
- CN
- China
- Prior art keywords
- layer
- mask
- forming method
- semiconductor structure
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体结构的形成方法,包括:提供衬底,所述衬底表面具有介质层;在所述介质层表面形成掩膜层,所述掩膜层暴露出部分介质层表面,所述掩膜层的材料为金属化合物;以所述掩膜层为掩膜,采用干法刻蚀工艺刻蚀所述介质层,在介质层内形成开口,所述干法刻蚀的气体包括含氟气体和含碳气体;在刻蚀介质层之后,在所述掩膜层表面形成保护层,所述保护层的表面为疏水性表面。所形成的半导体结构形貌改善、性能稳定、尺寸精确。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种半导体结构的形成方法。
背景技术
在半导体制造工艺中,后段工艺(BEOL,Back-End Of Line)用于在形成各类器件结构之后,形成实现器件结构之间电互连的金属互连结构。随着半导体技术的不断进步,半导体工艺节点的缩小、集成度的提高已成为发展趋势,半导体器件的特征尺寸(CD,Critical Dimension)不断缩小,而且器件密度不断提高,使得形成金属互连结构的工艺也受到了挑战。
图1至图3是一种金属互连结构形成过程的剖面结构示意图。
请参考图1,提供衬底100,所述衬底100内具有半导体器件101,所述衬底100和半导体器件101表面具有介质层102。
请参考图2,在所述介质层102表面形成掩膜层103,所述掩膜层103暴露出与半导体器件101位置对应的部分介质层102表面。
请参考图3,以掩膜层103为掩膜,刻蚀所述介质层102直至暴露出半导体器件101为止,在介质层102内形成开口104。
在所述开口104内填充金属,即能够形成金属互连结构。随着金属互连结构的特征尺寸不断缩小,所述开口104的尺寸也随之缩小,导致刻蚀所述开口104的工艺难度增加,而掩膜层103在刻蚀工艺中的图形稳定性决定了所形成的开口104的形貌,相应也决定了所形成的金属互连结构的形貌和特征尺寸。为了提高掩膜层104的图形稳定性,能够采用具有高强度的材料形成掩膜层103,例如氮化硅材料或者是金属化合物材料。
然而,即使采用金属化合物材料形成硬质掩膜传递层,依旧会造成所形成的金属互连结构的形貌不良,电连接性能不稳定以及缺陷增多。
发明内容
本发明解决的问题是提供一种半导体结构的表面改性的方法,所形成的半导体结构形貌完备、性能稳定、尺寸精确,缺陷改善。
为解决上述问题,本发明提供一种半导体结构的形成方法,包括:提供衬底,所述衬底表面具有介质层;在所述介质层表面形成掩膜层,所述掩膜层暴露出部分介质层表面,所述掩膜层的材料为金属化合物;以所述掩膜层为掩膜传递介质,采用干法刻蚀工艺刻蚀所述介质层,在介质层内形成开口,所述干法刻蚀的气体包括含氟气体,含氯气体和含碳气体;在刻蚀介质层之后,在所述掩膜层表面形成保护层,所述保护层的表面为疏水性表面。
可选的,所述掩膜层的材料为氮化钛。
可选的,在形成所述保护层之前,所述掩膜层表面具有羟基及羧基,所述保护层的形成方法包括:在掩膜层表面涂布前驱材料层,使所述前驱材料层与掩膜层表面的羟基反应,形成具有疏水性表面的保护层;在形成保护层之后,去除剩余的前驱材料层。
可选的,所述保护层的材料含有三甲基氧硅基。
可选的,所述前驱材料层的材料包括六甲基二硅胺。
可选的,所述前驱材料层中,六甲基二硅烷的质量百分比浓度为80%至100%,反应时间为40秒至70秒。
可选的,所述前驱材料层反应形成保护层的过程在材料蒸气气氛中进行,所述材料蒸气气氛的温度为100摄氏度至140摄氏度。
可选的,所述涂布工艺为旋涂工艺、喷涂工艺或者蒸镀工艺。
可选的,所述掩膜层的形成工艺包括:在介质层表面形成掩膜材料膜;在掩膜材料膜表面形成图形化层,所述图形化层暴露出开口的对应位置;以所述图形化层为掩膜,刻蚀所述掩膜材料膜,直至暴露出介质层表面为止,形成掩膜层。
可选的,所述衬底包括:半导体基底、位于半导体基底表面的绝缘层、位于绝缘层内的导电层,所述导电层的顶部表面与绝缘层表面齐平,所述开口暴露出所述导电层表面。
可选的,所述半导体基底和介质层之间还具有阻挡层;所述刻蚀介质层的工艺停止于所述阻挡层表面;在刻蚀开口直至暴露出阻挡层之后,去除开口底部的阻挡层,并暴露出半导体基底表面。
可选的,还包括:在形成保护层之后,在所述开口内填充满导电材料,在开口内形成导电结构。
可选的,所述导电结构的形成工艺包括:在保护层表面和开口内形成导电膜,所述导电膜填充满所述开口;平坦化所述导电膜直至暴露出所述保护层为止,形成导电结构。
可选的,在形成所述导电结构之前或之后,去除所述保护层。
可选的,去除保护层的工艺为灰化工艺,所述灰化工艺的气体包括含氧气体。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的方法中,形成于衬底表面的掩膜层材料为金属化合物,而在衬底内形成开口的干法刻蚀气体含氟气体,含氯气体和含碳气体,在刻蚀衬底形成开口之后,由含氟气体产生的氟离子、以及由含碳气体产生的碳离子会附着于掩膜层表面。所述附着于掩膜层表面的氟离子和碳离子能够与空气中的水反应,在掩膜层表面形成羟基。在掩膜层表面形成保护膜时,所述羟基能够用于使所形成的保护膜表面成为疏水性表面,所述疏水性表面能够使掩膜层与外界空气中的氧气和水完全隔离,从而能够避免在掩膜层接触到空气之后,表面形成难以去除的副产物从而引起缺陷的问题。
进一步,所述掩膜层的材料为氮化钛,所述氮化钛容易吸附刻蚀气体中的氟离子或碳离子,附着于掩膜层表面的氟离子或碳离子在接触到空气中的水之后,会在掩膜层的表面形成羟基。在形成保护层的过程中,通过在掩膜层表面涂布前驱材料层,使所述前驱材料层与掩膜表面的羟基反应,形成具有疏水性表面的保护层。
进一步,前驱材料层的材料包括六甲基二硅烷,所述六甲基二硅烷能够与掩膜层表面的羟基反应,形成含有三甲基硅基的聚合物材料作为保护层,由于所述含有三甲基硅基的聚合物材料具有疏水性,因此能够使所形成的保护层用于隔离外部空气中的水和氧气。
附图说明
图1至图3是一种金属互连结构形成过程的剖面结构示意图;
图4至图11是本发明实施例的半导体结构的形成过程的剖面结示意图。
具体实施方式
如背景技术所述,采用金属化合物材料形成掩膜层,会造成所形成的金属互连结构的形貌不良,电连接性能不稳定。
以氮化钛作为掩膜层材料为例,由于氮化钛的物理强度较高,以氮化钛形成的掩膜层图形稳定性较好,然而,氮化钛材料表面容易在刻蚀过程中产生聚合物。
具体的,请继续参图3,刻蚀所述介质层102的工艺为各向异性的干法刻蚀工艺,而且刻蚀气体包括含碳气体和含氟气体,以产生碳等离子体和氟等离子体对介质层102进行刻蚀。然而,所述碳等离子体和氟等离子体会在氮化钛掩膜层103表面形成钛基聚合物;而且,由于所述钛基聚合物不与湿法清洗的清洗液反应,例如含有氢氟酸的湿法清洗液,因此难以在形成开口104之后的湿法清洗的过程中,去除所述钛基聚合物。
所述钛基聚合物是由空气中的氧气和水结合残留于氮化钛表面的氟离子,在氮化钛表面反应形成,形成机理请参考下述反应式:
4F+2H2O→4HF+O2
HF+TiO→TiOFH
其中,氮化钛表面的氟离子(F)与空气中的水(H2O)反应形成氟化氢(HF),而氮化钛表面接触到空气中的氧气之后,形成自然氧化层(TiO),所述自然氧化层(TiO)与氟化氢(HF)反应生成钛基聚合物(TiOFH)。
所述钛基聚合物会妨碍后续在开口104内填充金属材料,导致所形成的金属互连结构内具有所述钛基聚合物,致使金属互连结构的电连接性能下降,甚至导致所形成的金属互连结构断路。
为了去除所述刻蚀产生的钛基聚合物,本发明实施例的一种方法是在采用含碳气体和含氟气体刻蚀形成开口104之后,采用氧气、或氢气和氩气的混合气体进行等离子体刻蚀后处理(PET,Post Etch Treatment)。所述氧气的等离子体或氢气的等离子体能够轰击去除所述聚合物;其中,所述采用氢气的等离子进行轰击时,氢离子还能够与残留于氮化钛掩膜层表面的氟离子或碳离子结合,形成保护层。
本发明实施例的另一中方法是在采用含碳气体和含氟气体刻蚀形成开口104之后,采用甲烷(CH4)和氮气(N2)的混合气体进行等离子体刻蚀后处理(PET,Post EtchTreatment)。所述甲烷的等离子能够在氮化钛的掩膜层表面形成保护膜,所述保护膜能够将氮化钛的掩膜层与外部的空气和水进行隔离,从而断绝了形成钛基聚合物的反应。
然而,上述两种方法均采用等离子体刻蚀工艺作为后处理方法去除所述钛基聚合物,而等离子刻蚀工艺会对已形成的开口形貌、或者暴露出的半导体器件表面造成损伤,导致所形成的开口或半导体器件表面形貌不良;而且,所述开口的尺寸难以精确控制,影响所形成的开口尺寸均一性,继而导致后续形成于开口内的金属互连结构形貌不良、尺寸精确性下降。
为了解决上述问题,本发明提出一种半导体结构的形成方法以及表面改性方法。其中,以掩膜层刻蚀衬底并形成开口之后,在掩膜层表面形成具有疏水性的保护层,所述保护层能够使掩膜层与外界空气中的氧气或水相隔离,避免掩膜层在接触空气之后形成难以去除的聚合物。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图4至图11是本发明实施例的半导体结构的形成过程的剖面结示意图。
请参考图4,提供衬底200,所述衬底200表面具有介质层201。
本实施例中,所述衬底200包括:半导体基底、位于半导体基底表面的绝缘层、位于绝缘层内的导电层203,所述导电层203的顶部表面与绝缘层表面齐平。后续形成的开口暴露出所述导电层203表面。
所述半导体基底包括硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。
所述衬底200还包括形成于所述半导体基底表面的器件结构,所述器件结构包括:晶体管的栅极结构、熔丝结构、电阻、电容、电感中的一种或多种。所述绝缘层位于所述半导体基底表面,并且覆盖所述器件结构,所述绝缘层的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料、超低K介质材料中的一种或多种。
所述衬底200还包括形成于半导体基底表面或器件结构表面的电互连结构,所述电互连结构用于使器件结构之间实现电互连,所述电互连结构的材料包括金属或金属化合物,例如铜、钨、铝、钛、捏、氮化钛和氮化钽中的一种或多种组合。所述电互连结构包括:形成于半导体基底表面或器件结构表面的导电插塞、以及形成于导电插塞顶部的导电层203,所述导电层203用于使导电插塞之间实现电连接。
本实施例中,所述衬底200表面为绝缘层,所述绝缘层暴露出所述导电层203,后续形成的导电结构位于所述导电层203表面,使所述导电结构能够通过所述导电层203与衬底200内所形成的器件结构电连接。
在另一实施例中,所述衬底为半导体基底,所述半导体基底内形成有导电结构,所述导电结构的表面与半导体基底的表面齐平。所述导电结构能够为导电层,所述导电层能够形成于半导体基底内离子掺杂区的表面,后续形成的导电结构位于所述导电层表面,用于对所述离子掺杂区施加偏压。此外,所述导电结构还能够为导电插塞,所述导电插塞能够为硅通孔结构(TSV,Through Silicon Via)。
所述介质层201的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料(例如多孔氧化硅、或多孔氮化硅)或超低K介质材料(例如多孔SiCOH);所述介质层201的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺;由于后续形成于介质层201内的导电结构贯通所述介质层,并且形成于导电层203表面,因此,所述介质层201的厚度取决于后续所需形成的导电结构的高度尺寸。本实施例中,所述介质层的材料为多孔SiCOH材料,由于所述多孔SiCOH材料为超低K介质材料,使所述介质层具有更好的电绝缘能力,而且能够进一步降低寄生电容,提高半导体器件的性能。
本实施例中,在形成介质层201之前,在所述衬底200表面形成阻挡层202,所述介质层201形成于所述阻挡层202表面,所述阻挡层202的材料与介质层201的材料不同,使所述阻挡层202与介质层201之间具有刻蚀选择性,所述阻挡层202用于作为后续刻蚀介质层并形成开口时的刻蚀停止层。所述阻挡层202的材料为氧化硅、氮化硅或氮氧化硅,形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。本实施例中,所述阻挡层202的材料为氮化硅,形成工艺为原子层沉积工艺。
请参考图5,在介质层201表面形成掩膜材料膜204,所述掩膜材料膜204的材料为金属化合物;在掩膜材料膜204表面形成图形化层205,所述图形化层205暴露出部分掩膜材料膜204表面。
所述掩膜层材料膜204后续用于形成掩膜层,作为刻蚀介质层工艺的掩膜。随着半导体技术的不断发展,半导体器件的尺寸不断缩小、器件密度不断提高,导致后续形成的开口宽度较小,开口的深宽比较大,因此,后续形成开口的刻蚀工艺对掩膜层的损伤较大,从而要求所述掩膜层具有更好的图形稳定性,以保证在刻蚀过程中,掩膜层的形貌不会发生变化。而所述掩膜材料膜的材料为金属化合物材料,所述金属化合物材料具有较高的密度,其物理强度更高,适于在后续形成高深宽比的刻蚀工艺中,作为掩膜层的材料。
本实施例中,所述掩膜材料膜204的材料为氮化钛,所述氮化钛易于形成,而且具有较高的物理强度,能够在后续的刻蚀工艺中,保持形貌稳定。所述掩膜材料膜204的形成工艺为化学气相沉积工艺或原子层沉积工艺;本实施例中,所述掩膜材料膜204的形成工艺为原子层沉积工艺,包括:反应气体包括含钛的第一前驱气体和第二前驱气体,所述含钛的第一前驱气体为TiCl4、Ti[N(C2H5CH3)]4、Ti[N(CH3)2]4、Ti[N(C2H5)2]4中的一种或多种,所述第二前驱气体包括NH3、CO或H2O,所述第一前驱气体的流速为50sccm~200sccm,所述第二前驱气体的流速为50sccm~200sccm,反应温度为400℃~600℃。
在一实施例中,在形成所述掩膜材料层204之前,在所述介质层201表面形成结合层,所述掩膜材料层204形成于所述结合层表面,所述结合层的材料为氧化硅,形成工艺为化学气相沉积工艺或原子层沉积工艺,所述结合层用于提高介质层201与掩膜材料层204之间的结合能力,避免后续刻蚀工艺中,因掩膜层与介质层201之间的结合能力弱而发生掩膜层剥离现象。
所述图形化层205用于定义后续形成的开口图形。本实施例中,所述图形化层205为光刻胶层,所述光刻胶层的形成工艺包括:在掩膜材料层204表面涂布光刻胶膜;对所述光刻胶膜进行曝光显影工艺,以去除部分光刻胶膜,形成图形化的光刻胶层,所述光刻胶层暴露出后续需要形成开口的区域。
此外,在涂布光刻胶膜之前,还能够在掩膜材料层204表面形成底层抗反射层(BARC,Back Anti-Reflection Coat),所述底层抗反射层表面平坦,所述抗反射层的材料为氮化硅或其它有机抗反射材料,所述光刻胶膜形成于底层抗反射层表面。
请参考图6,以所述图形化层205(如图5所示)为掩膜,刻蚀所述掩膜材料膜204,直至暴露出部分介质层201表面为止,在所述介质层201表面形成掩膜层204a。
所述掩膜层204a用于作为后续刻蚀介质层201的掩膜。刻蚀所述掩膜材料膜204的工艺为各向异性的干法刻蚀工艺,刻蚀方向垂直于衬底200表面,刻蚀形成的掩膜层204a侧壁垂直于衬底200表面,所述掩膜层204a平行于衬底200表面方向的图形与图形化层205的图形一致。所述各向异性的干法刻蚀工艺包括:刻蚀气体包括氯基气体,所述氯基气体为Cl2、HCl、BCl3中的一种或多种,偏置功率大于100W,偏置电压大于10V,压力大于10毫托。
在形成所述掩膜层204a之后,去除图形化层205。本实施例中,所述图形化层205为光刻胶层,去除图形化层205的工艺为湿法去胶工艺或灰化工艺,所述灰化工艺的气体为含氧气体,例如O2或O3。
请参考图7,以所述掩膜层204a为掩膜,采用干法刻蚀工艺刻蚀所述介质层201,在介质层201内形成开口206,所述干法刻蚀的气体包括含氟气体和含碳气体。
所述干法刻蚀工艺为各向异性的干法刻蚀工艺,所形成的开口206侧壁垂直于衬底200表面。本实施例中,后续形成于开口206内的导电结构位于衬底200内的导电层203表面,因此,所述掩膜层204a暴露出的区域位置与所述导电层203的位置对应,且所述开口206暴露出导电层203表面。
由于所述介质层201的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料或超低K介质材料,因此刻蚀介质层201的刻蚀气体中包括含氟气体和含碳气体,并且,通过调节刻蚀气体中的碳氟比,能够调整刻蚀气体对于介质层201和掩膜层204a之间刻蚀选择比,保证在刻蚀介质层201时,对掩膜层204a的损伤较小。
本实施例中,所述介质层201的材料为多孔SiCOH,所述各向异性的干法刻蚀工艺包括:气体包括刻蚀气体和载气,所述刻蚀气体包括CF4、CHF3、CH2F2、CH3F中的一种或多种,所述载气为惰性气体,刻蚀气体的流量为50sccm~100sccm,载气的流量为100sccm~1000sccm,偏置功率大于100W,偏置电压大于10V,压力为10毫托~50毫托,温度为40℃~100℃。此外,所述还包括氧气,氧气的流量为50sccm~100sccm。
本实施例中,所述衬底200和介质层201之间还具有阻挡层202,所述刻蚀介质层201的工艺停止于所述阻挡层202表面;在刻蚀开口206直至暴露出阻挡层202之后,去除开口206底部的阻挡层202,并暴露出半导体基底200表面。去除开口206底部的阻挡层202的工艺能够为干法刻蚀工艺或湿法刻蚀工艺
然而,由于刻蚀气体中包括含氟气体和含碳气体,所述含氟气体和含碳气体所产生的氟离子和碳离子容易在刻蚀工艺之后,附着于掩膜层204a表面,而所述附着于掩膜层204a表面的氟离子和碳离子在接触到空气之后,容易与空气中的水发生反应,使掩膜层204a表面带有羟基(-OH),导致所述掩膜层204a的表面具有亲水性,如图8所示,图8是图7中区域A的局部放大示意图。由于掩膜层204a的表面具有亲水性,容易吸附空气中的水分子,从而会促进在掩膜层204a表面形成不易去除的钛基聚合物,因此,本实施例中,后续在掩膜层204a表面形成保护层,将掩膜层204a的亲水性表面转换为保护层的疏水性表面,以此将掩膜层204a与外部环境隔离,以此杜绝了产生钛基聚合物的条件,保证了所形成的掩膜层204a表面纯净,避免后续形成于开口中的导电结构电连接性能变差。
请参考图9,在刻蚀介质层201之后,在掩膜层204a表面涂布前驱材料层207,使所述前驱材料层207与掩膜层204a表面的羟基反应,在所述掩膜层204a表面形成保护层208,所述保护层208的表面为疏水性表面。
所涂布的前驱材料层207为流体的有机材料,能够通过旋涂、喷涂工艺或蒸镀工艺形成于掩膜层204a表面、并填充于开口206(如图7所示)内,所述有机材料需要含有三甲基硅基,所述含有三甲基硅基的有机材料能够与掩膜层204a表面的羟基反应,在掩膜层204a表面形成具有疏水层表面的聚合物材料层,即所形成的保护层208。
由于所述前驱材料层207能够通过涂布工艺形成,因此所述前驱材料层207能够在涂布光刻胶的基台中进行涂布,无需额外采用其它的工艺设备,能够节省工艺成本。相较于现有技术通过刻蚀工艺去除聚合物的方法,以涂布工艺形成前驱材料层207,以此形成具有疏水表面保护层208的工艺简单、易于操作,能够简化工艺,而且不会对开口206侧壁或底部表面造成所述,有利于后续形成形貌良好、尺寸精确均匀的导电结构,而且保证了导电结构与导电层202的接触界面质量良好。
本实施例中,所述前驱材料层207的材料包括六甲基二硅胺(HMDS),所述六甲基二硅胺能够与掩膜层204a表面的羟基反应,在掩膜层204a表面形成具有含有三甲基氧硅基(-SiO(CH3)3)的疏水性聚合物层,即保护层208,并释放出氨气(NH3),具体如图10所示,图10是图9中区域A的局部放大示意图。
本实施例中,所述前驱材料层207的材料包括六甲基二硅胺,所述六甲基二硅胺的质量百分比浓度为80%至100%,反应时间为40秒至70秒。所述六甲基二硅胺的浓度和反应时间保证了掩膜层204a表面的羟基能够完全与前驱材料层207的材料发生反应,从而保证了掩膜层204a表面完全被保护层208覆盖。若是所述六甲基二硅胺的浓度过大或过小、或者反应时间过长或过短,均会影响形成保护层208的反应,会导致所形成的保护层208均匀性变差,对掩膜层204a的保护能力变弱。
此外,所述前驱材料层207反应形成保护层208的过程在前驱材料蒸气气氛中进行,所述材料蒸气气氛的温度为100度至140度。所述材料蒸气气氛能够促进六甲基二硅胺与掩膜层204a表面的羟基进行反应,从而形成厚度和密度均匀的保护层208,保证了所述保护层208保护掩膜层204a的能力。
请参考图11,在形成保护层208之后,去除剩余的前驱材料层207;在去除剩余的前驱材料层207之后,在所述开口206(如图9所示)内填充满导电材料,在开口206内形成导电结构209。
本实施例中,所述导电结构209的形成工艺包括:在保护层208表面和开口206内形成导电膜,所述导电膜填充满所述开口206;平坦化所述导电膜直至暴露出所述保护层208为止,形成导电结构209。
所述导电膜的材料为铜、钨或铝,形成工艺为化学气相沉积工艺、物理气相沉积工艺、电镀工艺或化学镀工艺。在形成所述导电膜之前,还能够在所述保护层208表面形成扩散阻挡层,所述扩散阻挡层的材料为钛、钽、氮化钛、氮化钽中的一种或多种,所述扩散阻挡层的形成工艺为化学气相沉积工艺,用于防止所形成的导电结构209的材料向介质层201内扩散。
本实施例中,所述平坦化工艺为化学机械抛光工艺,在所述化学机械抛光工艺抛光所述导电膜和扩散阻挡层之后,暴露出保护层208表面;在去除暴露出的保护层208和掩膜层204a之后,继续抛光所述导电结构209表面,直至所述导电结构209表面与介质层201表面齐平。在其它实施例中,还能够在形成扩散阻挡层或导电膜之前,去除所述保护层208。
去除保护层208的工艺为灰化工艺,所述灰化工艺的气体包括含氧气体,例如O2或O3,所述含氧气体能够与保护层208的材料发生反应,生成气态产物,以此去除所述保护层208。
本实施例中,形成于衬底表面的掩膜层材料为金属化合物,而在衬底内形成开口的干法刻蚀气体含氟气体和含碳气体,在刻蚀衬底形成开口之后,由含氟气体产生的氟离子、以及由含碳气体产生的碳离子会附着于掩膜层表面。所述附着于掩膜层表面的氟离子和碳离子能够与空气中的水反应,在掩膜层表面形成羟基。在掩膜层表面形成保护膜时,所述羟基能够用于使所形成的保护膜表面成为疏水性表面,所述疏水性表面能够使掩膜层与外界空气中的氧气和水完全隔离,从而能够避免在掩膜层接触到空气之后,表面形成难以去除的副产物的问题。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种半导体结构的形成方法,其特征在于,包括:
提供衬底,所述衬底表面具有介质层;
在所述介质层表面形成掩膜层,所述掩膜层暴露出部分介质层表面,所述掩膜层的材料为金属化合物;
以所述掩膜层为掩膜,采用干法刻蚀工艺刻蚀所述介质层,在介质层内形成开口,所述干法刻蚀的气体包括含氟气体和含碳气体;
在刻蚀介质层之后,在所述掩膜层表面形成保护层,所述保护层的表面为疏水性表面。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,所述掩膜层的材料为氮化钛。
3.如权利要求1所述的半导体结构的形成方法,其特征在于,在形成所述保护层之前,所述掩膜层表面具有羟基,所述保护层的形成方法包括:在掩膜层表面涂布前驱材料层,使所述前驱材料层与掩膜层表面的羟基反应,形成具有疏水性表面的保护层;在形成保护层之后,去除剩余的前驱材料层。
4.如权利要求3所述的半导体结构的形成方法,其特征在于,所述保护层的材料含有三甲基氧硅基。
5.如权利要求4所述的半导体结构的形成方法,其特征在于,所述前驱材料层的材料包括六甲基二硅胺。
6.如权利要求5所述的半导体结构的形成方法,其特征在于,所述前驱材料层中,六甲基二硅烷的质量百分比浓度为80%至100%,反应时间为40秒至70秒。
7.如权利要求5所述的半导体结构的形成方法,其特征在于,所述前驱材料层反应形成保护层的过程在材料蒸气气氛中进行,所述材料蒸气气氛的温度为100摄氏度至140摄氏度。
8.如权利要求3所述的半导体结构的形成方法,其特征在于,所述涂布工艺为旋涂工艺、喷涂工艺或蒸镀工艺。
9.如权利要求1所述的半导体结构的形成方法,其特征在于,所述掩膜层的形成工艺包括:在介质层表面形成掩膜材料膜;在掩膜材料膜表面形成图形化层,所述图形化层暴露出开口的对应位置;以所述图形化层为掩膜,刻蚀所述掩膜材料膜,直至暴露出介质层表面为止,形成掩膜层。
10.如权利要求1所述的半导体结构的形成方法,其特征在于,所述衬底包括:半导体基底、位于半导体基底表面的绝缘层、位于绝缘层内的导电层,所述导电层的顶部表面与绝缘层表面齐平,所述开口暴露出所述导电层表面。
11.如权利要求10所述的半导体结构的形成方法,其特征在于,所述半导体基底和介质层之间还具有阻挡层;所述刻蚀介质层的工艺停止于所述阻挡层表面;在刻蚀开口直至暴露出阻挡层之后,去除开口底部的阻挡层,并暴露出半导体基底表面。
12.如权利要求1所述的半导体结构的形成方法,其特征在于,还包括:在形成保护层之后,在所述开口内填充满导电材料,在开口内形成导电结构。
13.如权利要求12所述的半导体结构的形成方法,其特征在于,所述导电结构的形成工艺包括:在保护层表面和开口内形成导电膜,所述导电膜填充满所述开口;平坦化所述导电膜直至暴露出所述保护层为止,形成导电结构。
14.如权利要求12所述的半导体结构的形成方法,其特征在于,在形成所述导电结构之前或之后,去除所述保护层。
15.如权利要求14所述的半导体结构的形成方法,其特征在于,去除保护层的工艺为灰化工艺,所述灰化工艺的气体包括含氧气体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410234765.1A CN105336662B (zh) | 2014-05-29 | 2014-05-29 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410234765.1A CN105336662B (zh) | 2014-05-29 | 2014-05-29 | 半导体结构的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105336662A CN105336662A (zh) | 2016-02-17 |
CN105336662B true CN105336662B (zh) | 2018-06-01 |
Family
ID=55287103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410234765.1A Active CN105336662B (zh) | 2014-05-29 | 2014-05-29 | 半导体结构的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105336662B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI780922B (zh) * | 2017-05-02 | 2022-10-11 | 美商應用材料股份有限公司 | 形成鎢支柱的方法 |
US11418168B2 (en) | 2017-05-30 | 2022-08-16 | Samsung Electro-Mechanics Co., Ltd. | Acoustic resonator and method for manufacturing the same |
US10965271B2 (en) * | 2017-05-30 | 2021-03-30 | Samsung Electro-Mechanics Co., Ltd. | Acoustic resonator and method for fabricating the same |
CN110021552B (zh) * | 2018-01-09 | 2022-03-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN109811329B (zh) * | 2019-03-19 | 2021-01-29 | 合肥安德科铭半导体科技有限公司 | 一种氧化物薄膜的低温原子层沉积方法 |
CN110846215B (zh) * | 2019-11-20 | 2023-03-03 | 武汉新芯集成电路制造有限公司 | 一种基因芯片载片制作方法、基因芯片 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1990899A (zh) * | 2005-12-30 | 2007-07-04 | 财团法人工业技术研究院 | 疏水结构及其制法 |
CN101647106A (zh) * | 2007-03-15 | 2010-02-10 | 富士通株式会社 | 表面疏水化膜、表面疏水化膜形成材料、布线层、半导体装置及其制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200721311A (en) * | 2005-10-11 | 2007-06-01 | Toshiba Kk | Semiconductor device manufacturing method and chemical fluid used for manufacturing semiconductor device |
JP5680932B2 (ja) * | 2009-11-13 | 2015-03-04 | 東京応化工業株式会社 | 表面処理剤及び表面処理方法 |
-
2014
- 2014-05-29 CN CN201410234765.1A patent/CN105336662B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1990899A (zh) * | 2005-12-30 | 2007-07-04 | 财团法人工业技术研究院 | 疏水结构及其制法 |
CN101647106A (zh) * | 2007-03-15 | 2010-02-10 | 富士通株式会社 | 表面疏水化膜、表面疏水化膜形成材料、布线层、半导体装置及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105336662A (zh) | 2016-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105336662B (zh) | 半导体结构的形成方法 | |
CN106558531B (zh) | 半导体结构及其制造方法 | |
CN105575887B (zh) | 互连结构的形成方法 | |
CN104347477B (zh) | 半导体结构的形成方法 | |
CN105097657B (zh) | 半导体结构的形成方法 | |
CN105789111B (zh) | 半导体结构的形成方法 | |
CN105097650B (zh) | 接触插塞的形成方法 | |
CN104681424B (zh) | 晶体管的形成方法 | |
CN107680932B (zh) | 互连结构及其制造方法 | |
CN105826245B (zh) | 半导体结构的形成方法 | |
CN106409751B (zh) | 半导体结构的形成方法 | |
CN106206408B (zh) | 半导体结构的形成方法 | |
CN107887323B (zh) | 互连结构及其制造方法 | |
CN108807377A (zh) | 半导体器件及其形成方法 | |
CN105336585B (zh) | 刻蚀方法和互连结构的形成方法 | |
CN107039376A (zh) | 半导体器件及其制造方法 | |
CN104979271B (zh) | 互连结构的形成方法 | |
CN105870050B (zh) | 半导体器件的形成方法 | |
CN105336664B (zh) | 刻蚀方法 | |
US7288487B1 (en) | Metal/oxide etch after polish to prevent bridging between adjacent features of a semiconductor structure | |
CN105742183B (zh) | 半导体结构的形成方法 | |
CN106033719A (zh) | 半导体结构的形成方法 | |
CN105304554B (zh) | 互连结构的形成方法 | |
CN105742229B (zh) | 半导体结构的形成方法 | |
CN107924868B (zh) | 加工互连结构使阻挡层侧壁凹进最小化的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |