CN105304554B - 互连结构的形成方法 - Google Patents
互连结构的形成方法 Download PDFInfo
- Publication number
- CN105304554B CN105304554B CN201410363420.6A CN201410363420A CN105304554B CN 105304554 B CN105304554 B CN 105304554B CN 201410363420 A CN201410363420 A CN 201410363420A CN 105304554 B CN105304554 B CN 105304554B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon oxycarbide
- gas
- flow
- oxycarbide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种互连结构的形成方法。在介质层上形成碳氧化硅层,在碳氧化硅层上形成金属掩模材料层和碳氧化硅层形成的硬掩模,之后刻蚀介质层以形成通孔,在形成碳氧化硅层的步骤中通入包括含有碳元素的第一气体和含有氧元素的第二气体的反应气体,并使第二气体的流量逐渐增加,使得第二气体占反应气体的比例逐渐增加,形成的碳氧化硅层含碳量逐渐减小,在对通孔进行的湿法清洗的过程中,在碳氧化硅层与介质层交界处的碳氧化硅层消耗速度较慢,碳氧化硅层与介质层交界处的碳氧化硅层不容易在清洗步骤中形成凹陷,碳氧化硅层随着厚度的增加消耗速率逐渐加快,不容易形成凸起,从而提高了通孔以及硬掩模内开口的内壁平整度。
Description
技术领域
本发明涉及半导体技术领域,尤其是涉及一种互连结构的形成方法。
背景技术
随着半导体技术发展,半导体器件的集成度不断增加,半导体器件特征尺寸(Critical Dimension,CD)越来越小。
而随着半导体器件特征尺寸的逐渐减小,互连结构之间寄生电容等原因产生的RC延迟(RC delay)对半导体器件的影响越来越大。降低互连结构中介质层材料的K值是有效降低RC延迟效应的方法。近年来,在半导体器件的后段制备工艺(Back End of The Line,BEOL)中,低K介电常数(Low K)材料(K<3)和超低K介电常数(Ultra Low K,ULK)材料已逐渐成为介质层的主流材料,且随着半导体器件发展需求,所采用的介质层材料的K值不断减小。
图1和图2为现有的互连结构的形成工艺示意图,互连结构的形成工艺包括:
参考图1所示,在基底10上形成介质层11后,在所述介质层11上形成硬掩模15,并以所述硬掩模15为掩模刻蚀所述介质层11形成通孔16。其中,现有的硬掩模15包括位于所述介质层11上的采用低K材料制成的结合层12,位于结合层12上的正硅酸乙酯(TEOS)层13,以及位于所述TEOS层13上的金属掩模层14(如氮化钛层)。所述TEOS层13可降低刻蚀金属掩模材料形成金属掩模过程中刻蚀气体造成介质层11的损伤,并提高刻蚀金属掩模材料后形成的金属掩模14的精度,采用低K材料制成的结合层12(如碳氢氧化硅,化学式SiOCH)可以提高TEOS层13和介质层11的结合强度。
接着参考图2所示,在所述通孔16中填充金属,形成金属层17,以在介质层11内形成金属插塞。
然而,在实际操作过程中发现,通过现有技术形成的金属插塞的性能较差,无法满足半导体技术的发展要求,为此如何提高金属插塞性能是本领域技术人员亟需解决的问题。
发明内容
本发明解决的问题是提供一种互连结构的形成方法,以提高刻蚀介质层后在介质层内形成的金属插塞的性能。
为解决上述问题,本发明提供一种互连结构的形成方法,包括:
提供基底;
在所述基底上形成介质层;
在所述介质层上形成碳氧化硅层,在形成碳氧化硅层的步骤中,通入含有硅元素和碳元素的第一气体和含有氧元素的第二气体,并且在通入第二气体时使所述第二气体的流量逐渐增加;
在所述碳氧化硅层上形成金属掩模材料层;
刻蚀所述金属掩模材料层和碳氧化硅层以形成硬掩模;
以所述硬掩模为掩模刻蚀所述介质层,在所述介质层内形成通孔;
在所述通孔内填充导电材料层,以形成导电插塞。
可选的,形成碳氧化硅层的方法为化学气相沉积法。
可选的,所述第二气体包括氧气、一氧化二氮、水蒸气、一氧化碳中的一种或多种。
可选的,所述第一气体包括硅烷和二氧化碳。
可选的,在形成所述碳氧化硅层的步骤中,所述硅烷的流量在50~3000sccm的范围内,二氧化碳的流量在50~3000sccm的范围内。
可选的,在形成所述碳氧化硅层的步骤中,所述第二气体为氧气、一氧化二氮、水蒸气或一氧化碳,逐渐增加第二气体的流量使第二气体和二氧化碳的流量比从1:1增加到3:1。
可选的,所述第二气体为氧气,所述二氧化碳的流量在10~700sccm的范围内,所述氧气的流量在10~2000sccm的范围内。
可选的,在形成所述碳氧化硅层的步骤中,逐渐增加第二气体的流量使第二气体和二氧化碳的流量比呈线性增加。
可选的,形成碳氧化硅层的步骤中,气压在0.5~10torr的范围内,功率在50~5000W的范围内。
可选的,在形成所述碳氧化硅层的步骤中,所述第二气体的流量从10sccm逐渐增加至2000sccm。
可选的,所述碳氧化硅层的厚度在的范围内。
可选的,在所述介质层内形成通孔后,在所述通孔内填充导电材料之前,所述形成方法还包括湿法清洗步骤。
可选的,所述湿法清洗以稀释的氢氟酸作为清洗剂。
与现有技术相比,本发明的技术方案具有以下优点:
在所述介质层上形成碳氧化硅层,在碳氧化硅上形成金属掩模材料层,刻蚀所述碳氧化硅层和金属掩模材料层形成硬掩膜,其中在形成碳氧化硅层的步骤中,通入包括第一气体和第二气体的反应气体,所述第一气体含有硅和碳元素,所述第二气体含有氧元素,使所述第二气体的流量逐渐增加,从而使含有氧元素的第二气体占反应气体的比例逐渐增加,这样可以使,在碳氧化硅层与介质层交界处的碳氧化硅层含碳量较高,随着碳氧化硅层厚度增加含碳量减小,这样后续在对通孔进行的湿法清洗的过程中,碳氧化硅层与介质层交界处的碳氧化硅层消耗速度较慢,因此碳氧化硅层与介质层交界处的碳氧化硅层不容易在清洗步骤中形成凹陷,碳氧化硅层的消耗速率随含碳量减小而增加,因此不容易因碳氧化硅层自身消耗过慢而形成凸起,从而提高了通孔以及硬掩模开口的内壁平整度,可有效改善后续向所述通孔内填充的导电材料的填充性能,以提高后续形成的导电插塞的性能。
附图说明
图1和图2现有的金属插塞形成方法的结构示意图;
图3为现有的金属插塞形成方法中,刻蚀介质层形成通孔后的半导体器件示意图;
图4~图10是本发明互连结构的形成方法一实施例的示意图。
具体实施方式
如背景技术所述,现有半导体器件的后段工艺中,在介质层内形成的金属插塞的性能较差。分析其原因,结合参考图3所示,在金属插塞形成工艺中,在以所述硬掩模15为掩模刻蚀所述介质层11形成通孔16后,会采用稀释的氢氟酸(DHF)等清洗剂进行湿法清洗等工艺,以去除刻蚀所述介质层11时所形成的刻蚀副产物。然而,在实际的湿法清洗过程中,硬掩模15的各层结构以及介质层11均会被消耗,其中,低K材料以及超低K材料结构由于其结构通常为疏松的结构,被消耗的速率较大;同时金属也比较容易被氢氟酸腐蚀,被消耗的速率也较大,所以,在湿法清洗通孔16过程中,结合层12、介质层11以及金属掩模14损耗较严重,TEOS层13消耗较小,介质层11上方的TEOS层13内壁容易形成凸起19(参考图3中虚线框所示)。此外,相邻两层的交界处容易受到清洗剂的腐蚀,如图3中所示,在结合层12和介质层11、结合层12和TEOS层13的交界处形成凹陷18。
后续向所述介质层11中的通孔16内填充导电材料时,所述凸起19和凹陷18会影响导电材料的填充效果,比如,形成于通孔16内的导电材料中形成空隙等缺陷,进而影响后续形成的导电插塞的性能。
为此,本发明提供了一种互连结构的形成方法,包括:
在所述介质层上形成碳氧化硅层,在碳氧化硅层上形成金属掩模材料层,之后再刻蚀所述金属掩模材料层和碳氧化硅层以形成硬掩模,并以所述硬掩模为掩模刻蚀介质层以形成通孔,在形成碳氧化硅层的步骤中,通入含有硅元素和碳元素的第一气体和含有氧元素的第二气体,并且在通入第二气体时使所述第二气体的流量逐渐增加;从而使含有氧元素的第二气体占反应气体的比例逐渐增加,这样可以使形成的在碳氧化硅层与介质层交界处的碳氧化硅层含碳量较高,随着碳氧化硅层厚度增加含碳量减小,这样后续在对通孔进行的湿法清洗的过程中,碳氧化硅层与介质层交界处的碳氧化硅层消耗速度较慢,因此碳氧化硅层与介质层交界处的碳氧化硅层不容易在清洗步骤中形成凹陷,碳氧化硅层的消耗速率随含碳量减小而增加,因此不容易因碳氧化硅层自身消耗过慢而形成凸起,从而提高了通孔以及硬掩模开口的内壁平整度,可有效改善后续向所述通孔内填充的导电材料的填充性能,以提高后续形成的导电插塞的性能。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
图4~图10是本发明互连结构的形成方法一实施例的示意图。
本实施例提供的互连结构的形成方法包括:
首先参考图4所示,提供基底20。
本实施例中,所述基底20包括:半导体衬底、或是半导体衬底和形成于半导体衬底内、或半导体衬底表面的半导体元器件。
所述半导体衬底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(Silicon-On-Insulator,SOI)衬底、绝缘体上锗(germanium-On-Insulator,GOI)衬底、玻璃衬底或其他III-V族化合物衬底,所述半导体衬底材料并不限定本发明的保护范围。
在所述基底上形成绝缘层21。
本实施例中,所述绝缘层21的材料为掺碳的氮化硅(Nitrogen-doped Carbide,NDC),形成工艺为化学气相沉积(Chemical Vapor Deposition,CVD)。所述绝缘层21的作用是防止后续形成的金属插塞中的金属渗透入基底20中,但是本发明对是否形成绝缘层21不做限制,在其他实施例中,也可以不形成绝缘层21,直接在基底20上形成介质层。
在所述绝缘层21上形成介质层22。
本实施例中,所述介质层22的材料为低K介电材料(K值小于3)或是超低K介电材料(K值小于2.6)。后续在所述介质层22内形成互连结构后,低K介电材料可有效减小互连结构的寄生电容,从而降低信号在互连结构内传输时发生的电阻电容延迟(RC Delay)效应。
可选地,本实施例中,所述介质层22采用超低K介电材料,如多孔结构的掺碳的氧化硅。
继续参考图4所示,在所述介质层22上形成碳氧化硅层(SiOC)层23;在所述碳氧化硅层23上形成金属掩模材料层24,用于形成硬掩模。
本实施例中,所述碳氧化硅层23的形成工艺为化学气相沉积,具体的,可选等离子体增强化学气相沉积(Plasma Enhanced CVD,PECVD)。
所述碳氧化硅层23若过厚,不利于后续刻蚀所述碳氧化硅层23以形成硬掩模,若过薄,可能降低绝缘层21、碳氧化硅层23和金属掩模材料层24之间连接强度,或者降低后续刻蚀碳氧化硅层23和金属掩模材料层24所形成的硬掩模质量。所以在本实施中,所述碳氧化硅层23的厚度为。
本实施例中,形成所述碳氧化硅层23的具体工艺包括:
向反应腔室中通入包括第一气体和第二气体的反应气体。
在本发明中,在形成碳氧化硅层23的步骤中,使所述第二气体的流量逐渐增加,同时,第一气体的流量保持不变,或者第一气体的流量的增速小于第二气体流量的增速,以使所述第二气体的流量占反应气体流量的比例逐渐增加。
第一气体含有硅元素和碳元素,第二气体含有氧元素。通过控制第一气体和第二气体的流量关系,能够调整碳氧化硅层23的氧元素的含量,从而能够调整碳氧化硅层23的含碳量,进而控制在形成通孔后的清洗过程中,碳氧化硅层23的消耗速率。
由于在本实施例中,所述第二气体占反应气体的比例逐渐增加,相应地,形成的碳氧化硅层23的含碳量逐渐减少,在碳氧化硅层23与介质层22的交界处,碳氧化硅层23的含碳量相对较大,并随着碳氧化硅层23厚度的增加,含碳量逐渐减小,因此,在后续形成通孔后的清洗过程中,在碳氧化硅层23与介质层22的交界处的碳氧化硅层23消耗速率较慢,随着厚度的增加,消耗速率逐渐加快,因此,在形成通孔后的清洗过程中,在碳氧化硅层23与介质层22的交界处附近,碳氧化硅层23的侧壁较为平坦,不容易形成凹陷。
可选的,所述第二气体的流量在10~2000sccm的范围内,所述第二气体的流量从10sccm逐渐增加至2000sccm。气压为0.5~10torr,功率为50~5000W。
在本实施例中,所述第一气体包括硅烷和二氧化碳,所述第二气体为氧气。
在本实施例中,具体地,参考图5所示的氧气与二氧化碳的流量比随时间变化的关系图。其中,横坐标为时间,纵坐标为氧气与二氧化碳的流量比,本实施例中,随着化学气相沉积的进行,在1分钟内,使氧气和二氧化碳的流量比从1:1线性增加到3:1。
需要说明的是,本发明对形成碳氧化硅层23的时间不做限制,在其他实施例中,还可以在数分钟或数十分钟内,使氧气和二氧化碳的流量比线性增加。
还需要说明的是,在本实施例中,氧气和二氧化碳的流量比从1:1增加到3:1的范围内,可以使得在后续对通孔的清洗过程中,碳氧化硅层23底部的消耗速率与介质层22接近,碳氧化硅层23侧壁不会明显的较介质层22侧壁形成凸起。
但是本发明对氧气和二氧化碳的流量比的起始值和最终值不做限制,随着工艺条件,以及介质层22致密程度的不同,在其他实施例中,所述氧气和二氧化碳的流量比也可以从0.1:1增加到10:1,例如,当介质层22较本实施例更疏松,在后续对通孔的清洗过程中,介质层22消耗速度较快时,可以使氧气和二氧化碳的流量比的起始值为2:1,使得碳氧化硅层23底部的消耗速率较本实施例更快,以使得碳氧化硅层23底部的消耗速率与介质层22相近,碳氧化硅层23侧壁不会明显的较介质层22侧壁形成凸起。
本实施例中,在形成碳氧化硅层23的过程中,所述二氧化碳的流量在10~700sccm的范围内,所述氧气的流量在10~2000sccm的范围内。
需要说明的是,具体应用中二氧化碳和氧气的具体流量也可以根据流量比的变化调整。可选的,所述硅烷的流量在50~3000sccm的范围内,二氧化碳的流量在50~3000sccm的范围内,氧气的流量在10~2000sccm的范围内。
需要说明的是,在图5中,所述氧气和二氧化碳的流量比线性增加,线性增加的好处在于,便于生产过程的控制,但是在实际生产中,氧气和二氧化碳的流量比不一定要线性增加,只要呈增加趋势即可。
还需要说明的是,在本实施例中,在形成碳氧化硅层23的步骤中,使氧气的流量逐渐增加,硅烷和二氧化碳的流量保持不变,以使得所述氧气占反应气体的比例逐渐增加。但是本发明对硅烷和二氧化碳的流量是否保持不变不做限制,在其他实施例中,所述硅烷和二氧化碳的流量可以逐渐增加或减少,但需要保证氧气和二氧化碳的流量比逐渐增加。
需要说明的是,本发明对第二气体具体包括的气体不做限制,在其他实施例中,所述第二气体可以为氧气、一氧化二氮、水蒸气、一氧化碳中的一种或多种。
在其他实施例中,当所述第二气体为一氧化碳时,使一氧化碳和二氧化碳的流量比从1:1增加到3:1。
在其他实施例中,当所述第二气体为一氧化二氮时,使一氧化二氮和二氧化碳的流量比从1:1增加到3:1。所述一氧化二氮与硅烷以及二氧化碳反应,从而形成掺杂氮的碳氧化硅层23,所述掺杂氮的碳氧化硅层23。
在形成所述碳氧化硅层的步骤中,当所述第二气体为水蒸气时,使水蒸气和二氧化碳的流量比从1:1增加到3:1。所述一氧化二氮与硅烷以及二氧化碳反应,从而形成掺杂氢的碳氧化硅层23。通过控制一氧化二氮或水蒸气与二氧化碳的流量比,也可以调整所述碳氧化硅层23内的碳含量;而且在后续清洗介质层内的通孔的过程中,相比于碳氧化硅层,掺杂氮的碳氧化硅层(和掺杂氢的碳氧化硅层)的消耗速率更快,因而可扩大硬掩模层中的开口,进一步提高后续向介质层的通孔内填充导电材料后,形成的导电插塞质量。
继续参考图4所示,形成所述碳氧化硅层23后,在所述碳氧化硅层23上形成金属掩模材料层24。
本实施例中,所述金属掩模材料层24为氮化钛(TiN)层,但是本发明对金属掩模材料层24的具体材料不做限制,在其他实施例中,所述金属掩模材料层24还可以为其他金属或金属化合物材料。
结合参考图6所示,在所述金属掩模材料层24上形成光刻胶掩模30,并以所述光刻胶掩模30为掩模刻蚀所述金属掩模材料层24和碳氧化硅层23,形成硬掩模40,所述硬掩模40中具有开口38。所述硬掩模40包括刻蚀后的碳氧化硅层41和金属掩模材料层42。
本实施例中,刻蚀所述金属掩模材料层24、碳氧化硅层23的工艺为干法刻蚀。所述干法刻蚀以四氟化碳(CF4)和氢气(H2)的混合气体为干法刻蚀剂,具体工艺包括:
气压在0.01~10torr的范围内,功率在100~5000W的范围内,四氟化碳的流量在100~10000sccm的范围内,氢气的流量在100~10000sccm的范围内。
接着参考图7所示,以所述硬掩模40为掩模刻蚀所述介质层22和绝缘层21,去掉开口38露出的介质层22和绝缘层21,在所述介质层22内形成通孔25,所述通孔25露出所述基底20。
刻蚀所述介质层22和绝缘层21的工艺为本领域成熟工艺,在此不再赘述。
在刻蚀所述介质层22形成所述通孔25后,在所述通孔25内容易残留刻蚀副产物(未示出),所述刻蚀副产物不仅会影响所述通孔25的结构,还会掺杂在后续形成于所述通孔25内的导电插塞中,进而影响导电插塞的性能。
为此,参考图8所示,在刻蚀所述介质层22,并在去除所述光刻胶掩模30后,进行湿法清洗步骤,以去除所述刻蚀副产物。
本实施例中,所述湿法清洗步骤采用稀释的氢氟酸溶液(DHF)作为清洗剂。具体地,所述稀释的氢氟酸溶液中氢氟酸与水的体积比为1:300左右。
其中,上述浓度的稀释的氢氟酸溶液可在确保所述刻蚀副产物的清除效率同时,减少所述介质层22损伤。
相比于图3所示现有的包括金属掩模14、TEOS层13、以及结合层12的硬掩模结构,在湿法清洗工艺中,所述TEOS层13的消耗速率小于结合层12和介质层11的消耗速率,因而在湿法清洗步骤后,在介质层11和TEOS层13的交界处形成凹陷18,且位于介质层11上方的TEOS层13内,在所述介质层11内的通孔16内壁上方形成凸起19等缺陷。而在图8所示本发明中,在碳氧化硅层41与介质层22的交界处,碳氧化硅层41的含碳量相对较大,因此,湿法清洗过程中,在碳氧化硅层41与介质层22的交界处的碳氧化硅层41耐腐蚀性较好,消耗速率较慢,不容易形成凹陷。此外,碳氧化硅层41的含碳量随着厚度的增加逐渐减小,因此碳氧化硅层41随着厚度的增加消耗速率逐渐加快,因此不容易因碳氧化硅层41过慢而形成凸起,因此,湿法清洗之后,所述介质层22内的通孔25以及硬掩模40内开口38组成的开孔的内壁具有更好的平整度。
需要说明的是,可选的,可以通过调整所述第二气体占反应气体的比例的初始值和末端值,调整碳氧化硅层23底部与上表面附近的含碳量。通常情况下,金属掩模材料层42的消耗速率大于介质层22的消耗速率,在本实施例中,氧气和二氧化碳的流量比从1:1增加到3:1,可以使得在湿法清洗过程中,碳氧化硅层23底部的消耗速率与介质层22接近,同时碳氧化硅层23上表面附近的消耗速率与金属掩模材料层42接近。因此在本实施例中,介质层22、碳氧化硅层23、金属掩模材料层42的消耗速率依次减小,碳氧化硅层23与金属掩模材料层42的交界处也不容易形成凹陷,通孔25以及硬掩模40内开口38组成的开孔侧壁平整度较好,使得后续在向通孔25中填充导电材料层时,不容易产生空隙等缺陷。
参考图9,在所述通孔25中填充导电材料层50,本实施例中,所述导电材料层50的材料为金属铜。所述导电材料层50填充满所述通孔25。
参考图10所示,采用化学机械研磨(CMP)等工艺,去除所述基底20上方的导电材料层和硬掩模,露出所述基底20表面,使得所述通孔25内金属层表面与所述基底20表面齐平,在所述介质层22内形成导电插塞51。
相比于通过现有工艺形成的硬掩模内的开口以及介质层内的通孔结构,本实施例中,所述介质层22内的通孔25以及硬掩模40内开口38组成的开孔的内壁具有良好的平整度,因而可提高所述导电材料层50填充于所述通孔25内的填充性能,有效减少在所述导电材料层50内形成的空隙,以提高所述导电插塞51的性能。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (12)
1.一种互连结构的形成方法,其特征在于,包括:
提供基底;
在所述基底上形成介质层;
在所述介质层上形成碳氧化硅层,在形成碳氧化硅层的步骤中,通入含有硅元素和碳元素的第一气体和含有氧元素的第二气体,并且在通入第二气体时使所述第二气体的流量逐渐增加;
在所述碳氧化硅层上形成金属掩模材料层;
刻蚀所述金属掩模材料层和碳氧化硅层以形成硬掩模;
以所述硬掩模为掩模刻蚀所述介质层,在所述介质层内形成通孔;
在所述通孔内填充导电材料层,以形成导电插塞;
所述第一气体包括硅烷和二氧化碳。
2.如权利要求1所述的互连结构的形成方法,其特征在于,形成碳氧化硅层的方法为化学气相沉积法。
3.如权利要求1所述的互连结构的形成方法,其特征在于,所述第二气体包括氧气、一氧化二氮、水蒸气、一氧化碳中的一种或多种。
4.如权利要求1所述的互连结构的形成方法,其特征在于,在形成所述碳氧化硅层的步骤中,所述硅烷的流量在50~3000sccm的范围内,二氧化碳的流量在50~3000sccm的范围内。
5.如权利要求1所述的互连结构的形成方法,其特征在于,在形成所述碳氧化硅层的步骤中,所述第二气体为氧气、一氧化二氮、水蒸气或一氧化碳,逐渐增加第二气体的流量使第二气体和二氧化碳的流量比从1:1增加到3:1。
6.如权利要求5所述的互连结构的形成方法,其特征在于,所述第二气体为氧气,所述二氧化碳的流量在10~700sccm的范围内,所述氧气的流量在10~2000sccm的范围内。
7.如权利要求1所述的互连结构的形成方法,其特征在于,在形成所述碳氧化硅层的步骤中,逐渐增加第二气体的流量使第二气体和二氧化碳的流量比呈线性增加。
8.如权利要求1所述的互连结构的形成方法,其特征在于,形成碳氧化硅层的步骤中,气压在0.5~10torr的范围内,功率在50~5000W的范围内。
9.如权利要求1所述的互连结构的形成方法,其特征在于,在形成所述碳氧化硅层的步骤中,所述第二气体的流量从10sccm逐渐增加至2000sccm。
10.如权利要求1所述的互连结构的形成方法,其特征在于,所述碳氧化硅层的厚度在的范围内。
11.如权利要求1所述的互连结构的形成方法,其特征在于,在所述介质层内形成通孔后,在所述通孔内填充导电材料之前,所述形成方法还包括湿法清洗步骤。
12.如权利要求11所述的互连结构的形成方法,其特征在于,所述湿法清洗以稀释的氢氟酸作为清洗剂。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410363420.6A CN105304554B (zh) | 2014-07-28 | 2014-07-28 | 互连结构的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410363420.6A CN105304554B (zh) | 2014-07-28 | 2014-07-28 | 互连结构的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105304554A CN105304554A (zh) | 2016-02-03 |
CN105304554B true CN105304554B (zh) | 2018-06-29 |
Family
ID=55201630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410363420.6A Active CN105304554B (zh) | 2014-07-28 | 2014-07-28 | 互连结构的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105304554B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020000377A1 (zh) * | 2018-06-29 | 2020-01-02 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105097657A (zh) * | 2014-05-09 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007042885A (ja) * | 2005-08-03 | 2007-02-15 | Toshiba Corp | 半導体製造方法 |
JP2010171081A (ja) * | 2009-01-20 | 2010-08-05 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2014
- 2014-07-28 CN CN201410363420.6A patent/CN105304554B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105097657A (zh) * | 2014-05-09 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105304554A (zh) | 2016-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10062602B2 (en) | Method of etching a porous dielectric material | |
CN104347477B (zh) | 半导体结构的形成方法 | |
CN105097657B (zh) | 半导体结构的形成方法 | |
CN105575887B (zh) | 互连结构的形成方法 | |
CN105226008B (zh) | 互连结构的形成方法 | |
CN105336662B (zh) | 半导体结构的形成方法 | |
CN105097650B (zh) | 接触插塞的形成方法 | |
US20190393074A1 (en) | Barrier layer removal method and semiconductor structure forming method | |
KR20140065450A (ko) | 에어 갭 상호연결 구조의 형성 방법 | |
CN103066014A (zh) | 一种铜/空气隙的制备方法 | |
CN105304554B (zh) | 互连结构的形成方法 | |
CN105336585B (zh) | 刻蚀方法和互连结构的形成方法 | |
CN104900579B (zh) | 半导体器件的形成方法 | |
US9679802B2 (en) | Method of etching a porous dielectric material | |
CN105336674B (zh) | 互连结构及其形成方法 | |
CN107039376A (zh) | 半导体器件及其制造方法 | |
CN106952911A (zh) | 鳍式半导体器件的形成方法 | |
CN104851835B (zh) | 金属互连结构及其形成方法 | |
CN105336664B (zh) | 刻蚀方法 | |
CN103165576B (zh) | 半导体器件及其制造方法 | |
CN102903667B (zh) | 半导体器件的形成方法 | |
CN103426745B (zh) | 半导体结构的形成方法 | |
CN105336678B (zh) | 互连结构的形成方法 | |
CN105206598B (zh) | 半导体器件及其形成方法 | |
CN103377989B (zh) | 大马士革结构的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |