CN105336674B - 互连结构及其形成方法 - Google Patents
互连结构及其形成方法 Download PDFInfo
- Publication number
- CN105336674B CN105336674B CN201410363410.2A CN201410363410A CN105336674B CN 105336674 B CN105336674 B CN 105336674B CN 201410363410 A CN201410363410 A CN 201410363410A CN 105336674 B CN105336674 B CN 105336674B
- Authority
- CN
- China
- Prior art keywords
- layer
- adhesion
- source gas
- substrate
- interconnection structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种互连结构及其形成方法。互连结构的形成方法包括：先采用硅源气体和氧源气体对基底进行等离子体处理，在所述基底上形成等离子体增强硅氧化物粘附层，之后在于所述等离子体增强硅氧化物粘附层上形成介质层，在刻蚀所述介质层在所述介质层和等离子体增强硅氧化物粘附层内形成通孔后，在通孔内形成导电插塞。在形成通孔后的半导体器件制备后续工艺中(如对通孔湿法清洗工艺)相比与现有技术的粘附层，所述等离子体增强硅氧化物粘附层具有较大的去除速率，使得所述介质层与等离子体增强硅氧化物粘附层的刻蚀速率相当，从而提高通孔侧壁整体的平滑度，以提高通孔侧壁的形貌。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种互连结构及其形成方法。
背景技术
随着半导体技术发展，半导体器件的集成度不断增加，半导体器件特征尺寸(Critical Dimension，CD)越来越小。
而随着半导体器件特征尺寸的逐渐减小，互连结构之间寄生电容等原因而产生的RC延迟(RC delay)对半导体器件的影响越来越大。降低互连结构中介质层材料的K值是有效降低RC延迟效应的方法。近年来，半导体器件的后段制备工艺(Back End of The Line，BEOL)常采用低K介电常数(Low K，LK)材料(K＜3)和超低K介电常数(Ultra Low K，ULK)材料，以减小RC延迟问题。
现有的互连结构的形成工艺包括：
参考图1所示，先在基底10上形成采用含N的碳氧化硅(NDC)等材料形成的绝缘层11，之后在绝缘层11上形成采用低K介电材料的介质层12；在所述介质层12上形成硬掩膜13后，以硬掩膜13为掩膜刻蚀介质层12以及绝缘层11，在介质层12和绝缘层11内形成露出基底10的通孔14，接着参考图2所示，在通孔内填充导电材料，并采用化学机械研磨等工艺，去除所述介质层12上多余的导电材料和硬掩膜13，在所述介质层12内形成导电插塞16。
此外，继续参考图1所示，现有的低K介电材料多为多孔的稀疏材料，直接在绝缘层11上形成介质层12，容易导致介质层12与绝缘层11之间粘度较低。为此，在绝缘层11与介质层12之间通常形成氧化硅层15等低K介电材料作为粘附层，以提高绝缘层11与介质层12之间的结合强度。
但实际操作过程中，互连结构的性能仍需要进一步提高，结合参考图3所示的电镜图，现有技术互连结构中，在刻蚀所述绝缘层11、粘附层15和介质层12后形成的通孔时，通孔的侧壁17的平滑度较差，影响通孔的形貌，进而影响了通孔17内形成的导电插塞的性能。
发明内容
本发明解决的问题是提供一种互连结构及其形成方法，以提高介质层和基底之间的结合强度，进而优化刻蚀所述介质层后形成的通孔侧壁的形貌。
为解决上述问题，本发明提供一种互连结构的形成方法包括：
提供基底；
采用硅源和氧源气体对基底进行等离子体处理，在所述基底上形成等离子体增强硅氧化物粘附层；
在等离子体增强硅氧化物粘附层上形成介质层；
刻蚀所述介质层和等离子体增强硅氧化物粘附层，在所述介质层和等离子体增强硅氧化物粘附层内形成通孔；
向所述通孔内填充导电材料，以形成导电插塞。
可选地，所述采用硅源和氧源气体对基底进行等离子体处理的步骤包括：
采用SiH4作为硅源气体、N2O作为氧源气体对基底进行等离子体处理，
或者，
以SiH4作为述硅源气体，以O2或O3中的一种或多种作为氧源气体，同时采用N2对基底进行等离子体处理。
可选地，所述硅源气体与氧源气体的流量比为1:1～1:3。
可选地，所述等离子体处理的步骤包括：功率为100～5000W，气压为0.01～10torr，硅源气体的流量为100～5000sccm，氧源气体的流量为100～5000sccm。
可选地，以SiH4作为述硅源气体，以O2或O3中的一种或多种作为氧源气体，同时采用N2对基底进行等离子体处理，所述等离子体处理的步骤包括：功率为100～5000W，气压为0.01～10torr，硅源气体的流量为100～5000sccm，氧源气体的流量为100～5000sccm，N2的流量为100～5000sccm。
可选地，所述等离子体增强硅氧化物粘附层的厚度为
可选地，在形成所述等离子体增强硅氧化物粘附层后，形成所述介质层前，在所述等离子体增强硅氧化物粘附层上形成第一粘附辅助层，所述第一粘附辅助层为采用八甲基苯环化四硅氧烷形成的SiOCH层。
可选地，所述第一粘附辅助层的厚度为
可选地，在形成所述第一粘附辅助层后，形成所述介质层前，所述互连结构的形成方法还包括在所述第一粘附辅助层上形成第二粘附辅助层，所述第二粘附辅助层为SiOCH层。
可选地，在形成所述通孔后，向所述通孔内填充导电材料前，所述互连结构的形成方法还包括湿法清洗步骤。
可选地，所述基底包括：
半导体衬底；
位于半导体衬底上的掺氮的碳化硅层；
采用硅源和氧源气体对基底进行等离子体处理的步骤包括：采用硅源和氧源气体对所述掺氮的碳化硅层进行等离子体处理；
刻蚀所述介质层和等离子体增强硅氧化物粘附层的步骤包括：刻蚀所述介质层、等离子体增强硅氧化物粘附层和所述掺氮的碳化硅层，在所述介质层、等离子体增强硅氧化物粘附层和所述掺氮的碳化硅层内形成所述通孔。
可选地，所述介质层采用K值小于3的材料。
本发明还提供了一种互连结构，包括：
基底；
位于所述基底上的等离子体增强硅氧化物粘附层，所述等离子体增强硅氧化物粘附层是采用硅源气体和氧源气体对所述基底进行等离子体处理工艺形成的；
位于等离子体增强硅氧化物粘附层上的介质层；
形成于所述介质层、等离子体增强硅氧化物粘附层内通孔；
位于所述通孔内的导电插塞。
可选地，所述基底包括：半导体衬底和位于所述半导体衬底上的掺氮碳化硅层。
可选地，互连结构还包括位于所述等离子体增强硅氧化物粘附层和介质层之间的第一粘附辅助层，所述第一粘附辅助层为采用八甲基苯环化四硅氧烷形成的SiOCH层。
可选地，所述第一粘附辅助层的厚度为
可选地，所述等离子体增强硅氧化物粘附层的厚度为
可选地，互连结构还包括位于所述第一粘附辅助层和介质层之间的第二粘附辅助层，所述第二粘附辅助层为SiOCH层。
与现有技术相比，本发明的技术方案具有以下优点：
先采用硅源气体和氧源气体对基底进行等离子体处理，在所述基底上形成等离子体增强硅氧化物粘附层；之后在于所述等离子体增强硅氧化物粘附层上形成介质层，并在刻蚀所述介质层，以在所述介质层和等离子体增强硅氧化物粘附层内形成通孔后，在通孔内形成导电插塞。在形成通孔后的半导体器件制备后续工艺中(如对通孔湿法清洗工艺)，相比与现有技术的粘附层，所述等离子体增强硅氧化物粘附层具有较大的去除速率，使得所述介质层与等离子体增强硅氧化物粘附层的刻蚀速率相当，从而提高通孔侧壁整体的平滑度，以提高通孔侧壁的形貌。
此外，采用硅源气体和氧源气体对基底进行等离子体处理，反应气体渗透入所述基底的表层，甚至会与基底表层反应，从而提高了所述等离子体增强硅氧化物粘附层与基底之间的粘附力；且，通过上述工艺形成的等离子体增强硅氧化物粘附层为低K介电常数材料，其与介质层之间具有良好的结合力，因而所述等离子体增强硅氧化物粘附层有效提高了基底与所述介质层间的结合强度，因此，在后续湿法清洗等工艺中，清洗液较难渗入所述基底、等离子体增强硅氧化物粘附层和介质层两两的结合界面，进而减少结合界面处因过度刻蚀出现凹陷的问题，提高通孔侧壁的平滑度，进而提高通孔侧壁的形貌结构。
可选方案中，在所述等离子体增强硅氧化物粘附层上方形成第一粘附辅助层，所述第一粘附辅助层为采用八甲基苯环化四硅氧烷形成的SiOCH层；之后在所述第一粘附辅助层上形成介质层。所述八甲基苯环化四硅氧烷为有机硅化物，采用八甲基苯环化四硅氧烷形成的SiOCH层不仅与所述等离子体增强硅氧化物粘附层以及介质层之间均具有较强的粘附力，以进一步提高基底与介质层的结合强度，而且所述SiOCH层为低K介电材料，可有效降低形成于所述介质层内的互连结构间的寄生电容。
可选方案中，采用硅源和氧源气体对基底进行等离子体处理的步骤中，采用O2或O3作为氧源气体的工艺中，同时采用N2，或是直接采用N2O作为氧源气体，使得等离子体处理中同时具有N元素，N元素可有效提高等离子体处理工艺的稳定性；再进一步可选地，所述基底包括位于基底表层的掺氮的碳化硅层。基于掺氮的碳化硅层中含有氮离子，因而更利于等离子体处理过程中，采用含有氮元素的反应气体进行等离子体处理工艺形成的等离子体增强硅氧化物粘附层附着在所述掺氮的碳化硅层上，以提高基底与等离子体增强硅氧化物粘附层的粘附力，以进一步加强基底与介质层之间的结合强度。
可选方案中，在后续刻蚀所述介质层以形成通孔时，基于依次位于所述介质层下方的第一粘附辅助层、等离子体增强硅氧化物粘附层和掺氮的碳化硅层中，相邻两层间的稀疏度相似，从而可降低刻蚀所述介质层、第一粘附辅助层、等离子体增强硅氧化物粘附层和掺氮的碳化硅层时上述各层的刻蚀速率差异，从而提高刻蚀后形成于所述介质层、第一粘附辅助层、等离子体增强硅氧化物粘附层和掺氮的碳化硅层内的通孔侧壁的平滑度，进而提高通孔侧壁的形貌。
附图说明
图1和图2现有的一种互连结构形成方法的结构示意图；
图3为现有的互连结构形成方法中，形成与介质层内的通孔侧壁的电镜图；
图4至图11是本发明互连结构的形成方法一实施例的结构示意图；
图12是本发明互连结构的形成方法形成的互连结构的电镜图。
具体实施方式
如背景技术所述，在现有技术的互连结构中，通孔侧壁的平滑度较差，影响了通孔的形貌，进而影响互连结构的性能。
分析其原因，在刻蚀绝缘层、粘附层和介质层形成通孔后的湿法清洗工艺中，现有的粘附层的消耗速率小于介质层的消耗速率，因而在通孔侧壁形成凸起；此外，相比于直接在基底上形成介质层的技术方案，在所述基底与介质层之间形成粘附层可提高基底与介质层的结合强度，但在湿法清洗步骤中，清洗液仍然会渗入所述基底、等离子体增强硅氧化物粘附层和介质层两两的结合界面，从而在通孔的侧壁上，位于基底、等离子体增强硅氧化物粘附层和介质层两两的结合界面上出现凹陷等缺陷，进而降低了通孔侧壁的平滑度。
为此，本发明提供了一种互连结构及其形成方法。所述互连结构的形成方法包括：在提供基底后，先采用硅源气体和氧源气体对基底进行等离子体处理，在所述基底上形成等离子体增强硅氧化物粘附层；之后再于所述等离子体增强硅氧化物粘附层上形成介质层，并在刻蚀所述介质层，以在所述介质层和等离子体增强硅氧化物粘附层内形成通孔后，在通孔内形成导电插塞。
相比与现有的粘附层，所述等离子体增强硅氧化物粘附层具有较大的消耗速率，使得所述介质层与等离子体增强硅氧化物粘附层的刻蚀速率相当，从而提高通孔侧壁整体的平滑度，以提高通孔侧壁的形貌。
此外，采用硅源气体和氧源气体对基底进行等离子体处理，反应气体会与基底表层反应，从而提高了所述等离子体增强硅氧化物粘附层与基底之间的粘附力；且通过上述工艺形成的等离子体增强硅氧化物粘附层为低K介电常数材料，其与介质层之间具有良好的结合力，因而所述等离子体增强硅氧化物粘附层有效提高基底与所述介质层的结合强度。在后续湿法清洗等工艺中，清洗液难以渗入所述基底、等离子体增强硅氧化物粘附层和介质层两两的结合界面，从而减少结合界面处被过度刻蚀而出现凹陷的问题，提高通孔侧壁的平滑度，进而提高通孔侧壁的形貌结构。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图4至图11是本发明互连结构的形成方法一实施例的流程图中各步骤的结构示意图。
本实施例提供的互连结构的形成方法包括：
参考图4，提供基底20。
所述基底20包括：半导体衬底21。或是半导体衬底21，以及位于半导体衬底21内部或是表面的互连线和晶体管等的半导体元件。
所述半导体衬底21为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或其他III-V族化合物衬底。但本发明对于所述半导体衬底的材料以及结构并不作限定。
可选地，本实施例中，所述基底20包括位于所述衬底21上的掺氮的碳化硅层22(Nitrogen-doped Carbide，NDC)，所述掺氮的碳化硅层22为基底20的表层。所述掺氮的碳化硅层22的形成工艺为化学气相沉积(Chemical Vapor Deposition，CVD)。
所述掺氮的碳化硅层22上会形成介质层，并在介质层内形成互连结构后，所述掺氮的碳化硅层22能减少互连结构中的金属原子由介质层向基底内扩散。
参考图5，采用硅源气体和氧源气体对所述基底20进行等离子体处理，在所述基底20上形成以氧化硅为材料的等离子体增强硅氧化物粘附层23。
本实施例中，对所述基底20进行等离子体处理的步骤包括：对所述掺氮的碳化硅层22进行等离子体处理。
在采用硅源气体和氧源气体对所述基底20进行等离子体处理，使得反应气体容易渗入所述掺氮的碳化硅层22内，与表层的掺氮的碳化硅层22反应，从而增强等离子体增强硅氧化物粘附层23与所述掺氮的碳化硅层22的粘结强度。
若硅源气体和氧源的流量比过大或多小均不利于反应进行，从而影响形成的等离子体增强硅氧化物粘附层23质量。本实施例中，所述硅源气体与氧源气体的流量比为1:1～1:3。
本实施例中，所述等离子体处理可同时采用氮源气体，对所述基底20进行处理。从而使得等离子体处理中同时具有N元素，N元素可有效提高等离子体处理工艺的稳定性。
此外，本实施例中，采用氮源气体、硅源气体和氧源气体对所述掺氮的碳化硅层22进行等离子体处理，形成的等离子体增强硅氧化物粘附层23中会含有些许氮离子。基于所述掺氮的碳化硅层22中含有氮离子，因而更利于所述等离子体增强硅氧化物粘附层23附着在所述掺氮的碳化硅层22上，从而进一步提高基底20与等离子体增强硅氧化物粘附层23的粘附力。
若氮源气体量过大，会在形成的氧化硅中掺杂进入过量的氮，不利于形成的等离子体增强硅氧化物粘附层的性能；若氮源气体量过少，会降低等离子体处理工艺的稳定性，并降低形成的等离子体增强硅氧化物粘附层23与所述掺氮的碳化硅层22的结合强度。
进一步可选地，所述硅源气体与氮源气体的流量比为1:1～1:3。
本实施例中，所述硅源气体为SiH4，所述氮源气体和氧源气体均为N2O；
或是所述硅源气体为SiH4，所述氮源气体为氮气(N2)，氧源气体为氧气(O2)或臭氧(O3)中的一种或多种。
所述等离子体处理的步骤包括：功率为100～5000W，气压为0.01～10torr，硅源气体的流量为100～5000sccm，氮源气体的流量为100～5000sccm，氧源气体的流量为100～5000sccm。
本实施例中，以所述氮源气体和氧源气体均为N2O为例，所述等离子体处理的步骤包括：SiH4的流量为100～5000sccm，N2O的流量为100～5000sccm。
若以O2或O3中的一种或多种为氧源气体、SiH4为硅源气体，N2为氮源气体进行等离子体处理，所述等离子体处理的步骤包括：功率为100～5000W，气压为0.01～10torr，SiH4的流量为100～5000sccm，氧源气体(O2或O3中的一种或多种)的流量为100～5000sccm，N2的流量为100～5000sccm。
若所述等离子体增强硅氧化物粘附层23过厚，增加半导体器件整体尺寸，若过薄，降低其与基底21以及后续形成的介质层的连接强度。
本实施例中，所述等离子体增强硅氧化物粘附层23的厚度为
值得注意的是，所述掺氮的碳化硅层22，以及等离子体处理工艺中包含氮源气体可进一步提高基底20与等离子体增强硅氧化物粘附层23的粘附力，但若所述基底20不包括所述掺氮的碳化硅层22，或是所述等离子体处理工艺不包含氮气，并不影响本发明的目的实现。
之后，在所述等离子体增强硅氧化物粘附层23上形成介质层，所述等离子体增强硅氧化物粘附层23可增强所述介质层与基底21的结合强度。
参考图6，本实施例中，在形成介质层前，先在所述等离子体增强硅氧化物粘附层23表面形成第一粘附辅助层24。所述第一粘附辅助层24为采用八甲基苯环化四硅氧烷(OMCTS)形成的SiOCH层。
所述第一粘附辅助层24形成方法可选为CVD，具体包括采用采用八甲基苯环化四硅氧烷，以及氧气、一氧化碳，二氧化碳等气体作为反应气体，从而在所述等离子体增强硅氧化物粘附层23表面形成所述第一粘附辅助层24。
所述八甲基苯环化四硅氧烷为有机硅化物，采用八甲基苯环化四硅氧烷形成的SiOCH层不仅与所述等离子体增强硅氧化物粘附层具有较强的粘附性，且形成的SiOCH为低K介电材料(K值小于2.6)，其与后续形成的介质层之间均具有较强的粘附力，以进一步提高基底与介质层的结合强度；此外所述SiOCH层为低K介电材料，可有效降低形成于所述介质层内的互连结构之间的寄生电容。
若所述第一粘附辅助层24过厚，增加半导体器件整体尺寸；若过薄，降低其与等离子体增强硅氧化物粘附层23以及后续形成的介质层的连接强度。
本实施例中，所述第一粘附辅助层24的厚度为
进一步可选地，参考图7，在所述第一粘附辅助层24上形成介质层前，在先在所述第一粘附辅助层24上形成第二粘附辅助层25，所述第二粘附辅助层25也为含碳和氢的氧化硅层(SiOCH)，其形成工艺可采用二氧化碳以及硅烷气体等现有的工艺形成，而并不是采用有机硅化物形成。
之后参考图8，在所述等离子体增强硅氧化物粘附层23上形成介质层。
本实施例中，该步骤具体包括在所述SiOCH层25的表面形成介质层26。
本实施例中，所述介质层26的材料为低K介电材料(K值小于3)或是超低K介电材料(K值小于2.6)。后续在所述介质层26内形成互连结构后，低K介电材料可有效减小互连结构的寄生电容，从而降低信号在互连结构内传输时发生的电阻电容延迟(RC Delay)效应。
可选地，本实施例中，所述介质层26采用超低K介电材料，如多孔结构的含碳的氧化硅。
本实施例中，所述第二粘附辅助层25为含碳(C)和氢(H)的氧化硅层，其与第一粘附辅助层24之间具有较强的粘附力；且所述第二粘附辅助层25不为有机硅化物形成，并为低K介电材料，因而所述第二粘附辅助层25与采用低K介电材料的介质层之间具有很强的粘结力，同时，后续在SiOCH层25内形成通孔，并向通孔内填充导电材料形成导电插塞后，有效降低导电插塞之间的寄生电容。
结合参考图9，刻蚀所述介质层26、第二粘附辅助层25、第一粘附辅助层24、等离子体增强硅氧化物粘附层23和掺氮的碳化硅层22，在所述介质层26、第二粘附辅助层25、第一粘附辅助层24、等离子体增强硅氧化物粘附层23和掺氮的碳化硅层22内形成通孔28。
本实施例中，形成通孔的具体步骤包括：
先在所述介质层26上形成硬掩膜27，之后以所述硬掩膜27为掩膜，依次刻蚀所述介质层26、含第二粘附辅助层25、第一粘附辅助层24、等离子体增强硅氧化物粘附层23和掺氮的碳化硅层22直至露出所述基底21，从而在所述介质层26、第二粘附辅助层25、第一粘附辅助层24、等离子体增强硅氧化物粘附层23和掺氮的碳化硅层22内形成通孔28。
之后，对所述通孔28进行湿法清洗步骤，以去除上述刻蚀步骤中，形成与所述通孔28内的刻蚀副产物，降低这些刻蚀副产物对于后续形成的导电插塞性能影响。
本实施例中，所述介质层26下方的第二粘附辅助层25、第一粘附辅助层24、等离子体增强硅氧化物粘附层23和掺氮的碳化硅层22中，相邻两层间的稀疏度相近，因此，在湿法清洗步骤中，降低了所述介质层、第一粘附辅助层、等离子体增强硅氧化物粘附层和掺氮的碳化硅层的刻蚀速率差异，从而所述通孔28侧壁的平滑度，以提高通孔28侧壁的形貌。
而且，所述介质层26下方的第二粘附辅助层25、第一粘附辅助层24、等离子体增强硅氧化物粘附层23和掺氮的碳化硅层22中，相邻两层结合界面间具有较强的粘附力，从而可有效减少湿法清洗的清洗液渗透各相邻层的结合界面处，从而减小在相邻两层的结合界面处形成凹陷等缺陷。
值得注意的是，所述第二粘附辅助层25和第一粘附辅助层24可进一步提高等离子体增强硅氧化物粘附层23和介质层26的结合强度。但相比于现有技术中的粘附层，本实施例直接在所述等离子体增强硅氧化物粘附层23上形成介质层26(不形成所述第二粘附辅助层25和第一粘附辅助层24)，所述等离子体增强硅氧化物粘附层23为低K介电常数材料，仍然可使得所述基底20与介质层26间具有较好的结合强度，在清洗通孔28过程中，所述等离子体增强硅氧化物粘附层23具有较大的消耗速率，从而避免在通孔28侧壁上形成凸起等缺陷。
同时，基于所述等离子体增强硅氧化物粘附层23与介质层26间良好的结合强度，可减小湿法清洗的清洗液渗透所述等离子体增强硅氧化物粘附层23与介质层26的结合界面处，从而减小在该相邻两层的结合界面处形成凹陷等缺陷。即，形成与所述等离子体增强硅氧化物粘附层23与介质层26内的通孔侧壁具有良好的平滑度，以提高通孔的形貌。
本实施例中，所述湿法清洗步骤可采用稀释的氢氟酸溶液作为清洗剂，所述氢氟酸溶液中，氢氟酸与水的体积比位于1:300～1:100范围内，从而在去除刻蚀副产物同时，避免所述基底20以及基底20上的各结构受到损伤。
结合参考图10所示，在所述通孔28内填充导电材料，以形成导电插塞。本实施例中，具体形成所述导电插塞的具体步骤包括：在所述硬掩膜27表面覆盖导电材料30，所述导电材料30填充满所述通孔28。
本实施例中，所述导电材料30为铜，其形成工艺可选为铜电镀法。
接着参考图11所示，采用平坦化工艺去除多余的导电材料30，以及硬掩膜27，露出所述介质层26表面，在所述介质层26内形成导电插塞31。
图12为采用实施例形成互连结构的电镜图。对比图3和图12可知，如图12中形成于介质层26、SiOCH层25、第一粘附辅助层24、等离子体增强硅氧化物粘附层23和掺氮的碳化硅层22内的通孔侧壁29具有较好的平滑度，进而可提高形成与通孔内的导电插塞的性能。
相应地，本发明还提供一种互连结构，继续参考图11，示出了本发明提供的互连结构的一实施例的结构示意图。所述互连结构可采用上述互连结构的形成方法制得，但所述互连结构的形成方法并不局限于上述的互连结构的形成方法。
本实施例的互连结构包括：
基底20；
位于所基底20上的等离子体增强硅氧化物粘附层23，所述等离子体增强硅氧化物粘附层是采用硅源气体和氧源气体的等离子体处理工艺形成的。
位于所述等离子体增强硅氧化物粘附层23上的介质层26；
形成于所述介质层26、等离子体增强硅氧化物粘附层23内通孔(图中未标号)；
以及位于所述通孔内的导电插塞31。
本实施例提供的互连结构中，所述等离子体增强硅氧化物粘附层23为氧化硅层。且采用硅源气体和氧源气体对所述基底20进行等离子体处理，使得反应气体可渗入所述基底20，甚至与基底20的表面2反应，从而可增强等离子体增强硅氧化物粘附层23与所述基底20的粘结强度。
在刻蚀所述介质层26和等离子体增强硅氧化物粘附层23形成用于形成导电插塞的通孔，并进行湿法清洗等清洗通孔的过程中，基于所述等离子体增强硅氧化物粘附层与基底的结合界面，以及等离子体增强硅氧化物粘附层与介质层的结合界面具有良好的结合强度，有效避免清洗液渗入所述基底、等离子体增强硅氧化物粘附层和介质层两两的结合界面，进而减少在通孔的侧壁上，位于基底、等离子体增强硅氧化物粘附层和介质层两两的结合界面上出现凹陷等缺陷，提高通孔侧壁的平滑度，进而提高通孔侧壁的形貌结构。
本实施例中，所述等离子体处理可同时采用氮源气体，对所述基底20进行处理。从而使得等离子体处理中同时具有N元素，N元素可有效提高等离子体处理工艺的稳定性。
本实施例中，所述导电插塞31为铜插塞。
进一步可选地，所述基底20包括位于基底20表层的掺氮的碳化硅层22。
所述掺氮的碳化硅层22作为绝缘层，此外，采用氮源气体、硅源气体和氧源气体形成的等离子体增强硅氧化物粘附层23中会含有些许氮离子。基于所述掺氮的碳化硅层22中含有氮离子，因而更利于所述等离子体增强硅氧化物粘附层23附着在所述掺氮的碳化硅层22上，从而进一步提高基底20与等离子体增强硅氧化物粘附层23的粘附力。
本是实例中，所述等离子体增强硅氧化物粘附层的厚度为
进一步可选地，所述互连结构还包括位于所述等离子体增强硅氧化物粘附层23表面，且位于所述介质层26下方的第一粘附辅助层24，所述第一粘附辅助层24为采用八甲基苯环化四硅氧烷形成的SiOCH层。
所述八甲基苯环化四硅氧烷为有机硅化物，采用八甲基苯环化四硅氧烷形成的SiOCH层不仅与所述等离子体增强硅氧化物粘附层，且形成的SiOCH为低K介电材料(K值小于2.6)，其与后续形成的介质层之间均具有较强的粘附力，以进一步提高基底与介质层的结合强度；此外所述SiOCH层为低K介电材料，可有效降低形成于所述介质层内的互连结构之间的寄生电容。
本实施例中，所述第一粘附辅助层的厚度为
再进一步可选地，所述互连结构还包括位于所述掺氮的碳化硅层22表面，且位于所述介质层26和第一粘附辅助层24之间第二粘附辅助层25，所述第二粘附辅助层25为SiOCH层。
所述第二粘附辅助层25为含碳(C)和氢(H)的氧化硅层，其与第一粘附辅助层24之间具有较强的粘附力；且所述第二粘附辅助层25不为有机硅化物形成，并为低K介电材料，因而所述第二粘附辅助层25与采用低K介电材料的介质层之间具有很强的粘结力。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种互连结构的形成方法，其特征在于，包括：
提供基底；
采用硅源和氧源气体对基底进行等离子体处理，在所述基底上形成等离子体增强硅氧化物粘附层；
在等离子体增强硅氧化物粘附层上形成介质层；
刻蚀所述介质层和等离子体增强硅氧化物粘附层，在所述介质层和等离子体增强硅氧化物粘附层内形成通孔；
向所述通孔内填充导电材料，以形成导电插塞；
在形成所述等离子体增强硅氧化物粘附层后，形成所述介质层前，在所述等离子体增强硅氧化物粘附层上形成第一粘附辅助层，所述第一粘附辅助层为采用八甲基苯环化四硅氧烷形成的SiOCH层。
2.如权利要求1所述的互连结构的形成方法，其特征在于，所述采用硅源和氧源气体对基底进行等离子体处理的步骤包括：
采用SiH4作为硅源气体、N2O作为氧源气体对基底进行等离子体处理，
或者，
以SiH4作为述硅源气体，以O2或O3中的一种或多种作为氧源气体，同时采用N2对基底进行等离子体处理。
3.如权利要求1所述的互连结构的形成方法，其特征在于，所述硅源气体与氧源气体的流量比为1:1～1:3。
4.如权利要求1所述的互连结构的形成方法，其特征在于，所述等离子体处理的步骤包括：功率为100～5000W，气压为0.01～10torr，硅源气体的流量为100～5000sccm，氧源气体的流量为100～5000sccm。
5.如权利要求1所述的互连结构的形成方法，其特征在于，
以SiH4作为述硅源气体，以O2或O3中的一种或多种作为氧源气体，同时采用N2对基底进行等离子体处理，所述等离子体处理的步骤包括：功率为100～5000W，气压为0.01～10torr，硅源气体的流量为100～5000sccm，氧源气体的流量为100～5000sccm，N2的流量为100～5000sccm。
6.如权利要求1所述的互连结构的形成方法，其特征在于，所述等离子体增强硅氧化物粘附层的厚度为
7.如权利要求1所述的互连结构的形成方法，其特征在于，所述第一粘附辅助层的厚度为
8.如权利要求1所述的互连结构的形成方法，其特征在于，在形成所述第一粘附辅助层后，形成所述介质层前，所述互连结构的形成方法还包括在所述第一粘附辅助层上形成第二粘附辅助层，所述第二粘附辅助层为SiOCH层。
9.如权利要求1所述的互连结构的形成方法，其特征在于，在形成所述通孔后，向所述通孔内填充导电材料前，所述互连结构的形成方法还包括湿法清洗步骤。
10.如权利要求1所述的互连结构的形成方法，其特征在于，所述基底包括：
半导体衬底；
位于半导体衬底上的掺氮的碳化硅层；
采用硅源和氧源气体对基底进行等离子体处理的步骤包括：采用硅源和氧源气体对所述掺氮的碳化硅层进行等离子体处理；
刻蚀所述介质层和等离子体增强硅氧化物粘附层的步骤包括：刻蚀所述介质层、等离子体增强硅氧化物粘附层和所述掺氮的碳化硅层，在所述介质层、等离子体增强硅氧化物粘附层和所述掺氮的碳化硅层内形成所述通孔。
11.如权利要求1所述的互连结构的形成方法，其特征在于，所述介质层采用K值小于3的材料。
12.一种互连结构，其特征在于，包括：
基底；
位于所述基底上的等离子体增强硅氧化物粘附层，所述等离子体增强硅氧化物粘附层是采用硅源气体和氧源气体对所述基底进行等离子体处理工艺形成的；
位于等离子体增强硅氧化物粘附层上的介质层；
形成于所述介质层、等离子体增强硅氧化物粘附层内通孔；
位于所述通孔内的导电插塞；
互连结构还包括位于所述等离子体增强硅氧化物粘附层和介质层之间的第一粘附辅助层，所述第一粘附辅助层为采用八甲基苯环化四硅氧烷形成的SiOCH层。
13.如权利要求12述的互连结构，其特征在于，所述基底包括：半导体衬底和位于所述半导体衬底上的掺氮碳化硅层。
14.如权利要求12所述的互连结构，其特征在于，所述第一粘附辅助层的厚度为
15.如权利要求12所述的互连结构，其特征在于，所述等离子体增强硅氧化物粘附层的厚度为
16.如权利要求12所述的互连结构，其特征在于，互连结构还包括位于所述第一粘附辅助层和介质层之间的第二粘附辅助层，所述第二粘附辅助层为SiOCH层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410363410.2A CN105336674B (zh) | 2014-07-28 | 2014-07-28 | 互连结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410363410.2A CN105336674B (zh) | 2014-07-28 | 2014-07-28 | 互连结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105336674A CN105336674A (zh) | 2016-02-17 |
| CN105336674B true CN105336674B (zh) | 2018-03-30 |
Family
ID=55287113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410363410.2A Active CN105336674B (zh) | 2014-07-28 | 2014-07-28 | 互连结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105336674B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108122821B (zh) * | 2016-11-29 | 2021-05-04 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其形成方法 |
| US20190157213A1 (en) * | 2017-11-20 | 2019-05-23 | Globalfoundries Inc. | Semiconductor structure with substantially straight contact profile |
| WO2020000380A1 (zh) * | 2018-06-29 | 2020-01-02 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1691323A (zh) * | 2004-04-19 | 2005-11-02 | 国际商业机器公司 | 提高上层cvd低k电介质及其覆盖层间粘附力的结构 |
| CN1930669A (zh) * | 2004-03-15 | 2007-03-14 | 应用材料公司 | 改善低k电介质粘附性的等离子体处理方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057212A (ja) * | 2000-08-09 | 2002-02-22 | Mitsubishi Electric Corp | 半導体装置、及び半導体装置の製造方法 |
-
2014
- 2014-07-28 CN CN201410363410.2A patent/CN105336674B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1930669A (zh) * | 2004-03-15 | 2007-03-14 | 应用材料公司 | 改善低k电介质粘附性的等离子体处理方法 |
| CN1691323A (zh) * | 2004-04-19 | 2005-11-02 | 国际商业机器公司 | 提高上层cvd低k电介质及其覆盖层间粘附力的结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105336674A (zh) | 2016-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8617962B2 (en) | Method for finishing a substrate of the semiconductor-on-insulator type | |
| TW200300980A (en) | Process for selectively etching dielectric layers | |
| CN105336674B (zh) | 互连结构及其形成方法 | |
| CN103050439B (zh) | 互连线结构及互连线结构的形成方法 | |
| CN105336662B (zh) | 半导体结构的形成方法 | |
| US20160049365A1 (en) | Interconnect structure | |
| CN105226008B (zh) | 互连结构的形成方法 | |
| CN103426749B (zh) | 开口的形成方法和堆叠结构 | |
| CN105895504B (zh) | 具有反锥形的介电结构及其形成方法 | |
| CN107887323B (zh) | 互连结构及其制造方法 | |
| KR20200036696A (ko) | 감소된 워피지 및 더 나은 트렌치 충전 성능을 갖는, 반도체 디바이스를 제조하는 방법 | |
| US9337017B2 (en) | Method for repairing damages to sidewalls of an ultra-low dielectric constant film | |
| TW201737343A (zh) | 製造半導體裝置的方法 | |
| CN104900579B (zh) | 半导体器件的形成方法 | |
| CN103367237A (zh) | 半导体结构的形成方法 | |
| JP2007258403A (ja) | 多孔性低誘電率薄膜及びその製作方法 | |
| TW200421491A (en) | Bottom oxide formation process for preventing formation of voids in the trench | |
| CN105304554B (zh) | 互连结构的形成方法 | |
| US9704738B2 (en) | Bulk layer transfer wafer with multiple etch stop layers | |
| CN105633010B (zh) | 互连结构及其形成方法 | |
| CN103426745B (zh) | 半导体结构的形成方法 | |
| CN105206598B (zh) | 半导体器件及其形成方法 | |
| CN105336678B (zh) | 互连结构的形成方法 | |
| TW202013596A (zh) | 半導體裝置的製造方法以及半導體裝置 | |
| CN105097500B (zh) | 一种半导体器件及其制造方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |