CN105097500B - 一种半导体器件及其制造方法、电子装置 - Google Patents
一种半导体器件及其制造方法、电子装置 Download PDFInfo
- Publication number
- CN105097500B CN105097500B CN201410222435.0A CN201410222435A CN105097500B CN 105097500 B CN105097500 B CN 105097500B CN 201410222435 A CN201410222435 A CN 201410222435A CN 105097500 B CN105097500 B CN 105097500B
- Authority
- CN
- China
- Prior art keywords
- liner layer
- semiconductor substrate
- interlayer dielectric
- dielectric layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明提供一种半导体器件的制造方法,包括:提供半导体衬底,所述半导体衬底上包括多个间隙或者沟槽;在所述半导体衬底的表面形成衬垫层,所述衬垫层覆盖所述半导体衬底的表面以及所述间隙或者沟槽的侧壁和底部;采用水蒸气等离子体处理所述衬垫层,以形成富羟基衬垫层;在所述富羟基衬垫层之上形成可流动的层间介电层。根据本发明的制造方法增加了流式化学气相沉积过程的流动性,因此提高了介电材料的空隙填充能力,避免了填充空洞(Void)的出现,进而提高了器件的性能和良率。
Description
技术领域
本发明涉及半导体技术领域,具体而言涉及一种半导体器件及其制造方法、电子装置。
背景技术
随着半导体技术的不断发展,集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前,由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点,特别是当半导体器件尺寸降到20nm或以下时,半导体器件的制备受到各种物理极限的限制。减小的特征结构尺寸造成器件上的结构特征的空间尺寸减小。器件上间隙与沟槽的宽度变窄到间隙深度对宽度的深宽比高到足以导致介电材料填充间隙相当不易的程度。
流动式化学气相沉积法(Flowable CVD)因其优异的间隙和沟槽填充能力被广泛应用于20nm以下节点制程中,例如形成介电材料填充浅沟槽隔离(STI)结构的沟槽或在FinFET器件的制作过程中形成层间介电层。然而流动式化学气相沉积的流动性取决于基底的条件,不同的基底条件导致填充能力的变化,进而可能在填充沟槽的介电材料中产生空洞(Void)或缝隙。空洞和缝隙在介电材料中随机形成且具有不可预知的尺寸、位置和密度。这会导致不可预知的且不一致的层的后沉积处理,诸如不均匀的蚀刻、抛光、退火等。同时,空洞或缝隙的存在会导致由于电串扰、电荷泄露以及一些情况下由于器件中的短路导致的错误的或劣质的器件性能。
因此,为了解决上述技术问题,有必要提出一种新的制作方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在问题,本发明提出一种半导体器件的制造方法,包括:提供半导体衬底,所述半导体衬底上包括多个间隙或者沟槽;在所述半导体衬底的表面形成衬垫层,所述衬垫层覆盖所述半导体衬底的表面以及所述间隙或者沟槽的侧壁和底部;采用水蒸气等离子体处理所述衬垫层,以形成富羟基衬垫层;在所述富羟基衬垫层之上形成可流动的层间介电层。
进一步,采用流动式化学气相沉积法形成所述可流动的层间介电层。
进一步,采用水蒸气等离子体处理所述衬垫层的工艺参数包括:水蒸气的使用量为500mg/min~3000mg/min,氦气的流量范围为500sccm~1500sccm,处理温度范围为350~450℃,射频功率范围为500w~1500w。
进一步,在形成所述可流动的层间介电层之后还包括采用去离子水对所述层间介电层进行清洗浸泡后,执行蒸气退火处理的步骤。
进一步,所述衬垫层为氧化物衬垫层。
进一步,所述层间介电层的材料包括氧化硅。
进一步,所述方法适用于FinFET器件的制作。
进一步,在形成所述可流动的层间介电层之后还包括进行固化处理的步骤。
本发明还提供了一种采用上述方法制造的半导体器件。
本发明还提供一种电子装置,所述电子装置包括上述的半导体器件。
综上所述,根据本发明的制造方法增加了流式化学气相沉积过程的流动性,因此提高了介电材料的空隙填充能力,避免了填充空洞(Void)的出现,进而提高了器件的性能和良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1为根据本发明实施例一中方法依次实施的步骤的流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明,将在下列的描述中提出详细的步骤以及详细的结构,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
实施例一
下面,参照图1的流程图来描述根据本发明实施例一的方法依次实施的详细步骤。
首先,执行步骤101,提供半导体衬底,在所述半导体衬底上沉积形成衬垫层。
所述半导体衬底可包括任何半导体材料,此半导体材料可包括但不限于:Si、SiC、SiGe、SiGeC、Ge合金、GeAs、InAs、InP,以及其它Ⅲ-Ⅴ或Ⅱ-Ⅵ族化合物半导体。半导体衬底还可以包括有机半导体或者如Si/SiGe、绝缘体上硅(SOI)、或者绝缘体上SiGe(SGOI)的分层半导体。此外,所述半导体器件可以为平面器件也可以是鳍片型器件,对于鳍片型器件所述半导体衬底中形成有鳍片。半导体衬底还可以包括各种隔离结构,这些隔离部件可以包括不同结构,并且由不同的处理技术来形成。例如隔离部件可以包括浅沟槽隔离结构(STI)。半导体衬底还可以包括阱以及栅极结构。半导体衬底上还包括多个间隙或者沟槽。
在所述半导体衬底上沉积形成衬垫层。所述衬垫层覆盖整个半导体的表面以及存在的间隙或者沟槽的侧壁和底部。衬垫层可以包括数种衬垫材料的任何一种,包括但不限于:氧化硅衬垫材料和氮化硅衬垫材料,衬垫层优选包括氧化硅衬垫材料。可以使用包括但不限于:化学气相沉积方法和物理气相沉积方法的方法形成衬垫层。通常,衬垫层具有从大约200到大约1000埃的厚度。
执行步骤102,采用水蒸气等离子体处理衬垫层,以形成富羟基衬垫层。
采用水蒸气等离子体处理衬垫层,具体参数如下:水蒸气的使用量为500mg/min~3000mg/min,氦气的流量范围为500sccm~1500sccm,处理温度范围为350~450℃,射频功率范围为500w~1500w。水蒸气分解后产生的羟基,进入衬垫层,形成富羟基衬垫层。
执行步骤103,在富羟基衬垫层之上形成可流动的层间介电层,并进行固化处理。
层间介电层可以使用例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)或碳氮化硅(SiCN)等。或者,也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。各种方法可用于沉积形成可流动的层间介电层。在一个示例中,以SiO2作为层间介电层,其中所述层间介电层的形成方法选用流动式化学气相沉积法(Flowable CVD,FCVD),采用含硅前驱物(例如有机硅烷)和含氧前驱物(例如氧气、臭氧或氮氧化合物等)反应,在衬底上形成氧化硅层,形成的氧化硅层含有高浓度的硅-氢氧键(Si-OH),这些键可增加氧化硅的流动性,使氧化硅层具有绝佳的流动性,并可快速移入衬底上的间隙或沟槽内,能更完全地填充沟槽或间隙。
对可流动的层间介电层实施固化处理。在一个实施例中,在干燥的气氛(如氮气、氦气、氩气等)中加热该层间介电层,加热温度范围为300℃到1000℃,固化可以移除层间介电层的水气,并将Si-OH基转化为氧化硅,从而使氧化硅层具有较佳的密度和介电性质。
执行步骤104,采用去离子水对层间介电层进行清洗浸泡后,执行蒸气退火处理。
由于使用有机硅烷作为源气体,在沉积可流动的层间介电层时,引入了大量的碳到氧化层中,例如Si-C键及/或Si-O-C。故可将层间介电层经过去离子水清洗浸泡和蒸气退火处理,以使得Si-OH键取代掉一些Si-C键。在一个示例中,施退火工艺的环境中包含的水蒸气的流量处于5sccm到20sccm的范围内,在蒸气中加热膜至300~950℃,例如650℃。
上述方法适用于FinFET器件的制作,即在FinFET器件的制作过程中形成层间介电层。还可适用于其它采用可流动的介电材料填充空隙或沟槽的情况,例如,形成介电材料填充浅沟槽隔离(STI)结构的沟槽。
综上所述,由于在形成可流动的层间介电层之前,先沉积衬垫层,再采用水蒸气等离子体处理衬垫层,形成富羟基的衬垫层,增加了流式化学气相沉积过程的流动性,因此提高了介电材料的空隙填充能力,避免了填充空洞(Void)的出现,进而提高了器件的性能和良率。
实施例二
本发明提供一种采用实施例一中方法制造的半导体器件,包括:半导体衬底,所述半导体衬底上包括多个间隙或者沟槽;覆盖所述半导体衬底的表面以及所述间隙或者沟槽的侧壁和底部的富羟基衬垫层;在所述富羟基衬垫层之上形成的层间介电层。
由于富羟基衬垫层的加入,提高了介电层的填充能力,因此层间介电层内无填充空洞(Void),进而使器件具有更高的良率和可靠性。
实施例三
本发明还提供一种电子装置,其包括实施例二中所述的半导体器件,或包括采用实施例一中的制造方法所获得的半导体器件。
由于包括的半导体器件具有更高的良率和可靠性,该电子装置同样具有上述优点。
该电子装置,可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备,也可以是具有上述半导体器件的中间产品,例如:具有该集成电路的手机主板等。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (9)
1.一种半导体器件的制造方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底上包括多个间隙或者沟槽;
在所述半导体衬底的表面形成衬垫层,所述衬垫层覆盖所述半导体衬底的表面以及所述间隙或者沟槽的侧壁和底部;
采用水蒸气等离子体处理所述衬垫层,以形成富羟基衬垫层,从而增加后续形成的可流动的层间介电层的流动性;
在所述富羟基衬垫层之上形成可流动的层间介电层,以填充所述沟槽或者所述间隙;
采用去离子水对所述层间介电层进行清洗浸泡后,执行蒸气退火处理的步骤。
2.根据权利要求1所述的方法,其特征在于,采用流动式化学气相沉积法形成所述可流动的层间介电层。
3.根据权利要求1所述的方法,其特征在于,采用水蒸气等离子体处理所述衬垫层的工艺参数包括:水蒸气的使用量为500mg/min~3000mg/min,氦气的流量范围为500sccm~1500sccm,处理温度范围为350~450℃,射频功率范围为500w~1500w。
4.根据权利要求1所述的方法,其特征在于,所述衬垫层为氧化物衬垫层。
5.根据权利要求1所述的方法,其特征在于,所述层间介电层的材料包括氧化硅。
6.根据权利要求1所述的方法,其特征在于,所述方法适用于FinFET器件的制作。
7.根据权利要求1所述的方法,其特征在于,在形成所述可流动的层间介电层之后还包括进行固化处理的步骤。
8.一种采用权利要求1-7之一所述的方法制造的半导体器件。
9.一种电子装置,所述电子装置包括权利要求8所述的半导体器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410222435.0A CN105097500B (zh) | 2014-05-23 | 2014-05-23 | 一种半导体器件及其制造方法、电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410222435.0A CN105097500B (zh) | 2014-05-23 | 2014-05-23 | 一种半导体器件及其制造方法、电子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105097500A CN105097500A (zh) | 2015-11-25 |
CN105097500B true CN105097500B (zh) | 2020-02-11 |
Family
ID=54577659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410222435.0A Active CN105097500B (zh) | 2014-05-23 | 2014-05-23 | 一种半导体器件及其制造方法、电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105097500B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106079012A (zh) * | 2016-06-21 | 2016-11-09 | 南京林业大学 | 一种利用水蒸气介质阻挡放电等离子体增强农作物秸秆胶合性能的方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101326629A (zh) * | 2006-05-30 | 2008-12-17 | 应用材料股份有限公司 | 填充介电质间隙的制程室 |
CN102420164A (zh) * | 2010-09-28 | 2012-04-18 | 台湾积体电路制造股份有限公司 | 形成浅沟槽隔离结构的方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7691513B2 (en) * | 2004-04-13 | 2010-04-06 | Panasonic Corporation | Proton conductor, electrolyte membrane, electrode and fuel cell |
TWI507183B (zh) * | 2009-09-04 | 2015-11-11 | Alcon Inc | 具晶體間混濁化抗性之眼內晶體 |
WO2011072143A2 (en) * | 2009-12-09 | 2011-06-16 | Novellus Systems, Inc. | Novel gap fill integration |
US8927390B2 (en) * | 2011-09-26 | 2015-01-06 | Applied Materials, Inc. | Intrench profile |
US9460912B2 (en) * | 2012-04-12 | 2016-10-04 | Air Products And Chemicals, Inc. | High temperature atomic layer deposition of silicon oxide thin films |
-
2014
- 2014-05-23 CN CN201410222435.0A patent/CN105097500B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101326629A (zh) * | 2006-05-30 | 2008-12-17 | 应用材料股份有限公司 | 填充介电质间隙的制程室 |
CN102420164A (zh) * | 2010-09-28 | 2012-04-18 | 台湾积体电路制造股份有限公司 | 形成浅沟槽隔离结构的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105097500A (zh) | 2015-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8912074B2 (en) | Method of forming shallow trench isolations | |
US9768167B2 (en) | Method and device for a FinFET | |
US20150014807A1 (en) | Method of forming a shallow trench isolation structure | |
KR20210158393A (ko) | 유동성 유전체 재료들을 이용한 트렌치 격리를 위한 기법들 | |
US20150064929A1 (en) | Method of gap filling | |
US20150287611A1 (en) | Semiconductor devices and fabrication method thereof | |
US9117878B2 (en) | Method for manufacturing shallow trench isolation | |
KR20200036696A (ko) | 감소된 워피지 및 더 나은 트렌치 충전 성능을 갖는, 반도체 디바이스를 제조하는 방법 | |
US20190139757A1 (en) | Methods of forming silicon oxide layer and semiconductor structure | |
CN105097500B (zh) | 一种半导体器件及其制造方法、电子装置 | |
CN106856189B (zh) | 浅沟槽隔离结构及其形成方法 | |
CN112151440B (zh) | 半导体结构的形成方法、晶体管 | |
US8940615B2 (en) | Method of forming isolation structure | |
CN105489484B (zh) | 一种半导体器件及其制造方法、电子装置 | |
US11018049B2 (en) | Manufacturing method of isolation structure | |
US9543212B2 (en) | Preventing over-polishing of poly gate in metal-gate CMP | |
US20200303247A1 (en) | Semiconductor structures with a protective liner and methods of forming the same | |
US8716102B2 (en) | Methods of forming isolation structures for semiconductor devices by performing a dry chemical removal process | |
CN106601679B (zh) | 一种半导体器件及其制作方法、电子装置 | |
CN105789131B (zh) | 一种半导体器件及其制备方法、电子装置 | |
CN109727919B (zh) | 一种半导体器件及其制造方法和电子装置 | |
CN106558610A (zh) | 一种半导体器件及其制备方法、电子装置 | |
US20140117545A1 (en) | Copper hillock prevention with hydrogen plasma treatment in a dedicated chamber | |
CN108206160B (zh) | 一种半导体器件及其制造方法和电子装置 | |
CN105489605B (zh) | 一种半导体器件及其制造方法、电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |