CN109727919B - 一种半导体器件及其制造方法和电子装置 - Google Patents

Abstract

本发明提供一种半导体器件及其制造方法和电子装置，包括：提供半导体衬底，在半导体衬底上形成有若干个间隔的虚拟栅极结构，在相邻的虚拟栅极结构之间存在间隙，在虚拟栅极结构的表面以及间隙的底部和侧壁上形成有接触孔蚀刻停止层；形成填充部分间隙的第一层间介电层；对接触孔蚀刻停止层进行修剪，以去除位于虚拟栅极结构的侧壁顶部的部分接触孔蚀刻停止层；在间隙中形成第二层间介电层，第二层间介电层的顶面高于所述虚拟栅极结构的顶面；依次去除所述接触孔蚀刻停止层和所述虚拟栅极结构，以形成栅极沟槽；在所述栅极沟槽中形成金属栅极结构，所述第二层间介电层的顶面与所述金属栅极结构的顶面齐平。

Description

一种半导体器件及其制造方法和电子装置

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。

背景技术

随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。减小的特征结构尺寸造成器件上的结构特征的空间尺寸减小。器件上间隙与沟槽的宽度变窄到间隙深度对宽度的深宽比高到足以导致介电材料填充间隙相当不易的程度。

流动式化学气相沉积法(Flowable CVD，简称FCVD)因其优异的间隙和沟槽填充能力被广泛应用层间介电层的制程中，例如使用FCVD方法形成可流动介电材料在FinFET器件的制作过程中形成层间介电层。目前层间介电层具有两个膜层，先利用FCVD的更好的间隙填充能力形成可流动介电材料填充间隙，再在可流动介电材料上利用高密度等离子体(HDP)制造工艺形成氧化物(也即HDP氧化物)，HDP氧化物具有更好的等离子和CMP(化学机械研磨)的阻挡力(resistance)。然后，形成两个膜层导致复杂的工艺流程，包括FCVD的回蚀刻，以及再一次CMP工艺。导致金属栅极在制备过程中面临层间介电层平坦化的考验，例如，在采用化学机械研磨工艺对层间介电层进行平坦化时，在层间介电层的表面容易形成碟形凹陷(dishing)等缺陷。在后续形成金属栅极的过程中，还需通过刻蚀去除虚拟栅极以及通过刻蚀对功函数金属层进行切边(chamfering)等，该刻蚀过程也会导致层间介电层表面氧化物的流失，后续金属栅极中的金属电极层例如W沉积和化学机械研磨之后，导致功函数金属层或金属W等残留在层间介电层的顶面上，例如残留在层间介电层表面的碟形凹陷或者其他的划痕或凹坑中，该些金属残留的存在很容易导致相邻器件之间桥接问题(bridge issue)的出现，而使半导体器件报废，产品的良率大大降低。

鉴于上述问题的存在，有必要提出一种新的半导体器件及其制造方法。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对目前存在的问题，本发明一方面提供一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底上形成有若干个间隔的虚拟栅极结构，在相邻的所述虚拟栅极结构之间存在间隙，在所述虚拟栅极结构的表面以及所述间隙的底部和侧壁上形成有接触孔蚀刻停止层；

形成填充部分所述间隙的第一层间介电层；

对所述接触孔蚀刻停止层进行修剪，以去除位于所述虚拟栅极结构的侧壁顶部的部分所述接触孔蚀刻停止层；

在所述间隙中形成第二层间介电层，所述第二层间介电层的顶面高于所述虚拟栅极结构的顶面；

依次去除所述接触孔蚀刻停止层和所述虚拟栅极结构，以形成栅极沟槽；

在所述栅极沟槽中形成金属栅极结构，所述第二层间介电层的顶面与所述金属栅极结构的顶面齐平。

示例性地，形成所述第一层间介电层的方法包括以下步骤：

形成所述第一层间介电层，以填充所述间隙并覆盖所述虚拟栅极结构上方的所述接触孔蚀刻停止层；

在所述第一层间介电层的表面上形成第三层间介电层；

平坦化所述第三层间介电层和所述第一层间介电层，停止于所述接触孔蚀刻停止层的表面；

回蚀刻去除部分所述第一层间介电层，以形成填充部分所述间隙的所述第一层间介电层。

示例性地，所述第一层间介电层的材料包括可流动介电材料，所述第二层间介电层的材料包括旋涂氧化物。

示例性地，在所述虚拟栅极结构的侧壁上还形成有侧墙，所述接触孔蚀刻停止层还覆盖所述侧墙的表面。

示例性地，所述修剪的过程包括以下步骤：去除所述接触孔蚀刻停止层位于所述侧墙顶面上的部分。

示例性地，所述修剪的过程还包括以下步骤：去除部分高度的所述侧墙，以使所述侧墙的顶面与所述第一层间介电层的顶面齐平。

示例性地，所述第一层间介电层的顶面低于所述虚拟栅极结构的顶面，或者，与所述虚拟栅极结构的顶面齐平。

示例性地，形成所述第二层间介电层的方法包括：

形成所述第二层间介电层，以填充满所述间隙并溢出到所述接触孔蚀刻停止层的表面上；

回蚀刻去除部分所述第二层间介电层，直到露出所述虚拟栅极结构上方的所述接触孔蚀刻停止层。

示例性地，形成所述金属栅极结构的方法包括：

在所述栅极沟槽的底部和侧壁上形成功函数金属层；

在所述功函数金属层上形成金属电极层，以填充所述栅极沟槽形成所述金属栅极结构。

本发明再一方面提供一种半导体器件，包括：

半导体衬底，在所述半导体衬底上形成有若干个间隔的栅极沟槽，在所述栅极沟槽中形成有金属栅极结构，相邻的所述金属栅极结构之间存在间隙；

所述间隙的底部和部分侧壁上形成有接触孔蚀刻停止层；

在部分所述间隙中填充有第一层间介电层；

在所述第一层间介电层以及所述接触孔蚀刻停止层的顶面形成有第二层间介电层，所述第二层间介电层的顶面与所述金属栅极结构的顶面齐平。

示例性地，在所述接触孔蚀刻停止层和所述金属栅极结构的侧壁之间还设置有侧墙。

示例性地，所述侧墙的顶面、所述接触孔蚀刻停止层的顶面和所述第一层间介电层的顶面齐平。

示例性地，所述第一层间介电层的顶面低于所述金属栅极结构的顶面。

示例性地，所述金属栅极结构包括：

形成在所述栅极沟槽的底部和侧壁上的功函数金属层；以及

形成在所述功函数金属层上并填充所述栅极沟槽的金属电极层。

本发明另一方面还包括一种电子装置，所述电子装置包括前述的半导体器件。

本发明的半导体器件的制造方法，通过对所述接触孔蚀刻停止层进行修剪，以去除位于所述虚拟栅极结构的侧壁顶部的部分所述接触孔蚀刻停止层；再在所述间隙中形成第二层间介电层，所述第二层间介电层的顶面高于所述虚拟栅极结构的顶面。可以有效避免防止后续在形成所述金属栅极结构时的金属残留在层间介电层的表面，从而避免由于金属残留物的存在而导致的器件之间的桥接问题，进而提高器件的性能和良率。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A至图1G示出了一种半导体器件的制造方法依次实施所获得的器件的剖面示意图，其中，每个附图中的位于左侧的图为沿虚拟栅极结构的长度延伸方向所获得的剖面示意图，位于右侧的图为沿虚拟栅极结构的宽度延伸方向所获得的剖面示意图。

图2A至图2H示出了本发明一个具体实施方式的制造方法依次实施所获得的半导体器件的剖面示意图，其中，每个附图中的位于左侧的图为沿虚拟栅极结构的长度延伸方向所获得的剖面示意图，位于右侧的图为沿虚拟栅极结构的宽度延伸方向所获得的剖面示意图。；

图3示出了本发明一个具体实施方式的半导体器件的制造方法的流程图；

图4示出了本发明一实施例中的电子装置的示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。

为了彻底理解本发明，将在下列的描述中提出详细步骤以及结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

图1A至图1G示出了一种半导体器件的制造方法依次实施所获得的器件的剖面示意图，该半导体器件的制造方法包括以下步骤：

首先，如图1A所示，提供半导体衬底100，在所述半导体衬底100上形成若干个间隔的虚拟栅极结构101，在相邻的所述虚拟栅极结构101之间存在间隙。

继续如图1A所示，先利用FCVD形成可流动介电材料102填充间隙，并且可流动介电材料102还溢出到虚拟栅极结构上方的接触孔蚀刻停止层的表面上，再在可流动介电材料102表面上形成等离子体增强正硅酸乙酯(PETEOS)层103。

接着，如图1B所示，对包括可流动介电材料102和等离子体增强正硅酸乙酯层103的层间介电层执行化学机械研磨(CMP)工艺，停止于接触孔蚀刻停止层中，然后再对可流动介电材料102进行回蚀刻。

接着，如图1C所示，在可流动介电材料上以及接触孔蚀刻停止层的表面利用高密度等离子体(HDP)制造工艺形成HDP氧化物104，再在HDP氧化物104表面上形成另一PETEOS层104。

接着，如图1D所示，对PETEOS层103和HDP氧化物104执行化学机械研磨，停止于虚拟栅极结构的表面，其中在可流动介电材料102的表面剩余了HDP氧化物104。虽然，HDP氧化物的设置具有减小CMP碟形凹陷以及增强刻蚀阻挡力的作用，但是这种形成两个膜层的方法导致复杂的工艺流程，包括FCVD的回蚀刻，以及再一次CMP工艺，而多次使用CMP工艺仍然会增加碟形凹陷或者研磨划痕或者凹坑等问题出现的风险。

接着，如图1E所示，刻蚀去除虚拟栅极结构，以形成栅极沟槽106，然后，在PMOS器件区和NMOS器件区的栅极沟槽106中形成金属栅极结构，包括在PMOS器件区和NMOS器件区的栅极沟槽106的底部和侧壁上形成高k介电层，在PMOS器件区的高k介电层的表面形成功函数金属层107。

接着，如图1F所示，刻蚀去除PMOS器件区的栅极沟槽106侧壁的顶部的部分功函数金属层107，以对其进行去角斜切(Chamfering)，然而在刻蚀去除虚拟栅极结构和本步骤的刻蚀均还有可能对包括HDP氧化物104的层间介电层的表面造成腐蚀，导致表面氧化物的流失，进而使层间介电层表面的碟形凹陷等缺陷尺寸扩大。

最后，如图1G所示，继续进行常规的金属栅极的制备工艺，包括在NMOS器件区和PMOS器件区形成N型功函数层(未示出)，在N型功函数层上形成扩散阻挡层(未示出)，沉积形成金属电极层108填充满NMOS器件区和PMOS器件区的栅极沟槽，并进行化学机械研磨停止于HDP氧化物104的表面，以形成金属栅极结构。金属电极层108的材料包括金属W。然而，由于层间介电层表面存在各种缺陷，例如碟形凹陷、划痕或凹坑等，本步骤的CMP之后，很容易由于上述缺陷而导致功函数金属层或者金属电极层等的金属残留在层间介电层的表面上，该些金属残留的存在很容易导致相邻器件之间桥接问题(bridge issue)的出现，而使半导体器件报废，产品的良率大大降低。

因此，鉴于前述技术问题的存在，本发明提出一种半导体器件的制造方法，如图3所示，其主要包括以下步骤：

步骤S1，提供半导体衬底，在所述半导体衬底上形成有若干个间隔的虚拟栅极结构，在相邻的所述虚拟栅极结构之间存在间隙，在所述虚拟栅极结构的表面以及所述间隙的底部和侧壁上形成有接触孔蚀刻停止层；

步骤S2，形成填充部分所述间隙的第一层间介电层；

步骤S3，对所述接触孔蚀刻停止层进行修剪，以去除位于所述虚拟栅极结构的侧壁顶部的部分所述接触孔蚀刻停止层；

步骤S4，在所述间隙中形成第二层间介电层，所述第二层间介电层的顶面高于所述虚拟栅极结构的顶面；

步骤S5，依次去除所述接触孔蚀刻停止层和所述虚拟栅极结构，以形成栅极沟槽；

步骤S6，在所述栅极沟槽中形成金属栅极结构，所述第二层间介电层的顶面与所述金属栅极结构的顶面齐平。

本发明的半导体器件的制造方法，本发明的半导体器件的制造方法，通过对所述接触孔蚀刻停止层进行修剪，以去除位于所述虚拟栅极结构的侧壁顶部的部分所述接触孔蚀刻停止层；再在所述间隙中形成第二层间介电层，所述第二层间介电层的顶面高于所述虚拟栅极结构的顶面。可以有效避免防止后续在形成所述金属栅极结构时的金属残留在层间介电层的表面，从而避免由于金属残留物的存在而导致的器件之间的桥接问题，进而提高器件的性能和良率。

下面，参考图2A至图2H对本发明的半导体器件的制造方法做详细描述，其中，图2A至图2H示出了本发明一个具体实施方式的制造方法依次实施所获得的半导体器件的剖面示意图。值得一提的是，尽管在图示中示出了半导体器件为FinFET器件的情况，但是本发明并不仅局限于FinFET器件，对于其他类型的半导体器件也同样适用。

示例性地，本发明的半导体器件的制造方法，其包括以下步骤：

首先，执行步骤一，如图2A所示，提供半导体衬底100，在所述半导体衬底100上形成有若干个间隔的虚拟栅极结构，在相邻的所述虚拟栅极结构之间存在间隙，在所述虚拟栅极结构的表面以及所述间隙的底部和侧壁上形成有接触孔蚀刻停止层204。

具体地，如图2A所示，半导体衬底200为体硅衬底，其可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。

在一个示例中，在半导体衬底200上包括MOS器件区，所述MOS器件区包括PMOS器件区、NMOS器件区中的至少一个，为了简便，在图中仅示出了包括一个PMOS器件区和一个NMOS器件区的情况。

示例性地，本发明的半导体器件为FinFET器件，在每个所述NMOS器件区的半导体衬底上形成有第一鳍片结构2011，则在所述PMOS器件区的半导体衬底上形成有第二鳍片结构2012，NMOS器件区的虚拟栅极结构202n横跨所述第一鳍片结构2011，PMOS器件区的虚拟栅极结构202p横跨所述第二鳍片结构2012。

在一个示例中，以FinFET器件为例，在半导体衬底上形成有多个鳍片结构，例如，在所述半导体衬底上的所述NMOS器件区和所述PMOS器件区内分别形成有第一鳍片结构和第二鳍片结构，鳍片结构的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片结构组，鳍片结构的长度也可不相同。具体地，鳍片结构的形成方法在可以使用本领域技术人员熟知的任何适合的方法，在此不做具体限定。

示例性地，在半导体衬底的表面形成有隔离结构，所述隔离结构的顶面低于第一鳍片结构和所述第二鳍片结构的顶面。隔离结构的材料可以选择氧化物，例如高深宽比工艺(HARP)氧化物，具体可以为氧化硅。

示例性地，在所述隔离结构上形成有横跨所述第一鳍片结构2011的虚拟栅极结构202n和横跨第二鳍片结构2012的虚拟栅极结构202p，其中虚拟栅极结构均包括虚拟栅极介电层和虚拟栅极材料层。

示例性地，虚拟栅极介电层的材料包括氧化物，例如氧化硅等，所述虚拟栅极材料层的材料包括多晶硅，或其他适合的材料。

需要指出的是，本发明中所使用的术语“横跨”，例如横跨鳍片结构(例如第一鳍片结构、第二鳍片结构等)的虚拟栅极结构(或者栅极结构)，是指在鳍片结构的部分的上表面和侧面均形成有虚拟栅极结构，并且该虚拟栅极结构还形成在半导体衬底的部分表面上。

在一个示例中，还可以选择性地在所述虚拟栅极结构的侧壁上形成偏移侧墙。

具体地，所述偏移侧墙可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一中实施方式，所述偏移侧墙为氧化硅、氮化硅共同组成。

可选地，PMOS器件区的虚拟栅极结构202p以及NMOS器件区的虚拟栅极结构202n两侧分别执行LDD离子注入步骤并退火活化。

LDD离子注入以在源/漏区形成轻掺杂漏(LDD)结构可以降低电场，并可以显著改进热电子效应。

可选地，在虚拟栅极结构202p、202n的偏移侧墙上均形成侧墙203。

具体地，所述侧墙203可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一中实施方式，所述侧墙203为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁。

在一个示例中，在所述PMOS器件区内的虚拟栅极结构202p的源区和漏区的区域形成有第一应力层。

第一应力层的材料可以包括SiGe或其他可提供压应力的适合的材料。在PMOS内形成具有压应力的应力层，CMOS器件的性能可以通过将压应力作用于PMOS来提高。

进一步地，第一应力层形成于所述第二鳍片结构2012中，并且所述第一应力层的顶面高于所述第二鳍片结构的顶面。

示例性地，在虚拟栅极结构202n两侧所述NMOS器件区内的源区和漏区的区域形成有第二应力层。

在NMOS中，第二应力层通常具有拉应力。第二应力层的材料可以为SiP、SiC或其他可提供拉应力的适合的材料。

进一步地，所述第二应力层形成于所述第一鳍片结构2011中，并且所述第二应力层的顶面高于所述第一鳍片结构2011的顶面。

示例性地，在所述虚拟栅极结构的表面以及所述间隙的底部和侧壁上形成有接触孔蚀刻停止层204。

具体地，在所述虚拟栅极结构202n、202p的表面以及所述间隙的底部和侧壁上形成有接触孔蚀刻停止层204。示例性地，接触孔蚀刻停止层可用SiCN、SiN、SiC、SiOF、SiON等形成，较佳地，所述接触孔蚀刻停止层204的材料包括SiN，可以使用例如化学气相沉积、物理气相沉积等方法形成所述接触孔蚀刻停止层204。

其中，接触孔蚀刻停止层204的厚度可以是任意适合的厚度，例如，100～800埃，在此不做具体限定。

示例性地，在所述虚拟栅极结构的侧壁上形成有侧墙203时，所述接触孔蚀刻停止层204还覆盖所述侧墙203的表面。

接着，执行步骤二，如图2B所示，形成填充部分所述间隙的第一层间介电层205。

在一个示例中，形成所述第一层间介电层205的方法包括以下步骤A1至步骤A4：

首先，执行步骤A1，如图2A所示，形成所述第一层间介电层205，以填充相邻虚拟栅极结构之间的间隙并覆盖所述虚拟栅极结构上方的所述接触孔蚀刻停止层204，例如，填充虚拟栅极结构202n和虚拟栅极结构202p之间的间隙。

所述第一层间介电层205的材料可以是本领域技术人员熟知的任何适合的介电材料，包括但不限于SiO₂、碳氟化合物(CF)、掺碳氧化硅(SiOC)或碳氮化硅(SiCN)等等，较佳地，为了提高间隙填充能力，第一层间介电层205的材料包括可流动介电材料，各种方法可用于沉积形成可流动介电材料，例如使用FCVD方法形成可流动介电材料，填充所述间隙并溢出到接触孔蚀刻停止层表面。

在一个示例中，以可流动的氧化硅作为第一层间介电层205，选用流动式化学气相沉积法(Flowable CVD，FCVD)，采用含硅前驱物(例如有机硅烷)和含氧前驱物(例如氧气、臭氧或氮氧化合物等)反应，在衬底上形成氧化硅层，形成的氧化硅层含有高浓度的硅-氢氧键(Si-OH)，这些键可增加氧化硅的流动性，使氧化硅层具有绝佳的流动性，并可快速移入衬底上的间隙或沟槽内，能更完全地填充沟槽或间隙。

接着，执行步骤A2，在所述第一层间介电层205的表面上形成第三层间介电层206。

可选地，所述第三层间介电层206可以是任何适合的介电材料，例如氧化硅等，其中，较佳地，所述第三层间介电层206的材料包括等离子体增强正硅酸乙酯(PETEOS)，也即以TEOS(正硅酸乙酯)和氧气作为原料，采用PECVD(等离子体增强化学气相沉积)沉积形成的PETEOS薄膜。

接着，执行步骤A3，平坦化所述第三层间介电层和所述第一层间介电层，停止于所述接触孔蚀刻停止层的表面。

所述平坦化的步骤可以本领域技术人员熟知的任何合适的方法，例如化学机械研磨工艺或者刻蚀工艺等，其中，在本步骤中，使用化学机械研磨工艺进行平坦化，研磨后在相邻的虚拟栅极结构之间的间隙处剩余有第一层间介电层205，并且由于负载效应，在第一层间介电层205的表面还可能形成了碟形凹陷(dising)。

接着，如图2B所示，回蚀刻去除部分所述第一层间介电层205，以形成填充部分所述间隙的所述第一层间介电层205。

具体地，可以使用本领域技术人员熟知的湿法刻蚀或者干法刻蚀的方法执行回蚀刻，在回蚀刻中，具有对第一层间介电层高的蚀刻选择性而几乎不会蚀刻所述接触孔蚀刻停止层。

通过回蚀刻，可以将第一层间介电层205中的碟形凹陷去除，而获得平坦的表面，回蚀刻后，所述第一层间介电层205的表面可以与所述虚拟栅极结构的顶面齐平，也可以低于所述虚拟栅极结构的顶面。

接着，执行步骤三，如图2C所示，对所述接触孔蚀刻停止层204进行修剪，以去除位于所述虚拟栅极结构的侧壁顶部的部分所述接触孔蚀刻停止层204。

在一个示例中，修剪的作用在于去除部分接触孔蚀刻停止层204，使位于所述间隙之外的所述接触孔蚀刻停止层204仅覆盖所述虚拟栅极结构202p、202n的表面。

在一个示例中，所述修剪可以使用本领域技术人员熟知的湿法刻蚀或者干法刻蚀工艺，干法刻蚀工艺包括但不限于：反应离子刻蚀(RIE)、离子束刻蚀、等离子体刻蚀或者激光切割。最好通过一个或者多个RIE步骤进行干法刻蚀。该刻蚀具有接触孔蚀刻停止层204相对第一层间介电层205高的蚀刻选择比，例如，对氮化硅材质的接触孔蚀刻停止层204具有高的蚀刻速率，而对于例如氧化硅材质的第一层间介电层205低的蚀刻速率，或者几乎不会蚀刻第一层间介电层。

示例性地，修剪后，位于所述间隙的侧壁上的所述接触孔蚀刻停止层204的顶面与所述第一层间介电层205的顶面齐平。

修剪可以扩大所述第一层间介电层上方的间隙的尺寸，修剪后所述接触孔蚀刻停止层位于所述虚拟栅极结构上的部分的侧壁与其下方的所述虚拟栅极结构的侧壁对齐。

示例性地，所述修剪包括去除所述接触孔蚀刻停止层204位于所述侧墙203上的部分。

在一个示例中，所述修剪还包括：去除部分高度的所述侧墙203，以使所述侧墙203的顶面与所述第一层间介电层205的顶面齐平。可选地，在本步骤中，对接触孔蚀刻停止层204进行刻蚀修剪的同时，还会对侧墙203和第一层间介电层205进行蚀刻，使得最终的位于所述间隙的侧壁上的所述接触孔蚀刻停止层204的顶面、所述第一层间介电层205的顶面以及侧墙203的顶面齐平。

接着，执行步骤四，如图2E所示，在所述间隙中形成第二层间介电层207，所述第二层间介电层207的顶面高于虚拟栅极结构202p、202n的顶面。

示例性，所述第二层间介电层207覆盖所述间隙中的第一层间介电层、侧墙和接触孔蚀刻停止层，其可以仅位于间隙的顶部，并且所述第二层间介电层207的顶面可以高于所述虚拟栅极结构202n和虚拟栅极结构202p的顶面，更进一步地，所述第二层间介电层207的顶面与所述虚拟栅极结构202n和虚拟栅极结构202p上的接触孔蚀刻停止层204的顶面齐平。

在一个示例中，形成所述第二层间介电层207的方法包括：

首先，如图2D所示，形成所述第二层间介电层207，以填充满所述间隙并溢出到所述接触孔蚀刻停止层204的表面上。

具体地，所述第二层间介电层207的材料可以使用本领域技术人员熟知的任何适合的介电材料，包括但不限于氧化硅等，较佳地，所述第二层间介电层207的材料包括旋涂氧化物(Spin-on oxide)，旋涂氧化物具有良好的空隙填充能力，可使用任意适合的例如旋涂、印刷等方法来进行旋涂氧化物的涂布，之后，还可以选择性地对第二层间介电层207进行烘烤处理，例如在400℃以下，进行30至60分钟的低温烘烤，以提高致密性。

接着，如图2E所示，回蚀刻去除部分所述第二层间介电层207，直到露出所述虚拟栅极结构202n、202p上方的所述接触孔蚀刻停止层204。

具体地，可以使用湿法刻蚀或者干法刻蚀等方法实施所述回蚀刻，该回蚀刻具有对第二层间介电层207的高的蚀刻速率，而对于接触孔蚀刻停止层204低的蚀刻速率。

由于在间隙的顶部形成了第二层间介电层207，而该第二层间介电层207的顶面又高于虚拟栅极结构的顶面，也就不会产生由于CMP而导致的碟形凹陷等问题，并且由于使用回蚀刻的方法形成该第二层间介电层，也就不会在第二层间介电层上形成碟形凹陷等缺陷。

随后，执行步骤五，依次去除所述接触孔蚀刻停止层和所述虚拟栅极结构，以形成栅极沟槽。

具体地，首先，如图2F所示，刻蚀去除所述虚拟栅极结构202n、202p上的接触孔蚀刻停止层。

可以使用本领域技术人员熟知的任何适合的干法刻蚀或者湿法刻蚀方法去除所述接触孔蚀刻停止层，其中，该刻蚀具有对接触孔蚀刻停止层高的蚀刻速率，而对虚拟栅极机构以及第二层间介电层等具有低的蚀刻速率。

示例性地，在所述接触孔蚀刻停止层的材料包括氮化硅时，可以使用热的磷酸作为刻蚀剂去除所述接触孔蚀刻停止层。

示例性地，在去除接触孔蚀刻停止层后，还包括去除可能形成在虚拟栅极结构表面的侧墙或者偏移侧墙等膜层。

接着，如图2G所示，去除虚拟栅极结构，以形成栅极沟槽208。

具体地，可以使用本领域技术人员熟知的任何适合的刻蚀方法包括但不限于湿法刻蚀或者干法刻蚀来实施虚拟栅极结构的去除，在此不做具体限定。

去除虚拟栅极结构包括将虚拟栅极材料层和虚拟栅极介电层均全部去除。

最后，在PMOS器件区和NMOS器件区分别形成了栅极沟槽208。

随后，执行步骤六，如图2H所示，在所述栅极沟槽中形成金属栅极结构209，所述第二层间介电层207的顶面与所述金属栅极结构209的顶面齐平。

具体地，金属栅极结构209的制备可以使用本领域技术人员熟知的任何适合的方法。

在一个示例中，形成金属栅极结构的方法包括：在所述栅极沟槽的底部和侧壁上形成功函数金属层；在所述功函数金属层上形成金属电极层，以填充所述栅极沟槽形成所述金属栅极结构，并且最后执行化学机械研磨工艺以第二层间介电层表面上的膜层进行研磨，以形成最终的金属栅极结构，而由于前述步骤中形成的第二层间介电层的表面不存在碟形凹陷等缺陷，因此，可以有效避免由于上述缺陷导致的本步骤中CMP时在第二层间介电层的表面形成金属残留，进而防止了由于金属残留而导致的器件之间的桥接问题，提高了器件的性能和良率。

作为示例，金属栅极结构209的制备方法包括：首先，在PMOS器件区和NMOS器件区的栅极沟槽底部露出的鳍片结构表面形成界面层(未示出)。接着，在栅极沟槽底部和侧壁上以及第二介电层的表面形成高k介电层(未示出)，高k介电层的k值(介电常数)通常为3.9以上，其构成材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等，较佳地是氧化铪、氧化锆或氧化铝。接着，在高k介电层的表面形成覆盖层(未示出)，例如，La₂O₃、Al₂O₃等，随后，在PMOS器件区的覆盖层表面形成P型功函数金属层，P型功函数金属层(PWF)的材料可以选择为但不限于TixN1-x、TaC、MoN、TaN或者其他适合的薄膜层。随后，在PMOS器件区和NMOS器件区形成N型功函数金属层，N型功函数金属层的材料可以选择为但不限于TaC、Ti、Al、TixAl1-x或者其他适合的薄膜层。随后，在N型功函数金属层表面上形成扩散阻挡层(未示出)，随后，形成金属电极层填充所述栅极沟槽，并溢出到第二层间介电层表面上，金属电极层的材料可以选择为但不限于Al、W或者其他适合的薄膜层。最后，执行化学机械研磨工艺，直到露出第二层间介电层的表面，以形成金属栅极结构209。

至此完成了对本发明的半导体器件的制造方法的关键步骤的介绍，对于完整的器件制备还需其他的步骤，在此不做赘述。

综上所述，本发明的半导体器件的制造方法，通过对所述接触孔蚀刻停止层进行修剪，以去除位于所述虚拟栅极结构的侧壁顶部的部分所述接触孔蚀刻停止层；再在所述间隙中形成第二层间介电层，所述第二层间介电层的顶面高于所述虚拟栅极结构的顶面，能够避免在第二层间介电层的表面形成碟形凹陷等缺陷，可以有效避免防止后续在形成所述金属栅极结构时的金属残留在层间介电层的表面，从而避免由于金属残留物的存在而导致的器件之间的桥接问题，进而提高器件的性能和良率。

本发明在一个具体实施方式中还提供一种半导体器件，该半导体器件采用前述的制造方法制备获得。参考图2H，对本发明的半导体器件做详细描述。

在一个示例中，如图2H所示，本发明的半导体器件包括半导体衬底200，在所述半导体衬底200上形成有若干个间隔的栅极沟槽，在所述栅极沟槽中形成有金属栅极结构209，相邻的所述金属栅极结构209之间存在间隙。

在一个示例中，在半导体衬底200上包括MOS器件区，所述MOS器件区包括PMOS器件区、NMOS器件区中的至少一个，为了简便，在图中仅示出了包括一个PMOS器件区和一个NMOS器件区的情况。

示例性地，本发明的半导体器件为FinFET器件，在每个所述NMOS器件区的半导体衬底上形成有第一鳍片结构2011，则在所述PMOS器件区的半导体衬底上形成有第二鳍片结构2012，NMOS器件区的金属栅极结构209横跨所述第一鳍片结构2011，PMOS器件区的金属栅极结构209横跨所述第二鳍片结构2012。

在一个示例中，所述金属栅极结构包括：形成在所述栅极沟槽的底部和侧壁上的功函数金属层；以及形成在所述功函数金属层上并填充所述栅极沟槽的金属电极层。功函数金属层根据器件的类型，选择适合的材质。

更具体地，作为示例，金属栅极结构209包括：形成在PMOS器件区和NMOS器件区的栅极沟槽底部露出的鳍片结构表面的界面层(未示出)；在栅极沟槽底部和侧壁上的表面形成的高k介电层(未示出)，高k介电层的k值(介电常数)通常为3.9以上，其构成材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等，较佳地是氧化铪、氧化锆或氧化铝。形成在高k介电层表面的覆盖层(未示出)，例如，La₂O₃、Al₂O₃等，在PMOS器件区的覆盖层表面形成的P型功函数金属层，P型功函数金属层(PWF)的材料可以选择为但不限于TixN1-x、TaC、MoN、TaN或者其他适合的薄膜层。形成在PMOS器件区和NMOS器件区的N型功函数金属层，N型功函数金属层的材料可以选择为但不限于TaC、Ti、Al、TixAl1-x或者其他适合的薄膜层。形成在N型功函数金属层表面上的扩散阻挡层(未示出)，以及填充所述栅极沟槽的金属电极层，金属电极层的材料可以选择为但不限于Al、W或者其他适合的薄膜层。

在一个示例中，在相邻的金属栅极结构之间的间隙的底部和部分侧壁上形成有接触孔蚀刻停止层204。示例性地，接触孔蚀刻停止层可用SiCN、SiN、SiC、SiOF、SiON等形成，较佳地，所述接触孔蚀刻停止层204的材料包括SiN。

在一个示例中，在所述接触孔蚀刻停止层204和所述金属栅极结构209的侧壁之间还设置有侧墙203。

在一个示例中，在部分所述间隙中填充有第一层间介电层205。

所述第一层间介电层205的材料可以是本领域技术人员熟知的任何适合的介电材料，包括但不限于SiO₂、碳氟化合物(CF)、掺碳氧化硅(SiOC)或碳氮化硅(SiCN)等等，较佳地，为了提高间隙填充能力，第一层间介电层205的材料包括可流动介电材料，各种方法可用于沉积形成可流动介电材料，例如使用FCVD方法形成可流动介电材料。

示例性地，所述第一层间介电层205的顶面低于所述金属栅极结构209的顶面，所述第一层间介电层205的顶面与所述侧墙203和所述接触孔蚀刻停止层204的顶面齐平。

在一个示例中，在所述第一层间介电层205以及所述接触孔蚀刻停止层204的顶面上形成有第二层间介电层207，所述第二层间介电层207的顶面与所述金属栅极结构209的顶面齐平。

进一步地，所述第二层间介电层207还覆盖侧墙203的顶面。

具体地，所述第二层间介电层207的材料可以使用本领域技术人员熟知的任何适合的介电材料，包括但不限于氧化硅等，较佳地，所述第二层间介电层207的材料包括旋涂氧化物(Spin-on oxide)，旋涂氧化物具有良好的空隙填充能力。

由于本发明的半导体器件使用前述的方法制备获得，因此具有和前述方法相同的优点，在此不作赘述。

本发明还提供了一种电子装置，包括前述的半导体器件，所述半导体器件根据前述方法制备得到。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、数码相框、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括电路的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。

其中，图4示出移动电话手机的示例。移动电话手机400被设置有包括在外壳401中的显示部分402、操作按钮403、外部连接端口404、扬声器405、话筒406等。

其中所述移动电话手机包括前述的半导体器件，所述半导体器件包括：

半导体衬底，在所述半导体衬底上形成有若干个间隔的栅极沟槽，在所述栅极沟槽中形成有金属栅极结构，相邻的所述金属栅极结构之间存在间隙；

所述间隙的底部和部分侧壁上形成有接触孔蚀刻停止层；

在部分所述间隙中填充有第一层间介电层；

在所述第一层间介电层以及所述接触孔蚀刻停止层的顶面形成有第二层间介电层，所述第二层间介电层的顶面与所述金属栅极结构的顶面齐平。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (15)

1.一种半导体的制造方法，其特征在于，包括：

提供半导体衬底，在所述半导体衬底上形成有若干个间隔的虚拟栅极结构，在相邻的所述虚拟栅极结构之间存在间隙，在所述虚拟栅极结构的表面以及所述间隙的底部和侧壁上形成有接触孔蚀刻停止层；

形成填充部分所述间隙的第一层间介电层；

对所述接触孔蚀刻停止层进行修剪，以去除位于所述虚拟栅极结构的侧壁顶部的部分所述接触孔蚀刻停止层；

在所述间隙中形成第二层间介电层，所述第二层间介电层的顶面高于所述虚拟栅极结构的顶面；

依次去除所述接触孔蚀刻停止层和所述虚拟栅极结构，以形成栅极沟槽；

在所述栅极沟槽中形成金属栅极结构，所述第二层间介电层的顶面与所述金属栅极结构的顶面齐平。

2.如权利要求1所述的制造方法，其特征在于，形成所述第一层间介电层的方法包括以下步骤：

形成所述第一层间介电层，以填充所述间隙并覆盖所述虚拟栅极结构上方的所述接触孔蚀刻停止层；

在所述第一层间介电层的表面上形成第三层间介电层；

平坦化所述第三层间介电层和所述第一层间介电层，停止于所述接触孔蚀刻停止层的表面；

回蚀刻去除部分所述第一层间介电层，以形成填充部分所述间隙的所述第一层间介电层。

3.如权利要求2所述的制造方法，其特征在于，所述第一层间介电层的材料包括可流动介电材料，所述第二层间介电层的材料包括旋涂氧化物。

4.如权利要求1所述的制造方法，其特征在于，在所述虚拟栅极结构的侧壁上还形成有侧墙，所述接触孔蚀刻停止层还覆盖所述侧墙的表面。

5.如权利要求4所述的制造方法，其特征在于，所述修剪的过程包括以下步骤：去除所述接触孔蚀刻停止层位于所述侧墙顶面上的部分。

6.如权利要求5所述的制造方法，其特征在于，所述修剪的过程还包括以下步骤：去除部分高度的所述侧墙，以使所述侧墙的顶面与所述第一层间介电层的顶面齐平。

7.如权利要求1所述的制造方法，其特征在于，所述第一层间介电层的顶面低于所述虚拟栅极结构的顶面，或者，与所述虚拟栅极结构的顶面齐平。

8.如权利要求1所述的制造方法，其特征在于，形成所述第二层间介电层的方法包括：

形成所述第二层间介电层，以填充满所述间隙并溢出到所述接触孔蚀刻停止层的表面上；

回蚀刻去除部分所述第二层间介电层，直到露出所述虚拟栅极结构上方的所述接触孔蚀刻停止层。

9.如权利要求1所述的制造方法，其特征在于，形成所述金属栅极结构的方法包括：

在所述栅极沟槽的底部和侧壁上形成功函数金属层；

在所述功函数金属层上形成金属电极层，以填充所述栅极沟槽形成所述金属栅极结构。

10.一种半导体器件，其特征在于，所述半导体器件包括：

半导体衬底，在所述半导体衬底上形成有若干个间隔的栅极沟槽，在所述栅极沟槽中形成有金属栅极结构，相邻的所述金属栅极结构之间存在间隙；

所述间隙的底部和部分侧壁上形成有接触孔蚀刻停止层；

在部分所述间隙中填充有第一层间介电层；

在所述第一层间介电层以及所述接触孔蚀刻停止层的顶面形成有第二层间介电层，所述第二层间介电层的顶面与所述金属栅极结构的顶面齐平。

11.如权利要求10所述的半导体器件，其特征在于，在所述接触孔蚀刻停止层和所述金属栅极结构的侧壁之间还设置有侧墙。

12.如权利要求11所述的半导体器件，其特征在于，所述侧墙的顶面、所述接触孔蚀刻停止层的顶面和所述第一层间介电层的顶面齐平。

13.如权利要求10所述的半导体器件，其特征在于，所述第一层间介电层的顶面低于所述金属栅极结构的顶面。

14.如权利要求10所述的半导体器件，其特征在于，所述金属栅极结构包括：

形成在所述栅极沟槽的底部和侧壁上的功函数金属层；以及

形成在所述功函数金属层上并填充所述栅极沟槽的金属电极层。

15.一种电子装置，其特征在于，所述电子装置包括权利要求10至14之一所述的半导体器件。

Images