CN105489484B - 一种半导体器件及其制造方法、电子装置 - Google Patents

一种半导体器件及其制造方法、电子装置 Download PDF

Info

Publication number
CN105489484B
CN105489484B CN201410538607.5A CN201410538607A CN105489484B CN 105489484 B CN105489484 B CN 105489484B CN 201410538607 A CN201410538607 A CN 201410538607A CN 105489484 B CN105489484 B CN 105489484B
Authority
CN
China
Prior art keywords
dielectric layer
interlayer dielectric
flowable
flowable interlayer
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410538607.5A
Other languages
English (en)
Other versions
CN105489484A (zh
Inventor
邓浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410538607.5A priority Critical patent/CN105489484B/zh
Publication of CN105489484A publication Critical patent/CN105489484A/zh
Application granted granted Critical
Publication of CN105489484B publication Critical patent/CN105489484B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件及其制造方法、电子装置。所述方法包括：提供半导体衬底，所述半导体衬底上具有沟槽；在所述沟槽中循环进行第一可流动的层间介电层的至少一部分的沉积操作和第一固化处理操作，直至填满所述沟槽，以形成所述第一可流动的层间介电层；在所述半导体衬底和所述第一可流动的层间介电层上沉积第二可流动的层间介电层；对所述第一可流动的层间介电层和所述第二可流动的层间介电层进行第二固化处理；以及对所述第一可流动的层间介电层和所述第二可流动的层间介电层进行蒸气退火处理。本发明提供的半导体器件的制造方法可以改善沟槽深处的沉积膜的质量而不增加热预算，有利于较深沟槽的填充。

Description

一种半导体器件及其制造方法、电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法、电子装置。
背景技术
随着半导体集成电路的发展，半导体器件的特征尺寸越来越小。减小特征尺寸会导致半导体器件的间隙和沟槽的深度与宽度之间的纵宽比增大。过高的纵宽比可能在间隙和沟槽的填充过程中产生问题，例如所沉积的材料倾向于在沟槽顶角处悬垂或在沟槽中心处产生空洞。这可引起器件性能和电可靠性问题。
可流动的化学气相沉积(FCVD)工艺由于具有优异的间隙填充能力并且与即将形成的器件轮廓无关而被广泛应用在20nm以下节点的制程技术中。然而，为了实现良好的膜质量，需要对FCVD膜进行高温退火以使其发生转变。随着半导体器件的纵宽比增大，FCVD膜在沟槽深处发生完全转变也越来越困难。
发明内容
根据本发明的一个方面，提供了一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底上具有沟槽；在所述沟槽中循环进行第一可流动的层间介电层的至少一部分的沉积操作和第一固化处理操作，直至填满所述沟槽，以形成所述第一可流动的层间介电层；在所述半导体衬底和所述第一可流动的层间介电层上沉积第二可流动的层间介电层；对所述第一可流动的层间介电层和所述第二可流动的层间介电层进行第二固化处理；以及对所述第一可流动的层间介电层和所述第二可流动的层间介电层进行蒸气退火处理。
可选地，所述第一固化处理操作为低温紫外线固化处理，处理温度为50～80℃。
可选地，所述第二固化处理操作为臭氧固化处理，处理温度为150℃。
可选地，所述第一可流动的层间介电层的所述至少一部分采用可流动的化学气相沉积工艺沉积。
可选地，所述第二可流动的层间介电层采用可流动的化学气相沉积工艺沉积。
可选地，所述第一可流动的层间介电层的所述至少一部分的沉积操作和第一固化处理操作循环2～3次。
可选地，所述第一可流动的层间介电层的所述至少一部分的厚度为200～600埃。
根据本发明的另一方面，提供了一种根据上述方法制造的半导体器件。
根据本发明的又一方面，提供了一种电子装置，包括根据上述方法制造的所述半导体器件。
根据本发明提供的半导体器件的制造方法，在填充沟槽的过程中，边沉积边固化，通过多次循环的沉积和固化操作完成填充。这使得沟槽深处的介电材料可以发生比较充分的转变，从而不会留下空洞。因此，本发明提供的半导体器件的制造方法可以改善沟槽深处的沉积膜的质量而不增加热预算，有利于较深沟槽的填充。
为了使本发明的目的、特征和优点更明显易懂，特举较佳实施例，并结合附图，做详细说明如下。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中：
图1示出根据本发明实施例的半导体器件的制造方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件的制造方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
实施例一
图1示出根据本发明实施例的半导体器件的制造方法100的流程图。下面，参照图1来描述本发明提出的半导体器件的制造方法的详细步骤。
首先，在步骤S101中，提供半导体衬底，所述半导体衬底上具有沟槽。所述半导体衬底的构成材料可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在所述半导体衬底中可以形成有隔离槽、埋层、各种阱(well)结构。所述沟槽可以是浅沟槽隔离(STI)结构的沟槽。
在步骤S102中，在所述沟槽中循环进行第一可流动的层间介电层的至少一部分的沉积操作和第一固化处理操作，直至填满所述沟槽，以形成所述第一可流动的层间介电层。所述第一可流动的层间介电层可以使用例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。所述第一可流动的层间介电层的所述至少一部分可以采用FCVD工艺沉积。所述第一固化处理操作可以为低温紫外线固化处理，处理温度为50～80℃。因此，所述第一固化处理操作的热预算非常低。在一个实施例中，可以采用含硅前驱物，例如Si(NH3)3，来形成所述第一可流动的层间介电层。如在所述沟槽中沉积Si(NH3)3，之后对Si(NH3)3进行紫外线固化处理。其中Si-H键转化为Si-Si键和H2。因此，介电材料中的Si-H键大大减少。这有利于改善FCVD膜的质量。
将所述第一可流动的层间介电层的形成过程分成多次，每次在沉积某一厚度的介电材料之后，即对所沉积的介电材料进行固化处理。如此循环进行多次的沉积-固化操作，直至所述沟槽被完全填满。这种形成层间介电层的方式可以确保沟槽深处的介电材料发生充分的转变，以避免在沟槽内部留下空洞。可以理解，沉积-固化操作的循环次数以及每次沉积的介电材料的厚度可以根据需要确定，并且可以发生变化。例如，每次沉积的介电材料的厚度可以相同或不同。在一个实施例中，所述第一可流动的层间介电层的所述至少一部分的厚度为200～600埃。在另一个实施例中，所述第一可流动的层间介电层的所述至少一部分的沉积操作和第一固化处理操作循环2～3次。
在步骤S103中，在所述半导体衬底和所述第一可流动的层间介电层上沉积第二可流动的层间介电层。所述第二可流动的层间介电层可以使用例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。所述第二可流动的层间介电层是块层间介电层。所述第二可流动的层间介电层可以采用FCVD工艺沉积。
在步骤S104中，对所述第一可流动的层间介电层和所述第二可流动的层间介电层进行第二固化处理。在一个实施例中，所述第二固化处理操作为臭氧固化处理，处理温度为150℃。因此，所述第二固化处理操作的热预算非常低。在臭氧气氛中固化所述第一可流动的层间介电层和所述第二可流动的层间介电层，可以使层间介电层的材料转变成SiO2。
在步骤S105中，对所述第一可流动的层间介电层和所述第二可流动的层间介电层进行蒸气退火处理。蒸气退火处理可以去除介电材料中多余的水气并且可以使介电材料致密化。
根据本发明提供的半导体器件的制造方法，在填充沟槽的过程中，边沉积边固化，通过多次循环的沉积和固化操作完成填充。这使得沟槽深处的介电材料可以发生比较充分的转变，从而不会留下空洞。因此，本发明提供的半导体器件的制造方法可以改善沟槽深处的沉积膜的质量而不增加热预算，有利于较深沟槽的填充。
实施例二
本发明还提供了一种半导体器件，所述半导体器件选用上述实施例所述的方法制造。根据本发明提供的半导体器件，在填充沟槽的过程中，边沉积边固化，通过多次循环的沉积和固化操作完成填充。这使得沟槽深处的介电材料可以发生比较充分的转变，从而不会留下空洞。因此，本发明提供的半导体器件可以改善沟槽深处的沉积膜的质量而不增加热预算，有利于较深沟槽的填充。
实施例三
本发明还提供了一种电子装置，包括实施例二所述的半导体器件。其中，半导体器件为实施例二所述的半导体器件，或根据实施例一所述的制造方法得到的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种半导体器件的制造方法，包括：
提供半导体衬底，所述半导体衬底上具有沟槽；
在所述沟槽中循环进行第一可流动的层间介电层的至少一部分的沉积操作和第一固化处理操作，直至填满所述沟槽，以形成所述第一可流动的层间介电层；
在所述半导体衬底和所述第一可流动的层间介电层上沉积第二可流动的层间介电层；
对所述第一可流动的层间介电层和所述第二可流动的层间介电层进行第二固化处理；以及
对所述第一可流动的层间介电层和所述第二可流动的层间介电层进行蒸气退火处理，以去除介电材料中多余的水气并且使介电材料致密化。
2.根据权利要求1所述的方法，其特征在于，所述第一固化处理操作为低温紫外线固化处理，处理温度为50～80℃。
3.根据权利要求1所述的方法，其特征在于，所述第二固化处理操作为臭氧固化处理，处理温度为150℃。
4.根据权利要求1所述的方法，其特征在于，所述第一可流动的层间介电层的所述至少一部分采用可流动的化学气相沉积工艺沉积。
5.根据权利要求1所述的方法，其特征在于，所述第二可流动的层间介电层采用可流动的化学气相沉积工艺沉积。
6.根据权利要求1所述的方法，其特征在于，所述第一可流动的层间介电层的所述至少一部分的沉积操作和第一固化处理操作循环2～3次。
7.根据权利要求1所述的方法，其特征在于，所述第一可流动的层间介电层的所述至少一部分的厚度为200～600埃。
8.一种采用权利要求1-7之一所述的方法制造的半导体器件。
9.一种电子装置，所述电子装置包括权利要求8所述的半导体器件。
CN201410538607.5A 2014-10-13 2014-10-13 一种半导体器件及其制造方法、电子装置 Active CN105489484B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410538607.5A CN105489484B (zh) 2014-10-13 2014-10-13 一种半导体器件及其制造方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410538607.5A CN105489484B (zh) 2014-10-13 2014-10-13 一种半导体器件及其制造方法、电子装置

Publications (2)

Publication Number Publication Date
CN105489484A CN105489484A (zh) 2016-04-13
CN105489484B true CN105489484B (zh) 2018-07-20

Family

ID=55676396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410538607.5A Active CN105489484B (zh) 2014-10-13 2014-10-13 一种半导体器件及其制造方法、电子装置

Country Status (1)

Country Link
CN (1) CN105489484B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960074B2 (en) * 2016-06-30 2018-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated bi-layer STI deposition
CN109904057A (zh) * 2017-12-11 2019-06-18 中芯国际集成电路制造(北京)有限公司 半导体装置的制造方法
CN111128850A (zh) * 2018-10-30 2020-05-08 长鑫存储技术有限公司 沟槽隔离结构的形成方法及介电膜的形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077786A (en) * 1997-05-08 2000-06-20 International Business Machines Corporation Methods and apparatus for filling high aspect ratio structures with silicate glass
CN102652355A (zh) * 2009-12-21 2012-08-29 应用材料公司 在流动式cvd工艺所形成的介电材料上进行的湿法氧化工艺
CN102668061A (zh) * 2009-10-05 2012-09-12 应用材料公司 后平坦化致密化
CN102741989A (zh) * 2009-11-12 2012-10-17 应用材料公司 固化无碳可流动cvd膜
CN103943621A (zh) * 2013-01-22 2014-07-23 联华电子股份有限公司 浅沟槽隔离结构及其形成方法
CN103996649A (zh) * 2014-06-09 2014-08-20 上海华力微电子有限公司 一种提高浅沟槽隔离介电质薄膜填充能力的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077786A (en) * 1997-05-08 2000-06-20 International Business Machines Corporation Methods and apparatus for filling high aspect ratio structures with silicate glass
CN102668061A (zh) * 2009-10-05 2012-09-12 应用材料公司 后平坦化致密化
CN102741989A (zh) * 2009-11-12 2012-10-17 应用材料公司 固化无碳可流动cvd膜
CN102652355A (zh) * 2009-12-21 2012-08-29 应用材料公司 在流动式cvd工艺所形成的介电材料上进行的湿法氧化工艺
CN103943621A (zh) * 2013-01-22 2014-07-23 联华电子股份有限公司 浅沟槽隔离结构及其形成方法
CN103996649A (zh) * 2014-06-09 2014-08-20 上海华力微电子有限公司 一种提高浅沟槽隔离介电质薄膜填充能力的方法

Also Published As

Publication number Publication date
CN105489484A (zh) 2016-04-13

Similar Documents

Publication Publication Date Title
US10147634B2 (en) Techniques for trench isolation using flowable dielectric materials
US8928112B2 (en) Shallow trench isolation
CN105244269B (zh) 一种半导体器件及其制造方法
CN105845725B (zh) 一种半导体器件及其制造方法和电子装置
CN105448898B (zh) 一种半导体器件及其制造方法和电子装置
CN105428238B (zh) 一种FinFET器件及其制作方法和电子装置
TWI579905B (zh) 半導體結構及其製造方法
TW201351505A (zh) 半導體積體電路的製造方法
CN105489484B (zh) 一种半导体器件及其制造方法、电子装置
CN103633140A (zh) 两步式浅沟槽隔离（sti）工艺
CN105097954B (zh) 一种半导体器件的制造方法和电子装置
CN105206562B (zh) 一种半导体器件及其制作方法、电子装置
CN104681555B (zh) 一种集成电路及其制造方法和电子装置
CN105789131B (zh) 一种半导体器件及其制备方法、电子装置
US20140151760A1 (en) Doped flowable pre-metal dielectric
CN105489605B (zh) 一种半导体器件及其制造方法、电子装置
CN105097500B (zh) 一种半导体器件及其制造方法、电子装置
CN106601679A (zh) 一种半导体器件及其制作方法、电子装置
CN105990119B (zh) 半导体器件制作方法、半导体器件及电子装置
US8716104B1 (en) Method of fabricating isolation structure
CN107994016B (zh) 浅沟槽隔离结构及其制作方法
CN106910693B (zh) 一种半导体器件及其制造方法和电子装置
CN107527814A (zh) 一种半导体器件及制备方法、电子装置
CN106910709A (zh) 一种半导体器件及其制备方法、电子装置
Lai et al. Superior PSZ‐SOD Gap‐Fill Process Integration Using Ultra‐Low Dispensation Amount in STI for 28 nm NAND Flash Memory and Beyond

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant