CN103996649A - 一种提高浅沟槽隔离介电质薄膜填充能力的方法 - Google Patents
一种提高浅沟槽隔离介电质薄膜填充能力的方法 Download PDFInfo
- Publication number
- CN103996649A CN103996649A CN201410254087.5A CN201410254087A CN103996649A CN 103996649 A CN103996649 A CN 103996649A CN 201410254087 A CN201410254087 A CN 201410254087A CN 103996649 A CN103996649 A CN 103996649A
- Authority
- CN
- China
- Prior art keywords
- trench isolation
- shallow
- shallow trench
- thin film
- filling capacity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
一种提高浅沟槽隔离介电质薄膜填充能力的方法,包括:接收预沉积薄膜硅片;在硅片中刻蚀出浅沟槽隔离结构并进行预处理;预填充衬底以形成预填充层;在预填充衬底后利用流动式化学气相沉积法部分填充浅沟槽隔离结构以形成浅沟槽隔离氧化物薄膜;沉积覆盖经过流动式化学气相沉积法部分填充之后浅沟槽隔离结构的上层薄膜;执行高温退火处理以提高浅沟槽隔离氧化物薄膜和上层薄膜的抗湿法刻蚀性能和致密性。本发明成功的解决了流动式化学气相沉积法在浅沟槽隔离中应用遇到的主要的技术问题,将流动式化学气相沉积法和高密度等离子化学气相沉积法或高深宽比工艺整合在一起,增加了浅沟槽隔离薄膜无空洞和无缝隙填充的工艺窗口。
Description
技术领域
本发明涉及半导体制造领域,具体涉及半导体制造中浅沟槽隔离介电质薄膜填充能力提高的整合流程,更具体地说,本发明涉及一种提高浅沟槽隔离介电质薄膜填充能力的方法。
背景技术
浅沟槽隔离(Shallow Trench Isolation,STI)技术是集成电路制造中普遍采用一种隔离方法,用于氧化硅填充浅沟槽来隔离不同的半导体器件,避免产生漏电流及短路现象。随着芯片制造技术向尺寸更小的新工艺技术节点迈进,浅沟槽的宽度不断减小,但浅沟槽的高度不能成比例的降低,导致浅沟槽的深宽比随着新工艺技术节点增加。浅沟槽深宽比的增加使得浅沟槽介电质薄膜填充(gap fill)容易产生空洞(void)或缝隙(seam)。浅沟槽介电质薄膜中的空洞或缝隙会直接导致器件性能下降甚至失效。
目前主要有两种化学沉积法用于半导体制造中浅沟槽隔离介电质薄膜制备:一种是用高密度等离子(High Density Plasma,HDP)化学气相沉积,但此方法只能对深宽比小于6:1的浅沟槽填充做到不造成空洞或缝隙;另一种方法是高深宽比工艺(High Aspect Ratio Process,HARP)可以做到最高10:1的深宽比填充,但浅沟槽需要做成V型结构,而且沟槽侧墙角度最好小过87°,这种V型结构要求在20纳米及以下技术节点鳍式场效应晶体管(FinField-Effect Transistor,FinFET)中将难以实现,高深宽比工艺的另一个缺陷是会在填充后的现场水汽生成退火(In-Situ Steam Generation,ISSG)过程中氧化有源区硅元素造成有源区尺寸的缩小。
为了避免介电质薄膜中空洞或缝隙的形成,一种新的制备方法是流动式化学气相沉积(Flowable CVD,FCVD),介电质材料可以在液体形态下自由流动到需要填充的各种形状的结构中,填充形式为自底向上,而且填充结构中不会产生空洞或缝隙,填充的深宽比甚至可以做到30:1。尽管流动式化学气相沉积法具有优越的填充能力,利用流动式化学气相法在沉积浅沟槽隔离氧化物薄膜(Flowable Oxide,FOX)时遇到两个主要的技术问题:一是相比高密度等离子工艺和高深宽比工艺,利用流动式化学气相沉积法制备的薄膜湿法刻蚀速度太快,不利于在填充后的湿法刻蚀处理中控制薄膜厚度,虽然现场水汽生成退火工艺可以提高薄膜的抗刻蚀性能,退火工艺同样也会产生有源区硅氧化造成有源区尺寸缩小的问题;第二个问题是流动式化学气相沉积制备的薄膜在后续的退火工艺中会有薄膜收缩现象,大块的宽沟槽收缩量多过小块的窄沟槽,这就造成了宽沟槽和窄沟槽间的细长有源区结构向大块沟槽方向弯曲变形(如图1所示),弯曲程度随着退火工艺的温度增加而变得越严重。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷,提供一种全新的工艺流程将流动式化学气相沉积,现场水汽生成退火和高密度等离子化学气相沉积,高深宽比工艺整合在一起,为20纳米及以下技术节点浅沟槽隔离提供无空洞(void-free)和无缝隙(seam-free)的解决方案。
为了实现上述技术目的,根据本发明,提供了一种提高浅沟槽隔离介电质薄膜填充能力的方法,其包括:
第一步骤:接收预沉积薄膜硅片;
第二步骤:在硅片中刻蚀出浅沟槽隔离结构并进行预处理;
第三步骤:预填充衬底以形成预填充层;
第四步骤:在预填充衬底后利用流动式化学气相沉积法部分填充浅沟槽隔离结构以形成浅沟槽隔离氧化物薄膜;
第五步骤:沉积覆盖经过流动式化学气相沉积法部分填充之后浅沟槽隔离结构的上层薄膜;
第六步骤:执行高温退火处理以提高浅沟槽隔离氧化物薄膜和上层薄膜的抗湿法刻蚀性能和致密性。
优选地,所述提高浅沟槽隔离介电质薄膜填充能力的方法还包括:
第七步骤:对化学机械研磨法对薄膜进行平坦化处理;
第八步骤:执行湿法化学处理。
优选地,所述第四步骤、所述第五步骤和所述第六步骤被多次依次循环执行。
优选地,预填充层的厚度在2nm以上。
优选地,高温退火处理为现场水汽生成退火处理或干法快速热退火处理。
优选地,在第三步骤中利用化学气相沉积法或高深宽比工艺预填充衬底以形成预填充层。
优选地,在第五步骤中利用化学气相沉积法或高深宽比工艺沉积覆盖经过流动式化学气相沉积法部分填充之后浅沟槽隔离结构的上层薄膜。
本发明成功的解决了流动式化学气相沉积法在浅沟槽隔离中应用遇到的主要的技术问题,将流动式化学气相沉积法和高密度等离子化学气相沉积法或高深宽比工艺整合在一起,增加了浅沟槽隔离薄膜无空洞和无缝隙填充的工艺窗口。
附图说明
结合附图,并通过参考下面的详细描述,将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征,其中:
图1示意性地示出了根据现有技术的流动式化学气相法的细长有源区结构向大块沟槽方向弯曲变形。
图2示意性地示出了根据本发明优选实施例的提高浅沟槽隔离介电质薄膜填充能力的方法的流程图。
图3至图6示意性地示出了根据本发明优选实施例的根据本发明优选实施例的提高浅沟槽隔离介电质薄膜填充能力的方法的各个步骤的结构示意图。
需要说明的是,附图用于说明本发明,而非限制本发明。注意,表示结构的附图可能并非按比例绘制。并且,附图中,相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂,下面结合具体实施例和附图对本发明的内容进行详细描述。
图2示意性地示出了根据本发明优选实施例的提高浅沟槽隔离介电质薄膜填充能力的方法的流程图。所示流程利用流动式化学气相沉积法优越性和现有的化学气相沉积法相结合实现浅沟槽隔离薄膜的无空洞和无缝隙填充。
具体地,如图2所示,根据本发明优选实施例的提高浅沟槽隔离介电质薄膜填充能力的方法包括:
第一步骤S1:接收预沉积薄膜硅片;
第二步骤S2:在硅片中刻蚀出浅沟槽隔离结构并进行预处理;该步骤可采用现有技术的任意方法执行;
第三步骤S3:利用化学气相沉积法或高深宽比工艺预填充衬底,形成如图3中的参考标号10所示的预填充层;例如,可用高密度等离子化学气相沉积法或高深宽比工艺预填充衬底(如图3所示),并不限于这两种方法,沉积厚度优选在2nm以上。例如,可采用淀积-刻蚀-淀积工艺来填充衬底,提高薄膜台阶覆盖率。
第四步骤S4:在预填充衬底后利用流动式化学气相沉积法部分填充浅沟槽隔离结构以形成浅沟槽隔离氧化物薄膜20(如图4所示中的参考标号所示),流动式化学气相沉积法在窄沟槽的沉积速度会快过在宽沟槽的沉积速度,当窄沟槽完全填充满时,宽沟槽只有部分被填充。最窄沟槽内的沉积高度应小于后续化学机械研磨法处理后的膜厚,保证一定容量的开口。
第五步骤S5:沉积覆盖经过流动式化学气相沉积法部分填充之后浅沟槽隔离结构的上层薄膜30;可采用高密度等离子化学气相沉积法或高深宽比工艺沉积上层薄膜30(如图5所示),并不限于这两种方法。由于高深宽比的窄沟槽已经被流动式化学气相沉积法填充了大部分容积,高密度等离子化学气相沉积法或高深宽比工艺已经足够填充剩下的容积。
第六步骤S6:执行高温退火处理以提高浅沟槽隔离氧化物薄膜20和上层薄膜30的抗湿法刻蚀性能和致密性;完全填充后的需经过一步或多步高温退火工艺来增强薄膜的抗湿法刻蚀的性能和薄膜的致密性。高温退火工艺包括现场水汽生成退火,干法快速热退火(Rapid Thermal Anneal,RTA),并不限于这两种方法。由于在大块宽沟槽的薄膜主要是高密度等离子化学气相沉积法或高深宽比工艺预填充的,它的薄膜收缩性比较小,能支撑住细长有源区结构,防止弯曲变形。
上述第四步骤S4、第五步骤S5和第六步骤S6可以多次依次循环达到制程所要求的膜厚或进一步提高沉积薄膜的性能。
随后可执行后续步骤,例如下述第七步骤S7和第八步骤S8。
第七步骤S7:对化学机械研磨法对薄膜30进行平坦化处理,以去除多余薄膜厚度,如图6所示;
第八步骤S8:执行湿法化学处理。
本发明成功的解决了流动式化学气相沉积法在浅沟槽隔离中应用遇到的主要的技术问题,将流动式化学气相沉积法和高密度等离子化学气相沉积法或高深宽比工艺整合在一起,增加了浅沟槽隔离薄膜无空洞和无缝隙填充的工艺窗口。
此外,需要说明的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (7)
1.一种提高浅沟槽隔离介电质薄膜填充能力的方法,其特征在于包括:
第一步骤:接收预沉积薄膜硅片;
第二步骤:在硅片中刻蚀出浅沟槽隔离结构并进行预处理;
第三步骤:预填充衬底以形成预填充层;
第四步骤:在预填充衬底后利用流动式化学气相沉积法部分填充浅沟槽隔离结构以形成浅沟槽隔离氧化物薄膜;
第五步骤:沉积覆盖经过流动式化学气相沉积法部分填充之后浅沟槽隔离结构的上层薄膜;
第六步骤:执行高温退火处理以提高浅沟槽隔离氧化物薄膜和上层薄膜的抗湿法刻蚀性能和致密性。
2.根据权利要求1所述的提高浅沟槽隔离介电质薄膜填充能力的方法,其特征在于还包括:
第七步骤:对化学机械研磨法对薄膜进行平坦化处理;
第八步骤:执行湿法化学处理。
3.根据权利要求1或2所述的提高浅沟槽隔离介电质薄膜填充能力的方法,其特征在于,所述第四步骤、所述第五步骤和所述第六步骤被多次依次循环执行。
4.根据权利要求1或2所述的提高浅沟槽隔离介电质薄膜填充能力的方法,其特征在于,预填充层的厚度在2nm以上。
5.根据权利要求1或2所述的提高浅沟槽隔离介电质薄膜填充能力的方法,其特征在于,高温退火处理为现场水汽生成退火处理或干法快速热退火处理。
6.根据权利要求1或2所述的提高浅沟槽隔离介电质薄膜填充能力的方法,其特征在于,在第三步骤中利用化学气相沉积法或高深宽比工艺预填充衬底以形成预填充层。
7.根据权利要求1或2所述的提高浅沟槽隔离介电质薄膜填充能力的方法,其特征在于,在第五步骤中利用化学气相沉积法或高深宽比工艺沉积覆盖经过流动式化学气相沉积法部分填充之后浅沟槽隔离结构的上层薄膜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410254087.5A CN103996649A (zh) | 2014-06-09 | 2014-06-09 | 一种提高浅沟槽隔离介电质薄膜填充能力的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410254087.5A CN103996649A (zh) | 2014-06-09 | 2014-06-09 | 一种提高浅沟槽隔离介电质薄膜填充能力的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103996649A true CN103996649A (zh) | 2014-08-20 |
Family
ID=51310764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410254087.5A Pending CN103996649A (zh) | 2014-06-09 | 2014-06-09 | 一种提高浅沟槽隔离介电质薄膜填充能力的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103996649A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105489484A (zh) * | 2014-10-13 | 2016-04-13 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
CN106571339A (zh) * | 2015-10-12 | 2017-04-19 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
CN106920770A (zh) * | 2015-12-23 | 2017-07-04 | 爱思开海力士有限公司 | 隔离结构和制造隔离结构的方法 |
CN109326518A (zh) * | 2018-08-17 | 2019-02-12 | 上海华力微电子有限公司 | 一种形成具有高深宽比图形的结构的方法 |
CN110670047A (zh) * | 2018-07-03 | 2020-01-10 | Asm Ip控股有限公司 | 通过脉冲等离子体辅助沉积将无硅含碳膜沉积为间隙填充层的方法 |
CN111020511A (zh) * | 2019-12-27 | 2020-04-17 | 中国科学院长春光学精密机械与物理研究所 | 一种薄膜台阶的制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101077014B1 (ko) * | 2005-07-13 | 2011-10-26 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자분리막 제조방법 |
CN102652355A (zh) * | 2009-12-21 | 2012-08-29 | 应用材料公司 | 在流动式cvd工艺所形成的介电材料上进行的湿法氧化工艺 |
CN103794543A (zh) * | 2012-10-31 | 2014-05-14 | 中芯国际集成电路制造(上海)有限公司 | 隔离结构及其形成方法 |
-
2014
- 2014-06-09 CN CN201410254087.5A patent/CN103996649A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101077014B1 (ko) * | 2005-07-13 | 2011-10-26 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자분리막 제조방법 |
CN102652355A (zh) * | 2009-12-21 | 2012-08-29 | 应用材料公司 | 在流动式cvd工艺所形成的介电材料上进行的湿法氧化工艺 |
CN103794543A (zh) * | 2012-10-31 | 2014-05-14 | 中芯国际集成电路制造(上海)有限公司 | 隔离结构及其形成方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105489484A (zh) * | 2014-10-13 | 2016-04-13 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
CN105489484B (zh) * | 2014-10-13 | 2018-07-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
CN106571339A (zh) * | 2015-10-12 | 2017-04-19 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
CN106571339B (zh) * | 2015-10-12 | 2020-03-10 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
CN106920770A (zh) * | 2015-12-23 | 2017-07-04 | 爱思开海力士有限公司 | 隔离结构和制造隔离结构的方法 |
CN106920770B (zh) * | 2015-12-23 | 2020-08-28 | 爱思开海力士有限公司 | 隔离结构和制造隔离结构的方法 |
CN110670047A (zh) * | 2018-07-03 | 2020-01-10 | Asm Ip控股有限公司 | 通过脉冲等离子体辅助沉积将无硅含碳膜沉积为间隙填充层的方法 |
CN109326518A (zh) * | 2018-08-17 | 2019-02-12 | 上海华力微电子有限公司 | 一种形成具有高深宽比图形的结构的方法 |
CN109326518B (zh) * | 2018-08-17 | 2020-11-03 | 上海华力微电子有限公司 | 一种形成具有高深宽比图形的结构的方法 |
CN111020511A (zh) * | 2019-12-27 | 2020-04-17 | 中国科学院长春光学精密机械与物理研究所 | 一种薄膜台阶的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103996649A (zh) | 一种提高浅沟槽隔离介电质薄膜填充能力的方法 | |
US8999797B2 (en) | Semiconductor device with air gaps and method for fabricating the same | |
CN107958873A (zh) | 鳍式场效应管及其形成方法 | |
CN107452679A (zh) | 半导体装置及其制造方法 | |
US11239109B2 (en) | Semiconductor memory having reduced interference between bit lines and word lines | |
CN105633135A (zh) | 晶体管及其形成方法 | |
CN108470737A (zh) | 三维存储器及其制造方法 | |
CN105513965A (zh) | 晶体管的形成方法 | |
CN104124195B (zh) | 沟槽隔离结构的形成方法 | |
CN103943621B (zh) | 浅沟槽隔离结构及其形成方法 | |
US20100155801A1 (en) | Integrated circuit, 1T-1C embedded memory cell containing same, and method of manufacturing 1T-1C memory cell for embedded memory application | |
CN104332410B (zh) | 一种鳍式场效应晶体管的制造方法 | |
CN106158628A (zh) | 半导体结构及其制作工艺 | |
US9130014B2 (en) | Method for fabricating shallow trench isolation structure | |
CN106128996A (zh) | 一种无缝多晶硅插塞的形成方法 | |
CN105552126A (zh) | 鳍式场效应晶体管及其制备方法 | |
US20220037478A1 (en) | Fabrication method of buried wordline structure | |
CN103839868A (zh) | 浅沟槽隔离结构的制作方法 | |
CN209045527U (zh) | 浅沟槽隔离结构 | |
CN105575786A (zh) | 一种半导体器件及其制造方法、电子装置 | |
CN106356293B (zh) | 金属栅极及其制备方法 | |
CN106571341A (zh) | 半导体结构及其形成方法 | |
CN105789050A (zh) | 一种半导体器件及其制造方法 | |
CN104538366A (zh) | 一种或非门闪存存储器及其制作方法 | |
CN105702680A (zh) | 一种半导体器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140820 |