CN103794543A - 隔离结构及其形成方法 - Google Patents

隔离结构及其形成方法 Download PDF

Info

Publication number
CN103794543A
CN103794543A CN201210429603.4A CN201210429603A CN103794543A CN 103794543 A CN103794543 A CN 103794543A CN 201210429603 A CN201210429603 A CN 201210429603A CN 103794543 A CN103794543 A CN 103794543A
Authority
CN
China
Prior art keywords
groove
layer
medium
formation method
isolation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210429603.4A
Other languages
English (en)
Other versions
CN103794543B (zh
Inventor
洪中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210429603.4A priority Critical patent/CN103794543B/zh
Publication of CN103794543A publication Critical patent/CN103794543A/zh
Application granted granted Critical
Publication of CN103794543B publication Critical patent/CN103794543B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

一种隔离结构及其形成方法，所述隔离结构的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有掩膜层；刻蚀所述掩膜层和半导体衬底，在所述半导体衬底内形成沟槽；采用可流动性化学沉积工艺，在沟槽内形成第二介质层，所述第二介质层填充沟槽内位于底部的部分空间；在沟槽内上部的剩余空间内形成第三介质层，所述第三介质层位于第二介质层上方。所述方法填充沟槽，能有效避免出现空洞，提高高深宽比沟槽的填充质量。

Description

隔离结构及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种隔离结构及其形成方法。
背景技术
亚微米和更小特征尺寸是下一代超大规模集成电路和半导体器件的超大规模集成的关键技术之一。不断缩小尺寸对半导体的形成工艺提出了更高的要求，形成高质量的栅极图案和浅沟槽隔离（STI）区域是集成电路发展的关键。为了实现更高的电路密度，不仅半导体器件的特征尺寸被减小，器件之间的隔离结构的尺寸也会对应的缩小。
目前的隔离技术中包括浅沟道隔离（STI）工艺。STI过程包括：首先在衬底蚀刻具有一定宽度和深度的沟槽，然后在该沟槽内填充一层介质材料，然后平坦化所述介质材料，例如采用化学机械抛光（CMP）工艺。随着沟槽宽度的进一步减小，沟槽深宽比不断增大，在高深宽比的沟槽内填充介质材料时很容易在其中形成空洞，降低浅沟道隔离结构的隔离效果。
目前，已经开发出许多不同的工艺来减少对高深宽比的沟槽进行填充时出现空洞的问题。例如，可流动性化学沉积工艺（FCVD）和高深宽比工艺（HARP）。然而FCVD工艺形成的氧化物质量不够好；HARP则沉积效率较低，成本较高。
更多关于浅沟道隔离技术的信息，可以参考专利号为US7112513的美国专利。
发明内容
本发明解决的问题是提供一种隔离结构及其形成方法，提高高深宽比沟槽的填充质量。
为解决上述问题，本发明提出了一种隔离结构的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有掩膜层；刻蚀所述掩膜层和半导体衬底，在所述半导体衬底内形成沟槽；采用可流动性化学沉积工艺，在沟槽内形成第二介质层，所述第二介质层填充沟槽底部的部分空间；在沟槽内上部的剩余空间内形成第三介质层，所述第三介质层位于第二介质层上方。
优选的，在沟槽内形成覆盖所述沟槽内壁的第一介质层。
优选的，所述沟槽的宽度小于50nm，所述沟槽的深宽比大于7。
优选的，所述沟槽的形成工艺为双重图形工艺。
优选的，所述第三介质层的厚度大于300nm。
优选的，所述掩膜层包括半导体衬底表面的氧化硅层和位于氧化硅层上方的氮化硅层。
优选的，形成所述第一介质层的工艺为化学气相沉积或原子层沉积工艺。
优选的，所述第一介质层的材料为氮化硅或掺氮的氧化硅。
优选的，所述采用可流动性化学沉积工艺，在沟槽内形成第二介质层的方法包括：在沟槽内沉积第二介质材料，所述第二介质材料仅填充沟槽内由底部向上的部分空间，并且覆盖沟槽上部未被填充部分的侧壁和沟槽上方开口两侧的硬掩膜层的侧壁及硬掩膜层的表面。
优选的，所述可流动性化学沉积工艺采用的介质材料前驱物为硅烷、二硅烷、甲基硅烷、二甲基硅烷、三甲基硅烷、四甲基硅烷、正硅酸乙酯、三乙氧基硅烷、八甲基环四硅氧烷、四甲基二硅氧烷、四甲基环四硅氧烷其中的一种或几种。
优选的，所述可流动性化学沉积工艺采用的工艺前驱物为H2和N2混合气体、N2、NH3、NH4OH、N2H4蒸气、NO、N2O、NO2、O3、O2、H2O2中的一种或几种。
优选的，所述采用可流动性化学沉积工艺，在沟槽内形成第二介质层的方法还包括：在沟槽内沉积所述第二介质材料之后，对所述介质材料进行退火处理形成第二介质层。
优选的，在沟槽内沉积所述第二介质材料之后，去除覆盖沟槽上部未被填充部分的侧壁、沟槽上方开口两侧的硬掩膜层的侧壁及硬掩膜层的表面的第二介质材料。
优选的，去除覆盖沟槽上部未被填充部分的侧壁、沟槽上方开口两侧的硬掩膜层的侧壁及硬掩膜层的表面的第二介质材料的工艺为湿法刻蚀，所述刻蚀溶液为HF溶液。
优选的，所述第二介质层的形成方法还包括：在去除覆盖沟槽上部未被填充部分的侧壁、沟槽上方开口两侧的硬掩膜层的侧壁及硬掩膜层的表面的第二介质材料之前对第二介质材料进行退火处理或者在去除覆盖沟槽上部未被填充部分的侧壁、沟槽上方开口两侧的硬掩膜层的侧壁及硬掩膜层的表面的第二介质材料之后对剩余的第二介质材料进行退火处理，形成第二介质层。
优选的，所述退火在O2、O3、NO、H2O蒸气、N2、He、Ar中的一种或多种气体下进行并且所述气体中至少具有一种含有O的气体。
优选的，所述第二介质层的材料为氧化硅或氮氧化硅。
优选的，形成第三介质层的工艺为高密度等离子体化学气相沉积工艺或高深宽比工艺，所述第三介质层填充满所述沟槽剩余空间。
优选的，所述第三介质层的材料为氧化硅。
本发明还提供一种用上述方法形成的隔离结构。
与现有技术相比，本发明具有以下优点：
本发明的技术方案在半导体衬底内形成沟槽之后，采用可流动性化学沉积工艺(FCVD)在沟槽的底部向上的部分空间内形成第二介质层，再在沟槽上部的剩余空间内形成第三介质层。由于可流动性化学沉积工艺采用的介质材料具有流动性，能够充分填充沟槽的下部分空间，通过退火固化之后能够形成高质量不具有空洞的第二介质层。并且由于在沟槽的下部分形成了第二介质层，从而降低了沟槽上部剩余空间的深宽比，对所述沟槽上部剩余空间进行填充的难度下降，避免在填充过程中出现空洞，提高了填充质量。如果沟槽完全用FCVD工艺填充，则由于FCVD需要的氧化时间较长，可能导致第二介质层的氧化物质量不高，或者对衬底造成过氧化，导致沟槽之间的有源区有效面积减小；并且由于FCVD的介质材料中含有H、N等元素，最终通过退火及氧化后形成的第二介质层中也会具有上述H、N等过量的杂质元素，影响第二介质层的隔离效果。所以本发明的技术方案，在形成第二介质层之后，再在第二介质层表面形成第三介质层填充满沟槽，所述第三介质层不含杂质，隔离质量比第二介质层的好，能有效提高沟槽的隔离效果。
进一步的，本发明的技术方案在形成第二介质层之前，首先形成了覆盖所述沟槽内壁的第一介质层，所述第一介质层一方面能够弥补刻蚀工艺对沟槽内壁带来的损伤，减少内壁的缺陷，提高隔离效果；另一方面可以防止在后续形成第二介质层的过程中，对衬底造成过氧化导致有源区的有效面积下降。
附图说明
图1至图5是本发明的第一实施例中形成隔离结构的剖面示意图；
图6至图8是本发明的第二实施例中形成隔离结构的剖面示意图。
具体实施方式
如背景技术中所述，现有的高深宽比的沟槽在填充介质材料过程中容易出现空洞，影响隔离的效果。现有的应用于高深宽比填充的可流动性化学沉积工艺（FCVD），需要较长的氧化时间，可能会导致介质材料的氧化不充分以及对衬底的过氧化问题；而且，由于FCVD工艺形成的氧化物中存在许多杂质，导致氧化物的质量不够好，影响隔离效果。
为解决上述问题，本发明提出了一种隔离结构及其形成方法。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。所描述的实施例仅仅是本发明的可实施方式的一部分，而不是其全部。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。根据所述实施例，本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式，都属于本发明的保护范围。因此本发明不受下面公开的具体实施的限制。
第一实施例
请参考图1，提供半导体衬底100，所述半导体衬底表面具有掩膜层，所述掩膜层包括衬底表面的氧化硅层110和位于所述氧化硅层110表面的氮化硅层120。在半导体衬底内形成沟槽200。
具体的，所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。本实施例中采用体硅作为半导体衬底。
所述氧化硅层和氮化硅层作为刻蚀半导体形成沟槽200的掩膜，本实施例中采用双图形曝光技术，形成宽度小于50nm，深宽比大于7的高深宽比的沟槽200。本实施例中，所述沟槽200可以直接在半导体衬底内形成，在本发明的其他实施例中，也可以在半导体衬底表面形成外延层，再在所述外延层内形成所述沟槽200。所述沟槽可以形成浅沟道隔离结构，用来作为芯片上的器件之间的隔离结构，也可以作为晶体管栅极结构和源漏之间的绝缘区域。
请参考图2，在沟槽200内形成覆盖所述沟槽内壁的第一介质层210。
所述第一介质层210的形成工艺为化学气相沉积工艺或者原子层沉积工艺。本实施例中所述第一介质层210的材料为氮化硅，在本发明的其他实施例中，所述第一介质层210的材料也可以是掺氮的氧化硅层，具体的可以通过化学气相沉积或原子层沉积工艺在沟槽的内壁形成氧化硅层之后进行等离子体注入掺杂氮原子或者通过原位掺杂工艺形成。所述第一介质层210的形成能修复刻蚀工艺对沟槽内壁表面的损伤，并且在所述沟槽内壁形成保护层，防止后续步骤中利用可流动性化学沉积工艺进行填充时，对衬底造成过氧化。
请参考图3，在沟槽内形成第二介质材料，所述第二介质材料仅填充沟槽底部往上的一部分空间，通过退火处理，形成第二介质层220及第二介质薄膜225。
具体的，本实施例采用可流动性化学沉积工艺，形成第二介质材料。所述可流动性化学沉积工艺的反应物包括介质材料前驱物和工艺前驱物。
所述介质材料前驱物具有可流动性和一定的粘度，包括硅烷、二硅烷、甲基硅烷、二甲基硅烷、三甲基硅烷、四甲基硅烷、正硅酸乙酯（TEOS）、三乙氧基硅烷（TES）、八甲基环四硅氧烷（OMCTS）、四甲基二硅氧烷（TMDSO）、四甲基环四硅氧烷（TMCTS）中的一中或几种。还可以使用其他介质材料前驱物，包括硅烷胺及衍生物例如三甲硅烷基氨（TSA）、二甲硅烷基胺(DSA)等。本实施例中采用的介质材料前驱物为三甲硅烷基氨（TSA）。
所述工艺前驱物包括含氮的前驱物，例如H2和N2混合气体、N2、NH3、NH4OH、N2H4蒸气、NO、N2O、NO2等。还可以包括含氢的化合物、含氧的化合物、或者含氢的化合物和含氧的化合物的组合，例如H2、H2和N2混合气体、O3、O2、H2O2、H2O中的一种或多种气体。所述工艺前驱物可以被等离子体化。本实施例中采用的工艺前驱物为NH3。
本实施例中，半导体衬底温度在进行FCVD过程中被保持在预定的温度范围内。保持半导体衬底温度低于200℃，以使得所述采用的介质材料前驱物能流动的填充入沟槽内。较低的半导体衬底温度可以维持介质材料前驱物在衬底表面及沟槽内的流动性和粘度。由于所述形成的第二介质材料具有可流动性和粘度，所述材料的化学键可以通过后续的热处理或湿法处理转化成不同的化学键或功能团，或者被不同的化学键和功能团取代。在本实施例中，所述半导体衬底温度小于100℃，可以是30℃或80℃。
所述介质材料前驱物以1sccm~5000sccm的流速进入反应腔内，而工艺前驱物以1sccm~1000sccm的流速进入反应腔内，反应压力为0.1T~10T。同时还可以在反应腔内通入Ar、He、Xe等惰性气体，惰性气体流速为1sccm~50000sccm。同时提供射频电源，将所述作为工艺前驱物的气体等离子体化。
在本发明的实施例中，采用含N和H的介质材料前驱物质，而且采用的工艺前驱物也含有N或H，所以形成的第二介质材料中含有-Si-H-、-Si-N-、-Si-H-N-等化学键，这些化学键在后续退火等处理过程中，会被Si-O-Si所取代，形成氧化硅或氮氧化硅。
本发明的实施例中，利用所述可流动性化学沉积工艺沉积的第二介质材料从沟槽底部往上填充了部分沟槽空间，由于所述介质材料前驱物具有粘性和可流动性，所以，在沉积完成之后，除了沟槽底部具有较厚的一层第二介质材料之外，在未被填充的沟槽侧壁以及掩膜层表面也覆盖有很薄的一层第二介质材料薄膜。所述位于沟槽底部的第二介质材料的表面距离衬底表面的距离大于300nm，所以所述沟槽上部还有大于300nm深度的沟槽剩余空间。
在形成第二介质材料之后，对所述第二介质材料进行退火处理，形成第二介质层220及第二介质薄膜225。所述第二介质层220位于沟槽底部，所述第二介质薄膜225覆盖未被填充的沟槽侧壁以及掩膜层的表面，并且所述第二介质层220和第二介质薄膜225是连接的。所述退火在O2、O3、NO、H2O蒸气、N2、He、Ar中的一种或多种气体下进行，所述气体内至少具有一种含有O的气体。退火温度范围为200℃~1200℃，压力为0.1T~100T。在退火过程中，氧元素与介质材料形成Si-O-Si键取代-Si-H-、-Si-N-、-Si-H-N-等化学键，形成第二介质层。退火处理使得原来具有流动性和粘度的第二介质材料固化形成第二介质层220和第二介质薄膜225，并且使得所述第二介质层220和第二介质薄膜225内介质结构更紧密，去除材料中的部分N、H等杂质，修复介质层缺陷，提高隔离效果。
在本发明的其他实施例中，也可以先对所述第二介质材料进行热氧化或湿法氧化工艺，使得所述第二介质材料先转化成氧化硅或氮氧化硅，再进行退火处理，此时的退火工艺的气体可以不具有O，所述退火工艺可以修复第二介质材料内的结构缺陷，提高Si-O-Si键的强度，同时去除剩余的化学键强度较弱的-Si-H-、-Si-N-、-Si-H-N-等化学键，减少第二介质层内的杂质。
请参考图4，在沟槽上部的剩余空间填充第三介质材料层230。
在沟槽剩余空间内形成所述第三介质材料层的工艺为高密度等离子体化学气相沉积积（HDPCVD）或高深宽比工艺（HARP）。
所述高深宽比工艺通过采用基于O3和TEOS（正硅酸乙酯）的亚常压化学汽相淀积（SACVD）工艺生长氧化物，在沟槽内提供无缝填充。在高深宽比工艺中为了提供无缝填充，还需要通过一步退火工艺来消除氧化物填充过程中形成的细缝。
所述高密度等离子体化学气相沉积工艺（HDPCVD）同步地进行沉积和刻蚀的工艺，沉积工艺通常是由SiH4和O2的反应来实现，而蚀刻工艺通常是由Ar和O2的溅射来完成实现，对沟槽的无缝填充的理想条件是在整个沉积过程中始终保持沟槽的顶部开放以使反应物能进入沟槽填充。
所述第三介质材料为氧化硅。所述第三介质材料填充满沟槽并且覆盖位于掩膜层上方的第二介质薄膜225。由于在沟槽底部形成了一定高度的第二介质层220，并且由于所述第二介质薄膜225是由于第二介质材料的粘性才会形成，厚度非常小，所以对沟槽上部空间的宽度影响不大，所以所述第二介质层220和第二介质薄膜225的形成降低了沟槽上部剩余空间的深宽比，深宽比的减小降低了沟槽的填充难度，从而避免了在填充过程中出现空洞等问题，提高了沟槽的填充质量。
请参考图5，采用化学机械研磨工艺，以氧化硅层110为研磨终止层，进行平坦化处理。
采用化学研磨工艺去除高于所述第二介质薄膜225表面的部分第三介质材料层230（请参考图4）、氮化硅层120表面的第二介质薄膜225（请参考图4）、氧化硅层110表面的氮化硅层120（请参考图4），和覆盖在氮化硅层侧壁的部分第一介质层210（请参考图4）。最终形成第三介质层232，所述第三介质层表面与氧化硅层齐平，厚度大于300nm。并且在所述第三介质层和第一介质层之间具有第二介质薄膜225。
本实施例还提供了一种采用上述方法形成的隔离结构，请参考图5，半导体衬底100表面具有氧化硅层110，半导体衬底内具有沟槽，所述沟槽内壁覆盖第一介质层210，所述沟槽下部分填充有第二介质层220，第二介质层220表面具有第三介质层232，所述第三介质层232两侧与第一介质层210之间具有第二介质薄膜225。所述第三介质层232表面与氧化硅层110齐平，所述第三介质层232的厚度大于300nm。
第二实施例
请参考图6，在本发明的第二实施例中，按照第一实施例中的方法在沟槽内形成第二介质材料之后，形成第三介质材料层之前去除覆盖沟槽上部未被填充部分的侧壁、沟槽上方开口两侧的硬掩膜层的侧壁、以及硬掩膜层的表面的第二介质薄膜。
去除所述第二介质薄膜225的工艺为湿法刻蚀，刻蚀溶液为HF。以第一介质层210和氮化硅层120为刻蚀终止层。具体的，对第二介质材料先进行退火处理，形成第二介质层220和第二介质薄膜225之后，再去除所述第二介质薄膜225。
在本发明的其他实施例中，还可以在对第二介质材料进行退火处理之前，先用湿法刻蚀工艺去除覆盖沟槽上部剩余空间侧壁和掩膜层表面的第二介质材料薄膜，然后对沟槽底部的第二介质材料进行退火处理，形成第二介质层220，所述工艺与前面所述一致，在此不作赘述。
在本发明的其他实施例中，也可以在退火之前先对所述第二介质材料进行湿法氧化或热氧化，使得所述第二介质材料先转化成氧化硅或氮氧化硅，再进行退火处理，此时的退火工艺的气体可以不具有O，所述退火工艺可以修复第二介质材料内的结构缺陷，提高Si-O-Si键的强度，同时去除剩余的化学键强度较弱的-Si-H-、-Si-N-、-Si-H-N-等化学键，减少第二介质层内的杂质。
请参考图7，形成第三介质材料层235。
形成第三介质材料层的工艺与前面所述一致，在此不作赘述。
请参考图8，采用化学机械研磨工艺，以氧化硅层110为研磨终止层，进行平坦化处理。
采用化学掩膜工艺去除所述氮化硅层120表面的部分第三介质层235（请参考图7）、氧化硅层110表面的氮化硅层120（请参考图7）和覆盖氮化硅层侧壁的部分第一介质层210，最终形成第三介质层238，所述第三介质层238与氧化硅层齐平，厚度大于300nm。在该实施例中，由于形成第三介质层238之前，去除了第二介质薄膜225，所以，所述第三介质层238和第一介质层210直接接触。
在第一实施例最终形成的隔离结构中，所述第三介质层和第一介质层之间还具有第二介质薄膜225（如图5所示）。与第二实施例中去除所述第二介质薄膜225相比，由于不需要在形成第三介质层之前，采用湿法刻蚀工艺去除所述第二介质薄膜，第一实施例的工艺步骤比第二实施例中少了一步刻蚀工艺，所以工艺成本较低。但是，由于FCVD工艺形成的氧化物中含有不少N、H等杂质元素，影响隔离效果，所以，在沟槽中，第二介质层的比例多少与隔离效果的好坏成反比，第二介质层的比例越高，隔离效果越低。所以在第三介质层厚度一致的情况下，第一实施例中形成的隔离结构的隔离效果低于第二实施例中形成的沟槽的隔离效果。本领域的技术人员可以根据对隔离结构的要求及成本角度考虑，选择合适的技术方案。
本发明还提供一种用上述方法形成的隔离结构，请参考图8，在半导体衬底表面具有氧化硅层110，半导体衬底内具有沟槽，所述沟槽内壁具有第一介质层210，所述沟槽下部分具有第二介质层220，第二介质层220表面具有第三介质层238，所述第三介质层238表面与氧化硅层110齐平，所述第三介质层238的厚度大于300nm。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (20)

1.一种隔离结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面具有掩膜层；
刻蚀所述掩膜层和半导体衬底，在所述半导体衬底内形成沟槽；
采用可流动性化学沉积工艺，在沟槽内形成第二介质层，所述第二介质层填充沟槽内底部的部分空间；
在沟槽内上部的剩余空间内形成第三介质层，所述第三介质层位于第二介质层上方。
2.根据权利要求1所述的隔离结构的形成方法，其特征在于，还包括：在沟槽内形成覆盖所述沟槽内壁的第一介质层。
3.根据权利要求1所述的隔离结构的形成方法，其特征在于，所述沟槽的宽度小于50nm，所述沟槽的深宽比大于7。
4.根据权利要求1所述的隔离结构的形成方法，其特征在于，所述沟槽的形成工艺为双重图形工艺。
5.根据权利要求1所述的隔离结构的形成方法，其特征在于，所述第三介质层的厚度大于300nm。
6.根据权利要求1所述的隔离结构的形成方法，其特征在于，所述掩膜层包括半导体衬底表面的氧化硅层和位于氧化硅层上方的氮化硅层。
7.根据权利要求2所述的隔离结构的形成方法，其特征在于，形成所述第一介质层的工艺为化学气相沉积或原子层沉积工艺。
8.根据权利要求2所述的隔离结构的形成方法，其特征在于，所述第一介质层的材料为氮化硅或掺氮的氧化硅。
9.根据权利要求1所述的隔离结构的形成方法，其特征在于，所述采用可流动性化学沉积工艺，在沟槽内形成第二介质层的方法包括：在沟槽内沉积第二介质材料，所述第二介质材料仅填充沟槽内由底部向上的部分空间，并且覆盖沟槽上部未被填充部分的侧壁和沟槽上方开口两侧的硬掩膜层的侧壁及硬掩膜层的表面。
10.根据权利要求9所述的隔离结构的形成方法，其特征在于，所述可流动性化学沉积工艺采用的介质材料前驱物为硅烷、二硅烷、甲基硅烷、二甲基硅烷、三甲基硅烷、四甲基硅烷、正硅酸乙酯、三乙氧基硅烷、八甲基环四硅氧烷、四甲基二硅氧烷、四甲基环四硅氧烷其中的一种或几种。
11.根据权利要求9所述的隔离结构的形成方法，其特征在于，所述可流动性化学沉积工艺采用的工艺前驱物为H2和N2混合气体、N2、NH3、NH4OH、N2H4蒸气、NO、N2O、NO2、O3、O2、H2O2中的一种或几种。
12.根据权利要求9所述的隔离结构的形成方法，其特征在于，所述采用可流动性化学沉积工艺，在沟槽内形成第二介质层的方法还包括：在沟槽内沉积所述第二介质材料之后，对所述介质材料进行退火处理形成第二介质层。
13.根据权利要求9所述的隔离结构的形成方法，其特征在于，在沟槽内沉积所述第二介质材料之后，去除覆盖沟槽上部未被填充部分的侧壁、沟槽上方开口两侧的硬掩膜层的侧壁及硬掩膜层的表面的第二介质材料。
14.根据权利要求13所述的隔离结构的形成方法，其特征在于，去除覆盖沟槽上部未被填充部分的侧壁、沟槽上方开口两侧的硬掩膜层的侧壁及硬掩膜层的表面的第二介质材料的工艺为湿法刻蚀，所述刻蚀溶液为HF溶液。
15.根据权利要求14所述的隔离结构的形成方法，其特征在于，所述第二介质层的形成方法还包括：在去除覆盖沟槽上部未被填充部分的侧壁、沟槽上方开口两侧的硬掩膜层的侧壁及硬掩膜层的表面的第二介质材料之前对第二介质材料进行退火处理或者在去除覆盖沟槽上部未被填充部分的侧壁、沟槽上方开口两侧的硬掩膜层的侧壁及硬掩膜层的表面的第二介质材料之后对剩余的第二介质材料进行退火处理，形成第二介质层。
16.根据权利要求12或15所述的隔离结构的形成方法，其特征在于，所述退火在O2、O3、NO、H2O蒸气、N2、He、Ar中的一种或多种气体下进行并且所述气体中至少具有一种含有O的气体。
17.根据权利要求1所述的隔离结构的形成方法，其特征在于，所述第二介质层的材料为氧化硅或氮氧化硅。
18.根据权利要求1所述的隔离结构的形成方法，其特征在于，形成第三介质层的工艺为高密度等离子体化学气相沉积工艺或高深宽比工艺，所述第三介质层填充满所述沟槽剩余空间。
19.根据权利要求1所述的隔离结构的形成方法，其特征在于，所述第三介质层的材料为氧化硅。
20.一种隔离结构，其特征在于，所述隔离结构采用权利要求1至19中任意一项所述的隔离结构的形成方法所形成。
CN201210429603.4A 2012-10-31 2012-10-31 隔离结构及其形成方法 Active CN103794543B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210429603.4A CN103794543B (zh) 2012-10-31 2012-10-31 隔离结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210429603.4A CN103794543B (zh) 2012-10-31 2012-10-31 隔离结构及其形成方法

Publications (2)

Publication Number Publication Date
CN103794543A true CN103794543A (zh) 2014-05-14
CN103794543B CN103794543B (zh) 2018-07-10

Family

ID=50670082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210429603.4A Active CN103794543B (zh) 2012-10-31 2012-10-31 隔离结构及其形成方法

Country Status (1)

Country Link
CN (1) CN103794543B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103996649A (zh) * 2014-06-09 2014-08-20 上海华力微电子有限公司 一种提高浅沟槽隔离介电质薄膜填充能力的方法
CN105448920A (zh) * 2014-07-09 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN106571339A (zh) * 2015-10-12 2017-04-19 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN107039332A (zh) * 2017-02-08 2017-08-11 上海华虹宏力半导体制造有限公司 间隙填充的工艺方法
CN111128851A (zh) * 2018-10-31 2020-05-08 中电海康集团有限公司 沟槽填充工艺、半导体器件的制作方法与半导体器件
CN112018121A (zh) * 2020-09-01 2020-12-01 长江存储科技有限责任公司 半导体器件及其制作方法
CN112996950A (zh) * 2018-11-16 2021-06-18 应用材料公司 使用增强扩散工艺的膜沉积

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030022522A1 (en) * 2001-07-13 2003-01-30 Yukio Nishiyama Method for manufacturing semiconductor device
US20050239266A1 (en) * 1999-08-30 2005-10-27 Doan Trung T Method of forming trench isolation regions
CN101231967A (zh) * 2007-01-26 2008-07-30 联华电子股份有限公司 半导体元件的浅沟槽隔离层及其制作方法
US20090127648A1 (en) * 2007-11-15 2009-05-21 Neng-Kuo Chen Hybrid Gap-fill Approach for STI Formation
US20090317957A1 (en) * 2007-06-21 2009-12-24 Roland Hampp Method for Forming Isolation Structures
CN102741989A (zh) * 2009-11-12 2012-10-17 应用材料公司 固化无碳可流动cvd膜

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050239266A1 (en) * 1999-08-30 2005-10-27 Doan Trung T Method of forming trench isolation regions
US20030022522A1 (en) * 2001-07-13 2003-01-30 Yukio Nishiyama Method for manufacturing semiconductor device
CN101231967A (zh) * 2007-01-26 2008-07-30 联华电子股份有限公司 半导体元件的浅沟槽隔离层及其制作方法
US20090317957A1 (en) * 2007-06-21 2009-12-24 Roland Hampp Method for Forming Isolation Structures
US20090127648A1 (en) * 2007-11-15 2009-05-21 Neng-Kuo Chen Hybrid Gap-fill Approach for STI Formation
CN102741989A (zh) * 2009-11-12 2012-10-17 应用材料公司 固化无碳可流动cvd膜

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103996649A (zh) * 2014-06-09 2014-08-20 上海华力微电子有限公司 一种提高浅沟槽隔离介电质薄膜填充能力的方法
CN105448920A (zh) * 2014-07-09 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN106571339A (zh) * 2015-10-12 2017-04-19 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN107039332A (zh) * 2017-02-08 2017-08-11 上海华虹宏力半导体制造有限公司 间隙填充的工艺方法
CN111128851A (zh) * 2018-10-31 2020-05-08 中电海康集团有限公司 沟槽填充工艺、半导体器件的制作方法与半导体器件
CN112996950A (zh) * 2018-11-16 2021-06-18 应用材料公司 使用增强扩散工艺的膜沉积
CN112996950B (zh) * 2018-11-16 2024-04-05 应用材料公司 使用增强扩散工艺的膜沉积
CN112018121A (zh) * 2020-09-01 2020-12-01 长江存储科技有限责任公司 半导体器件及其制作方法
CN112018121B (zh) * 2020-09-01 2023-10-24 长江存储科技有限责任公司 半导体器件及其制作方法

Also Published As

Publication number Publication date
CN103794543B (zh) 2018-07-10

Similar Documents

Publication Publication Date Title
KR101615814B1 (ko) 얕은 트렌치 격리 구조물의 형성 방법
CN102420164B (zh) 形成浅沟槽隔离结构的方法
CN103794543A (zh) 隔离结构及其形成方法
CN105225951B (zh) 鳍式场效应晶体管的形成方法
CN105225950B (zh) 鳍式场效应晶体管的形成方法、mos晶体管的形成方法
CN103295950B (zh) 浅沟槽隔离结构的制作方法
CN103871968A (zh) Mos晶体管的制作方法
CN103943621B (zh) 浅沟槽隔离结构及其形成方法
CN104979266A (zh) 浅沟槽隔离结构的形成方法
CN104425278A (zh) 半导体器件及半导体器件的形成方法
CN109037143B (zh) 包括沟槽隔离的半导体装置
CN102956535A (zh) 半导体器件及其制造方法
TW202038379A (zh) 半導體裝置的製造方法
CN102487032A (zh) 浅沟槽隔离结构的形成方法
US9093560B2 (en) Gate height uniformity in semiconductor devices
CN104900577A (zh) 半导体器件的形成方法
CN110364476A (zh) 一种半导体器件的制造方法
JP5378287B2 (ja) 半導体装置の製造方法
CN105097519A (zh) 半导体结构的形成方法
CN104425343B (zh) 浅沟槽隔离结构的形成方法
CN104952716A (zh) 半导体结构的形成方法
CN105244322A (zh) 半导体结构的形成方法
KR100691016B1 (ko) 반도체 소자의 소자분리막 형성방법
JP2012134288A (ja) 半導体装置の製造方法
KR100961194B1 (ko) 벌브 타입의 리세스 채널을 갖는 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant