CN104900577A - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN104900577A CN104900577A CN201410076961.0A CN201410076961A CN104900577A CN 104900577 A CN104900577 A CN 104900577A CN 201410076961 A CN201410076961 A CN 201410076961A CN 104900577 A CN104900577 A CN 104900577A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- layer
- formation method
- temperature
- precursor material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
一种半导体器件的形成方法,包括:提供半导体衬底,所述半导体衬底内形成有沟槽;形成填充满所述沟槽的具有流动性的前驱材料层;对所述前驱材料层进行氧化处理,将前驱材料层转变为第一介质层,所述氧化处理在第一温度和第一压强的氛围下进行;对所述第一介质层进行固化处理,将第一介质层转变为第二介质层,所述固化处理在第二温度和第二压强的氛围下进行,且第二温度高于第一温度,第二压强小于第一压强。本发明在提高隔离结构的隔离能力的同时,减小对与隔离结构相邻的有源区的氧化作用,从而提高半导体器件的可靠性和电学性能。
Description
技术领域
本发明涉及半导体器件制造技术,特别涉及半导体器件的形成方法。
背景技术
在半导体制造技术中,为了使在半导体衬底上制造的不同的半导体器件之间电隔离,通常在半导体衬底上的不同半导体器件之间形成隔离结构。
隔离结构的形成方法包括:局部氧化隔离(LOCOS)方法和浅沟槽隔离(STI:Shallow Trench Isolation)方法。浅沟槽隔离方法与其他隔离方法相比有许多优点,主要包括:浅沟槽隔离方法可以获得较窄的半导体器件隔离宽度,减少占用半导体衬底的面积同时增加器件的有源区宽度,进而提高器件的密度;浅沟槽隔离方法可以提升表面平坦度,因而在光刻时有效控制最小线宽。
采用浅沟槽隔离方法形成浅沟槽隔离结构时,浅沟槽隔离结构的浅沟槽宽度越窄,纵宽比越大,则器件有源区宽度越大,有利于提高器件的驱动电流,优化器件的电学性能。然而,浅沟槽隔离结构的浅沟槽宽度变窄会造成工艺难度的增加,如增加浅沟槽隔离结构填充工艺(gap-filling)的难度,在高纵宽比的沟槽内填充介质材料时很容易在其中形成空洞,降低浅沟槽隔离结构的隔离效果。
因此,现有技术形成的浅沟槽隔离结构的隔离性能仍有待进一步提高,并且在形成浅沟槽隔离结构时,容易造成靠近浅沟槽隔离结构的有源区被氧化,影响半导体器件的电学性能和可靠性。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法,在提高形成隔离结构隔离能力的同时,尽可能的降低对与隔离结构相邻的有源区造成的不良影响,防止有源区发生不期望的氧化反应。
为解决上述问题,本发明提供一种半导体器件的形成方法,包括:提供半导体衬底,所述半导体衬底内形成有沟槽;形成填充满所述沟槽的具有流动性的前驱材料层;对所述前驱材料层进行氧化处理,将前驱材料层转变为第一介质层,所述氧化处理在第一温度和第一压强的氛围下进行;对所述第一介质层进行固化处理,将第一介质层转变为第二介质层,所述固化处理在第二温度和第二压强的氛围下进行,且第二温度高于第一温度,第二压强小于第一压强。
可选的,所述第一温度为100℃至800℃,所述第二温度为600℃至1200℃。
可选的,所述第一压强为76T至22800T,所述第二压强为1T至600T
可选的,采用第一退火处理进行所述氧化处理。
可选的,所述第一退火处理在含氧氛围下进行。
可选的,所述第一退火处理的工艺参数为:反应腔室内通入H2和含氧气体,含氧气体为O2或O3,其中,H2流量为1slm至50slm,O2或O3流量为1slm至50slm,反应腔室的第一温度为100℃至800℃,反应腔室的第一压强为76T至22800T,退火时长为5min至120min。
可选的,采用第二退火处理进行所述固化处理。
可选的,所述第二退火处理在N2或惰性气体氛围下进行。
可选的,所述第二退火处理的工艺参数为:反应腔室内通入N2,N2流量为10slm至50slm,反应腔室的第二温度为600℃至1200℃,反应腔室的第二压强为1T至600T,退火时长为5min至120min。
可选的,所述氧化反应和固化反应在同一个反应腔室内进行。
可选的,所述前驱材料层的材料中含有Si-H键、Si-N键或Si-N-H键。
可选的,所述第二介质层的材料为SiO2。
可选的,所述第一介质层的材料中含有Si-O-H键,所述第二介质层的材料中含有O-Si-O键。
可选的,采用流动性化学气相沉积工艺形成所述前驱材料层。
可选的,所述流动性化学气相沉积工艺采用的前驱物材料包括硅烷、二硅烷、甲基硅烷、二甲基硅烷、三甲基硅烷、四甲基硅烷、正硅酸乙酯、三乙氧基硅烷、八甲基环四硅氧烷、四甲基二硅氧烷、四甲基环四硅氧烷、三甲硅烷基胺、二甲硅烷基胺中的一种或几种。
可选的,所述沟槽的形成步骤包括:在所述半导体衬底表面依次形成衬垫氧化层以及位于衬垫氧化层表面的掩膜层;图形化所述掩膜层;以所述图形化的掩膜层为掩膜,依次刻蚀衬垫氧化层和部分厚度的半导体衬底,在半导体衬底内形成沟槽。
可选的,在形成所述第二介质层之后,去除掩膜层以及高于掩膜层顶部的第二介质层。
可选的,所述衬垫氧化层的材料为氧化硅。
可选的,在形成所述前驱材料层之前,在所述沟槽的底部和侧壁形成线性氧化层。
可选的,所述半导体衬底内形成有与沟槽相邻的有源区。
与现有技术相比,本发明的技术方案具有以下优点:
本发明实施例提供的技术方案中,采用具有流动性的前驱材料层填充满沟槽后,对前驱材料层进行氧化处理形成第一介质层,所述氧化处理在第一温度和第一压强的氛围下进行,第一温度低于第二温度,氧化处理在较低温度下进行,使得氧化处理中的O原子的化学活性较低,减小O原子与半导体衬底内有源区的材料发生氧化的概率,防止与沟槽相邻的有源区发生不期望的氧化反应,从而提高半导体器件的电学性能和可靠性。同时,第一压强大于第二压强,氧化处理在较大压强下进行,增加前驱材料层中化学键断裂的概率,从而使前驱材料层中的化学键与O原子重新结合,提高前驱材料层材料被氧化的程度,为形成较好隔离性能的第二介质层做准备。
并且,在氧化处理形成第一介质层后,对第一介质层进行固化处理形成第二介质层,所述固化处理的第二温度大于氧化处理的第一温度,使得第一介质层的材料的反应活性增强,提高第一介质层转变为第二介质层的固化效率,并且在较高温度下进行固化处理,有利于去除第一介质层内的杂质,提高形成的第二介质层的质量,使得形成的隔离结构的隔离效果更佳;同时,在氧化处理后第一介质层内具有游离态的O原子,固化处理的第二压强低于氧化处理的第一压强,在较低压强下,防止O原子的扩散速度过快,从而防止O原子扩散进入有源区内,进一步防止有源区被氧化,提高半导体器件的电学性能和可靠性。
进一步,本发明实施例提供的第一温度为100℃至800℃,使得O原子的化学活性较低,防止由于O原子化学活性较高而造成有源区被氧化;第一压强为76T至22800T,前驱材料层化学键容易断裂,从而提高前驱材料层被氧化的效率和程度;第二温度为600℃至1200℃,在较高温度下,使得第一介质层固化的效率得到提高,去除第一介质层内杂质的能力得到提高,形成高质量的第二介质层;第二压强为1T至600T,使得第一介质层内O原子的扩散能力差,防止第一介质层内O原子扩散进入有源区内,从而进一步阻止有源区发生氧化反应,提高半导体器件的电学性能和可靠性。
更进一步,采用流动性化学气相沉积工艺形成前驱材料层,提高前驱材料层填充沟槽的能力,防止在沟槽底部形成空洞,从而优化半导体器件的隔离结构的电隔离效果。
附图说明
图1至图9为本发明实施例提供的半导体器件形成过程的剖面结构示意图;
图10为本发明实施例提供的反应腔室内温度、压强随时间变化的关系示意图。
具体实施方式
由背景技术可知,现有技术的半导体器件制作过程中,在形成隔离结构时,容易造成靠近隔离结构的有源区被氧化的问题,影响半导体器件的电学性能。
针对半导体器件的隔离结构的制作方法进行研究,为了避免在沟槽底部出现空洞,采用流动性的前驱材料形成填充满沟槽的前驱材料层。作为一个实施例,形成填充满沟槽的前驱材料层的工艺采用FCVD技术,进而形成填充满沟槽的介质层,具体的,形成填充满浅沟槽的介质层的工艺步骤包括:采用FCVD技术形成填充满浅沟槽的前驱材料层;对所述前驱材料层进行固化处理,将前驱材料层转变为介质层。
上述固化处理通常是在含氧氛围下进行的退火处理,使氧与前驱材料层的材料发生反应,将前驱材料层转变为隔离结构的介质层;然而,由于在退火过程中,氧与前驱材料层材料发生反应的速率较慢,通常需要进行多次以及较高温度下的退火处理,才能使氧与前驱材料层的材料充分反应形成介质层,以提高形成的隔离结构的隔离效果。
然而,前驱材料层中具有流动性并且含量大量的H原子,H原子容易在浅沟槽侧壁(有源区)表面形成氢键吸附,使得在退火处理过程中,由于氢键吸附作用,浅沟槽侧壁表面的氧原子浓度极高,退火处理在湿氧条件下进行;而所述退火处理是在较高温度下进行的,所述高温进一步提高了浅沟槽侧壁(有源区)处的Si材料与氧原子结合的能力,使得形成Si-O键的概率提高,从而导致与隔离结构相邻的有源区发生了不期望的氧化反应,造成有源区的宽度减小,影响半导体器件的电学性能和可靠性。
为此,本发明实施例提供一种半导体器件的形成方法,在形成前驱材料层之后,对前驱材料层进行氧化处理,将前驱材料层转变为第一介质层,所述氧化处理在第一温度和第一压强的氛围下进行;对第一介质层进行固化处理,将第一介质层转变为第二介质层,所述固化处理在第二温度和第二压强的氛围下进行,且第二温度高于第一温度,第二压强小于第一压强。本发明氧化反应的第一温度低于固化反应的第二温度,使得氧化反应具有较低的反应温度,从而降低氧化反应对与沟槽相邻的有源区的氧化作用,并且氧化反应的第一压强较大,保证前驱材料层的材料被大量氧化;而固化反应具有较高的第二温度,使得O-Si-O键的结合能力增强,使得形成的第二介质层的材料杂质含量少,提高形成的隔离结构的电隔离能力;并且固化反应具有较小的第二压强,降低第一介质层内O原子扩散的速度,防止O原子扩散至有源区造成有源区的氧化,从而提高半导体器件的电学性能和可靠性。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图1至图9为本发明一实施例提供的半导体器件形成过程的剖面结构示意图。
请参考图1,提供半导体衬底100。
所述半导体衬底100用于为后续工艺提供平台。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料,所述半导体衬底100的材料可以是体材料也可以是复合结构如绝缘体上硅等。
本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型,因此半导体衬底100的类型不应限制本发明的保护范围。
本实施例中,所述半导体衬底100的材料为硅。
在所述半导体衬底100中通过掺杂工艺例如离子注入工艺定义有源区(AA:Active Areas)(未图示)。
请参考图2,在所述半导体衬底100表面依次形成衬垫氧化层101以及位于衬垫氧化层101表面的掩膜层102。
所述衬垫氧化层101为掩膜层102提供缓冲层。
具体地,若掩膜层102直接在半导体衬底100表面形成,则由于掩膜层102与半导体衬底100之间具有较大的应力,导致半导体衬底100表面出现位错;而衬垫氧化层101形成在半导体衬底100和掩膜层102之间,可以避免半导体衬底100表面产生位错,并且衬垫氧化层101还可以作为后续图形化掩膜层102步骤中的刻蚀停止层。
本实施例中,所述衬垫氧化层101的材料为SiO2,厚度为10埃至50埃,采用热氧化工艺形成所述衬垫氧化层101。
所述掩膜层102作为后续刻蚀半导体衬底100形成沟槽的掩膜层,所述掩膜层102还可以作为后续化学机械抛光工艺的停止层。
所述掩膜层102的材料为SiN、SiON或SiCN。
本实施例中,所述掩膜层102的材料为SiN,厚度为100埃至500埃,采用化学气相沉积工艺形成所述掩膜层102。
请参考图3,图形化所述掩膜层102,在所述掩膜层102内形成开口103。
所述开口103定义出后续形成的沟槽的宽度和位置。
作为一个实施例,图形化所述掩膜层102的工艺为等离子体刻蚀工艺,具体工艺步骤包括:在所述掩膜层102表面形成光刻胶图形;以所述光刻胶图形为掩膜,采用等离子体刻蚀工艺刻蚀掩膜层102,直至暴露出衬垫氧化层201表面,在掩膜层102内形成开口103;形成开口103后采用灰化工艺或者湿法去除工艺去除光刻胶图形。
请参考图4,以所述图形化的掩膜层102为掩膜,沿开口103依次刻蚀衬垫氧化层101和部分厚度的半导体衬底100,在半导体衬底100内形成沟槽104。
形成沟槽104的工艺为干法刻蚀。
作为一个实施例,采用等离子干法刻蚀工艺形成沟槽104,所述等离子干法刻蚀工艺的具体参数为:刻蚀气体为Ar和含氟气体,所述含氟气体为CF4、C2F6或CHF3,Ar流量为100sccm至300sccm,含氟气体流量为10sccm至200sccm,反应腔室压强为50毫托至100毫托,腔室温度为20度至100度,将含氟气体电离为等离子体的射频功率源的输出功率为50瓦至1000瓦,射频偏置功率源的输出功率为50瓦至300瓦。
所述沟槽104的侧壁可以为垂直的侧壁,也可以为倾斜的侧壁;所述沟槽104的形状为方形、V形或凹形。本实施例中,所述沟槽104的形状为V形,所述沟槽104的深度为1000埃至5000埃。
需要说明的是,沟槽104的深度取决于沟槽所需隔离的器件的类型,可根据实际需要选择形成的沟槽104的深度。
在沟槽104形成后,半导体衬底100内具有沟槽104以及与沟槽104相邻的有源区。
请参考图5,在所沟槽104底部和侧壁形成线性氧化层105。
所述线性氧化层105在一定程度上可以起到尖角圆化(corner roundingprofile)的作用,且所述线性氧化层105为后续前驱材料层的形成提供良好的界面态,有助于提高后续填充沟槽104的第二介质层的质量;所述线性氧化层105还可以避免隔离材料与沟槽104侧壁的材料晶格不匹配而造成较大应力,并且,所述线性氧化层105还可以修复刻蚀形成沟槽104过程中,对沟槽104侧壁造成的损伤,提高后续形成的隔离结构的隔离效果。
本实施例中,所述线性氧化层105的材料为氧化硅,采用热氧化工艺形成所述线性氧化层105。在其他实施例中,线性氧化层105的材料还可以为氮化硅或氮氧化硅,采用化学气相沉积或原子层沉积工艺形成。
请参考图6,形成填充满所述沟槽104(请参考图5)的具有流动性的前驱材料层106。
本实施例中,采用流动性化学气相沉积(FCVD:Flowabel CVD)工艺形成所述前驱材料层106。
在进行流动性化学沉积工艺过程中,将半导体衬底100保持在预定的温度范围内,使FCVD工艺的反应前驱物材料能够流动的填充进入沟槽104内,从而形成填充满沟槽104的前驱材料层106。特别的,较低的半导体衬底100温度(低于150℃)可以保持反应前驱物材料在半导体衬底100及沟槽104内的流动性和粘度。
由于反应前驱物材料具有一定的流动性和粘度,在流动的填充入沟槽104内后,使得在沟槽104底部也进行了无空洞填充,从而避免了在沟槽104底部产生空洞;并且,由于形成的前驱材料层106具有一定的可流动性和粘度,后续在氧化处理和固化处理的作用下,前驱材料层106材料的化学键会发生断裂和重组,形成新的化学键或功能团,从而将前驱材料层106转化为隔离结构的第二介质层。
本实施例中,在进行流动性化学气相沉积工艺过程中,半导体衬底100的温度小于150℃,例如,半导体衬底100的温度为20℃、50℃、70℃或110℃等。
所述流动性化学气相沉积工艺采用的反应前驱物材料包括:硅烷、二硅烷、甲基硅烷、二甲基硅烷、三甲基硅烷、四甲基硅烷、正硅酸乙酯、三乙氧基硅烷、八甲基环四硅氧烷、四甲基二硅氧烷、四甲基环四硅氧烷、三甲硅烷基胺、二甲硅烷基胺的一种或几种。还可以使用其他硅烷胺及其衍生物等反应前驱物材料。
所述流动性化学气相沉积工艺在H2和N2混合气体、N2、NH3、NH4OH、N2H4、NO、N2O、NO2、O3、O2、H2O2中的一种或几种气体氛围下进行。所述气体氛围还可以包括含氢的化合物、含氧的化合物、或者含氢的化合物和含氧的化合物的组合,例如H2、H2和N2混合气体、O3、O2、H2O2、H2O中的一种或多种气体。
本实施例中,采用四甲基环四硅氧烷作为流动性化学气相沉积工艺的反应前驱物材料,在NH3氛围下进行所述流动性化学气相沉积工艺。
具体的,流动性化学气相沉积工艺参数为:将具有沟槽104的半导体衬底100置于反应腔室内,反应前驱物材料以100sccm至3000sccm的流速进入反应腔室内,NH3以20sccm至1000sccm的流速进入反应腔室内,反应腔室压强为0.1T至10T,反应腔室温度为20℃至150℃,还可以向反应腔室内通入Ar、He或Xe等惰性气体,惰性气体流速为1000sccm至10000sccm。
在本发明的实施例中,所述反应前驱物中含有Si、N和H,所以形成的前驱材料层106中含有Si-H、Si-N或Si-N-H等化学键,这些化学键在后续的处理过程中,会被O-Si-O所取代,形成材料为SiO2的第二介质层。
本实施例中,形成的前驱材料层106在填充满沟槽104的同时,覆盖于掩膜层102表面。
请参考图7,对所述前驱材料层106(请参考图6)进行氧化处理107,将前驱材料层106转变为第一介质层108,所述氧化处理107在第一温度和第一压强的氛围下进行。
本实施例中,采用第一退火处理进行所述氧化处理107,所述第一退火处理在含氧氛围下进行,例如,向第一退火处理腔室内通入O3、O2或H2O蒸汽中的一种或多种气体。
在第一退火处理作用下,前驱材料层106中的Si-H键、Si-N键、Si-H-N键发生断裂,并且含氧氛围中的O原子进入前驱材料层106中,断裂的Si键、N键和H键与周围的O原子结合形成新的化学键,如Si-O-H键和N-O-H键,从而使前驱材料层106的材料发生氧化,将前驱材料层106转变为第一介质层108,所述第一介质层108的材料中包含Si-O-H键、Si-H键和N-O-H键。
需要说明的是,本实施例中,第一退火处理在具有较低温度的第一温度、较高压强的第一压强氛围下进行,具体的,第一温度为100℃至800℃,第一压强为76T至22800T。
第一退火处理在含氧氛围下进行,采用具有较低温度的第一温度,使得O原子的化学活性较低,从而减小O原子与有源区的材料发生氧化的概率,防止有源区发生不期望的氧化反应。这是由于:
前驱材料层106内含有大量的H键,H键在沟槽104侧壁处(暴露出的为有源区)形成氢键吸附,氢键吸附与O原子本身就具有一定的结合趋势,若第一温度过高,则O原子具有非常活泼的化学性能,会进一步增加O原子与氢键吸附的结合能力,造成沟槽104侧壁处积累的O原子含量过高;而沟槽104侧壁处暴露的为有源区表面,有源区的材料为Si,当O原子具有非常活泼的化学性能且含量非常高时,很容易导致O原子与沟槽104侧壁处有源区的Si材料发生氧化反应,更严重的,O原子向远离沟槽104侧壁的有源区扩散,造成较大面积的有源区被氧化,从而影响器件的电学性能。
本实施例采用较大压强的第一压强的原因在于:第一退火处理具有较低的第一温度,使得前驱材料层106被氧化的程度低且氧化速度慢,不利于提高前驱材料层106的材料被转化的效率;而在具有较高压强的第一压强作用下,前驱材料层106的材料的化学键能量提高,活性增强,使得前驱材料层106中的Si-H键、Si-N键以及Si-N-H键更容易断裂,并且在较高压强下,单位体积内的O原子含量增多,从而增加断裂的化学键与周围的O原子结合形成Si-O键、Si-O-H键、Si-O-N键和N-O-H键的概率,使更多的Si-H键、Si-N键和Si-N-H键转化为Si-O键、Si-O-H、Si-O-N键和N-O-H键,从而使前驱材料层106的材料最大程度的被氧化,避免后续形成的第二介质层中还残留有较多的Si-H键、Si-N键和Si-N-H键,从而提高形成的第二介质层的隔离效果。
作为一个实施例,所述第一退火处理的工艺参数为:反应腔室内通入H2和含氧气体,含氧气体为O2或O3,其中,H2流量为1slm至50slm,O2或O3流量为1slm至50slm,反应腔室的第一温度为100℃至800℃,反应腔室的第一压强为76T至22800T,退火时长为5min至120min。
请参考图8,对所述第一介质层108(请参考图7)进行固化处理109,将第一介质层108转变为第二介质层110,所述固化处理109在第二温度和第二压强的氛围下进行,且第二温度高于第一温度,第二压强小于第一压强。
本实施例中,采用第二退火处理进行所述固化处理109,所述第二退火处理在氮气或惰性气体等不含氧氛围下进行,例如,向第二退火处理腔室内通入N2、He、Xe或Ar中的一种或几种气体。
在第二退火处理作用下,第一介质层108中的Si-O-H键中的H键发生断裂,Si-O-N键中的N键发生断裂,N-O-H中的N键和H键发生断裂,使得Si-O键与O原子再结合形成新的化学键O-Si-O键,O键与Si-O键重新结合,从而去除第一介质层108中的N、H等杂质,将第一介质层108转变为第二介质层110,第二介质层110的材料中含有O-Si-O键,第二介质层110的材料为SiO2;并且在第二退火处理作用下,可以修复第二介质层110内的缺陷,提高O-Si-O键的强度,同时去除剩余的化学键强度较弱的Si-H、Si-N、Si-N-H键等化学键,减小第二介质层110内残留的杂质,从而尽可能的提高第二介质层110内SiO2材料的含量,提高第二介质层110的隔离效果。
需要说明的是,本实施例中,第二退火处理在具有较高温度的第二温度、较低压强的第二压强氛围下进行,具体的,第二温度为600℃至1200℃,第二压强为1T至600T。
第二退火处理在不含氧氛围下进行,在较高温度的第二温度作用下,第一介质层108内的Si-O-H的化学活性增强,使得Si-O-H中相对更不稳定的H键断裂,断裂后的Si-O键在较高温度下具有很强的活性,且第一介质层108内的O原子也具有较高的能量,从而使Si-O键与O原子再结合形成O-Si-O键,第二退火处理的温度越高,结合形成的O-Si-O键含量越多,且O-Si-O键的化学键强度越大,从而提高形成的第二介质层110内SiO2材料的含量,提高第二介质层110的材料稳定性;并且在较高温度下N-O-H键的化学活性也增强,N-O-H键中相对更不稳定的N键和H键断裂,去除化学键较弱的N键、H键等化学键的能力越大,从而使形成的第二介质层110内的杂质含量少,进一步提高第二介质层110的均匀性,提高形成的第二介质层110的电学隔离的效果。并且,第一介质层108内的氢键含量较前驱材料层106内氢键含量少的多,氢键吸附问题不明显,因此在较高温度的第二温度下,O原子氧化有源区的能力仍然很弱。
采用较小压强的第二压强的原因在于:由于第一退火处理在含氧氛围下进行,形成的第一介质层108内含有O原子,若固化反应的压强过大,会导致O原子扩散能力较大,O原子扩散进入有源区内后造成不必要的氧化反应,因此,本实施例中在较低压强的第二压强氛围下进行固化处理,降低第一介质层108内O原子的扩散速度,防止O原子进入有源区与有源区材料发生氧化反应,提高形成的半导体器件的电学性能和可靠性。
作为一个实施例,所述第二退火处理的工艺参数为:所述第二退火处理的工艺参数为:反应腔室内通入N2,N2流量为10slm至50slm,反应腔室的第二温度为600℃至1200℃,反应腔室的第二压强为1T至600T,退火时长为5min至120min。
需要说明的是,本实施例中,氧化反应和固化反应在同一个反应腔室内进行,从而提高半导体器件的生产效率,缩短生产周期;并且反应腔室内的温度从第一温度线性递增过渡至第二温度,压强从第一压强线性递减过渡至第二压强,如图10所示,实线代表温度随时间的变化关系示意图,虚线代表压强随时间的变化关系示意图,防止由于反应腔室内的温度和压强的突变,造成沟槽104内的材料发生断裂等问题,使得形成的隔离结构的性能最佳。
请参考图9,去除掩膜层102(请参考图8)以及高于掩膜层102顶部的第二介质层110。
作为一个实施例,采用化学机械抛光工艺,去除高于掩膜层102顶部的第二介质层110,化学机械抛光工艺的停止位置为掩膜层102顶部。
在去除高于掩膜层102顶部的第二介质层110后,去除掩膜层102。
作为一个实施例,采用湿法刻蚀工艺去除所述掩膜层102,所述湿法刻蚀工艺的刻蚀液体为磷酸溶液,其中,溶液温度为120℃至200℃,磷酸质量百分比为60%至85%。
第二介质层110作为半导体器件的隔离结构,后续的工艺过程还包括:在相邻隔离结构内形成掺杂阱;在所述掺杂阱表面形成栅极结构;在所述栅极结构两侧的掺杂阱内形成掺杂区。
综上,本发明提供的技术方案具有以下优点:
首先,采用具有流动性的前驱材料层填充沟槽,防止沟槽底部空洞的产生;在较低的第一温度下对前驱材料层进行氧化处理形成第一介质层,降低氧化处理中O原子的化学活性,减小O原子与半导体衬底内有源区材料发生氧化的概率。若氧化反应在较高的温度下进行,由于前驱材料层中材料中含量大量的H原子,所述H原子会在沟槽侧壁(有源区)形成氢键吸附,在高温条件下,O原子的活性较强,使得氢键吸附O原子的概率变大,沟槽侧壁处的O原子含量过高,容易造成有源区被氧化。同时,氧化处理在较高压强的第一压强氛围下进行,增强前驱材料层的化学键断裂的能力,提高断裂的化学键与O原子重新结合形成新的化学键的概率,从而提高前驱材料层被氧化的程度,为后续形成高质量的第二介质层做准备。
其次,在形成第一介质层之后,第一介质层内的H原子含量较前驱材料层内的H原子含量低得多,避免了氢键吸附的问题,因此,较高温度的第二温度对有源区氧化的影响很小,而在较高温度的第二温度作用下,可以提高第一介质层固化的效率,使得形成的第二介质层内的杂质含量少,提高形成的第二介质层的质量。同时,由于第一介质层内含有较多的O原子,若第二压强过大,会造成O原子向有源区扩散的能力提高,因此,本发明采用较小压强的第二压强的作用下进行固化反应,降低O原子扩散至有源区的能力,从而进一步降低有源区被氧化的概率,提高半导体器件的电学性能和可靠性。
再次,本发明第一温度为100℃至800℃,降低O原子的化学活性,防止由于O原子化学活性较高而造成有源区被氧化;第一压强为76T至22800T,提高前驱材料层化学键断裂的能力,从而提高前驱材料层被氧化的效率和程度;第二温度为600℃至1200℃,在较高温度下,提高第一介质层固化的效率,形成高质量的第二介质层;第二压强为1T至600T,防止第一介质层内O原子扩散进入有源区内,从而进一步阻止有源区发生氧化反应,提高半导体器件的电学性能和可靠性。
最后,采用流动性化学气相沉积工艺形成前驱材料层,提高前驱材料层填充沟槽的能力,防止在沟槽底部形成空洞,从而优化半导体器件的隔离结构的电隔离效果。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体器件的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底内形成有沟槽;
形成填充满所述沟槽的具有流动性的前驱材料层;
对所述前驱材料层进行氧化处理,将前驱材料层转变为第一介质层,所述氧化处理在第一温度和第一压强的氛围下进行;
对所述第一介质层进行固化处理,将第一介质层转变为第二介质层,所述固化处理在第二温度和第二压强的氛围下进行,且第二温度高于第一温度,第二压强小于第一压强。
2.根据权利要求1所述半导体器件的形成方法,其特征在于,所述第一温度为100℃至800℃,所述第二温度为600℃至1200℃。
3.根据权利要求1所述半导体器件的形成方法,其特征在于,所述第一压强为76T至22800T,所述第二压强为1T至600T。
4.根据权利要求1所述半导体器件的形成方法,其特征在于,采用第一退火处理进行所述氧化处理。
5.根据权利要求4所述半导体器件的形成方法,其特征在于,所述第一退火处理在含氧氛围下进行。
6.根据权利要求5所述半导体器件的形成方法,其特征在于,所述第一退火处理的工艺参数为:反应腔室内通入H2和含氧气体,含氧气体为O2或O3,其中,H2流量为1slm至50slm,O2或O3流量为1slm至50slm,反应腔室的第一温度为100℃至800℃,反应腔室的第一压强为76T至22800T,退火时长为5min至120min。
7.根据权利要求1所述半导体器件的形成方法,其特征在于,采用第二退火处理进行所述固化处理。
8.根据权利要求7所述半导体器件的形成方法,其特征在于,所述第二退火处理在N2或惰性气体氛围下进行。
9.根据权利要求8所述半导体器件的形成方法,其特征在于,所述第二退火处理的工艺参数为:反应腔室内通入N2,N2流量为10slm至50slm,反应腔室的第二温度为600℃至1200℃,反应腔室的第二压强为1T至600T,退火时长为5min至120min。
10.根据权利要求1所述半导体器件的形成方法,其特征在于,所述氧化反应和固化反应在同一个反应腔室内进行。
11.根据权利要求1所述半导体器件的形成方法,其特征在于,所述前驱材料层的材料中含有Si-H键、Si-N键或Si-N-H键。
12.根据权利要求11所述半导体器件的形成方法,其特征在于,所述第二介质层的材料为SiO2。
13.根据权利要求1所述半导体器件的形成方法,其特征在于,所述第一介质层的材料中含有Si-O-H键,所述第二介质层的材料中含有O-Si-O键。
14.根据权利要求1所述半导体器件的形成方法,其特征在于,采用流动性化学气相沉积工艺形成所述前驱材料层。
15.根据权利要求14所述半导体器件的形成方法,其特征在于,所述流动性化学气相沉积工艺采用的前驱物材料包括硅烷、二硅烷、甲基硅烷、二甲基硅烷、三甲基硅烷、四甲基硅烷、正硅酸乙酯、三乙氧基硅烷、八甲基环四硅氧烷、四甲基二硅氧烷、四甲基环四硅氧烷、三甲硅烷基胺、二甲硅烷基胺中的一种或几种。
16.根据权利要求1所述半导体器件的形成方法,其特征在于,所述沟槽的形成步骤包括:在所述半导体衬底表面依次形成衬垫氧化层以及位于衬垫氧化层表面的掩膜层;图形化所述掩膜层;以所述图形化的掩膜层为掩膜,依次刻蚀衬垫氧化层和部分厚度的半导体衬底,在半导体衬底内形成沟槽。
17.根据权利要求16所述半导体器件的形成方法,其特征在于,在形成所述第二介质层之后,去除掩膜层以及高于掩膜层顶部的第二介质层。
18.根据权利要求16所述半导体器件的形成方法,其特征在于,所述衬垫氧化层的材料为氧化硅。
19.根据权利要求1所述半导体器件的形成方法,其特征在于,在形成所述前驱材料层之前,在所述沟槽的底部和侧壁形成线性氧化层。
20.根据权利要求1所述半导体器件的形成方法,其特征在于,所述半导体衬底内形成有与沟槽相邻的有源区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410076961.0A CN104900577A (zh) | 2014-03-04 | 2014-03-04 | 半导体器件的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410076961.0A CN104900577A (zh) | 2014-03-04 | 2014-03-04 | 半导体器件的形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104900577A true CN104900577A (zh) | 2015-09-09 |
Family
ID=54033163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410076961.0A Pending CN104900577A (zh) | 2014-03-04 | 2014-03-04 | 半导体器件的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104900577A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110246750A (zh) * | 2018-03-09 | 2019-09-17 | 三星电子株式会社 | 形成氧化物层的方法和制作半导体器件的方法 |
CN112382604A (zh) * | 2020-11-02 | 2021-02-19 | 上海华力集成电路制造有限公司 | 可流动性电介质层的稳定方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101176190A (zh) * | 2003-05-08 | 2008-05-07 | 微米技术股份有限公司 | 用臭氧沉积后处理除去可流动的氧化物薄膜中的碳 |
US7524735B1 (en) * | 2004-03-25 | 2009-04-28 | Novellus Systems, Inc | Flowable film dielectric gap fill process |
US20090317957A1 (en) * | 2007-06-21 | 2009-12-24 | Roland Hampp | Method for Forming Isolation Structures |
-
2014
- 2014-03-04 CN CN201410076961.0A patent/CN104900577A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101176190A (zh) * | 2003-05-08 | 2008-05-07 | 微米技术股份有限公司 | 用臭氧沉积后处理除去可流动的氧化物薄膜中的碳 |
US7524735B1 (en) * | 2004-03-25 | 2009-04-28 | Novellus Systems, Inc | Flowable film dielectric gap fill process |
US20090317957A1 (en) * | 2007-06-21 | 2009-12-24 | Roland Hampp | Method for Forming Isolation Structures |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110246750A (zh) * | 2018-03-09 | 2019-09-17 | 三星电子株式会社 | 形成氧化物层的方法和制作半导体器件的方法 |
CN112382604A (zh) * | 2020-11-02 | 2021-02-19 | 上海华力集成电路制造有限公司 | 可流动性电介质层的稳定方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101615814B1 (ko) | 얕은 트렌치 격리 구조물의 형성 방법 | |
US8404561B2 (en) | Method for fabricating an isolation structure | |
TW201803014A (zh) | 半導體裝置及其形成方法 | |
CN106653751A (zh) | 半导体器件及其制造方法 | |
CN106952873A (zh) | 鳍式场效应管的形成方法 | |
CN103794543B (zh) | 隔离结构及其形成方法 | |
US20210083048A1 (en) | Semiconductor device | |
CN104124195B (zh) | 沟槽隔离结构的形成方法 | |
CN104979266A (zh) | 浅沟槽隔离结构的形成方法 | |
CN104425278A (zh) | 半导体器件及半导体器件的形成方法 | |
CN107039272A (zh) | 鳍式晶体管的形成方法 | |
US9117878B2 (en) | Method for manufacturing shallow trench isolation | |
US20190139757A1 (en) | Methods of forming silicon oxide layer and semiconductor structure | |
CN104900577A (zh) | 半导体器件的形成方法 | |
CN106571339A (zh) | 鳍式场效应管的形成方法 | |
JP2006520540A (ja) | 歪みシリコンプロセス用にシャロウトレンチ分離を形成するプロセス | |
US20220344199A1 (en) | Integrated circuit isolation feature and method of forming the same | |
TW202038379A (zh) | 半導體裝置的製造方法 | |
CN104795351A (zh) | 隔离结构的形成方法 | |
CN114420632A (zh) | 半导体器件的制作方法 | |
CN104851802A (zh) | 一种半导体器件及其制作方法 | |
CN104425343B (zh) | 浅沟槽隔离结构的形成方法 | |
CN105097519A (zh) | 半导体结构的形成方法 | |
CN117637597B (zh) | 一种半导体结构的制作方法 | |
KR100691016B1 (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150909 |
|
RJ01 | Rejection of invention patent application after publication |