CN117637597B - 一种半导体结构的制作方法 - Google Patents
一种半导体结构的制作方法 Download PDFInfo
- Publication number
- CN117637597B CN117637597B CN202410110091.8A CN202410110091A CN117637597B CN 117637597 B CN117637597 B CN 117637597B CN 202410110091 A CN202410110091 A CN 202410110091A CN 117637597 B CN117637597 B CN 117637597B
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- layer
- pad
- pad nitride
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 150000004767 nitrides Chemical class 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 49
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 230000001590 oxidative effect Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 39
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 238000001039 wet etching Methods 0.000 claims description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- 238000011065 in-situ storage Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 238000002955 isolation Methods 0.000 abstract description 29
- 238000010586 diagram Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 239000007788 liquid Substances 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910018503 SF6 Inorganic materials 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 4
- 229960000909 sulfur hexafluoride Drugs 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- KOPOQZFJUQMUML-UHFFFAOYSA-N chlorosilane Chemical compound Cl[SiH3] KOPOQZFJUQMUML-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种半导体结构的制作方法，属于半导体技术领域，所述制作方法至少包括：提供一衬底，在所述衬底上依次形成垫氧化层和垫氮化层；蚀刻部分所述垫氧化层、所述垫氮化层和所述衬底，形成浅沟槽；在所述浅沟槽内沉积绝缘介质，所述浅沟槽内的所述绝缘介质与两侧的所述垫氮化层齐平；回刻所述绝缘介质，形成第一凹部；在所述第一凹部和所述垫氮化层上形成补偿层；氧化所述补偿层，形成氧化层；平坦化所述氧化层，暴露所述垫氮化层；去除所述垫氮化层；以及去除所述垫氧化层和部分所述氧化层。通过本发明提供的一种半导体结构的制作方法，能够避免在浅沟槽隔离结构的角边缘出现凹陷现象，提高半导体结构的性能。
Description
技术领域
本发明属于半导体技术领域，特别涉及一种半导体结构的制作方法。
背景技术
浅沟槽隔离结构（Shallow Trench Isolation，STI）是集成电路中重要的结构，设置在半导体器件之间，可防止相邻的半导体器件之间的电流泄漏，缩减隔离区域的面积。在形成浅沟槽隔离结构的过程中，很容易会在STI与衬底的界面处的角边缘过度腐蚀填充的氧化层而形成一凹陷区（divot）。这种“divot”现象导致在半导体器件在跨越STI与有源区时，组成栅极的多晶硅会填入divot的区域，从而在该处产生一个寄生器件，导致正常半导体器件在操作时会产生额外的漏电。这种“divot”现象也会造成栅极腐蚀时更容易出现残留物缺陷等，影响半导体器件的性能。
发明内容
本发明的目的在于提供一种半导体结构的制作方法，通过本发明提供的半导体结构的制作方法，避免浅沟槽隔离结构的角边缘出现凹陷现象，能够避免半导体结构出现漏电现象，半导体结构具有良好的隔离效果，提高半导体结构的性能。
为解决上述技术问题，本发明提供一种半导体结构的制作方法，至少包括以下步骤：
提供一衬底，在所述衬底上依次形成垫氧化层和垫氮化层；
蚀刻部分所述垫氧化层、所述垫氮化层和所述衬底，形成浅沟槽；
在所述浅沟槽内沉积绝缘介质，所述浅沟槽内的所述绝缘介质与两侧的所述垫氮化层齐平；
回刻所述绝缘介质，形成第一凹部；
在所述第一凹部和所述垫氮化层上形成补偿层；
氧化所述补偿层，形成氧化层；
平坦化所述氧化层，暴露所述垫氮化层；
去除所述垫氮化层；以及
去除所述垫氧化层和部分所述氧化层。
在本发明一实施例中，在所述第一凹部内，所述绝缘介质的表面与所述衬底的表面齐平。
在本发明一实施例中，所述补偿层在所述第一凹部内的所述绝缘介质上的厚度，大于或等于所述垫氧化层的厚度。
在本发明一实施例中，所述补偿层在所述第一凹部内的高度，低于所述垫氮化层的高度。
在本发明一实施例中，在平坦化所述氧化层后，在所述氧化层和所述垫氮化层的界面处形成凸起。
在本发明一实施例中，所述补偿层包括多晶硅层或非晶硅层中的至少一种。
在本发明一实施例中，所述垫氧化层通过热氧化法或原位水汽生长法获得。
在本发明一实施例中，所述垫氧化层和所述氧化层通过相同的氧化方法获得。
在本发明一实施例中，所述垫氧化层和所述氧化层通过湿法刻蚀去除，且所述垫氧化层和所述氧化层的刻蚀速率的差值在±5%内。
在本发明一实施例中，所述湿法刻蚀的刻蚀液为氢氟酸或缓冲氧化物刻蚀液。
综上所述，本发明提供一种半导体结构的制作方法，本申请意想不到的技术效果是能够从多个方面避免浅沟槽隔离结构的角边缘出现凹陷现象，能够避免半导体结构出现漏电现象，半导体结构具有良好的隔离效果，提高半导体结构的性能。能够控制浅沟槽隔离结构与衬底之间的台阶高度，且可控性高。能够确保浅沟槽隔离结构的形貌，确保浅沟槽隔离结构之间有源区的形貌和尺寸，提高包括半导体结构的半导体器件的性能。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中在衬底上形成垫氧化层、垫氮化层和图案化光阻层的示意图。
图2为一实施例中形成的浅沟槽的示意图。
图3为一实施例中沉积的绝缘介质的示意图。
图4为一实施例中平坦化绝缘介质后的示意图。
图5为一实施例中回刻绝缘介质后的示意图。
图6为一实施例中沉积的补偿层的示意图。
图7为一实施例中氧化补偿后形成的氧化层的示意图。
图8为一实施例中平坦化氧化层后的示意图。
图9为一实施例中去除垫氮化层后的示意图。
图10为一实施例中半导体结构的示意图。
标号说明：
100、衬底；110、垫氧化层；120、垫氮化层；130、图案化光阻层；131、第一开口；140、浅沟槽；150、绝缘介质；160、第一凹部；170、补偿层；171、氧化层；172、凸起；180、浅沟槽隔离结构。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
在本发明中，需要说明的是，如出现术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等，其所指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，如出现术语“第一”、“第二”仅用于描述和区分目的，而不能理解为指示或暗示相对重要性。
请参阅图1所示，在本发明一实施例中，本发明提供的衬底100为任意适用的半导体材料，例如为蓝宝石、硅片、碳化硅（SiC）、氮化镓（GaN）、氮化铝（AlN）、氮化铟（InN）或硅锗（GeSi）等基板，还包括这些半导体材料构成的叠层结构等，或者为绝缘体上硅，绝缘体上层叠硅、绝缘体上层叠锗化硅、绝缘体上锗化硅以及绝缘体上锗等，具体可根据半导体器件的制作要求进行选择。在本实施例中，衬底100例如为硅片半导体衬底，且衬底100可以为无掺杂的衬底，也可以为掺杂的衬底，又例如为N型衬底或P型衬底，且衬底100的厚度不作具体限定，依据制作要求进行选择。
请参阅图1所示，在本发明一实施例中，在衬底100上形成垫氧化层110，且垫氧化层110例如为致密的氧化硅等材料，垫氧化层110例如通过热氧化法或原位水汽生长法（In-Situ Steam Generation，ISSG）等方法制备，以获得致密的氧化硅等。在本实施例中，例如原位水汽生长法制备垫氧化层110，具体的，将衬底100放入例如900℃～1150℃温度下的炉管内，通入混入少量氢气的氧气，衬底100表面的硅与氧气和氢气在高温下反应，生成致密的垫氧化层110，且生成的垫氧化层110的质量较好。其中，垫氧化层110的厚度例如为10nm~40nm，具体例如10nm、40nm、30nm或40nm等。
请参阅图1所示，在本发明一实施例中，在形成垫氧化层110后，在垫氧化层110上形成垫氮化层120，垫氮化层120例如为氮化硅或氮化硅和氧化硅的叠层。其中，垫氧化层110作为缓冲层可以改善衬底100与垫氮化层120之间的应力。在本实施例中，垫氮化层120例如为氮化硅，例如可以通过低压化学气相沉积法（Low Pressure Chemical VaporDeposition，LPCVD）等形成垫氮化层120。具体的，例如将带有垫氧化层110的衬底100放置于充有二氯硅烷与氨气的炉管内，在压力例如为2T~10T，且在温度例如为700℃~900℃下反应，沉积垫氮化层120，且可以通过控制加热时间调整垫氮化层120的厚度。在本实施例中，垫氮化层120的厚度例如为50nm~120nm。通过设置垫氮化层120，可以保护衬底100免受浅沟槽隔离结构制作过程中涉及的化学机械研磨（Chemical Mechanical Polishing，CMP）等平坦化工艺的影响。且垫氮化层120在浅沟槽形成过程中，可以作为掩膜，在对衬底100进行刻蚀时，保护其他部位的衬底100不受损伤。由于垫氮化层120具有高应力，设置的垫氧化层110可以用于缓冲垫氮化层120中的应力，避免应力对衬底100造成缺陷，同时，垫氧化层110也作为刻蚀去除垫氮化层120时的停止层。
请参阅图1至图2所示，在本发明一实施例中，在形成垫氮化层120后，在垫氮化层120上形成光刻胶层，经过曝光、显影等工艺，形成图案化光阻层130，图案化光阻层130上包括多个第一开口131，第一开口131暴露部分垫氮化层120，用来定义浅沟槽的位置。以图案化光阻层130为掩膜，例如使用干法刻蚀向衬底100的方向进行刻蚀，形成浅沟槽140，其中，刻蚀气体例如包括氯气（Cl2）、三氟甲烷（CHF3）、二氟甲烷（CH2F2）、三氟化氮（NF3）、六氟化硫（SF6）或溴化氢（HBr）等中的一种或几种混合，或它们和氧气（O2）的混合。在本实施例中，在形成浅沟槽140后，通过湿法清洗或灰化处理去除图案化光阻层130。
请参阅图2至图3所示，在本发明一实施例中，在形成浅沟槽140后，在浅沟槽140内沉积绝缘介质150，直至绝缘介质150覆盖垫氮化层120的表面。在沉积绝缘介质150前，可对浅沟槽140进行热氧化处理，圆角化浅沟槽140的底部的拐角，减少尖端漏电现象。本发明并不限制绝缘介质150的沉积方式，例如可以通过化学气相沉积（Chemical VaporDeposition，CVD）或高深宽比化学气相淀积（High Aspect Ratio Process CVD，HARP-CVD）等沉积方式，以在浅沟槽140内形成的绝缘介质150。在本实施例中，绝缘介质150例如通过沉积正硅酸乙酯（Tetraethyl Orthosilicate，TEOS）获得，具体的，在例如300°C~500°C的温度范围内，例如30torr~760torr的压力下，通入正硅酸乙酯和含氧前驱物，含氧前驱物例如包括O2或O3等中的一种，控制沉积时间以获得绝缘介质150。其中，通过化学气相沉积的绝缘介质150的速度快且能够在低温下沉积，沉积的二氧化硅的填洞能力好，不易出现空洞等问题，但反应生成的绝缘介质150的致密性小于垫氧化层110的致密性，在刻蚀过程中，绝缘介质150的刻蚀速度大于垫氧化层110的刻蚀速度。
请参阅图3至图4所示，在本发明一实施例中，在制备完成绝缘介质150后，对绝缘介质150进行平坦化处理，例如利用化学机械研磨等工艺平坦化绝缘介质150，直至去除垫氮化层120上的绝缘介质150。在平坦化过程中，二氧化硅的研磨速度大于氮化硅的研磨速度，因此，浅沟槽内的绝缘介质150的顶部略微低于垫氮化层120的顶部。
请参阅图4至图5所示，在本发明一实施例中，在平坦化绝缘介质150后，回刻绝缘介质150，去除浅沟槽内的部分绝缘介质150，形成第一凹部160。其中，例如通过干法刻蚀、湿法刻蚀或干法刻蚀和湿法刻蚀相结合的工艺对绝缘介质150进行刻蚀。在采用干法刻蚀时，刻蚀气体例如包括三氟甲烷、二氟甲烷或六氟化硫等中的一种或几种混合，或它们和氧气的混合，在采用湿法刻蚀时，湿法刻蚀的刻蚀液例如为稀氢氟酸或缓冲氧化物刻蚀液（Buffered Oxide Etch，BOE），稀氢氟酸例如为49wt%的氢氟酸溶液与去离子水以体积比1：20~50进行混合配制而成，以控制绝缘介质150的刻蚀速度，防止刻蚀速度过快而导致的刻蚀量不易控制等问题。通过控制刻蚀的时间，使第一凹部160达到目标深度，在本实施例中，第一凹部160暴露的绝缘介质150的表面与衬底100的表面齐平，即回刻后，浅沟槽内的绝缘介质150的表面与衬底100和垫氧化层110的界面齐平。
请参阅图5至图6所示，在本发明一实施例中，在形成第一凹部160后，在第一凹部160内的绝缘介质150以及垫氮化层120上沉积补偿层170。其中，补偿层170例如为多晶硅层或非晶硅层，且补偿层170例如通过化学气相沉积、低压化学气相沉积或垂直炉管沉积等方法进行沉积。在本实施例中，例如在500℃~800℃，以硅烷、二硅烷、三氯硅烷、二氯硅烷、一氯硅烷、甲基硅烷、四氯化硅或正硅酸乙酯等中的至少一种为硅源，以氢气为载气进行沉积，获得补偿层170，补偿层170覆盖在垫氮化层120、第一凹部160的侧壁以及第一凹部160内的绝缘介质150上。其中，确保补偿层170在第一凹部160内的绝缘介质150上的厚度大于或等于垫氧化层110的厚度，即补偿层170的上表面至少与垫氧化层110和垫氮化层120的界面齐平，以确保后续形成的氧化层的高度大于垫氧化层110的高度，避免因后续氧化层的高度低于垫氧化层110而造成的浅沟槽隔离结构整体低于衬底100表面的问题。同时，确保补偿层170在第一凹部160内的绝缘介质150的上表面低于垫氮化层120的高度，在后续氧化过程中，如后续图8所示，能够在氧化层171与两侧垫氮化层120的界面处形成凸起172，在后续去除垫氧化层110的过程中，能够进一步降低凹陷现象的发生。在本实施例中，上表面定义为衬底100上的各层远离衬底100的一侧的表面。
请参阅图6至图7所示，在本发明一实施例中，在形成补偿层170后，补偿层170通过扩散炉管氧化工艺进行氧化，获得氧化层171。在本实施例中，例如将带有补偿层170的衬底100放入例如900℃~1150℃温度下的炉管中，向炉管中通入氧气，补偿层170与氧气在高温下反应，生成致密的氧化层171，氧化层171例如为氧化硅层。在本发明另一实施例中，获得氧化层171的氧化方法，例如与氧化衬底100获得垫氧化层110的方法相同。在氧化过程中，由于绝缘介质150的表面与衬底100的表面齐平，即补偿层170未形成在衬底100内，补偿层170在氧化过程中的发生体积微膨胀，因衬底100内无补偿层170，不会破坏浅沟槽的形貌，确保浅沟槽隔离结构的完整性，同时确保浅沟槽隔离结构之间的有源区的形貌和尺寸。其中，因氧化过程中的膨胀问题，在第一凹部160内，氧化层171的高度大于垫氧化层110的高度。同时，通过控制补偿层170在第一凹部160内的高度，在氧化后，确保氧化层171在第一凹部160内高度低于垫氮化层120的高度。通过将补偿层170进行氧化，获得的氧化层171的致密性与垫氧化层110的致密性接近，在后续制作过程中，刻蚀氧化层171和垫氧化层110的速度接近，能够减少浅沟槽隔离结构的角边缘出现凹陷现象，提高半导体结构的性能。
请参阅图7至图8所示，在本发明一实施例中，在形成氧化层171后，对氧化层171进行平坦化处理，例如利用化学机械研磨等工艺平坦化氧化层171，直至去除垫氮化层120上的氧化层171，暴露出全部的垫氮化层120。因第一凹部内氧化层171的高度低于垫氮化层120的高度，第一凹部的侧壁上存在补偿层，因此，在氧化以及平坦化处理后，在氧化层171的两侧形成凸起172，即在氧化层171和垫氮化层120的界面处形成凸起172。
请参阅图8至图9所示，在本发明一实施例中，在氧化层171平坦化后，通过刻蚀去除垫氮化层120，本发明并不限制垫氮化层120的去除方法，例如采用干法刻蚀、湿法刻蚀或干法刻蚀和湿法刻蚀相结合等工艺进行刻蚀。在本实施例中，例如采用酸溶液对垫氮化层120进行刻蚀，具体采用体积分数例如为85%~88%的磷酸，在例如150℃~165℃的条件下，对垫氮化层120进行刻蚀。因刻蚀液对氮化硅和氧化硅的刻蚀选择比较大，在刻蚀垫氮化层120的过程中，氧化层171和垫氧化层110未被刻蚀。在去除垫氮化层120后，氧化层171的高度大于垫氧化层110的高度。且在刻蚀过程中，由于凸起172和氧化层171的存在，能够避免在垫氮化层120与氧化层的界面处发生凹陷。
请参阅图9至图10所示，在本发明一实施例中，在去除垫氮化层120后，通过刻蚀去除垫氧化层110和部分氧化层171，形成浅沟槽隔离结构180。其中，浅沟槽隔离结构180例如包括绝缘介质150和氧化层171，绝缘介质150设置在衬底100内，氧化层171设置在绝缘介质150上。即在去除垫氧化层110后，氧化层171与衬底100之间形成台阶。在本申请中，通过控制补偿层的厚度小于垫氮化层的厚度，氧化形成氧化层171后，在平坦化过程中，绝缘介质150上的氧化层171的厚度不会发生变化，在去除垫氧化层110和氧化层171时，进行同步去除，即通过控制补偿层的厚度，从而控制氧化层171与垫氧化层110之间的高度差，在刻蚀过程中，同步去除垫氧化层110和部分氧化层171，从而可以控制氧化层171与衬底100之间的台阶高度，台阶高度的可控性高，且避免通过氮化硅控制台阶高度时，由于绝缘介质在平坦化以及刻蚀过程中的可控性差而导致的台阶高度不在预设范围内，因此，本申请中获得的台阶高度满足制作要求，提高半导体结构的良率，以及包括该半导体结构的半导体器件的性能。
请参阅图9至图10所示，在本发明一实施例中，并不限制垫氧化层110的去除方法，例如采用干法刻蚀、湿法刻蚀或干法刻蚀和湿法刻蚀相结合等工艺进行刻蚀。本实施例中，例如采用湿法刻蚀进行刻蚀，刻蚀液例如为氢氟酸或缓冲氧化物刻蚀液等。在本发明另一实施例中，例如在去除垫氮化层后，以垫氧化层110为离子注入缓冲层，在衬底100内注入离子，形成阱区等结构，或在垫氧化层110上形成栅极结构等后，再去除多余的垫氧化层110。即在本申请，可以依据半导体器件的制作要求，选择性的在不同步骤中去除垫氧化层110和部分氧化层171。在去除垫氧化层110时，由于凸起172的存在，在湿法刻蚀过程中，由于氧化层171的两侧与刻蚀液接触的角度大于氧化层171中间位置与刻蚀液接触的角度，两端的刻蚀量大于中部的刻蚀量，而凸起172能够弥补因接触角度大而导致的刻蚀量增加，从而在刻蚀后，有利于形成平坦表面的浅沟槽隔离结构180。
请参阅图9至图10所示，在本发明一实施例中，在刻蚀去除垫氧化层110的过程中，由于氧化层171的致密性与垫氧化层110的致密性接近，刻蚀速率接近，在本实施例中，垫氧化层110和氧化层171的刻蚀速率的差值例如在±5%以内，氧化层171的高度大于垫氧化层110的高度，并由于氧化层171与垫氧化层边界处凸起172的存在，通过控制刻蚀条件，使垫氧化层110刚好完全去除，能够避免因刻蚀速度差异导致的浅沟槽隔离结构180的角边缘出现凹陷现象，在衬底上形成栅极时，能够避免组成栅极的多晶硅填充在凹陷内，能够避免半导体结构出现漏电现象，半导体结构具有良好的隔离效果。能够确保浅沟槽隔离结构180的形貌，提高半导体结构的性能，从而提高包括半导体结构的半导体器件的性能。
综上所述，本发明提供一种半导体结构的制作方法，通过对半导体结构的制作方法进行改进，本申请意想不到的技术效果是能够从多个方面避免浅沟槽隔离结构的角边缘出现凹陷现象，能够避免半导体结构出现漏电现象，半导体结构具有良好的隔离效果，提高半导体结构的性能。能够控制浅沟槽隔离结构与衬底之间的台阶高度，且可控性高。能够确保浅沟槽隔离结构的形貌，确保浅沟槽隔离结构之间有源区的形貌和尺寸，提高包括半导体结构的半导体器件的性能。
在整篇说明书中提到“一个实施例(one embodiment) ”、“实施例(anembodiment)”或“具体实施例(a specific embodiment)”意指与结合实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中，并且不一定在所有实施例中。因而，在整篇说明书中不同地方的短语“在一个实施例中(in one embodiment)”、“在实施例中(inan embodiment)”或“在具体实施例中(in a specific embodiment)”的各个表象不一定是指相同的实施例。此外，本发明的任何具体实施例的特定特征、结构或特性可以按任何合适的方式与一个或多个其他实施例结合。应当理解本文所述和所示的发明实施例的其他变型和修改可能是根据本文教导的，并将被视作本发明精神和范围的一部分。
还应当理解以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (7)
1.一种半导体结构的制作方法，其特征在于，至少包括以下步骤：
提供一衬底，在所述衬底上依次形成垫氧化层和垫氮化层；
蚀刻部分所述垫氧化层、所述垫氮化层和所述衬底，形成浅沟槽；
在所述浅沟槽内沉积绝缘介质，所述浅沟槽内的所述绝缘介质与两侧的所述垫氮化层齐平；
回刻所述绝缘介质，形成第一凹部，在所述第一凹部内，所述绝缘介质的表面与所述衬底的表面齐平；
在所述第一凹部和所述垫氮化层上形成补偿层，所述补偿层在所述第一凹部内的所述绝缘介质上的厚度，大于或等于所述垫氧化层的厚度，所述补偿层在所述第一凹部内的高度，低于所述垫氮化层的高度；
氧化所述补偿层，形成氧化层；
平坦化所述氧化层，暴露所述垫氮化层；
去除所述垫氮化层；以及
去除所述垫氧化层和部分所述氧化层。
2.根据权利要求1所述的一种半导体结构的制作方法，其特征在于，在平坦化所述氧化层后，在所述氧化层和所述垫氮化层的界面处形成凸起。
3.根据权利要求1所述的一种半导体结构的制作方法，其特征在于，所述补偿层包括多晶硅层或非晶硅层中的至少一种。
4.根据权利要求1所述的一种半导体结构的制作方法，其特征在于，所述垫氧化层通过热氧化法或原位水汽生长法获得。
5.根据权利要求1所述的一种半导体结构的制作方法，其特征在于，所述垫氧化层和所述氧化层通过相同的氧化方法获得。
6.根据权利要求1所述的一种半导体结构的制作方法，其特征在于，所述垫氧化层和所述氧化层通过湿法刻蚀去除，且所述垫氧化层和所述氧化层的刻蚀速率的差值在±5%内。
7.根据权利要求6所述的一种半导体结构的制作方法，其特征在于，所述湿法刻蚀的刻蚀液为氢氟酸或缓冲氧化物刻蚀液。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410110091.8A CN117637597B (zh) | 2024-01-26 | 2024-01-26 | 一种半导体结构的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410110091.8A CN117637597B (zh) | 2024-01-26 | 2024-01-26 | 一种半导体结构的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117637597A CN117637597A (zh) | 2024-03-01 |
| CN117637597B true CN117637597B (zh) | 2024-04-09 |
Family
ID=90025604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410110091.8A Active CN117637597B (zh) | 2024-01-26 | 2024-01-26 | 一种半导体结构的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117637597B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5933748A (en) * | 1996-01-22 | 1999-08-03 | United Microelectronics Corp. | Shallow trench isolation process |
| KR20050078897A (ko) * | 2004-02-03 | 2005-08-08 | 삼성전자주식회사 | 쉘로우 트렌치 소자 분리막의 형성 방법 |
| KR20100138087A (ko) * | 2009-06-24 | 2010-12-31 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조방법 |
| CN102224585A (zh) * | 2008-11-24 | 2011-10-19 | 应用材料股份有限公司 | 可变更顶部轮廓的整合顺序 |
| CN104835773A (zh) * | 2014-02-08 | 2015-08-12 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
| CN112928058A (zh) * | 2021-01-20 | 2021-06-08 | 华虹半导体(无锡)有限公司 | Cis器件的深沟槽隔离形成方法、半导体器件结构 |
| WO2023155263A1 (zh) * | 2022-02-18 | 2023-08-24 | 长鑫存储技术有限公司 | 浅沟槽隔离结构及其制备方法、半导体结构 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10200678B4 (de) * | 2002-01-10 | 2006-05-11 | Infineon Technologies Ag | Verfahren zum Bearbeiten eines Substrats zum Ausbilden einer Struktur |
| US20040142562A1 (en) * | 2003-01-16 | 2004-07-22 | Zhen-Long Chen | Method of fabricating a shallow trench isolation structure |
| KR100518587B1 (ko) * | 2003-07-29 | 2005-10-04 | 삼성전자주식회사 | 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자 |
| KR100610017B1 (ko) * | 2004-11-26 | 2006-08-08 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| US20070212874A1 (en) * | 2006-03-08 | 2007-09-13 | Micron Technology, Inc. | Method for filling shallow isolation trenches and other recesses during the formation of a semiconductor device and electronic systems including the semiconductor device |
| US8313995B2 (en) * | 2011-01-13 | 2012-11-20 | Infineon Technologies Austria Ag | Method for manufacturing a semiconductor device |
| US11869802B2 (en) * | 2020-07-29 | 2024-01-09 | Changxin Memory Technologies, Inc. | Method of forming semiconductor isolation structure and semiconductor isolation structure |
-
2024
- 2024-01-26 CN CN202410110091.8A patent/CN117637597B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5933748A (en) * | 1996-01-22 | 1999-08-03 | United Microelectronics Corp. | Shallow trench isolation process |
| KR20050078897A (ko) * | 2004-02-03 | 2005-08-08 | 삼성전자주식회사 | 쉘로우 트렌치 소자 분리막의 형성 방법 |
| CN102224585A (zh) * | 2008-11-24 | 2011-10-19 | 应用材料股份有限公司 | 可变更顶部轮廓的整合顺序 |
| KR20100138087A (ko) * | 2009-06-24 | 2010-12-31 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조방법 |
| CN104835773A (zh) * | 2014-02-08 | 2015-08-12 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
| CN112928058A (zh) * | 2021-01-20 | 2021-06-08 | 华虹半导体(无锡)有限公司 | Cis器件的深沟槽隔离形成方法、半导体器件结构 |
| WO2023155263A1 (zh) * | 2022-02-18 | 2023-08-24 | 长鑫存储技术有限公司 | 浅沟槽隔离结构及其制备方法、半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117637597A (zh) | 2024-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI483348B (zh) | 使用雙溝槽製程以製造半導體裝置之側接點之方法 | |
| KR100621888B1 (ko) | 소자 분리막 형성 방법 및 이를 이용 핀형 전계 효과트랜지스터의 제조방법 | |
| US20090191687A1 (en) | Method of filling a trench and method of forming an isolating layer structure using the same | |
| US6787409B2 (en) | Method of forming trench isolation without grooving | |
| KR100471575B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| CN104425278B (zh) | 半导体器件及半导体器件的形成方法 | |
| CN116230529B (zh) | 一种半导体结构的制造方法 | |
| US6355539B1 (en) | Method for forming shallow trench isolation | |
| CN117690954B (zh) | 一种半导体器件及其制作方法 | |
| CN117637597B (zh) | 一种半导体结构的制作方法 | |
| CN116053298B (zh) | 一种半导体器件的制作方法 | |
| US20040123528A1 (en) | CMP slurry for semiconductor device, and method for manufacturing semiconductor device using the same | |
| CN114093806B (zh) | 一种半导体结构的制作方法 | |
| KR100475025B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| CN118366920B (zh) | 一种半导体结构及其制作方法 | |
| CN110364476B (zh) | 一种半导体器件的制造方法 | |
| KR100500942B1 (ko) | 반사방지막을 이용한 반도체 소자의 트렌치 소자분리막형성방법 | |
| CN117174650B (zh) | 一种半导体结构及其制作方法 | |
| CN117637814B (zh) | 一种半导体器件及其制作方法 | |
| CN118841373B (zh) | 一种半导体器件的制作方法 | |
| KR20000015466A (ko) | 트렌치 격리의 제조 방법 | |
| KR20040002000A (ko) | 반도체 플래시 메모리 소자의 제조방법 | |
| KR100905997B1 (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR100691016B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| CN115911128A (zh) | 一种功率半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |