DE10200678B4 - Verfahren zum Bearbeiten eines Substrats zum Ausbilden einer Struktur - Google Patents

Verfahren zum Bearbeiten eines Substrats zum Ausbilden einer Struktur Download PDF

Info

Publication number
DE10200678B4
DE10200678B4 DE10200678A DE10200678A DE10200678B4 DE 10200678 B4 DE10200678 B4 DE 10200678B4 DE 10200678 A DE10200678 A DE 10200678A DE 10200678 A DE10200678 A DE 10200678A DE 10200678 B4 DE10200678 B4 DE 10200678B4
Authority
DE
Germany
Prior art keywords
trenches
layer
spacers
trench
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10200678A
Other languages
English (en)
Other versions
DE10200678A1 (de
Inventor
Gerhard Enders
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10200678A priority Critical patent/DE10200678B4/de
Priority to US10/340,047 priority patent/US7109091B2/en
Publication of DE10200678A1 publication Critical patent/DE10200678A1/de
Application granted granted Critical
Publication of DE10200678B4 publication Critical patent/DE10200678B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions

Abstract

Verfahren zum Bearbeiten eines Substrats (1) zum Ausbilden einer Struktur unter Zuhilfenahme einer lithographischen Maskenbelichtung, wobei das Verfahren die folgende Reihenfolge von Schritten aufweist:
a) Bereitstellen eines Substrats (1),
b) Erzeugen einer Vertiefung (20), indem zwei Gräben (7), die in einem Abstand (D) voneinander, der der optischen Auflösungsgrenze (CD) der lithographischen Maskenbelichtung entspricht, geätzt werden und mit Grabenfüllungen (16) gefüllt werden und indem in dem Zwischenraum zwischen den gefüllten Gräben (7) in Höhe der Grabenfüllungen (16) ein anderes Material (5) als das Material der Grabenfüllungen (16) rückgeätzt wird,
c) Erzeugen von Spacern (25) in der Vertiefung (20) an einander gegenüberliegenden Seitenwänden (22, 23), wodurch die Spacer (25) einen Abstand (d) voneinander haben, der kleiner ist als die optische Auflösungsgrenze (CD) der lithographischen Maskenbelichtung, und
d) Durchführen einer Ätzung, so daß im Bereich der mit den Spacern (25) versehenen Vertiefung (20) zwischen den Spacern (25) ein Isolationsgraben...

Description

  • Die Erfindung betrifft ein Verfahren zum Bearbeiten eines Substrats zum Ausbilden einer Struktur unter Zuhilfenahme einer lithographischen Maskenbelichtung, Derartige Verfahren werden in der Halbleiterfertigung eingesetzt, um integrierte Halbleiterschaltungen mit einer Vielzahl mikroskopischer Bauelemente, die auf einem Halbleiterchip integriert sind, herzustellen. Bei dieser Herstellung wird eine Vielzahl von Verfahrensschritten durchgeführt, die auf die gesamte Oberseite des Halbleitersubstrats einwirken. Um mit Hilfe solcher Verfahrensschritte mikroskopisch kleine Strukturen herzustellen, wird durch Masken, die geeignet angeordnete Maskenöffnungen besitzen, eine selektive Veränderung der Substratoberfläche in vorgegebenen Flächenbereichen erreicht. Dadurch verändern die Verfahrensschritte die Halbleiteroberfläche beispielsweise nur in denjenigen Flächenbereichen, die durch eine Maske verdeckt werden.
  • Ein Hauptproblem bei der Miniaturisierung integrierter Halbleiterschaltungen besteht darin, daß das Licht, das zum lithographischen Belichten einer Schicht auf dem Halbleitersubstrat durch eine Maske hindurch verwendet wird und aufgrund seiner vorgegebenen Wellenlänge nur die Fertigung mikroskopischer Strukturen erlaubt, deren seitliche Abmessungen in etwa mindestens genauso groß sind wie die Wellenlänge des Lichts. Die optische Auflösungsgrenze, d. h. die kleinste lithographisch herstellbare Strukturbreite (englisch: critical dimension; cd) gibt an, ab welcher Mindestbreite mikroskopische Strukturen auf der Halbleiteroberfläche mit einer lithographischen Belichtung hergestellt werden können. Die optische Auflösungsgrenze der lithographischen Maskenbelichtung ergibt sich nicht allein aus der Wellenlänge des verwendeten Lichts (heute im Ultraviolettbereich), sondern berücksichtigt auch Prozeßschwankungen und Lagefehler einander überdeckender Strukturen.
  • Die immer komplexeren Halbleiterschaltungen und darauf zu betreibenden Computerprogramme erfordern bei begrenzter Chipfläche immer kleinere Abmessungen der mikroelektronischen Strukturen. Eine Verkleinerung dieser Strukturen wäre am leichtesten durch die Wahl kürzerwelliger Strahlung bei der lithographischen Maskenbelichtung zu erreichen. Der hohe Kostenaufwand bei der Umstellung sämtlicher Lithographiegeräte auf kürzerwellige Strahlung fällt jedoch so stark ins Gewicht, daß mit Hilfe der einmal vorhandenen Lithographiegeräte, deren Wellenlänge vorgegeben ist, versucht wird, jede mögliche Verkleinerung bis hin zur optischen Auflösungsgrenze und teilweise darüber hinaus auszureizen. Teilweise werden auch Phasenmasken eingesetzt, mit denen die Abmessungen lithographisch erzeugter Strukturen bis zu einem geringen Maß unterhalb der Belichtungswellenlänge verkleinert werden können. Mit Hilfe solcher Masken sind jedoch nur beschränkte Mustergestaltungen möglich, und auch hier hängt der Abstand verschiedener Strukturen des Musters unmittelbar von der Strukturbreite der lithographischen Maskenbelichtung ab.
  • Aus US 6,239,465 B1 ist bekannt, zwischen gefüllten Gräben Spacer auszubilden, die in einem Abstand voneinander angeordnet sind, der größer ist als die optische Auflösungsgrenze bei der lithografischen Maskenbelichtung. Aus WO 2000/41238 A1 ist bekannt, zwischen Spacern, die seitlich an Grabenfüllungen ausgebildet wurden, eine Dotierung in ein Substrat einzubringen. Ferner ist aus US 5,420,067 ist bekannt, an Wandungen von Gräben Spacer auszubilden.
    •
  • Es ist die Aufgabe der vorliegenden Erfindung, bei vorgegebener Strukturbreite einer lithographischen Maskenbelichtung die Herstellung von Isolationsgräben zu ermöglichen, die kleinere Abmessungen als die lithographische Strukturbreite besitzen.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren der eingangs genannten Art gelöst, das die folgende Reihenfolge von Schritten aufweist:
    • a) Bereitstellen eines Substrats,
    • b) Erzeugen einer Vertiefung, indem zwei Gräben, die in einem Abstand voneinander, der der optischen Auflösungsgrenze der lithographischen Maskenbelichtung entspricht, geätzt werden und mit Grabenfüllungen gefüllt werden und indem in dem Zwischenraum zwischen den gefüllten Gräben in Höhe der Grabenfüllungen ein anderes Material als das Material der Grabenfüllungen rückgeätzt wird,
    • c) Erzeugen von Spacern in der Vertiefung an einander gegenüberliegenden Seitenwänden, wodurch die Spacer einen Abstand voneinander haben, der kleiner ist als die optische Auflösungsgrenze der lithographischen Maskenbelichtung, und
    • d) Durchführen einer Ätzung, so daß im Bereich der mit den Spacern versehenen Vertiefung zwischen den Spacern ein Isolationsgraben ausgebildet wird, dessen Breite kleiner ist als die optische Auflösungsgrenze der lithographischen Maskenbelichtung.
  • Der dieser Erfindung zugrundeliegende Gedanke besteht darin, in einer vorgegebenen Struktur, die lithographisch hergestellt und deren Breite daher durch die optische Auflösungsgrenze einer entsprechenden lithographischen Maskenbelichtung vorgegeben ist, kleinere Strukturen auszubilden, und zwar an einander gegenüberliegenden Seitenwänden der lithographisch hergestellten Struktur. Erfindungsgemäß wird die Breite dieser Strukturen an den Seitenwänden ausgenutzt, um eine Maskenöffnung zu bilden, die kleiner, gegebenenfalls auch wesentlich kleiner ist als die otische Auflösungsgrenze und die mindestens ebenso breite Vertiefung. Zwischen den Strukturen an den Seitenwänden kann dann eine weitere Struktur – die eigentliche herzustellende Struktur – in der freiliegenden Substratoberfläche gefertigt werden.
  • Das Erfindungsprinzip besteht demnach darin, in einer Vertiefung der durch die optische Auflösungsgrenze vorgegebenen Mindestabmessung auf gegenüberliegenden Seitenwänden, d. h. rechts und links Hilfsstrukturen auszubilden, zwischen denen ein Abstand verbleibt, der kleiner ist als die optische Auflösungsgrenze und der die Fertigung von Strukturen unterhalb der optischen Auflösungsgrenze ermöglicht. Die erfindungsgemäß erreichte Verkleinerung von Strukturabmessungen erfordert hiernach ein Erzeugen von Hilfsstrukturen auf beiden Seiten der lithographisch hergestellten Vertiefung.
  • Die vorliegende Erfindung nutzt die seit Jahrzehnten bekannte Spacertechnik aus. Die Spacertechnik dient zur Herstellung von Abstandsstücken, auch Spacer genannt, die bei einer Schichtabscheidung an geometrischen Stufen der Halbleiteroberfläche entstehen und dazu benutzt werden, bei späteren Prozeßschritten einen geringfügigen seitlichen Versatz der Einwirkung späterer Prozeßschritte relativ zur Stufe zu erreichen. Erfindungsgemäß wird diese Technik eingesetzt, um sowohl links als auch rechts in einer lithographisch erzeugten Vertiefung einen Spacer herzustellen. Dadurch entstehen Seitenwandbedeckungen, deren Breite in weiten Bereichen einstellbar ist. Die erfindungsgemäß nutzbare Breite dieser Seitenwandbedeckungen reicht bis zur Hälfte der Breite der lithographisch hergestellten Vertiefung, wodurch zwischen beiden Seitenwandbedeckungen effektiv ein Maskenfenster mit einer Breite ausgebildet ist, die zwischen Null und der lithographischen Auflösungsgrenze jeden gewünschten Wert annehmen kann.
  • Die Erfindung ermöglicht damit unabhängig von der Wellenlänge der eingesetzten Lithographiegeräte die Ausbildung von Strukturen auch mit beliebig kleinen Abmessungen und stellt daher einen ganz grundlegenden Vorsprung gegenüber herkömmlichen Techniken hinsichtlich der Vielfalt herstellbarer mikroskopisch kleiner Strukturen dar. Der dieser Erfindung zugrunde liegende Gedanke kann auch eingesetzt werden, um auf technischen Gebieten außerhalb der Halbleiterfertigung beliebig kleine Strukturen herzustellen.
  • Das erfindungsgemäße Verfahren sieht vor, daß in Schritt d) ein Graben, und zwar ein Isolationsgraben zwischen den Spacern geätzt wird. Dieser Isolationsgraben erstreckt sich vorzugsweise im wesentlichen in das Halbleitersubstrat hinein und kann dazu dienen, benachbarte mikroelektronische Bauelemente, beispielsweise benachbarte Speicherzellen gegeneinander elektrisch zu isolieren. Das Bearbeiten des Halbleitersubstrats zum Ausbilden einer Struktur kann an Stelle einer Ätzung eines Grabens jedoch auch beispielsweise eine Dotierstoffimplantation oder ein epitaktisches Wachstum einer Schicht oder einer Schichtenfolge sein. Das erfindungsgemäße Verfahren kann auch beliebige andere Bearbeitungsschritte beinhalten, um eine Struktur kleinerer Breite als die lithographisch vorgegebene optische Auflösungsgrenze herzustellen.
  • Die Erfindung sieht vor, daß zwei Gräben, die in einem Abstand voneinander angeordnet sind, der größer ist als die optische Auflösungsgrenze der lithographischen Maskenbelichtung, geätzt und mit einer Grabenfüllung gefüllt werden und daß die Vertiefung gebildet wird, indem in dem Zwischenraum zwischen den gefüllten Gräben in Höhe der Grabenfüllung ein anderes Material als das Material der Grabenfüllung rückgeätzt wird.
  • Die Erfindung dient dazu, Strukturen mit lateralen Abmessungen unterhalb der Auflösungsgrenze auch außerhalb von Vertiefungen, d. h. auf erhöhten Flächenbereichen herzustellen. Der Erfindung liegt der Gedanke zu Grunde, durch eine Abfolge mehrerer Schichtprozesse das Höhenverhältnis der Substratoberfläche in verschiedenen Flächenbereichen umzukehren. Entsprechend dem Grundgedanken der vorliegenden Erfindung, Spacer auf beiden Seitenwänden einer Vertiefung herzustellen, sind bei dieser Erfindung zwei Gräben erforderlich. Diese werden zunächst strukturiert, wobei ihr Abstand voneinander so klein wie möglich gewählt wird, nämlich der Auflösungsgrenze entspricht. Die Breite der Gräben selbst ist ebenfalls so groß wie die optische Auflösungsgrenze. Die Gräben werden geätzt und anschließend mit einer Maskenfüllung gefüllt. Die Maskenfüllungen können auch aus einer Schichtenfolge bestehen. Um anschließend in den Flächenbereich zwischen beiden gefüllten Gräben eine Vertiefung auszubilden, wird in dem Zwischenraum zwischen den Gräben die Oberfläche des Substrats rückgeätzt, und zwar selektiv zu dem Material, aus dem die Grabenfüllung zumindest in ihrem oberen, offenliegenden Bereich bestehen. Durch diese Folge von Schichtprozessen wird der Zwischenraum zwischen den Gräben, der zunächst eine Erhöhung zwischen den Grabenöffnungen bildete, in eine Vertiefung zwischen den nun emporstehenden Grabenfüllungen umgewandelt. In diese Vertiefung kann nur mit Hilfe der erfindungsgemäßen Verfahrens eine Struktur beliebig kleiner lateraler Abmessungen hergestellt werden.
  • Vorzugsweise ist vorgesehen, daß der Isolationsgraben mit einem elektrischen Isolator gefüllt wird.
  • Eine auf die Spacertechnik gerichtete bevorzugte Ausführungsform sieht vor, daß die Spacer erzeugt werden, indem nach dem Ausbilden der Vertiefung eine konforme Schicht auf das Substrat abgeschieden und durch eine anisotrope Ätzung in Richtung senkrecht zur Oberfläche des Substrats rückgeätzt wird. In einem ersten Schritt der Spacerfertigung wird eine Spacerschicht, die sich an horizontale wie vertikale Oberflächenbereiche des Halbleitersubstrats mit praktisch gleich großer Schichtdicke anlagert und daher als konform bezeichnet wird, abgeschieden. In einem zweiten Schritt wird diese Schicht durch eine Trockenätzung mit Hilfe reaktiver Ionen, die in Richtung senkrecht zur Substratoberfläche beschleunigt werden, mindestens bis die Spacerschicht auf den horizontalen, d. h. senkrecht zur Beschleunigungsrichtung und parallel zur Substratoberfläche gelegenen Flächenbereichen vollständig rückgeätzt, d. h. entfernt. Dabei wird nur die Schichtdicke der Spacerschicht abgetragen. An Seitenwänden, die durch die reaktiven Ionen nur von oben angegriffen werden, wird die Spacerschicht nur im obersten Bereich über eine Dicke, die der Schichtdicke auf horizontalen Flächenbreichen entspricht, entfernt. Darunter bilden sich an den Seitenwänden Reste der Spacerschicht, die eigentlichen Spacer, d. h. Abstandsstücke oder Seitenwandbedeckungen, deren Breite zumindest am unteren Ende der Seitenwand der ursprünglichen Schichtdicke der Spacerschicht entspricht. Über die Schichtdicke im ersten Schritt der Spacerfertigung läßt sich daher die Breite der Abstandsstücke einstellen. Der erfindungsgemäße Einsatz der Spacerschicht ermöglicht ein bedecken einer lithographisch hergestellten Vertiefung von gegenüberliegenden Seitenwänden her bis zur Mitte zwischen beiden Seitenwänden. Die gewünschte Breite der jetzt stellenden Struktur in der Mitte wird einfach durch die Dicke der Spacerschicht eingestellt.
  • Vorzugsweise wird eine konforme Schicht, die im wesentlichen aus Siliziumdioxid besteht, zur Erzeugung der Spacer abgeschieden. Das Material Siliziumdioxid kann als Hartmaske während der späteren Bearbeitung des Substrats zur Erzeugung der Struktur zwischen beiden Spacern eingesetzt werden. Die Spacer können jedoch auch aus mehreren übereinanderliegenden Schichten bestehen, von denen eine, beispielsweise die oberste Schicht, aus Siliziumdioxid besteht.
  • Vorzugsweise ist vorgesehen, daß vor dem Ätzen der zwei Gräben eine Opferschicht abgeschieden und daß die Opferschicht in den Zwischenraum zwischen den Gräben rückgeätzt wird. Die Opferschicht dient dazu, ein Rückätzen über eine vorgegebene, genau eingestellte Höhe zu ermöglichen. Die Rückätzung erfolgt selektiv zu einem unter der Opferschicht liegenden Material, das das Substratmaterial oder auch ein Material einer darüberliegenden Schicht sein kann. In den Zwischenraum zwischen den Gräben wird die Opferschicht über ihre gesamte Schichtdicke rückgeätzt.
  • Vorzugsweise wird eine Opferschicht aus einem Nitrid, insbesondere aus Siliziumnitrid abgeschieden. Dieses Material kann selektiv zu Oxiden oder Metallen geätzt werden.
  • Eine Ausführungsart sieht vor, daß zwischen dem Ätzen der zwei Gräben und dem Auffüllen dieser Gräben eine erste Isolationsschicht, eine dielektrische Schicht und eine zweite Isolationsschicht auf die Innenwandungen dieser Gräben abgeschieden werden. Dadurch entsteht eine Dreischichtenfolge dreier sehr dünner Schichten, die im Querschnitt beispielsweise u-förmig entlang der Innenwandung verlaufen. Sie bilden eine Innenwandbedeckung der geätzten Gräben.
  • Eine an die obige Ausführungsart anknüpfende Weiterbildung sieht vor, daß in den zwei Gräben Wortleitungen ausgebildet werden. Durch diese das elektrische Potential der dielektrischen Schicht auf der linken und auf der rechten Innenwandung der Gräben veränderbar ist. Die dielektrische Schicht kann verwendet werden, um einen nicht-flüchtigen Halbleiterspeicher herzustellen. Werden an der linken und der rechten Seitenwandung eines Grabens jeweils Source- und Drainanschlüsse in Form oberflächennaher Implantationen erzeugt, so bildet die dielektrische Schicht neben diesen Implantationen jeweils ein Floating-Gate, dessen elektrisches Potential mit Hilfe einer in dem Graben ausgebildeten Wortleitung (dem Gate-Anschluß) und außerdem mit Hilfe der Source- und Drain-Anschlüsse eingestellt werden kann. In die durch die erste und die zweite Isolationsschicht nach beiden Seiten elektrisch isolierte dielektrische Schicht werden durch den Tunneleffekt elektrische Ladungen zur Langzeitspeicherung eingebracht. So kann in der linken wie auch in der rechten Seitenwandung eines Grabens G ein Speichertransistor ausgebildet werden.
  • Eine Ausführungsart des erfindungsgemäßen Verfahrens sieht vor, daß in Schritt a) ein vorbearbeitetes Halbleitersubstrat bereitgestellt wird, das zumindest eine Gateoxidschicht aufweist. Das vorbearbeitete Halbleitersubstrat kann weitere Schichten aufweisen, die auch schon strukturiert sein können. In diesem Fall wird die Vertiefung nicht in dem Substratmaterial des Halbleitersubstrats, sondern in einer oder in mehreren darüberliegenden Schichten ausgebildet.
    •
  • Die Erfindung wird nachstehend anhand der 1 bis 16 beschrieben, die ein Halbleitersubstrat in verschiedenen Stadien eines erfindungsgemäßen Verfahrens zeigen.
  • Auf einem Halbleitersubstrat 1 wird zunächst eine Oxidschicht 2 thermisch gewachsen. Anschließend werden nacheinander eine erste Nitridschicht 3, eine Oxidschicht 4 und eine zweite Ni tridschicht 5 abgeschieden. Die Oxidschicht 4 besteht vorzugsweise aus demselben Material wie die Gateoxidschicht 2, d. h. aus Siliziumdioxid. Die Nitridschichten sind vorzugsweise Siliziumnitridschichten. Auf den so erzeugten Schichtenstapel wird dann eine Maskenschicht 6 aus beispielsweise Borsilikatglas abgeschieden. Die so erhaltene Struktur ist in 1 abgebildet. Um die Hartmaske 6 zu strukturieren, wird zunächst eine nicht dargestellte Lackschicht abgeschieden und durch eine Maske M hindurch lithographisch belichtet. Die Maske M ist nicht maßstäblich dargestellt. Das durch sie hindurchtretende Licht der Wellenlänge λ erzeugt in der Lackschicht Strukturen der Breite der optischen Auflösungsgrenze CD, in den die Lackschicht und nach ihr die Maskenschicht 6 entfernt wird. Danach wird die Lackschicht vollständig im gesamten Bereich der Substratoberfläche entfernt und im Bereich der geätzten Öffnungen der Maskenschicht auf die darunterliegenden Schichten bis in das Substrat 1 hinein geätzt.
  • Die so erhaltene Struktur ist in 2 dargestellt. Sie enthält zwei Gräben, deren Breite und deren Abstand zu einander jeweils der optischen Auflösungsgrenze CD der lithographischen Maskenbelichtung entsprechen. Kleinere Strukturen in seitlicher Richtung lassen sich mit Hilfe lithographischer Techniken auf herkömmlichen Wege nicht herstellen.
  • Nach dem Rückätzen der Maskenschicht 6, deren Seitenwände aufgrund des anhaltenden Ätzprozesses schräg geneigt sein können, entsteht die in 3 abgebildete Struktur mit zwei geätzten Gräben 7 in einem Abstand D voneinander, der größer oder zumindest, wie hier dargestellt, genauso groß ist wie die optische Auflösungsgrenze CD.
  • Auf dieser Struktur werden, wie in 4 im Ergebnis dargestellt, nacheinander drei dünne konforme Schichten abgeschieden, die sich auch entlang der Seitenwände durch 17 der Gräben 7 und bis zum Boden dieser Gräben erstrecken. Zunächst wird eine erste isolierende Schicht 8 abgeschieden, anschlie ßend eine dielektrische Schicht 9 und schließlich eine zweite isolierende Schicht 10. Die Schichten 8, 9 und 10 bilden die Schichtenfolge 11, die ab 7 nur noch als eine Schicht dargestellt wird, da sie die vorliegende Erfindung nicht im Kern betrifft. Die Schichten 8 und 10 bestehen vorzugsweise aus Siliziumdioxid.
  • Die Innenwandung 17 der Gräben 7 ist nun mit der Dreifachschicht 11 ausgekleidet. Um die Gräben 7 zu füllen, wird Polysilizium abgeschieden, bis es die gesamte Substratoberfläche bedeckt. Anschließend wird das Polysilizium durch chemisch-mechanisches Polieren bis zur Oberseite der horizontalen Bereiche der Schichtenfolge 11 entfernt, wozu ein Polierpad in Richtung des in 6 fett dargestellten Pfeiles gegen das Substrat gedrückt und senkrecht dazu in Richtung entlang des Doppelpfeiles bewegt wird, wobei die Oberfläche des Halbleitersubstrats poliert wird.
  • Die Grabenfüllung 14 aus Polysilizium wird durch einen Trockenätzprozess bis zu einer Höhe unterhalb der Oberfläche des Substratmaterials 1 zurückgeätzt. Oberhalb der rückgeätzten Grabenfüllung 14 wird ein Oxid 15 abgeschieden, wie in 8 dargestellt. Auch das Oxid 15 wird chemisch-mechanisch planarisiert, so daß die in 9 dargestellten oberen Grabenfüllungen 16 entstehen, die im Gegensatz zu den unteren Grabenfüllungen 14 nicht elektrisch leitend sind.
  • Die vorliegende Erfindung betrifft im Kern die Ausbildung eines Grabens kleinerer Breite als die Strukturbreite. Der Graben soll in der Mitte des Zwischenraumes zwischen den in 9 bereits hergestellten Gräben geätzt werden. Erfindungsgemäß erfolgt die Strukturierung eines solchen schmalen Grabens mit Hilfe zweier Spacer, die an den Seitenwänden einer Vertiefung hergestellt werden. Entsprechend einer Weiterbildung der Erfindung, die eine Erzeugung sehr schmaler Strukturen auch auf der Oberfläche anfänglicher Erhöhungen ermöglicht, werden zwei Gräben, nämlich die Gräben 7 mit einer Grabenfüllung 16 gefüllt. Die Grabenfüllungen 16 erstrecken sich bis oberhalb der oberen Nitridschicht 5. Wird nun wie in 10 dargestellt, die obere Nitridschicht 5 durch einen Ätzprozeß entfernt, so erstrecken die oberen Grabenfüllungen 16 sich bis oberhalb der nächst tieferen Schicht 4, der Oxidschicht, und bilden auf den einander zugewandten Seiten beider Gräben die Seitenwände 22 und 23 der Vertiefung 20. Die Vertiefung 20 zwischen den Grabenfüllungen 16 bietet die Voraussetzungen für die Erzeugung eines sehr schmalen Grabens nach dem erfindungsgemäßen Verfahren.
  • Dazu wird gemäß 11 eine Spacerschicht 21 abgeschieden und anschließend durch ein Ätzmedium 24, das in Richtung der dargestellten Pfeile, d. h. in Richtung senkrecht zur Substratoberfläche beschleunigt wird, anisotrop zurückgeätzt. Von der konform abgeschiedenen Spacerschicht 21, die im wesentlichen aus Siliziumoxid besteht, verbleiben lediglich Spacer 25 an den Außenwänden der Grabenfüllungen 16 und somit an den Seitenwänden der Vertiefung 20 zwischen den geätzten Gräben 7, wie in 12 dargestellt. Die Ätzung der Spacerschicht 21 wurde auch nach Erreichen der Unterseite der Spacerschicht 21 weiter fortgesetzt, bis zwischen den Grabenfüllungen 16 auch die Oxidschicht 4, die untere Nitridschicht 3 sowie das Gateoxid 2 geätzt worden sind. Zwischen den einander zugewandten Spacern 25 verbleibt ein Zwischenraum d, der um die zweifache Spacerbreite kleiner ist als die Breite D der Vertiefung 22 zwischen den oberen Grabenfüllungen 16.
  • Nun kann erfindungsgemäß eine Struktur der Breite d ausgebildet werden, in dem das mit den Spacern 25 versehene Halbleitersubstrat 1 in geeigneter Weise bearbeitet wird. Beidem in den Figuren dargestellten Verfahren wird als Struktur ein schmaler Graben 30 geätzt, wie in 13 dargestellt. Dieser wird anschließend, wie in 14 dargestellt, mit einer dünnen Oxidschicht 31 versehen und schließlich vollständig mit einem elektrischen Isolator, im wesentlichen mit Siliziumdioxid gefüllt. Schließlich wird, wie im Ergebnis in 15 dargestellt, die Oberfläche des mit der Füllung des Grabens 30 bedeckten Halbleitersubstrats chemisch-mechanisch bis zum Erreichen der Oberfläche der unteren Nitridschicht 3 planarisiert. Anschließend wird auch diese Schicht 3 vorsichtig entfernt, bis die Gateoxidschicht 2 auf dem Halbleitersubstrat erreicht ist. In diesem Zustand, der in 16 dargestellt ist, ist zwischen den lithographisch strukturierten Gräben 7 ein wesentlich schmalerer Isolationsgraben 30 ausgebildet. Der Graben 30 ist deutlich kleiner als die mit der lithographischen Auflösungsgrenze hergestellten Gräben 7. Ein solch schmaler Graben 30 oder eine sonstige, derart schmale Struktur ist mit einem herkömmlichen Verfahren auf keine Weise herstellbar.
  • Das hier beschriebene Verfahren ermöglicht unter Weiterverwendung vorhandener Lithographiegeräte die Fertigung sehr viel kleinerer integrierter Strukturen im Vergleich zur optischen Auflösungsgrenze. Damit werden neue technische Dimensionen eröffnet. Die Auflösungsgrenze der lithographischen Maskenbelichtung ist nicht länger ein Hindernis auf dem Weg zur fortschreitenden Miniaturisierung. Mit Hilfe des erfindungsgemäßen Einsatzes der Spacertechnik zur Erzeugung zweier Spacer aneinander gegenüberliegenden Seitenwänden einer Vertiefung können Strukturen, beispielsweise Gräben, epitaktischer Schichten oder Dotierungsgebiete etc. von einer Breite zwischen Null und der lithographischen Auflösungsgrenze hergestellt werden. Die gewünschte Breite der herzustellenden Struktur 30 wird einfach durch die Schichtdicke der abgeschiedenen Spacerschicht 21 eingestellt; die Breite d der Struktur 30 ist gleich der optischen Auflösungsgrenze D abzüglich der zweifachen Schichtdicke der Spacerschicht 21, d. h. abzüglich der zweifachen Breite eines Spacers 25.
  • Mit Hilfe der vorliegenden Erfindung können beliebige integrierte Halbleiterschaltungen gefertigt werden; insbesondere können Isolationsgräben sehr geringer Breite zwischen benachbarte Speicherzellen eingebracht werden, wo mit Hilfe her kömmlicher lithographischer Techniken eine weitere Strukturierung aus Platzgründen nicht möglich ist. So kann beispielsweise die in 16 dargestellte Struktur zu einer Speicherschaltung mit floating gate-Transistoren weitergebildet werden. Deren Floatinggateelektroden werden – durch die dielektrische Schicht 9 getrennt an jeweils einer linken oder rechten Innenwandung der gefüllten Gräben 7 ausgebildet. Die untere Grabenfüllung 14 ist eine Wortleitung zum Anschließen der Gateelektroden. In dem oberflächennahen Bereich des Substratmaterials 1 müssen noch Implantationen für die Source- und Drainelektroden an jede Seitenwandung eines der Gräben 7 eingebracht werden.
  • In einer so gearteten Speicherschaltung dürfen sich benachbarte Gräben 7 nicht beliebig nahe kommen, da die an ihren einseits zugewandten Seitenwänden auszubildenden Transistoren unabhängig voneinander betreibbar sein müssen. Wäre der schmale Graben 30 nicht vorhanden, so könnten beim Umladen eines Transistors an der rechten Seitenwand des linken Grabens 7 heiße Ladungsträger auch zu einem Umladen eines Transistors an der linken Seitenwand des rechten Grabens 7 führen, was als Übersprechproblem in Erscheinung tritt. Bei einem herkömmlichen Verfahren, bei dem integrierte Strukturen ausschließlich mit Hilfe lithographischer Techniken hergestellt werden, könnte der Isolationsgraben 30 nicht zwischen den Gräben 7 erzeugt werden, da seine Breite kleiner ist als die lithographische Auflösungsgrenze CD und die beiden Gräben 7 genau um die lithographische Auflösungsgrenze CD voneinander entfernt sind. Erst mit Hilfe der vorliegenden Erfindung und ihrer Weiterbildung zur Erzeugung einer schmalen Struktur auch auf einer anfänglichen Erhöhung, nämlich im Bereich der Substratoberfläche zwischen beiden Gräben 7 (vergleiche 3 und 10) ist der Isolationsgraben 30 herstellbar. Seine Breite beträgt etwa ein Drittel der lithographischen Auflösungsgrenze. Der Graben selbst dient in der in 16 dargestellten Struktur dazu, die Bereiche der dielektrischen Schichten 9 der einander zugewandten Seitenwände der Gräben 7 in einem Bereich dicht unterhalb der Substratoberfläche elektrisch gegeneinander abzuschirmen.
  • Die in den 1 bis 16 dargestellten Abmessungen der einzelnen Strukturen, insbesondere die Schichtdicken sind nicht maßstäblich dargestellt. Vorzugsweise betragen: Die Schichtdicke der Gateoxidschicht 2: 5 bis 10 nm, die Schichtdicke der ersten Nitridschicht 3: 30 bis 300 nm, die Dicke der Oxidschicht 4 10 bis 30 nm, die Dicke der oberen Nitridschicht 100 bis 300 nm, die Dicke der Maskenschicht 6 aus Borsilikatglas 200 bis 500 nm, die Tiefe der Gräben 7 zur Herstellung von Wortleitungen 0,5 bis 3,0 μm, die Schichtdicke der ersten (Bottom-Oxid 8) und der zweiten (Top-Oxid 10) Oxidschicht jeweils 3 bis 6 nm, die Dicke der dielektrischen Nitridschicht dazwischen 3 bis 10 nm, die Tiefe der Rückätzung des Polysiliziums unterhalb der Substratoberfläche 50 bis 200 nm und die Dicke einer in dem erfindungsgemäß hergestellten Isolationsgraben erzeugten thermischen Oxidschicht 3 bis 10 nm.
    • 1
    Halbleitersubstrat
    2
    Gateoxidschicht
    3
    untere Nitridschicht
    4
    Oxidschicht
    5
    obere Nitridschicht
    6
    Hartmaskenschicht
    7
    Graben
    8
    erste isolierende Schicht
    9
    dielektrische Schicht
    10
    zweite isolierende Schicht
    11
    Schichtenfolge der Schichten 8 bis 10
    12
    Polysilizium
    13
    planarisiertes Polysilizium
    14
    untere Grabenfüllung
    15
    abgeschiedenes Siliziumdioxid
    16
    obere Grabenfüllung
    17
    Grabeninnenwandung
    20
    Vertiefung
    21
    Spacerschicht
    22
    Seitenwand der Vertiefung
    23
    andere Seitenwand der Vertiefung
    25
    Spacer
    30
    Isolationsgraben

Claims (9)

  1. Verfahren zum Bearbeiten eines Substrats (1) zum Ausbilden einer Struktur unter Zuhilfenahme einer lithographischen Maskenbelichtung, wobei das Verfahren die folgende Reihenfolge von Schritten aufweist: a) Bereitstellen eines Substrats (1), b) Erzeugen einer Vertiefung (20), indem zwei Gräben (7), die in einem Abstand (D) voneinander, der der optischen Auflösungsgrenze (CD) der lithographischen Maskenbelichtung entspricht, geätzt werden und mit Grabenfüllungen (16) gefüllt werden und indem in dem Zwischenraum zwischen den gefüllten Gräben (7) in Höhe der Grabenfüllungen (16) ein anderes Material (5) als das Material der Grabenfüllungen (16) rückgeätzt wird, c) Erzeugen von Spacern (25) in der Vertiefung (20) an einander gegenüberliegenden Seitenwänden (22, 23), wodurch die Spacer (25) einen Abstand (d) voneinander haben, der kleiner ist als die optische Auflösungsgrenze (CD) der lithographischen Maskenbelichtung, und d) Durchführen einer Ätzung, so daß im Bereich der mit den Spacern (25) versehenen Vertiefung (20) zwischen den Spacern (25) ein Isolationsgraben (30) ausgebildet wird, dessen Breite (d) kleiner ist als die optische Auflösungsgrenze (CD) der lithographischen Maskenbelichtung.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Isolationsgraben (30) mit einem elektrischen Isolator gefüllt wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Spacer (25) erzeugt werden, indem nach dem Ausbilden der Vertiefung (20) eine konforme Schicht (21) auf das Substrat (1) abgeschieden und durch eine anisotrope Ätzung in Richtung senkrecht zur Oberfläche des Substrats (1) rückgeätzt wird.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß eine konforme Schicht (21), die im wesentlichen aus Siliziumdioxid besteht, zur Erzeugung der Spacer (25) abgeschieden wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß vor dem Ätzen der zwei Gräben (7) eine Opferschicht (5) abgeschieden und daß die Opferschicht (5) in dem Zwischenraum zwischen den Gräben (7) rückgeätzt wird.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß eine Opferschicht (5) aus einem Nitrid, vorzugsweise aus Siliziumnitrid abgeschieden wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß zwischen dem Ätzen der zwei Gräben (7) und dem Auffüllen dieser Gräben (7) eine erste Isolationsschicht (8), eine dielektrische Schicht (9) und eine zweite Isolationsschicht (10) auf die Innenwandungen dieser Gräben (7) abgeschieden werden.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß in den zwei Gräben (7) Wortleitungen (14) ausgebildet werden.
  9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß in Schritt a) ein vorbearbeitetes Halbleitersubstrat (1) bereitgestellt wird, das eine Oxidschicht (2) aufweist.
DE10200678A 2002-01-10 2002-01-10 Verfahren zum Bearbeiten eines Substrats zum Ausbilden einer Struktur Expired - Fee Related DE10200678B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10200678A DE10200678B4 (de) 2002-01-10 2002-01-10 Verfahren zum Bearbeiten eines Substrats zum Ausbilden einer Struktur
US10/340,047 US7109091B2 (en) 2002-01-10 2003-01-10 Method for processing a substrate to form a structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10200678A DE10200678B4 (de) 2002-01-10 2002-01-10 Verfahren zum Bearbeiten eines Substrats zum Ausbilden einer Struktur

Publications (2)

Publication Number Publication Date
DE10200678A1 DE10200678A1 (de) 2003-07-24
DE10200678B4 true DE10200678B4 (de) 2006-05-11

Family

ID=7711821

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10200678A Expired - Fee Related DE10200678B4 (de) 2002-01-10 2002-01-10 Verfahren zum Bearbeiten eines Substrats zum Ausbilden einer Struktur

Country Status (2)

Country Link
US (1) US7109091B2 (de)
DE (1) DE10200678B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6723618B2 (en) * 2002-07-26 2004-04-20 Micron Technology, Inc. Methods of forming field isolation structures
US7186656B2 (en) * 2004-05-21 2007-03-06 Molecular Imprints, Inc. Method of forming a recessed structure employing a reverse tone process
US20050239250A1 (en) * 2003-08-11 2005-10-27 Bohumil Lojek Ultra dense non-volatile memory array
DE10341321B4 (de) 2003-09-08 2009-11-26 Qimonda Ag Verfahren zur Bildung eines Grabens in einer Schicht oder einem Schichtstapel auf einem Halbleiterwafer
US20070166971A1 (en) * 2006-01-17 2007-07-19 Atmel Corporation Manufacturing of silicon structures smaller than optical resolution limits
US8767299B2 (en) * 2010-10-18 2014-07-01 International Business Machines Corporation Embedded vertical optical grating for heterogeneous integration
DE102014206357A1 (de) * 2014-04-03 2015-10-08 Robert Bosch Gmbh Verfahren zur Herstellung eines Substrats, Substrat, Metall-Oxid-Halbleiter-Feldeffekttransistor mit einem Substrat, mikroelektromechanisches System mit einem Substrat, und Kraftfahrzeug
CN112259453A (zh) * 2020-10-22 2021-01-22 绍兴同芯成集成电路有限公司 一种对芯片表面开槽的方法及芯片
CN117637597B (zh) * 2024-01-26 2024-04-09 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278438A (en) * 1991-12-19 1994-01-11 North American Philips Corporation Electrically erasable and programmable read-only memory with source and drain regions along sidewalls of a trench structure
US5420067A (en) * 1990-09-28 1995-05-30 The United States Of America As Represented By The Secretary Of The Navy Method of fabricatring sub-half-micron trenches and holes
DE19732870A1 (de) * 1997-07-30 1999-02-18 Siemens Ag Nichtflüchtige Speicherzelle mit hoher Koppelkapazität
US5907775A (en) * 1997-04-11 1999-05-25 Vanguard International Semiconductor Corporation Non-volatile memory device with high gate coupling ratio and manufacturing process therefor
WO2000041238A1 (de) * 1999-01-08 2000-07-13 Infineon Technologies Ag Elektrisch programmierbare speicherzellenanordnung und verfahren zu deren herstellung
JP2000260887A (ja) * 1999-03-08 2000-09-22 Nec Corp 不揮発性半導体記憶装置およびその製造方法
US6239465B1 (en) * 1999-01-27 2001-05-29 Fujitsu, Ltd. Non-volatile semiconductor memory device having vertical transistors with the floating and control gates in a trench and fabrication method therefor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4571819A (en) * 1984-11-01 1986-02-25 Ncr Corporation Method for forming trench isolation structures
US4871689A (en) * 1987-11-17 1989-10-03 Motorola Inc. Multilayer trench isolation process and structure
US5886391A (en) * 1997-04-18 1999-03-23 Micron Technology, Inc. Antireflective structure
DE10039441A1 (de) 2000-08-11 2002-02-28 Infineon Technologies Ag Speicherzelle, Speicherzellenanordnung und Herstellungsverfahren
US6794242B1 (en) * 2000-09-29 2004-09-21 Infineon Technologies Ag Extendible process for improved top oxide layer for DRAM array and the gate interconnects while providing self-aligned gate contacts
US6642570B2 (en) * 2001-05-09 2003-11-04 Vanguard International Semiconductor Corp. Structure of flash memory with high coupling ratio
US6429081B1 (en) * 2001-05-17 2002-08-06 Taiwan Semiconductor Manufacturing Company Parasitic surface transfer transistor cell (PASTT cell) for bi-level and multi-level NAND flash memory

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420067A (en) * 1990-09-28 1995-05-30 The United States Of America As Represented By The Secretary Of The Navy Method of fabricatring sub-half-micron trenches and holes
US5278438A (en) * 1991-12-19 1994-01-11 North American Philips Corporation Electrically erasable and programmable read-only memory with source and drain regions along sidewalls of a trench structure
US5907775A (en) * 1997-04-11 1999-05-25 Vanguard International Semiconductor Corporation Non-volatile memory device with high gate coupling ratio and manufacturing process therefor
DE19732870A1 (de) * 1997-07-30 1999-02-18 Siemens Ag Nichtflüchtige Speicherzelle mit hoher Koppelkapazität
WO2000041238A1 (de) * 1999-01-08 2000-07-13 Infineon Technologies Ag Elektrisch programmierbare speicherzellenanordnung und verfahren zu deren herstellung
US6239465B1 (en) * 1999-01-27 2001-05-29 Fujitsu, Ltd. Non-volatile semiconductor memory device having vertical transistors with the floating and control gates in a trench and fabrication method therefor
JP2000260887A (ja) * 1999-03-08 2000-09-22 Nec Corp 不揮発性半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
US20030129837A1 (en) 2003-07-10
DE10200678A1 (de) 2003-07-24
US7109091B2 (en) 2006-09-19

Similar Documents

Publication Publication Date Title
DE102005012112B4 (de) Verfahren zum Herstellen von ladungsfangenden Halbleiterspeicherbauelementen und ladungsfangendes Halbleiterspeicherbauelement
DE19612948B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit vertiefter Kanalstruktur
DE102005029313B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE102007018760B4 (de) Verfahren zur Herstellung einer Transistorvorrichtung und Transistorvorrichtung mit vertieftem Gate
DE10045019B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichervorrichtung
DE102005002739B4 (de) Verfahren zum Herstellen eines Feldeffekttransistors, Tunnel-Feldeffekttransistor und integrierte Schaltungsanordnung mit mindestens einem Feldeffekttransistor
DE10134444B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit örtlich ausgebildeten Kanal-Stop-Fremdstoffzonen.
DE102006054334B3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit Isolationsgraben und Kontaktgraben
DE10200678B4 (de) Verfahren zum Bearbeiten eines Substrats zum Ausbilden einer Struktur
DE69738558T2 (de) Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten
EP1125328B1 (de) Verfahren zur herstellung einer dram-zellenanordnung
DE102020116563A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE10334547B4 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist
EP1709677A1 (de) Passivierung tiefer isolierender trenngraeben mit versenkten abdeckschichten
DE60032051T2 (de) Verfahren zum Bilden einer mehrlagigen Zweifach-Polysilizum-Struktur
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
DE102004029516B3 (de) Herstellungsverfahren für eine Schattenmaske in einem Graben einer mikroelektronischen oder mikromechanischen Struktur sowie Verwendung derselben
DE10147120B4 (de) Grabenkondensator und Verfahren zur Herstellung desselben
DE10232002B4 (de) Verfahren zur selbstjustierten selektiven Kontaktierung von Gate-Elektroden vertikaler Transistoren eines integrierten Halbleiterspeichers und integrierter Halbleiterspeicher
DE10228547C1 (de) Verfahren zur Herstellung eines vergrabenen Strap-Kontakts in einer Speicherzelle
DE10259322B4 (de) Verfahren zum Bilden einer Justiermarke in einer lichtundurchlässigen Schicht auf einem Substrat
DE10230715B4 (de) Verfahren zur Herstellung eines Vertikaltransistors
DE102007014115B3 (de) Integrierte Schaltung und Verfahren zu deren Herstellung
DE19840984B4 (de) Halbleiterbauelement für integrierte Schaltkreise sowie Verfahren zur Herstellung
DE60318419T2 (de) Verfahren zur Herstellung von unterschiedlichen Isolierungsstrukturen in Halbleiterbauelementen und entsprechende Struktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee