DE102004029516B3 - Herstellungsverfahren für eine Schattenmaske in einem Graben einer mikroelektronischen oder mikromechanischen Struktur sowie Verwendung derselben - Google Patents

Herstellungsverfahren für eine Schattenmaske in einem Graben einer mikroelektronischen oder mikromechanischen Struktur sowie Verwendung derselben Download PDF

Info

Publication number
DE102004029516B3
DE102004029516B3 DE102004029516A DE102004029516A DE102004029516B3 DE 102004029516 B3 DE102004029516 B3 DE 102004029516B3 DE 102004029516 A DE102004029516 A DE 102004029516A DE 102004029516 A DE102004029516 A DE 102004029516A DE 102004029516 B3 DE102004029516 B3 DE 102004029516B3
Authority
DE
Germany
Prior art keywords
trench
filling
mask
sacrificial
ditch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004029516A
Other languages
English (en)
Inventor
Dietmar Temmler
Jörn Regul
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004029516A priority Critical patent/DE102004029516B3/de
Priority to US11/154,943 priority patent/US7250336B2/en
Priority to KR1020050052691A priority patent/KR100696884B1/ko
Application granted granted Critical
Publication of DE102004029516B3 publication Critical patent/DE102004029516B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00404—Mask characterised by its size, orientation or shape
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0323—Grooves
    • B81B2203/033—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0369—Static structures characterized by their profile
    • B81B2203/0392—Static structures characterized by their profile profiles not provided for in B81B2203/0376 - B81B2203/0384
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0156—Lithographic techniques
    • B81C2201/0159—Lithographic techniques not provided for in B81C2201/0157
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/944—Shadow

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die vorliegende Erfindung schafft ein Herstellungsverfahren für eine Schattenmaske in einem Graben einer mikroelektronischen oder mikromechanischen Struktur mit den Schritten: Vorsehen von einem Graben (5) in der mikroelektronischen oder mikromechanischen Struktur (1, 2, 3); Vorsehen einer teilweisen Füllung (20) in dem Graben (5); Vorsehen einer ersten Linermaskenschicht (50) auf der teilweisen Füllung (20); Vorsehen einer Opferfüllung (60) auf der Linermaskenschicht (50) zum vollständigen Auffüllen des Grabens (5); flaches Rückätzen der Opferfüllung (60) in den Graben (5); Bilden einer ersten Maske (70; 100, 110) an der Oberseite der Opferfüllung (60) im Graben (5); Entfernen eines Teilbereichs der Opferfüllung (60) im Graben (5) unter Verwendung der ersten Maske (70; 100, 110) und optionelles Entfernen eines darunterliegenden Teilbereichs der ersten Linermaskenschicht (50) auf der teilweisen Füllung (20), wobei der verbliebene Teilbereich der Opferfüllung (60) im Graben (5) als zweite Maske dient.

Description

  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren für eine Schattenmaske in einem Graben einer mikroelektronischen oder mikromechanischen Struktur sowie eine Verwendung derselben.
  • Spezielle Strukturen mikroelektronischer oder mikromechanischer Komponenten erfordern häufig, sublithographische Strukturelemente zu bereits vorhandenen Bezugsstrukturen asymmetrisch, beispielsweise nur einseitig an der Bezugsstruktur, exakt justiert zur Bezugsstruktur im Herstellungsprozess auszubilden.
  • Dazu zeigt die DE 102 55 845 B3 ein Herstellungsverfahren für einen Grabenkondensator, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, wobei eine Hilfsmaske aus einem Liner bzw. einem Spacer über der offenen Grabenstruktur vorgesehen ist, wodurch eine genaue Definition des Anschlussgebietes ermöglicht werden soll.
  • Die US 2002/0090824 A1 zeigt ein Verfahren zur Herstellung eines vergrabenen Anschlussstreifens, wobei in einem teilweise mit leitendem Material gefüllten Graben, eine Maskenschicht über einen entlang des Grabens vorgesehenen dielektrischen Kragen („collar") aufgetragen wird. Ein Teil der Maskenschicht wird auf der einen Seite des Kragens entfernt, der Kragen auf dieser Seite geätzt und auf dem leitenden Material wird ein vergrabener Anschlussstreifen gebildet, während der von der Maske bedeckte Teil des Kragens unbeschädigt bleibt.
  • Besonders schwierig ist jedoch der Fall, in dem ein solches sublithographisches Strukturelement im Bodenbereich eines Grabens mit großem Aspektverhältnis (Verhältnis Tiefe zu Breite) angeordnet werden muss. Ein derartiges Strukturelement kann mit üblicher photolithographischer Strukturierung nur sehr eingeschränkt realisiert werden, aber auch die sonstigen bisher dafür eingesetzten Strukturierungsverfahren stoßen bei einer Skalierung < 90 nm in mehrfacher Hinsicht an Grenzen.
  • In Abhängigkeit von der absoluten Strukturgröße und der geforderten Überdeckungsgenauigkeit zwischen Bezugsstruktur und auszubildendem Strukturelement sind verschiedene Lösungen zum erwähnten Problem bekannt.
  • Eine Möglichkeit besteht in einer präzisen Justage einer lithographischen Maske relativ zur Bezugsstruktur und einer anschließenden konventionellen Strukturierung. Die wesentlichen Probleme des Verfahrens sind die Einhaltung der geforderten Justiergenauigkeit zwischen Unterlagen- und Masken struktur (bei gegenwärtigen Belichtungsverfahren in der Massenfertigung ≥ 30 % der minimalen Strukturgröße) und die Freibelichtung/-entwicklung der nicht zu maskierenden Bereiche, insbesondere bei Graben- bzw. Reliefstrukturen mit hohem Aspektverhältnis.
  • Eine weitere Möglichkeit bieten sogenannte Schattenmaskenverfahren, die eine Schattenwirkung des Bezugsreliefs nutzen.
  • Bei einem ersten Typ erfolgt eine Schattenmaskenbeschichtung des Reliefs vorwiegend durch Vakkuum-Aufdampfen mit Halbleiter- bzw. metallischen Materialien aus einer gerichteten Flächen-, Linien- oder Punktquelle bei ruhendem Substrat. Dabei scheidet sich die Maskenschicht im wesentlichen nur in den nicht abgeschatteten Bereichen des Bezugsreliefs ab. Die wesentlichen Probleme des Verfahrens sind die beschränkte Materialauswahl, die Verfügbarkeit stabiler Quellen/Anlagen und die Einhaltung der notwendigen Prozessbedingungen, wie z.B. niedriger Restgasdruck, geringe Substrattemperatur, etc.
  • Ein zweiter Typ sieht eine Schrägimplantation von Ionen, beispielsweise B oder BF2, in eine auf dem Bezugsrelief abgeschiedene, dünne amorphe bzw. feinkristalline Silizium-Schicht vor, wonach sich ein Abtrag der in den Schattenbereichen der Reliefstruktur liegenden, nicht implantierten Schichtbereiche durch ein isotropes selektives Silizium-Ätzverfahren anschließt. Dadurch verbleibt die Maskenschicht asymmetrisch nur in den bestrahlten Bereichen des Bezugsreliefs. Optional wird die dünne verbleibende Silizium-Maskenschicht weiter auch durch Oxidation in SiO2 überführt. Die wesentlichen Probleme dieses Prozesstyps sind die Erreichung der für die Selektivität der Silizium-Ätzung notwendigen lokalen Implantationsdosis (ungefähr 1019 cm-3) in den zu maskierenden Bereichen der dreidimensionalen Struktur des Bezugsreliefs, die Beschränkung der Dicke der amorphen Silizium-Schicht durch die Grabenbreite des Bezugsreliefs sowie das Risiko der parasitären Dotierung aktiver Silizium-Bereiche während der Maskenstrukturierung.
  • Ein weiterer Typ sieht eine Schrägimplantation von Ionen in eine auf dem Bezugsrelief abgeschiedene, dünne amorphe Isolatorschicht und einen anschließenden Abtrag der implantierten Schichtbereiche durch ein isotropes selektives Ätzverfahren vor. Dadurch verbleibt die Maskenschicht asymmetrisch nur in den Schattenbereichen des Bezugsreliefs.
  • Die wesentlichen Probleme des Verfahrens sind die Erreichung der für die Selektivität der Isolator-Ätzung notwendigen Implantationsdosis (größer 1019 cm-3) in den zu entfernenden Bereichen der dreidimensionalen Struktur des Bezugsreliefs, die relativ geringe erreichbare Selektivität implantierter/nicht implantierter Schichtbereiche, die Beschränkung der Dicke der Isolatorschicht durch die Grabenbreite des Bezugsreliefs sowie das Risiko parasitärer Dotierung aktiver Silizium-Bereiche während der Maskenstrukturierung.
  • Ein vierter Typ sieht eine Direktstrukturierung mit einer dünnen, amorphen, auf dem Bezugsstruktur abgeschiedenen Kohlenstoff-Maskenschicht durch Schrägimplantation von Sauerstoff-Spezies (O, O2, O3) vor.
  • Dadurch verbleibt die C-Maskenschicht asymmetrisch nur in den Schattenbereichen des Bezugsreliefs. Diese C-Maskenschichtstruktur wird dann mittels konventioneller Ätzverfahren in weitere Schichten bzw. in den Untergrund übertragen.
  • Die wesentlichen Probleme dieses Typs sind die Verfügbarkeit von Sauerstoff-Quellen/-Anlagen mit ausreichender Strahlstromstärke und hoher Produktivität, die ausreichende Konformität der C-Beschichtung auf dem Bezugsrelief sowie die Beschränkung der C-Schichtdicke durch die Grabenbreite des Bezugsreliefs.
    •
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein verbessertes Herstellungsverfahren für eine Schattenmaske in einem Graben einer mikroelektronischen oder mikromechanischen Struktur anzugeben.
  • Erfindungsgemäss wird diese Aufgabe durch das in Anspruch 1 angegebene Herstellungsverfahren gelöst.
  • Die der vorliegenden Erfindung zugrunde liegende Idee liegt in der Anwendung eines speziellen Schattenmaskenprozesses, der sich durch eine sehr flach zurückgeätzte Opferfüllung in den Vertiefungen des Bezugsreliefs auszeichnet, die vorzugsweise mittels Schrägimplantation und selektiver Ätzung in eine zum Bezugsrelief selbstjustierte, asymmetrische Maskenstruktur vorzugsweise oberhalb einer aktiven Halbleiter-Oberfläche transformiert wird und die in weiteren Schritten auf eine Linermaskenschicht in der Tiefe des Bezugsreliefs übertragen wird.
  • Die erfindungsgemäße Lösung schafft eine verbesserte Skalierbarkeit. Der Einfluss der Grabenbreite des Bezugsreliefs auf die Maskenstruktur fällt weg. Die flach, planar zurückgeätzte Opferfüllung in dem Graben des Bezugsreliefs bildet eine für eine Schrägimplantation äußerst vorteilhafte Geometrie mit geringem Aspektverhältnis. Dadurch werden Implantations-Streueffekte minimiert, und ein steiler lateraler Dosis-Gradient zwischen implantiertem und abgeschattetem Gebiet erreicht. Durch die ausschließlich horizontale Schrägimplantations-Maskenfläche liegt oberhalb dieser an den Reliefwänden keine Maskenschicht mit Eigenabschattung. Dadurch wird die für die Selektivität der folgenden Ätzung notwendige lokale Implantationsdosis (1019 cm-3 für amorphes Silizium) bis an bzw. über den Rand der implantierten Maskenfläche erreicht.
  • Weiterhin bietet die Erfindung eine unbeschränkte Maskendicke. Die Fülltiefe der flach zurückgeätzten Opferfüllung in dem Graben des Bezugsreliefs ist in weiten Grenzen einstell bar. Dadurch ist eine ausreichend dicke Schicht für die folgende Schrägimplantation und die nachfolgende selektive Ätzung realisierbar. Dadurch ist auch eine ausreichend dicke resultierende Maskenschicht für die weitere Strukturübertragung erreichbar, und zwar ohne nachteiligen Einfluss auf die Skalierbarkeit der Maske.
  • Die Erfindung ermöglicht eine einfache Übertragung der Maskenstruktur in den Reliefbodenbereich. Die oberflächennahe Strukturerzeugung der Maske (hohe Prägnanz der Maskenstruktur) kombiniert mit der Realisierung ausreichend dicker Masken erlaubt es, die Struktur mittels entsprechender Ätzprozesse in die Tiefe bzw. in den Bodenbereich des Bezugsreliefs ohne Qualitätsverlust zu übertragen und dort eine entsprechende Strukturierung auszuführen, ohne dass die Skalierbarkeit limitiert ist.
  • Weiterhin ermöglicht die Erfindung eine einfache Vermeidung parasitärer Dotierung bei Anwendung einer Schrägimplantation. Die Erzeugung der Maskenstruktur erfolgt nämlich oberflächennah, vorzugsweise im Dickenbereich der auf dem Bezugsrelief vorzugsweise angeordneten Reliefmaske oberhalb der Halbleiter-Oberfläche. Dadurch kann die Schrägimplantation in Dosis und Energie ohne Rücksicht auf die Vermeidung parasitärer Dotierung allein auf die Erreichung einer optimalen Maskenstruktur fokussiert werden.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des in Anspruch 1 angegebenen Herstellungsverfahrens.
  • Gemäss einer bevorzugten Weiterbildung wird der verbliebene Teilbereich der Opferfüllung nach Entfernen des Teilbereichs der ersten Linermaskenschicht entfernt.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird die erste Maske durch folgende Schritte gebildet:
    Vorsehen einer zweiten Linermaskenschicht an der Oberseite der Opferfüllung im Graben;
    Durchführen einer schrägen Implantation zum Modifizieren der Ätzrate eines Teilbereichs der zweiten Linermaskenschicht an der Oberseite der Opferfüllung im Graben für einen vorbestimmten Ätzprozess; und
    selektives Entfernen des Teilbereichs oder des komlementären Teilbereichs der zweiten Linermaskenschicht an der Oberseite der Opferfüllung in dem vorbestimmten Ätzprozess.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird die erste Maske durch folgende Schritte gebildet:
    Durchführen einer schrägen Implantation zum Modifizieren der Ätzrate eines Teilbereichs an der Oberseite der Opferfüllung im Graben für einen vorbestimmten Ätzprozess;
    selektives Einsenken des Teilbereichs oder des komlementären Teilbereichs an der Oberseite der Opferfüllung in dem vorbestimmten Ätzprozess;
    Auffüllen des selektiv eingesenkten Teilbereichs oder komlementären Teilbereichs mit mindestens einer dritten Linermaskensicht; und
    Einebnen des aufgefüllten Teilbereichs oder komlementären Teilbereichs mit der Oberseite der Opferfüllung.
  • Gemäss einer weiteren bevorzugten Weiterbildung weist die mikroelektronische oder mikromechanische Struktur ein Halbleitersubstrat und eine dritte Maske auf, die den Graben freilegt.
  • Gemäss einer weiteren bevorzugten Weiterbildung erfolgt das flache Rückätzen der Opferfüllung in den Graben bis oberhalb einer Oberseite des Halbleitersubstrats.
  • Gemäss einer weiteren bevorzugten Weiterbildung werden ein Kondensatordielektikum im unteren und mittleren Grabenbereich, eine Isolationskragen im mittleren und oberen Grabenbereich und eine elektrisch leitenden Füllung bis zur Oberseite des Isolationskragens im Graben vorgesehen.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird die Opferfüllung aus Silizium hergestellt.
  • Gemäss einer weiteren bevorzugten Weiterbildung erfolgt das flache Rückätzen der Opferfüllung in den Graben bis zu einer Tiefe, die ungefähr der Grabenbreite entspricht.
    •
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • Es zeigen:
  • 1A-1G schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens für eine Schattenmaske in einem Graben einer Grabenkondesatorstruktur als erste Ausführungsform der vorliegenden Erfindung;
  • 2A-2C schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens für eine Schattenmaske in einem Graben einer Grabenkondesatorstruktur als zweite Ausführungsform der vorliegenden Erfindung;
  • 3A-3G schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens für eine Schattenmaske in einem Graben einer Grabenkondesatorstruktur als dritte Ausführungsform der vorliegenden Erfindung; und
  • 4A-4C schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens für eine Schattenmaske in einem Graben einer Grabenkondesatorstruktur als vierte Ausführungsform der vorliegenden Erfindung.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
  • Obwohl auf beliebige mikroelektronische oder mikromechanische Strukturen anwendbar, sind die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik besonders für integrierte Speicherschaltungen in Silizium-Technologie relevant. Die folgenden Beispiele sind daher auf ein Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbundenen ist, gerichtet.
  • 1A-1G sind schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens für eine Schattenmaske in einem Graben einer Grabenkondesatorstruktur als erste Ausführungsform der vorliegenden Erfindung.
  • In 1A bezeichnet Bezugszeichen 1 ein Silizium-Halbleitersubstrat, in dem sich nahe der Oberseite OS (nicht gezeigte) aktive Gebiete befinden. Das Halbleitersubstrat 1 ist mit einer Hartmaske bestehend aus einer Padoxid-Schicht 2 und einer darüber liegenden Padnitrid-Schicht 3 versehen.
  • Im Graben 5, der im Halbleitersubstrat 1 ausgebildet ist und an dem die Hartmaske 2, 3 geöffnet ist, befindet sich ein Kondensatordielektrikum 30, im oberen Bereich ein Isolationskragen 10 sowie eine leitende Füllung 20 vorzugsweise aus Po lysilizium als innere Kondensatorelektrode. Die äußere Kondensatorelektrode wird durch das umliegende dotierte Halbleitersubstrat 1 gebildet. Die Polysilizium-Füllung 20 ist bis unterhalb der Oberseite OS des Halbleitersubstrats 1, aber bis etwa zum Isolationskragen 10 zurückgeätzt.
  • Weiter mit Bezug auf 1B wird über der resultierenden Struktur eine Linermaskenschicht 50 vorzugsweise aus Siliziumnitrid vorgesehen und dann der Graben mit einer Opferfüllung 60 vorzugsweise aus amorphem Silizium gefüllt. Dieses Füllen geschieht zweckmäßigerweise durch eine Abscheidung und ein anschließendes Zurückpolieren, beispielsweise durch einen CMP-Prozess, der Opferfüllung 60.
  • Weiter mit Bezug auf 1C wird die Opferfüllung 60 mittels einer flachen Recess-Ätzung bis in eine Tiefe in der Größenordnung der Grabenbreite der Reliefstruktur zurückgeätzt, wobei die zurückgeätzte Oberfläche der Füllung 60 oberhalb der Oberseite OS des Halbleitersubstrats 1 verbleibt. Anschließend wird auf der zurückgeätzten Oberfläche der Opferfüllung 60 eine Maskenschicht 70 aus SiO2 gebildet, und zwar durch einen Umwandlungs-/Reaktionsprozess an der Oberfläche des Siliziums. Außer einer Oxidation könnte hier auch eine Nitridierung, Salicierung, o.ä. angewendet werden oder auch eine Schichtabscheidung und Rückätzung eines anderen Maskenmaterials erfolgen.
  • Danach erfolgt eine schräge Ionen-Implantation I mit einem parallelen Teilchenstrahl geladener Ionen geringer Energie (typischerweise < 15 keV) mit einem Winkel, der typischerweise in der Größenordnung 10° bis 80° gegenüber der Normalen des Halbleitersubstrats 1 geneigt ist. Aufgrund der Schattenwirkung der Hartmaske der Reliefstruktur trifft die Ionen-Implantation I nur einen Teilbereich der Maskenschicht 70, beim vorliegenden Beispiel die linke Hälfte, während die rechte Hälfte abgeschattet bleibt.
  • In einem darauffolgenden Prozessschritt, der in 1D illustriert ist, erfolgt dann eine selektive Ätzung des implantierten Teilbereichs der Maskenschicht 70, da dessen Ätzrate durch die Implantation wesentlich höher ist als die Ätzrate des nicht implantierten Teilbereichs. Nach dieser Ätzung schließt sich eine weitere anisotrope Ätzung, vorzugsweise eine Plasma-Ätzung, an, die die Geometrie der Maskenschicht 70 in die Opferfüllung 60 aus amorphem Silizium überträgt. Diese Ätzung stoppt auf der Linermaskenschicht 50.
  • In einem weiteren Schritt, der in 1E illustriert ist, wird dann der freiliegende Teil der Linermaskenschicht 50 entfernt, und zwar vorzugsweise mittels einer isotropen Ätzung.
  • Weiter mit Bezug auf 1F kann dann die verbleibende Maskenschicht 70 aus Siliziumoxid und die verbleibende Opferfüllung 60 aus amorphem Silizium selektiv entfernt werden, mit dem Ergebnis, dass die Linermaskenschicht 50 als Maske mit Links-Rechts-Asymmetrie für weitere Strukturübertragungen in die Polysilizium-Füllung 20 zur Verfügung steht. Mit anderen Worten ist die Struktur der oberen Maskenschicht 70 somit auf die Linermaskenschicht 50 übertragen worden.
  • Mit Bezug auf 1G erfolgt bei diesem Beispiel die weitere Strukturübertragung derart, dass ein Teilbereich der oberhalb des Isolationskragens liegenden Polysilizium-Füllung 20 unter Verwendung der Linermaskenschicht 50 als Maske entfernt wird, um dort später einen Isolationsbereich für den entsprechenden einseitigen Anschluss des Grabenkondensators an das Halbleitersubstrat 1 zu schaffen.
  • 2A-2C sind schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens für eine Schattenmaske in einem Graben einer Grabenkondesatorstruktur als zweite Ausführungsform der vorliegenden Erfindung.
  • Die zweite Ausführungsform schließt sich an den Prozesszustand gemäß 1E an, der der Darstellung von 2A entspricht.
  • Bei dieser zweiten Ausführungsform erfolgt die Strukturübertragung in die Polysilizium-Füllung 20 vor dem Entfernen der verbleibenden Opferfüllung 60 und oberen Maskenschicht 70, wie in 2B dargestellt.
  • Erst danach werden gemäß 2C die obere Maskenschicht 70 aus Siliziumoxid und die verbleibende Opferfüllung 60 aus amorphem Silizium entfernt.
  • 3A-3H sind schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens für eine Schattenmaske in einem Graben einer Grabenkondesatorstruktur als dritte Ausführungsform der vorliegenden Erfindung.
  • Das dritte Ausführungsbeispiel beginnt mit dem in 2B gezeigten Prozesszustand, welcher dem Zustand gemäß 3A entspricht.
  • Weiter mit Bezug auf 3B erfolgt dann die flache Recess-Ätzung der Opferfüllung 60 und anschließend eine Schrägimplantation von B- bzw. BF2-Ionen geringer Energie (typischerweise < 15keV) mit einem Winkel von typischerweise 10° bis 80° gegenüber der Normalen des Halbleitersubstrats 1.
  • Durch die Ionen-Implantation I' werden die Eigenschaften der Opferfüllung 60 in einem Oberflächenbereich geändert, was gemäß 3C für eine selektive Ätzung ausgenutzt wird, die eine Stufe in der Opferfüllung 60 ausbildet. Anschließend wird über der resultierenden Struktur optional eine Linermaskenschicht 100 vorzugsweise aus Siliziumnitrid und anschließend eine obere Linermaskenschicht 110 vorzugsweise aus Siliziumoxid abgeschieden.
  • Wie in 3D gezeigt, erfolgt dann ein planarisierender Abtrag bis zur Oberseite der Stufe der Opferfüllung 60, z.B. ein chemisch-mechanischer Polierschritt. Daraus resultierend wird ein Teilbereich der Opferfüllung 60 abgetragen. Daraus resultierend wird ein Teilbereich der Opferfüllung 60 freigelegt, wohingegen ein komplementärer Teilbereich durch die Liner-Schicht 100 und die obere Maskenschicht 110 maskiert bleibt.
  • Gemäß 3E erfolgt dann ein anisotroper Ätzprozess, wobei der nicht maskierte Teilbereich der Opferfüllung 60 aus amorphem Silizium entfernt wird. Wie bei der obigen ersten Ausführungsform stoppt dieser Ätzprozess auf der Liner-Maskenschicht 50.
  • Weiter mit Bezug auf 3F wird dann die Liner-Maskenschicht 50 durch einen isotropen Ätzprozess dort entfernt, wo sie an der Oberfläche freiliegt.
  • Schließlich wird mit Bezug auf 3G die restliche Opferfüllung 60 aus amorphem Silizium entfernt.
  • 4A-4C sind schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens für eine Schattenmaske in einem Graben einer Grabenkondesatorstruktur als vierte Ausführungsform der vorliegenden Erfindung.
  • Bei der vierten Ausführungsform ist der Ausgangszustand gemäß 4A gleich dem Zustand gemäß 3F. Bei dieser vierten Ausführungsform erfolgt das Ätzen der Polysilizium-Füllung 20 vor dem Entfernen der restlichen Opferschichtfüllung 60.
  • Der Endzustand gemäß 4C entspricht dann nach dem Entfernen der Opferschichtfüllung 60 dem Zustand gemäß 3H.
  • Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
  • Insbesondere ist die Auswahl der Schichtmaterialien nur beispielhaft und kann in vielerlei Art variiert werden.
    • 1
    Si-Halbleitersubstrat
    OS
    Oberseite
    2
    Padoxid
    3
    Padnitrid
    5
    Graben
    10
    Isolationskragen
    20
    leitende Polysiliziumfüllung
    30
    Kondensatordielektrikum
    50
    Linermaskenschicht aus Siliziumnitrid
    60
    Opferfüllung aus Polysilizium
    70
    Linermaskenschicht aus Siliziumoxid
    I,I'
    Implantation
    100
    Linermaskenschicht aus Siliziumnitrid
    110
    Linermaskenschicht aus Siliziumoxid

Claims (10)

  1. Herstellungsverfahren für eine Schattenmaske in einem Graben einer mikroelektronischen oder mikromechanischen Struktur mit den Schritten: Vorsehen von einem Graben (5) in der mikroelektronischen oder mikromechanischen Struktur (1, 2, 3); Vorsehen einer teilweisen Füllung (20) in dem Graben (5); Vorsehen einer ersten Linermaskenschicht (50) auf der teilweisen Füllung (20); Vorsehen einer Opferfüllung (60) auf der Linermaskenschicht (50) zum vollständigen Auffüllen des Grabens (5); flaches Rückätzen der Opferfüllung (60) in den Graben (5); Bilden einer ersten Maske (70; 100, 110) auf der Oberseite der Opferfüllung (60) im Graben (5) mittels eines Schattenmaskenprozesses; Entfernen eines Teilbereichs der Opferfüllung (60) im Graben (5) unter Verwendung der ersten Maske (70; 100, 110); und optionales Entfernen eines darunterliegenden Teilbereichs der ersten Linermaskenschicht (50) auf der teilweisen Füllung (20), wobei der verbliebene Teilbereich der Opferfüllung (60) im Graben (5) als zweite Maske dient.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der verbliebene Teilbereich der Opferfüllung (60) nach Entfernen des Teilbereichs der ersten Linermaskenschicht (50) entfernt wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die erste Maske (70; 100, 110) durch folgende Schritte gebildet wird: Vorsehen einer zweiten Linermaskenschicht (70) auf der Oberseite der Opferfüllung (60) im Graben (5); Durchführen einer schrägen Implantation (I) zum Modifizieren der Ätzrate eines Teilbereichs der zweiten Linermaskenschicht (70) an der Oberseite der Opferfüllung (60) im Graben (5) für einen vorbestimmten Ätzprozess; und selektives Entfernen des Teilbereichs oder des komlementären Teilbereichs der zweiten Linermaskenschicht (70) an der Oberseite der Opferfüllung (60) in dem vorbestimmten Ätzprozess.
  4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die erste Maske (70; 100, 110) durch folgende Schritte gebildet wird: Durchführen einer schrägen Implantation (I') zum Modifizieren der Ätzrate eines Teilbereichs an der Oberseite der Opferfüllung (60) im Graben (5) für einen vorbestimmten Ätzprozess; selektives Einsenken des Teilbereichs oder des komlementären Teilbereichs an der Oberseite der Opferfüllung (60) in dem vorbestimmten Ätzprozess; Auffüllen des selektiv eingesenkten Teilbereichs oder komlementären Teilbereichs mit mindestens einer dritten Linermaskensicht (100, 110); und Einebnen des aufgefüllten Teilbereichs oder komlementären Teilbereichs mit der Oberseite der Opferfüllung (60).
  5. Verfahren nach nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die mikroelektronische oder mikromechanische Struktur (1, 2, 3) ein Halbleitersubstrat (1) und eine dritte Maske (2, 3) aufweist, die den Graben (5) freilegt.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass das flache Rückätzen der Opferfüllung (60) in den Graben (5) bis oberhalb einer Oberseite (OS) des Halbleitersubstrats (1) erfolgt.
  7. Verfahren nach nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Kondensatordielektikum (30) im unteren und mittleren Grabenbereich, eine Isolationskragen (10) im mittleren und oberen Grabenbereich und eine elektrisch leitenden Füllung (20) bis zur Oberseite des Isolationskragens (10) im Graben (5) vorgesehen werden.
  8. Verfahren nach nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Opferfüllung aus Silizium hergestellt wird.
  9. Verfahren nach nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das flache Rückätzen der Opferfüllung (60) in den Graben (5) bis zu einer Tiefe erfolgt, die ungefähr der Grabenbreite entspricht.
  10. Verwendung einer nach Anspruch 7 hergestellten Schattenmaske zum teilweisen Entfernen der elektrisch leitenden Füllung (20) bis zur Oberseite des Isolationskragens (10).
DE102004029516A 2004-06-18 2004-06-18 Herstellungsverfahren für eine Schattenmaske in einem Graben einer mikroelektronischen oder mikromechanischen Struktur sowie Verwendung derselben Expired - Fee Related DE102004029516B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004029516A DE102004029516B3 (de) 2004-06-18 2004-06-18 Herstellungsverfahren für eine Schattenmaske in einem Graben einer mikroelektronischen oder mikromechanischen Struktur sowie Verwendung derselben
US11/154,943 US7250336B2 (en) 2004-06-18 2005-06-17 Method for fabricating a shadow mask in a trench of a microelectronic or micromechanical structure
KR1020050052691A KR100696884B1 (ko) 2004-06-18 2005-06-18 마이크로 전자 또는 기계적인 구조의 트렌치에서 새도우마스크의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004029516A DE102004029516B3 (de) 2004-06-18 2004-06-18 Herstellungsverfahren für eine Schattenmaske in einem Graben einer mikroelektronischen oder mikromechanischen Struktur sowie Verwendung derselben

Publications (1)

Publication Number Publication Date
DE102004029516B3 true DE102004029516B3 (de) 2005-12-29

Family

ID=35455225

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004029516A Expired - Fee Related DE102004029516B3 (de) 2004-06-18 2004-06-18 Herstellungsverfahren für eine Schattenmaske in einem Graben einer mikroelektronischen oder mikromechanischen Struktur sowie Verwendung derselben

Country Status (3)

Country Link
US (1) US7250336B2 (de)
KR (1) KR100696884B1 (de)
DE (1) DE102004029516B3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7737049B2 (en) 2007-07-31 2010-06-15 Qimonda Ag Method for forming a structure on a substrate and device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7316978B2 (en) * 2005-08-02 2008-01-08 Nanya Technology Corporation Method for forming recesses
US7179748B1 (en) * 2005-08-02 2007-02-20 Nanya Technology Corporation Method for forming recesses
TWI397972B (zh) * 2005-08-26 2013-06-01 Hitachi Ltd Semiconductor device manufacturing method
US7425486B2 (en) * 2005-11-21 2008-09-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a trench capacitor
TWI300975B (en) * 2006-06-08 2008-09-11 Nanya Technology Corp Method for fabricating recessed-gate mos transistor device
KR20110044155A (ko) 2009-10-22 2011-04-28 삼성전자주식회사 무선통신시스템에서 임의 접근 채널 전송 장치 및 방법
US8252684B1 (en) * 2011-05-30 2012-08-28 Nanya Technology Corp. Method of forming a trench by a silicon-containing mask

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020090824A1 (en) * 2001-01-08 2002-07-11 V.C. Jaiprakash Self-aligned collar and strap formation for semiconductor devices
DE10255845B3 (de) * 2002-11-29 2004-07-15 Infineon Technologies Ag Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10131709B4 (de) * 2001-06-29 2006-10-26 Infineon Technologies Ag Verfahren zur Herstellung einseitiger Buried-Straps
US6969648B2 (en) * 2003-06-25 2005-11-29 International Business Machines Corporation Method for forming buried plate of trench capacitor
US7223653B2 (en) * 2004-06-15 2007-05-29 International Business Machines Corporation Process for forming a buried plate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020090824A1 (en) * 2001-01-08 2002-07-11 V.C. Jaiprakash Self-aligned collar and strap formation for semiconductor devices
DE10255845B3 (de) * 2002-11-29 2004-07-15 Infineon Technologies Ag Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7737049B2 (en) 2007-07-31 2010-06-15 Qimonda Ag Method for forming a structure on a substrate and device

Also Published As

Publication number Publication date
KR100696884B1 (ko) 2007-03-20
US20060003560A1 (en) 2006-01-05
KR20060049405A (ko) 2006-05-18
US7250336B2 (en) 2007-07-31

Similar Documents

Publication Publication Date Title
EP1444724B1 (de) Photolithographisches strukturierungsverfahren mit einer durch ein plasmaverfahren abgeschiedenen kohlenstoff-hartmaskenschicht mit diamantartiger härte
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE10339989B4 (de) Verfahren zur Herstellung eines konformen Abstandselements benachbart zu einer Gateelektrodenstruktur
DE69534870T2 (de) Verfahren zur Herstellung eines flachen Grabens zur Isolierung von zwei nebeneinanderliegenden tiefen Gräben unter Verwendung eines Silizidierungsprozesses
DE102005063092B3 (de) Halbleiterbauelement mit einer Kontaktstruktur mit erhöhter Ätzselektivität
DE102020101247B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE10219107A1 (de) SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben
EP1182699B1 (de) Verfahren zur Bildung eines dicken dielektrischen Gebietes in einem Halbleitersubstrat
DE102005048036B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit tiefen Grabenstrukturen
DE4233486B4 (de) Grabenkondensator-Speicherzelle und Verfahren zu deren Herstellung
DE10136400A1 (de) Grabenkondensator einer Halbleiter-Speicherzelle mit einer ein Metallkarbid enthaltenden oberen Kondensatorelektrode
DE102004029516B3 (de) Herstellungsverfahren für eine Schattenmaske in einem Graben einer mikroelektronischen oder mikromechanischen Struktur sowie Verwendung derselben
EP1364390A2 (de) Grabenkondensator und verfahren zu seiner herstellung
DE4222584C2 (de) Verfahren zur Strukturierung und Herstellung von Halbleiterbausteinen
DE10334547B4 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist
DE19531602A1 (de) Verbindungsstruktur einer Halbleitereinrichtung und ein Herstellungsverfahren derselben
DE10303926B4 (de) Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement
EP1019958A1 (de) Verfahren zur ausbildung einer grabenstruktur in einem siliziumsubstrat
DE10029036C1 (de) Verfahren zur Erhöhung der Trenchkapazität
DE10200678B4 (de) Verfahren zum Bearbeiten eines Substrats zum Ausbilden einer Struktur
DE102006036076B4 (de) Verfahren zum Herstellen eines Kondensatorbauelements
WO2002080240A2 (de) Verfahren zur herstellung einer halbleiteranordnung und verwendung einer ionenstrahlanlage zur durchführung des verfahrens
DE19845858A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE102014019452A1 (de) Selbstjustierter Kontakt und Verfahren zu seiner Herstellung
DE10359580B3 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee