DE102014019452A1 - Selbstjustierter Kontakt und Verfahren zu seiner Herstellung - Google Patents

Selbstjustierter Kontakt und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102014019452A1
DE102014019452A1 DE102014019452.3A DE102014019452A DE102014019452A1 DE 102014019452 A1 DE102014019452 A1 DE 102014019452A1 DE 102014019452 A DE102014019452 A DE 102014019452A DE 102014019452 A1 DE102014019452 A1 DE 102014019452A1
Authority
DE
Germany
Prior art keywords
regions
forming
cover
cover material
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102014019452.3A
Other languages
English (en)
Inventor
Cheng-Hao Yeh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102014019452A1 publication Critical patent/DE102014019452A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Einige Ausführungsformen der vorliegenden Erfindung betreffen ein Verfahren zum Herstellen eines Source/Drain-SAC für einen Transistor. Das Verfahren weist das Herstellen eines Paars Gate-Strukturen in einem ersten dielektrischen Material auf einer Oberfläche eines Substrats auf, die durch ein Ätzstoppmaterial von dem ersten dielektrischen Material getrennt sind. Auf dem Paar Gate-Strukturen und dem ersten dielektrischen Material wird ein Deckmaterial ausgebildet. Durch Implantieren von Bereichen des Deckmaterials mit Dotanden wird eine Struktur eines Maskenmaterials erzeugt. Dann werden die implantierten Bereiche des Deckmaterials durch selektives Ätzen entfernt, sodass die Struktur des Maskenmaterials auf jeder Gate-Struktur entsteht. Die Struktur des Maskenmaterials ist so konfiguriert, dass sie jede Gate-Struktur während eines nachfolgenden Ätzschritts schützt, um ein Kurzschließen der Gate-Struktur mit dem SAC zu vermeiden.

Description

  • Hintergrund der Erfindung
  • Die Bauelement-Verkleinerung bei hochentwickelten Halbleiterknoten, wie etwa bei Knoten ab 10 nm, hat den CPP (contacted poly pitch; d. h., der minimale Mitte-zu-Mitte-Abstand zwischen Gates von benachbarten Transistoren) auf weniger als etwa 100 nm heruntergefahren. Kontakte zu der Source oder dem Drain dieser Transistoren müssen in den Zwischenraum zwischen den benachbarten Gates passen, ohne ein Gate bis zu der Source oder dem Drain kürzen zu müssen. Um das zu erreichen, sind bisher Verfahren wie Doppel- oder Dreifach-Strukturierung von Source/Drain-Kontakten genutzt worden. Diese Mehrfachstrukturierungsverfahren erfordern jedoch zusätzliche Masken und Fertigungsgemeinkosten. Durch die Verwendung von zusätzlichen Masken können auch die Überdeckungskontrolle (OVL control) zwischen diesen Kontakten, die Source oder der Drain des Transistors, auf die/den der Kontakt ausgerichtet ist, und benachbarte Elemente, wie etwa das Gate des Transistors, von dem der Kontakt elektrisch getrennt bleiben muss, um die Leistung sicherzustellen, verschlechtert werden. Andere Verfahren, wie etwa die Herstellung von selbstjustierten Kontakten (self-aligned contact; SAC), können die OVL-Verschlechterung, die mit Mehrfachstrukturierungsverfahren verbunden ist, zwar verringern, erfordern aber zusätzliche Schichten in dem Transistor-Bauelement-Stapel für eine richtige Kontaktherstellung.
  • Kurze Beschreibung der Zeichnungen
  • Die 1A–1D zeigen Schnittansichten einiger Ausführungsformen eines Halbleiter-Bauelements mit einem Source/Drain-Kontakt, der zwischen einem Paar Gate-Strukturen angeordnet ist.
  • Die 2A–2J zeigen Schnittansichten einiger Ausführungsformen der Herstellung von Source/Drain-Kontakten.
  • Die 3A–3D zeigen Schnittansichten einiger Ausführungsformen zum Erzeugen einer Oberflächentopologie eines Substrats durch selektives Ätzen.
  • Die 4A–4F zeigen Schnittansichten einiger Ausführungsformen zum Verwenden der Oberflächentopologie eines Substrats zum Herstellen einer Struktur eines Maskenmaterials.
  • 5 zeigt einige Ausführungsformen eines Verfahrens zum Verwenden der Oberflächentopologie eines Substrats zum Herstellen einer Struktur eines Maskenmaterials.
  • 6 zeigt einige Ausführungsformen eines Verfahrens zum Erzeugen der Oberflächentopologie eines Substrats durch selektives Ätzen.
  • Detaillierte Beschreibung
  • Die Beschreibung erfolgt unter Bezugnahme auf die Zeichnungen, in denen im Allgemeinen durchgängig gleiche Bezugszahlen verwendet werden, um gleiche Elemente zu bezeichnen, und in denen die verschiedenen Strukturen nicht unbedingt maßstabsgerecht gezeichnet sind. In der folgenden Beschreibung werden zur Erläuterung zahlreiche spezielle Einzelheiten beschrieben, um das Verständnis zu erleichtern. Einem Fachmann dürfte jedoch klar sein, dass ein oder mehrere Aspekte, die hier beschrieben werden, auch mit einem geringeren Umfang dieser speziellen Einzelheiten genutzt werden können. In anderen Fällen sind bekannte Strukturen und Bauelemente in Form eines Blockdiagramms gezeigt, um das Verständnis zu erleichtern.
  • Bei einigen Verfahren zur SAC-Herstellung wird ein Hartmaskenmaterial (HM-Material) verwendet, um eine Struktur mit einer Öffnung zu definieren, die so geätzt wird, dass eine Vertiefung entsteht, und die mit einem leitenden Material gefüllt wird, um den SAC (z. B. einen Source/Drain-Kontakt, einen Gate-Kontakt, einen Metallkontakt, usw.) herzustellen. Für die Source/Drain-SAC-Herstellung auf einem Transistor wird ein elektrisch inaktives Material auf einer Oberseite des Transistors (z. B. auf das Gate, die Source und den Drain) abgeschieden. Das elektrisch inaktive Material dient sowohl zum Trennen des Gates von dem Source/Drain-SAC als auch als eine Ätzstoppschicht für das Ätzen der Source/Drain-Vertiefung. Dann wird ein dielektrisches Material auf dem Transistor und dem elektrisch inaktiven Material abgeschieden, um den Transistor elektrisch von seiner Umgebung zu trennen. Das dielektrische Material wird dann über der Source und dem Drain des Transistors so geätzt, dass eine Vertiefung für den Source/Drain-SAC entsteht.
  • Das Ätzen des Source/Drain-SAC ist ein selektives Ätzen, für das ein Ätzmittel verwendet wird, das ein hohes Maß an Selektivität zwischen dem elektrisch inaktiven Material und dem dielektrischen Material hat (d. h., es ätzt das dielektrische Material mit einer wesentlich höheren Geschwindigkeit als das elektrisch inaktive Material). Dadurch kann das dielektrische Material vollständig weggeätzt werden, während das elektrisch inaktive Material im Wesentlichen unversehrt bleibt. Dieses bildet die Vertiefung für den Source/Drain-SAC, während es das Gate elektrisch getrennt von der Vertiefung hält (d. h., die Vertiefung nicht berührt). Das elektrisch inaktive Material wird zwar mit einer wesentlich niedrigeren Geschwindigkeit als das dielektrische Material geätzt, aber es wird dennoch geätzt. Darüber hinaus kann eine HM-Fehljustierung auf Grund von OVL-Schwankungen dazu führen, dass sich die Öffnung der HM von über dem Source/Drain des Transistors zu über dem Gate verschiebt. Auf Grund der Fehljustierung wird das elektrisch inaktive Material über dem Gate (insbesondere an der Ecke des Gate) einer größeren Menge Ätzmittel ausgesetzt, als es bei dem normalen Verfahren beabsichtigt ist, und es wird anschließend stärker geätzt, als es bei dem normalen Verfahren beabsichtigt ist. Dadurch kann das Gate zu der Vertiefung hin freigelegt werden. Auf Grund dessen kommt der Source/Drain-SAC in Kontakt mit dem Gate und er wird mit dem Gate elektrisch kurzgeschlossen, wenn die Vertiefung mit dem leitenden Material gefüllt wird.
  • Daher betreffen einige Ausführungsformen der vorliegenden Erfindung ein Verfahren zum Herstellen eines Source/Drain-SAC für einen Transistor. Das Verfahren weist das Herstellen eines Paars Gate-Strukturen in einem ersten dielektrischen Material auf einer Oberfläche eines Substrats auf, die von dem ersten dielektrischen Material durch ein Ätzstoppmaterial getrennt sind. Auf dem Paar Gate-Strukturen und dem ersten dielektrischen Material wird ein Deckmaterial ausgebildet. Durch Implantieren von Dotanden in Bereiche des Deckmaterials wird eine Struktur aus einem Maskenmaterial hergestellt. Dann werden die implantierten Bereiche des Deckmaterials durch selektives Ätzen entfernt, wodurch die Struktur des Maskenmaterials auf jeder Gate-Struktur entsteht. Die Struktur des Maskenmaterials ist so konfiguriert, dass sie jede Gate-Struktur während eines nachfolgenden Ätzschritts schützt, um ein Kurzschließen der Gate-Struktur mit dem SAC zu vermeiden. Bei einigen Ausführungsformen werden die implantierten Bereiche des Deckmaterials von der Oberflächentopologie des Substrats definiert. Bei einigen Ausführungsformen erzeugt die Implantation die Ätzselektivität durch Überführen des Deckmaterials von einer kristallinen Phase in eine amorphe Phase. Es werden noch weitere Ausführungsformen beschrieben.
  • 1A zeigt eine Schnittansicht eines Halbleiter-Bauelements 100, das auf einer Oberfläche eines Substrats 102 hergestellt wird. Das Halbleiter-Bauelement 100 weist Folgendes auf: ein Paar Gate-Strukturen 104, die unter einem Ätzstoppmaterial 106 in einem ersten dielektrischen Material 108 angeordnet sind; und ein Maskenmaterial 110, das über jeder Gate-Struktur 104 angeordnet ist. Der Source/Drain-Kontakt 118 ist auf dem Ätzstoppmaterial 106 zwischen dem Paar Gate-Strukturen 104 und einem Teil jeder Ätzmaske 110 über jeder Gate-Struktur 104 angeordnet. Das Halbleiter-Bauelement 100 weist auch ein zweites dielektrisches Material 112 auf, das sich über jedem Maskenmaterial 110 in einem Bereich befindet, in dem sich der Source/Drain-Kontakt 118 nicht befindet. Jede Gate-Struktur 104 weist eine Gate-Elektrode 114 auf, die zwischen Abstandshaltern 116 angeordnet ist, die eine elektrische Trennung zwischen der Gate-Elektrode 114 und der Source oder dem Drain des Halbleiter-Bauelements 100 bereitstellen. Bei einigen Ausführungsformen enthalten die Gate-Elektroden 114 Polysilicium. Bei einigen Ausführungsformen weisen die Gate-Elektroden 114 ein Ersatz-Metall-Gate (replacement metal gate; RGM) auf. Bei verschiedenen Ausführungsformen enthält das Ätzstoppmaterial 106 Siliciumnitrid (SiN).
  • Das Halbleiter-Bauelement 100 weist eine erste Grenzschicht 122 auf, die zwischen dem Maskenmaterial 110 und dem Source/Drain-Kontakt 118 ausgebildet ist. 1B zeigt eine Schnittansicht einiger Ausführungsformen eines ersten Bereichs 100B der ersten Grenzschicht 122, in dem eine Oberfläche des Source/Drain-Kontakts 118 einen konkaven Scheitel 124 mit dem Maskenmaterial 110 entlang der ersten Grenzschicht 122 bildet. Das Maskenmaterial 110, das über jeder Gate-Struktur 104 angeordnet ist, hat eine erste Höhe h1 unter dem Source/Drain-Kontakt 118 und eine zweite Höhe h2 unter dem zweiten dielektrischen Material 112, die größer als die erste Höhe h1 ist (d. h., h2 > h1), worin h1 und h2 in dem Bereich von etwa 100 Ångström bis 500 Ångström liegen. Diese Höhen „stufe” des Maskenmaterials 110 resultiert aus dem Verfahren zur Herstellung des Source/Drain-Kontakts 118, das in nachfolgenden Ausführungsformen beschrieben wird.
  • 10 zeigt eine Schnittansicht einiger Ausführungsformen eines zweiten Bereichs 100C der ersten Grenzschicht 122, in dem die Höhenstufe des Maskenmaterials 110 auch dazu führt, dass die Oberfläche des Source/Drain-Kontakts 118 einen konvexen Scheitel 126 mit dem Maskenmaterial 110 entlang der ersten Grenzschicht 122 bildet. 1D zeigt eine Schnittansicht einiger Ausführungsformen eines dritten Bereichs 100D der ersten Grenzschicht 122, in dem die erste Grenzschicht 122 endet. Die erste Grenzschicht 122 endet an einer zweiten Grenzschicht 130 zwischen dem Hartmaskenmaterial 110 und dem zweiten dielektrischen Material 112. Die erste Grenzschicht 122 liegt in derselben Ebene wie eine dritte Grenzschicht 132, die zwischen dem zweiten dielektrischen Material 112 und dem Source/Drain-Kontakt 118 an einem Endpunkt 128 der ersten Grenzschicht 122 ausgebildet ist. Es ist zu beachten, dass bei den Ausführungsformen in den 1A–1D der konkave Scheitel 124 und der konvexe Scheitel 126 so dargestellt sind, dass sie einen 90°-Winkel bilden. In der Realität sind diese Scheitel auf Grund der Eckenrundung des Maskenmaterials 110 und des Source/Drain-Kontakts 118 jedoch gerundet.
  • Es ist zu beachten, dass das Halbleiter-Bauelement 100A der 1A–1D keine endgültige Konfiguration auf dem Wafer des Halbleiter-Bauelements 100A darstellt. Das Halbleiter-Bauelement 100A wird mit einem CMP-Prozess (CMP: chemisch-mechanisches Polieren) planarisiert, um das Maskenmaterial 110 und das zweite dielektrische Material 112 über dem Source/Drain-Kontakt 118 für die nachfolgende Middle-of-Line(MOL)- und Back-End-of-Line(BEOL)-Bearbeitung zu entfernen, wie in den Ausführungsformen der 2A–2J gezeigt ist.
  • Die 2A–2J zeigen Schnittansichten einiger Ausführungsformen für die Herstellung des Source/Drain-Kontakts. 2A zeigt eine Schnittansicht eines Halbleitersubstrats 200A, auf dem ein Paar Gate-Strukturen 104 in einem ersten dielektrischen Material 108 ausgebildet wird. Auf dem Paar Gate-Strukturen 104 und unter dem ersten dielektrischen Material 108 wird ein Ätzstoppmaterial 106 ausgebildet. Nach dem Ausbilden dieser Strukturen wird ein CMP-Prozess durchgeführt, um eine planare Oberfläche 202 des Halbleitersubstrats 200A zu erzeugen.
  • 26 zeigt eine Schnittansicht eines Halbleitersubstrats 200B, das das Halbleitersubstrat 200A ist, bei dem eine nicht-planare Oberfläche 204 durch einen ersten selektiven Ätzprozess an der planaren Oberfläche 202 von 2A hergestellt wird. Bei dem ersten selektiven Ätzprozess wird ein erstes selektives Ätzmittel 206 verwendet, um das Ätzstoppmaterial 106 über jeder Gate-Struktur 104 zu entfernen, um eine Vertiefung 208 über jeder Gate-Struktur 104 auszubilden. Das erste selektive Ätzmittel 206 ist so konfiguriert, dass es das Ätzstoppmaterial 106 mit einer wesentlich höheren Geschwindigkeit (z. B. etwa 10-fach) als das erste dielektrische Material 108 ätzt. An den ersten selektiven Ätzprozess schließt sich ein Härtungsschritt an.
  • 2C zeigt eine Schnittansicht eines Halbleitersubstrats 200C, das das Halbleitersubstrat 200B ist, bei dem ein Deckmaterial 210 über der nicht-planaren Oberfläche 204 abgeschieden wird. Bei verschiedenen Ausführungsformen umfasst das Abscheiden des Deckmaterials 210 das Abscheiden von amorphem Silicium (a-Si) durch Atomlagenabscheidung (ALD) oder ein anderes geeignetes epitaxiales Verfahren. Bei diesen Ausführungsformen wird das Halbleitersubstrat 200B nach der Abscheidung des Deckmaterials 210 geglüht, damit es von der a-Si-Phase in eine kristalline Silicium(c-Si)-Phase übergeht. Bei einigen Ausführungsformen sind die thermischen Rahmenbedingungen für das Glühen eine Temperatur in dem Bereich von etwa 250°C bis etwa 750°C und eine Dauer in dem Bereich von etwa 5 Minuten bis etwa 5 Stunden. Das resultierende Deckmaterial 210 hat eine im Wesentlichen gleichmäßige Dicke, sodass es der Topologie der nicht-planaren Oberfläche 204 entspricht, sodass ein vertiefter Bereich 212 über jeder Gate-Struktur entsteht.
  • 2D zeigt eine Schnittansicht eines Halbleitersubstrats 200D, das das Halbleitersubstrat 200C ist, bei dem ein Fotoresist(PR)-Material 214 auf dem Deckmaterial 210 abgeschieden wird. Die Abscheidung des PR-Materials 214 kann in einer Aufschleuderanlage durchgeführt werden, in der das PR-Material 214 auf eine Oberseite 216 des Deckmaterials 210 aufgeschleudert wird, und dann wird überschüssiges PR-Material 214 von der Oberseite entfernt. Das Entfernen des überschüssigen PR-Materials 214 kann durch Härten des PR-Materials 214 und anschließendes Ätzen des überschüssigen PR-Materials 214 auf der Oberseite 216 erreicht werden. Dadurch befindet sich das verbleibende PR-Material 214 in den vertieften Bereichen 212 über jeder Gate-Struktur 104. Darüber hinaus bildet die Kombination aus dem verbleibenden PR-Material 214 und dem Deckmaterial 210 eine im Wesentlichen planare Oberseite (siehe 218 von 2E). Bei einigen Ausführungsformen enthält das Deckmaterial 210 Silicium.
  • 2E zeigt eine Schnittansicht eines Halbleitersubstrats 200E, das das Halbleitersubstrat 200D ist, bei dem das Halbleitersubstrat 200D einer Implantation 220 mit Dotanden durch die im Wesentlichen planare Oberseite 218 unterzogen wird. Die implantierten Dotanden werden von ersten Bereichen 222 des Deckmaterials 210 absorbiert, aber sie werden daran gehindert, zweite Bereiche 224 des Deckmaterials 210 zu erreichen. Bei einigen Ausführungsformen sind die Dotanden Arsen, Bor, Germanium, Sauerstoff, Phosphor oder eine Kombination davon. Bei einigen Ausführungsformen werden die Dotanden mit einer Energie in dem Bereich von etwa 1 keV bis etwa 100 keV implantiert. Bei einigen Ausführungsformen werden die Dotanden mit einer Dosis in dem Bereich von etwa 1e13 cm–3 bis etwa 1e17 cm–3 implantiert.
  • 2F zeigt eine Schnittansicht eines Halbleitersubstrats 2000F, das das Halbleitersubstrat 200E ist, bei dem das PR-Material 214 aus den vertieften Bereichen 212 entfernt worden ist. Die Implantation 220 des Deckmaterials 210 erzeugt eine Ätzselektivität zwischen den implantierten ersten Bereichen 222 und den nicht-implantierten zweiten Bereichen 224. Bei einigen Ausführungsformen bewirkt die Implantation 220, dass die ersten Bereiche 222 amorph werden (z. B. a-Si), während die zweiten Bereiche kristallin bleiben (z. B. c-Si). Bei diesen Ausführungsformen wird dann ein geeignetes Ätzmittel mit einer hohen Ätzselektivität zwischen den amorphen ersten Bereichen 222 und den kristallinen zweiten Bereichen 224 verwendet, um die amorphen ersten Bereiche 222 des Deckmaterials 210 zu entfernen.
  • 2G zeigt eine Schnittansicht eines Halbleitersubstrats 200G, das das Halbleitersubstrat 200F ist, bei dem ein zweiter selektiver Ätzprozess an dem Deckmaterial 210 mit einem zweiten selektiven Ätzmittel 226 durchgeführt wird, das die ersten Bereiche 222 entfernt und eine Struktur des Maskenmaterials 110 (aus den zweiten Bereichen 224) erzeugt. Bei einigen Ausführungsformen ist der zweite selektive Ätzprozess ein Nassätzprozess, und das zweite selektive Ätzmittel 226 ist Ammoniak (NH3), Wasser (H2O) oder eine Kombination davon. Bei einigen Ausführungsformen ist der zweite selektive Ätzprozess ein Trockenätzprozess, und das zweite selektive Ätzmittel 226 ist Chlor (Cl2), Stickstofftrifluorid (NF3) oder eine Kombination davon.
  • 2H zeigt eine Schnittansicht eines Halbleitersubstrats 200H, das das Halbleitersubstrat 200G ist, bei dem ein zweites dielektrisches Material 112 auf dem ersten dielektrischen Material 118 und der Struktur des Maskenmaterials 110 ausgebildet wird. Dann wird eine PR-Struktur hergestellt, die eine Öffnung 228 in einem PR-Material 230 zwischen dem Paar Gate-Strukturen 104 hat. Bei einigen Ausführungsformen ist das PR-Material 230 ein dreischichtiges Fotoresist, das eine Kohlenstoff-haltige Schicht, die auf dem zweiten dielektrischen Material 112 hergestellt wird, eine HM-Schicht, die auf der Kohlenstoff-haltigen Schicht hergestellt wird, und eine PR-Schicht aufweist, die auf der HM-Schicht hergestellt wird. Dann wird die PR-Schicht durch Fotolithografie strukturiert, und die Struktur wird auf die HM-Schicht und die Kohlenstoff-haltige Schicht übertragen, sodass die Öffnung 228 entsteht.
  • 21 zeigt eine Schnittansicht eines Halbleitersubstrats 200I, das das Halbleitersubstrat 200H ist, bei dem ein Ätzprozess an dem ersten dielektrischen Material 108 durch die Öffnung 228 in dem PR-Material 230 durchgeführt worden ist, um eine Kontaktvertiefung 232 auszubilden. Durch das Ätzen des ersten dielektrischen Materials 108 wird das erste dielektrische Material 108 zwischen dem Paar Gate-Strukturen 104 entfernt, wobei das PR-Material 230 und das Maskenmaterial 110 verwendet werden, um zu verhindern, dass das Paar Gate-Strukturen 104 geätzt wird.
  • 2J zeigt eine Schnittansicht eines Halbleitersubstrats 200J, das das Halbleitersubstrat 200I ist, bei dem die Kontaktvertiefung 232 mit einem leitenden Material gefüllt worden ist, um einen Source/Drain-Kontakt 118 herzustellen. Das Halbleitersubstrat 200J wird dann mit einem CMP-Prozess planarisiert, um das Maskenmaterial 110 und das zweite dielektrische Material 112 zu entfernen, sodass eine planare Oberfläche 234 auf dem Source/Drain-Kontakt 118 entsteht. Das Halbleitersubstrat 200J wird anschließend einer MOL- und einer BEOL-Bearbeitung unterzogen, um die Herstellung des Halbleiter-Bauelements zu beenden.
  • Die 3A–3D zeigen Schnittansichten einiger Ausführungsformen zum Erzeugen einer Oberflächentopologie eines Substrats durch selektives Ätzen. 3A zeigt eine Schnittansicht einiger Ausführungsformen einer Bauelementstruktur 300A mit einem Substrat 302, auf dem eine Vielzahl von Strukturen 304 (z. B. Gate-Strukturen) abgeschieden wird, die die Oberflächentopologie des Substrats 302 erzeugen. Die Bauelementstruktur 300A weist auch ein erstes Material 306 (z. B. ein Ätzstoppmaterial) mit einer ersten gleichmäßigen Dicke t1 auf, das auf der Vielzahl von Strukturen 304 abgeschieden wird.
  • 3B zeigt eine Schnittansicht einiger Ausführungsformen einer Bauelementstruktur 300B, die die Bauelementstruktur 300A ist, bei der ein zweites Material 308 (z. B. ein dielektrisches Material) auf dem ersten Material an einer Position über und zwischen der Vielzahl von Strukturen 304 abgeschieden worden ist. 3C zeigt eine Schnittansicht einiger Ausführungsformen einer Bauelementstruktur 300C, die die Bauelementstruktur 300B ist, bei der eine planare Oberfläche 310 mit einem CMP- oder einem anderen Planarisierungsverfahren erzeugt wird. Die planare Oberfläche 310 enthält das erste Material 306 und das zweite Material 308. 3D zeigt eine Schnittansicht einiger Ausführungsformen einer Bauelementstruktur 300D, die die Bauelementstruktur 300C ist, bei der die planare Oberfläche 310 selektiv geätzt wird. Für das selektive Ätzen wird ein Ätzmittel 312 verwendet, das das erste Material 306 mit einer wesentlich höheren Geschwindigkeit (z. B. in dem Bereich von etwa der 5-fachen bis etwa der 10-fachen Geschwindigkeit) als das zweite Material 308 ätzt, um eine erste Vertiefung 314 in der planaren Oberfläche 310 auszubilden. Somit wird durch das selektive Ätzen eine Oberflächentopologie eines Substrats mit den ersten Vertiefungen 314 (siehe 402 in 4A) erzeugt.
  • Die 4A–4D zeigen Schnittansichten einiger Ausführungsformen für die Verwendung der Oberflächentopologie eines Substrats zum Erzeugen der Struktur eines Maskenmaterials. 4A zeigt eine Schnittansicht einiger Ausführungsformen eines Substrats 400A mit der Bauelementstruktur 300D. Das Substrat 400A hat eine erste Oberflächentopologie 402, die die ersten Vertiefungen 314 hat, die durch das selektive Ätzen bei den Ausführungsformen von 3D hergestellt worden sind.
  • 4B zeigt eine Schnittansicht einiger Ausführungsformen eines Substrats 400B, das das Substrat 400A ist, auf dem ein Deckmaterial 404 ausgebildet wird, wobei das Deckmaterial 404 eine zweite Oberflächentopologie 406 hat, die die Gleiche wie die erste Oberflächentopologie 402 ist. Auch die zweite Oberflächentopologie 406 hat zweite Vertiefungen 408, die über den ersten Vertiefungen 314 ausgebildet sind.
  • 4C zeigt eine Schnittansicht einiger Ausführungsformen eines Substrats 400C, das das Substrat 400B ist, auf dem ein PR-Material 410 in den zweiten Vertiefungen 408 der zweiten Oberflächentopologie 406 ausgebildet wird, sodass eine planare Oberfläche 412 entsteht, die das Deckmaterial 404 und das PR-Material 410 umfasst.
  • 4D zeigt eine Schnittansicht einiger Ausführungsformen eines Substrats 400D, das das Substrat 400C ist, bei dem ein erster Bereich 416 des Deckmaterials 404 einer Implantation 414 mit Dotanden unterzogen wird. Gleichzeitig werden zweite Bereiche 418 des Deckmaterials 404 unter dem PR-Material 410 vor der Implantation 414 geschützt. Die Implantation 414 erzeugt eine Ätzselektivität zwischen dem ersten Bereich 416 und den zweiten Bereichen 418 des Deckmaterials 404. Bei einigen Ausführungsformen hat das Deckmaterial 404 zunächst eine kristalline Phase (z. B. c-Si). Bei diesen Ausführungsformen erzeugt die Implantation 414 die Ätzselektivität zwischen dem ersten Bereich 416 und den zweiten Bereichen 418 durch Umwandeln des Deckmaterials 404 in dem ersten Bereich 416 von der kristallinen Phase in eine amorphe Phase (z. B. a-Si), während das Deckmaterial 404 in den zweiten Bereichen 418 in der kristallinen Phase belassen wird.
  • 4E zeigt eine Schnittansicht einiger Ausführungsformen eines Substrats 400E, das das Substrat 400D ist, bei dem das PR-Material 410 entfernt worden ist und der erste Bereich 416 des Deckmaterials 404 weggeätzt worden ist. Das Entfernen des ersten Bereichs 416 des Deckmaterials wird mit einem selektiven Ätzprozess durchgeführt, der das implantierte Deckmaterial 404 in dem ersten Bereich 416 mit einer wesentlich höheren Geschwindigkeit als das nicht-implantierte Deckmaterial 404 in den zweiten Bereichen 418 entfernt. Dadurch entsteht eine Struktur, die von dem verbleibenden Deckmaterial 404 in den zweiten Bereichen 418 gebildet wird.
  • 4F zeigt eine Schnittansicht einiger Ausführungsformen eines Substrats 400F, das das Substrat 400E ist, bei dem das nicht-implantierte Deckmaterial in den zweiten Bereichen 418 als ein Maskenmaterial (z. B. 110) in einem nachfolgenden Ätzprozess verwendet wird. Bei dem nachfolgenden Ätzprozess wird ein Ätzmittel 420 verwendet, um Vertiefungen 422 in den Bereichen des Substrats 400F herzustellen, die nicht von dem Maskenmaterial in den zweiten Bereichen 418 geschützt werden.
  • 5 zeigt einige Ausführungsformen eines Verfahrens 500 zum Verwenden einer Oberflächentopologie eines Substrats zum Erzeugen einer Struktur eines Maskenmaterials. Zwar werden das Verfahren 500 und ein nachfolgendes Verfahren 600 als eine Reihenfolge von Schritten oder Vorgängen beschrieben, aber es dürfte wohlverstanden sein, dass die dargestellte Reihenfolge dieser Schritte oder Vorgänge nicht in einem beschränkenden Sinn ausgelegt werden soll. Zum Beispiel können einige Schritte oder Vorgänge in anderen Reihenfolgen als den hier dargestellten und/oder beschriebenen ablaufen und/oder gleichzeitig mit ihnen. Darüber hinaus sind möglicherweise nicht alle dargestellten Schritte erforderlich, um einen oder mehrere Aspekte oder Ausführungsformen der vorliegenden Beschreibung zu implementieren. Außerdem können einer oder mehrere der hier beschriebenen Schritte in einem oder mehreren getrennten Schritten und/oder Phasen ausgeführt werden.
  • Im Schritt 502 wird ein Deckmaterial auf einem Substrat ausgebildet, wobei das Deckmaterial die gleiche Oberflächentopologie wie das Substrat hat.
  • Im Schritt 504 wird ein Fotoresist-Material in Vertiefungen der Oberflächentopologie des Deckmaterials ausgebildet, sodass eine planare Oberfläche entsteht, die das Deckmaterial und das Fotoresist-Material umfasst.
  • Im Schritt 506 werden erste Bereiche des Deckmaterials mit Dotanden implantiert, während zweite Bereiche des Deckmaterials unter dem Fotoresist-Material vor den Dotanden geschützt werden. Die Implantation erzeugt eine Ätzselektivität zwischen den ersten und den zweiten Bereichen des Deckmaterials.
  • Im Schritt 508 wird das Fotoresist-Material entfernt.
  • Im Schritt 510 werden die ersten Bereiche des Deckmaterials dadurch entfernt, dass ein selektiver Ätzprozess mit einem Ätzmittel durchgeführt wird, das so konfiguriert ist, dass es das implantierte Deckmaterial in den ersten Bereichen mit einer wesentlich höheren Geschwindigkeit als das nicht-implantierte Deckmaterial in den zweiten Bereichen entfernt. Das selektive Ätzen führt zu einer Struktur, die von dem verbleibenden Deckmaterial in den zweiten Bereichen gebildet wird.
  • Im Schritt 512 wird das nicht-implantierte Deckmaterial in den zweiten Bereichen als ein Maskenmaterial in einem oder mehreren nachfolgenden Ätzschritten verwendet.
  • 6 zeigt einige Ausführungsformen eines Verfahrens zum Erzeugen einer Oberflächentopologie eines Substrats durch selektives Ätzen.
  • Im Schritt 602 wird ein erstes Material auf einer oder mehreren Strukturen ausgebildet, die auf einer Oberfläche des Substrats abgeschieden werden, wobei das eine oder die mehreren Strukturen die Oberflächentopologie des Substrats erzeugen.
  • Im Schritt 604 wird ein zweites Material auf dem ersten Material an einer Position zwischen der einen Struktur oder den mehreren Strukturen ausgebildet.
  • Im Schritt 606 wird eine planare Oberfläche hergestellt, die das erste Material auf der einen oder den mehreren Strukturen und das zweite Material umfasst.
  • Im Schritt 608 wird ein selektiver Ätzprozess an der planaren Oberfläche durchgeführt, mit dem das erste Material geätzt wird, um Vertiefungen in der planaren Oberfläche auf der einen oder den mehreren Strukturen herzustellen.
  • Es dürfte wohlverstanden sein, dass einem Fachmann auf Grund dessen, dass er die Patentbeschreibung liest und/oder versteht, und auf Grund der beigefügten Zeichnungen entsprechende Änderungen und/oder Modifikationen in den Sinn kommen können. Die vorliegende Erfindung umfasst alle derartigen Änderungen und Modifikationen und soll generell nicht dadurch beschränkt werden. Darüber hinaus kann, auch wenn ein spezielles Merkmal oder ein spezieller Aspekt möglicherweise für nur eine von mehreren Implementierungen beschrieben worden ist, dieses Merkmal oder dieser Aspekt bei Bedarf mit einem oder mehreren anderen Merkmalen und/oder Aspekten anderer Implementierungen kombiniert werden. Außerdem sollen, soweit hier die Begriffe „enthält”, „hat”, „mit” und/oder Varianten davon verwendet werden, diese Begriffe eine einschließende Bedeutung – wie „weist auf” – haben. Ebenso soll „beispielhaft” nur ein Beispiel bedeuten und nicht das beste. Es dürfte außerdem wohlverstanden sein, dass der Einfachheit halber und zum besseren Verständnis Merkmale, Schichten und/oder Elemente, die hier beschrieben sind, mit bestimmten Abmessungen und/oder Orientierungen in Bezug zueinander dargestellt sind und dass die tatsächlichen Abmessungen und/oder Orientierungen wesentlich von den hier dargestellten abweichen können.
  • Einige Ausführungsformen der vorliegenden Erfindung betreffen ein Verfahren zum Herstellen eines Source/Drain-SAC für einen Transistor. Das Verfahren weist das Herstellen eines Paars Gate-Strukturen in einem ersten dielektrischen Material auf einer Oberfläche eines Substrats auf, die von dem ersten dielektrischen Material durch ein Ätzstoppmaterial getrennt sind. Auf dem Paar Gate-Strukturen und dem ersten dielektrischen Material wird ein Deckmaterial ausgebildet. Durch Implantieren von Bereichen des Deckmaterials mit Dotanden wird eine Struktur eines Maskenmaterials erzeugt. Dann werden die implantierten Bereiche des Deckmaterials durch selektives Ätzen entfernt, wodurch die Struktur des Maskenmaterials auf jeder Gate-Struktur entsteht. Die Struktur des Maskenmaterials ist so konfiguriert, dass sie jede Gate-Struktur während eines nachfolgenden Ätzschritts abschirmt, um einen Kurzschluss der Gate-Struktur mit dem SAC zu vermeiden. Bei einigen Ausführungsformen werden die implantierten Bereiche des Deckmaterials von einer Oberflächentopologie des Substrats definiert. Bei einigen Ausführungsformen erzeugt die Implantation die Ätzselektivität durch Umwandeln des Deckmaterials von einer kristallinen Phase in eine amorphe Phase.
  • Bei einigen Ausführungsformen betrifft die vorliegende Erfindung ein Verfahren zum Verwenden der Oberflächentopologie eines Substrats, um eine Struktur eines Maskenmaterials auf dem Substrat zu erzeugen. Das Verfahren weist das Ausbilden eines Deckmaterials auf einem Substrat auf, wobei das Deckmaterial die gleiche Oberflächentopologie wie das Substrat hat. Das Verfahren weist weiterhin das Ausbilden eines Fotoresist-Materials in Vertiefungen der Oberflächentopologie des Deckmaterials auf, wodurch eine planare Oberfläche entsteht, die das Deckmaterial und das PR-Material umfasst. Das Verfahren weist weiterhin das Implantieren von Dotanden in erste Bereiche des Deckmaterials auf, während zweite Bereiche des Deckmaterials unter dem Fotoresist-Material vor den Dotanden geschützt werden, wobei die Implantation eine Ätzselektivität zwischen den ersten und den zweiten Bereichen des Deckmaterials erzeugt.
  • Bei einigen Ausführungsformen betrifft die vorliegende Erfindung ein Verfahren zum Herstellen eines Source/Drain-Kontakts, das das Erzeugen eines Paars Gate-Strukturen in einem ersten dielektrischen Material auf einer Oberfläche eines Substrats aufweist. Das Verfahren weist weiterhin das Ausbilden eines Deckmaterials auf dem Paar Gate-Strukturen und dem ersten dielektrischen Material auf. Das Verfahren weist weiterhin das Ausbilden eines Maskenmaterials auf jeder Gate-Struktur durch Implantieren von Dotanden in Bereiche des Deckmaterials und das Entfernen der implantierten Bereiche des Deckmaterials auf. Das Verfahren weist weiterhin die folgenden Schritte auf: Entfernen des ersten dielektrischen Materials in den Bereichen, die nicht von dem Maskenmaterial bedeckt sind, um eine Vertiefung herzustellen; und Verfüllen der Vertiefung mit einem leitenden Material, um den Source/Drain-Kontakt herzustellen.
  • Bei einigen Ausführungsformen betrifft die vorliegende Erfindung ein Verfahren zum Herstellen eines Source/Drain-Kontakts, das die folgenden Schritte aufweist: Ausbilden eines Ätzstoppmaterials auf einem Paar Gate-Strukturen und Ausbilden eines ersten dielektrischen Materials auf dem Ätzstoppmaterial an einer Position zwischen dem Paar Gate-Strukturen. Das Verfahren weist weiterhin das Erzeugen einer planaren Oberfläche auf, die das Ätzstoppmaterial auf jeder Gate-Struktur und das erste dielektrische Material umfasst. Das Verfahren weist weiterhin das Durchführen eines ersten selektiven Ätzprozesses an der planaren Oberfläche mit einem ersten selektiven Ätzmittel auf, das das Ätzstoppmaterial auf jeder Gate-Struktur entfernt, sodass eine nicht-planare Oberfläche entsteht. Das Verfahren weist weiterhin das Ausbilden eines Deckmaterials auf der nicht-planaren Oberfläche auf, die einen vertieften Bereich über jeder Gate-Struktur hat, der aus der Topologie der nicht-planaren Oberfläche resultiert.

Claims (20)

  1. Verfahren mit den folgenden Schritten: Ausbilden eines Deckmaterials auf einem Substrat, wobei das Deckmaterial die gleiche Oberflächentopologie wie das Substrat hat; Ausbilden eines Fotoresist-Materials in Vertiefungen der Oberflächentopologie des Deckmaterials, sodass eine planare Oberfläche entsteht, die das Deck- und das Fotoresist-Material umfasst; und Durchführen einer Implantation von ersten Bereichen des Deckmaterials mit Dotanden, während zweite Bereiche des Deckmaterials unter dem Fotoresist-Material vor den Dotanden geschützt werden, wobei die Implantation eine Ätzselektivität zwischen den ersten und den zweiten Bereichen des Deckmaterials erzeugt.
  2. Verfahren nach Anspruch 1, wobei das Deckmaterial zunächst eine kristalline Phase hat und die Implantation die Ätzselektivität zwischen den ersten und den zweiten Bereichen dadurch erzeugt, dass das Deckmaterial in den ersten Bereichen von der kristallinen Phase in eine amorphe Phase umgewandelt wird, während das Deckmaterial in den zweiten Bereichen in der kristallinen Phase belassen wird.
  3. Verfahren nach Anspruch 1, das weiterhin die folgenden Schritte aufweist: Entfernen des Fotoresist-Materials und Entfernen der ersten Bereiche des Deckmaterials durch Durchführen eines selektiven Ätzprozesses mit einem Ätzmittel, das so konfiguriert ist, um implantiertes Deckmaterial in den ersten Bereichen mit einer wesentlich höheren Geschwindigkeit als nicht-implantiertes Deckmaterial in den zweiten Bereichen zu entfernen, wodurch eine Struktur entsteht, die von verbleibendem Deckmaterial in den zweiten Bereichen gebildet wird.
  4. Verfahren nach Anspruch 3, das weiterhin das Verwenden des nicht-implantierten Deckmaterials in den zweiten Bereichen als ein Maskenmaterial in einem oder mehreren nachfolgenden Ätzschritten aufweist.
  5. Verfahren nach Anspruch 1, das weiterhin die folgenden Schritte aufweist: Ausbilden eines ersten Materials auf einer oder mehreren Strukturen, die auf einer Oberfläche des Substrats angeordnet sind, wobei die eine oder die mehreren Strukturen die Oberflächentopologie des Substrats erzeugen; Ausbilden eines zweiten Materials auf dem ersten Material an einer Position zwischen der einen Struktur oder den mehreren Strukturen; Herstellen einer planaren Oberfläche, die das erste Material auf der einen oder den mehreren Strukturen und das zweite Material umfasst; und Durchführen eines selektiven Ätzprozesses an der planaren Oberfläche, der das erste Material ätzt, um Vertiefungen in der planaren Oberfläche auf der einen oder den mehreren Strukturen herzustellen.
  6. Verfahren zum Herstellen eines Source/Drain-Kontakts, mit den folgenden Schritten: Herstellen eines Paars Gate-Strukturen in einem ersten dielektrischen Material auf einer Oberfläche eines Substrats; Ausbilden eines Deckmaterials auf dem Paar Gate-Strukturen und dem ersten dielektrischen Material; Ausbilden eines Maskenmaterials auf jeder Gate-Struktur durch Implantieren von Bereichen des Deckmaterials mit Dotanden und Entfernen des ersten dielektrischen Materials in den Bereichen, die nicht von dem Maskenmaterial bedeckt sind.
  7. Verfahren nach Anspruch 6, wobei das Deckmaterial Silicium enthält.
  8. Verfahren nach Anspruch 6, wobei das Ausbilden des Maskenmaterials die folgenden Schritte aufweist: Ausbilden eines Ätzstoppmaterials auf einem Paar Gate-Strukturen; Ausbilden eines ersten dielektrischen Materials auf dem Ätzstoppmaterial an einer Position zwischen dem Paar Gate-Strukturen; Ausbilden einer planaren Oberfläche, die das Ätzstoppmaterial auf jeder Gate-Struktur und das erste dielektrische Material umfasst; Ausbilden einer nicht-planaren Oberfläche durch Durchführen eines ersten selektiven Ätzprozesses an der planaren Oberfläche mit einem ersten selektiven Ätzmittel, das das Ätzstoppmaterial auf jeder Gate-Struktur entfernt; und Ausbilden des Deckmaterials auf der nicht-planaren Oberfläche, die einen vertieften Bereich über jeder Gate-Struktur hat, der aus der Topologie der nicht-planaren Oberfläche resultiert.
  9. Verfahren nach Anspruch 8, das weiterhin die folgenden Schritte aufweist: Abscheiden eines Fotoresist-Materials in dem vertieften Bereich über jeder Gate-Struktur; Durchführen einer Implantation von Dotanden in erste Bereiche des Deckmaterials, während die Dotanden daran gehindert werden, zweite Bereiche des Deckmaterials zu erreichen; und Durchführen eines zweiten selektiven Ätzprozesses an dem Deckmaterial mit einem zweiten selektiven Ätzmittel, das die ersten Bereiche entfernt und eine Struktur des Maskenmaterials aus den zweiten Bereichen erzeugt.
  10. Verfahren nach Anspruch 9, wobei das zweite selektive Ätzmittel Ammoniak, Wasser oder eine Kombination davon enthält.
  11. Verfahren nach Anspruch 9, wobei das zweite selektive Ätzmittel Chlor, Stickstofftrifluorid oder eine Kombination davon enthält.
  12. Verfahren nach Anspruch 9, das weiterhin die folgenden Schritte aufweist: Ausbilden des Deckmaterials durch Abscheiden eines amorphen Materials auf dem Paar Gate-Strukturen und dem ersten dielektrischen Material und Glühen des amorphen Materials, um ein kristallines Material herzustellen; und Implantieren des kristallinen Materials mit den Dotanden, um eine Ätzselektivität zwischen den ersten und den zweiten Bereichen zu erzeugen.
  13. Verfahren nach Anspruch 12, wobei das Implantieren bewirkt, dass die ersten Bereiche in eine amorphe Phase übergehen, während die zweiten Bereiche in der kristallinen Phase verbleiben, wodurch eine Ätzselektivität zwischen den amorphen und den kristallinen Bereichen entsteht.
  14. Verfahren nach Anspruch 6, wobei das Entfernen des ersten dielektrischen Materials weiterhin die folgenden Schritte aufweist: Ätzen des ersten dielektrischen Materials zwischen dem Paar Gate-Strukturen, um eine Vertiefung zu erzeugen, die die Oberfläche des Substrats freilegt, wobei das Maskenmaterial verwendet wird, um zu verhindern, dass das Paar Gate-Strukturen geätzt wird; und Herstellen des Source/Drain-Kontakts, der durch Verfüllen der Vertiefung mit einem leitenden Material elektrisch mit der Oberfläche des Substrats verbunden wird.
  15. Verfahren nach Anspruch 14, wobei das Ätzen des ersten dielektrischen Materials die folgenden Schritte aufweist: Ausbilden eines zweiten dielektrischen Materials auf dem ersten dielektrischen Material und zweiten Bereichen des Deckmaterials; Herstellen einer Fotoresist-Struktur mit einer Öffnung in einem Fotoresist-Material zwischen dem Paar Gate-Strukturen und Ätzen durch die Öffnung in der Fotoresist-Struktur, wobei die Fotoresist-Struktur und das Maskenmaterial verwendet werden, um zu verhindern, dass das Paar Gate-Strukturen geätzt wird.
  16. Verfahren nach Anspruch 6, wobei die Dotanden Arsen, Bor, Germanium, Sauerstoff, Phosphor oder eine Kombination davon sind.
  17. Verfahren zum Herstellen eines Source/Drain-Kontakts, mit den folgenden Schritten: Ausbilden eines Ätzstoppmaterials auf einem Paar Gate-Strukturen; Ausbilden eines ersten dielektrischen Materials auf dem Ätzstoppmaterial an einer Position zwischen dem Paar Gate-Strukturen; Herstellen einer planaren Oberfläche, die das Ätzstoppmaterial auf jeder Gate-Struktur und das erste dielektrische Material umfasst; Durchführen eines ersten selektiven Ätzprozesses an der planaren Oberfläche mit einem ersten selektiven Ätzmittel, das das Ätzstoppmaterial auf jeder Gate-Struktur entfernt, sodass eine nicht-planare Oberfläche entsteht; und Ausbilden eines Deckmaterials auf der nicht-planaren Oberfläche mit einem vertieften Bereich über jeder Gate-Struktur, sodass eine Topologie der nicht-planaren Oberfläche entsteht.
  18. Verfahren nach Anspruch 17, das weiterhin die folgenden Schritte aufweist: Ausbilden eines Fotoresist-Materials in dem vertieften Bereich über jeder Gate-Struktur; Durchführen einer Implantation von ersten Bereichen des Deckmaterials mit Dotanden, wobei die Dotanden daran gehindert werden, zweite Bereiche des Deckmaterials zu erreichen; und Durchführen eines zweiten selektiven Ätzprozesses an dem Deckmaterial mit einem zweiten selektiven Ätzmittel, das die ersten Bereiche entfernt und eine Struktur des Maskenmaterials aus den zweiten Bereichen erzeugt.
  19. Verfahren nach Anspruch 18, das weiterhin die folgenden Schritte aufweist: Ausbilden des Deckmaterials durch Abscheiden eines amorphen Materials auf dem Paar Gate-Strukturen und dem ersten dielektrischen Material und Glühen des amorphen Materials, um ein kristallines Material herzustellen; und Durchführen einer Implantation des kristallinen Materials mit den Dotanden, um eine Ätzselektivität zwischen den ersten und den zweiten Bereichen zu erzeugen, wobei die Implantation bewirkt, dass die ersten Bereiche in eine amorphe Phase übergehen, während die zweiten Bereich in der kristallinen Phase verbleiben, wodurch eine Ätzselektivität zwischen den amorphen und den kristallinen Bereichen entsteht.
  20. Verfahren nach Anspruch 19, wobei das Entfernen des ersten dielektrischen Materials weiterhin die folgenden Schritte aufweist: Ausbilden eines zweiten dielektrischen Materials auf dem ersten dielektrischen Material und zweiten Bereichen des Deckmaterials; Herstellen einer Fotoresist-Struktur mit einer Öffnung in einem Fotoresist-Material zwischen dem Paar Gate-Strukturen und Ätzen durch die Öffnung in der Fotoresist-Struktur, um das erste dielektrische Material wegzuätzen, wobei die Fotoresist-Struktur und das Maskenmaterial verwendet werden, um das Ätzen des Paars Gate-Strukturen zu verhindern.
DE102014019452.3A 2014-01-21 2014-12-22 Selbstjustierter Kontakt und Verfahren zu seiner Herstellung Pending DE102014019452A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/159,582 US9378963B2 (en) 2014-01-21 2014-01-21 Self-aligned contact and method of forming the same
US14/159,582 2014-01-21

Publications (1)

Publication Number Publication Date
DE102014019452A1 true DE102014019452A1 (de) 2015-07-23

Family

ID=53497611

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014019452.3A Pending DE102014019452A1 (de) 2014-01-21 2014-12-22 Selbstjustierter Kontakt und Verfahren zu seiner Herstellung

Country Status (3)

Country Link
US (1) US9378963B2 (de)
DE (1) DE102014019452A1 (de)
TW (1) TWI571917B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786754B1 (en) * 2017-02-06 2017-10-10 Vanguard International Semiconductor Corporation Method for forming semiconductor device structure
US10566194B2 (en) 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
JP2022003599A (ja) 2020-06-23 2022-01-11 株式会社東芝 磁気ディスク装置及びリード処理方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168069A (ja) * 1997-12-03 1999-06-22 Nec Corp 半導体装置の製造方法
US8367493B1 (en) * 2005-04-20 2013-02-05 Spansion Llc Void free interlayer dielectric
US7382054B2 (en) * 2006-04-07 2008-06-03 Macronix International Co., Ltd. Method for forming self-aligned contacts and local interconnects simultaneously
US20080023748A1 (en) * 2006-07-27 2008-01-31 Promos Technologies Pte. Ltd. Self-aligned contacts to source/drain regions
TWI287169B (en) * 2006-08-03 2007-09-21 Promos Technologies Inc Methods of providing masks for self-aligned contact etching, and uses of the same
US7687395B2 (en) * 2006-11-02 2010-03-30 International Business Machines Corporation Contact aperture and contact via with stepped sidewall and methods for fabrication thereof
US8435898B2 (en) * 2007-04-05 2013-05-07 Freescale Semiconductor, Inc. First inter-layer dielectric stack for non-volatile memory
US8586469B2 (en) 2010-07-28 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Metal layer end-cut flow
US8450216B2 (en) * 2010-08-03 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact etch stop layers of a field effect transistor
CN102376630B (zh) * 2010-08-20 2013-08-14 中国科学院微电子研究所 半导体器件及其局部互连结构的制造方法
US8481415B2 (en) * 2010-12-02 2013-07-09 International Business Machines Corporation Self-aligned contact combined with a replacement metal gate/high-K gate dielectric
US20130115773A1 (en) * 2011-11-04 2013-05-09 Globalfoundries Inc. Prevention of ILD Loss in Replacement Gate Technologies by Surface Treatmen
US8765586B2 (en) * 2011-12-20 2014-07-01 Globalfoundries Inc. Methods of forming metal silicide regions on semiconductor devices
US8828813B2 (en) * 2012-04-13 2014-09-09 Taiwan Semiconductor Manufacturing Co., Ltd. Replacement channels
US8741723B2 (en) * 2012-04-25 2014-06-03 Globalfoundries Inc. Methods of forming self-aligned contacts for a semiconductor device
US8772102B2 (en) * 2012-04-25 2014-07-08 Globalfoundries Inc. Methods of forming self-aligned contacts for a semiconductor device formed using replacement gate techniques
US9105570B2 (en) * 2012-07-13 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for introducing carbon to a semiconductor structure
US9153498B2 (en) * 2013-07-22 2015-10-06 Globalfoundries Inc. Methods of forming semiconductor device with self-aligned contact elements and the resulting devices
US8999799B2 (en) * 2013-08-29 2015-04-07 International Business Machines Corporation Maskless dual silicide contact formation
US9515163B2 (en) * 2013-09-09 2016-12-06 Globalfoundries Inc. Methods of forming FinFET semiconductor devices with self-aligned contact elements using a replacement gate process and the resulting devices
US9184263B2 (en) * 2013-12-30 2015-11-10 Globalfoundries Inc. Methods of forming gate structures for semiconductor devices using a replacement gate technique and the resulting devices
US9412656B2 (en) * 2014-02-14 2016-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse tone self-aligned contact

Also Published As

Publication number Publication date
TWI571917B (zh) 2017-02-21
US9378963B2 (en) 2016-06-28
TW201539552A (zh) 2015-10-16
US20150206753A1 (en) 2015-07-23

Similar Documents

Publication Publication Date Title
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE102017118475B4 (de) Selbstjustierte abstandshalter und verfahren zu deren herstellung
DE102011054757B9 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, die Metall-Gate-Elektroden aufweist
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102017111545A1 (de) Implantationen zur herstellung von source-/drain-bereichen für verschiedene transistoren
DE102015213529A1 (de) Vorrichtung mit einer Floating-Gate-Elektrode und einer Schicht aus ferroelektrischem Material und Verfahren zu ihrer Herstellung
DE10219107A1 (de) SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben
DE4239142A1 (de)
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE102015213498A1 (de) Verfahren zur Herstellung einer Halbleiterstruktur, die ein ferroelektrisches Material enthält und Halbleiterstruktur, die einen ferroelektrischen Transistor umfasst
DE4116690A1 (de) Elementisolationsaufbau einer halbleitereinrichtung und verfahren zur herstellung derselben
DE102016118062B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem nichtflüchtigen Speicher und einer Logikschaltung
DE102020101247B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102017118345B4 (de) Kontaktöffnungen und verfahren zu deren herstellung
DE102018119795B4 (de) Spannungsmodulation für dielektrische Schichten
DE102010038745A1 (de) Teststruktur für Prüfung von Zwischenschichtdielektrikumshohlräumen und Kontaktwiderstandsmessungen in einem Halbleiterbauelement
DE102011088584A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10107012A1 (de) Verfahren zur Herstellung eines Polysilicium-Kondensators unter Verwendung von FET- und bipolaren Basis-Polysiliciumschichten
DE102016202110B4 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE3779802T2 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE102014119124B4 (de) Halbleitervorrichtungsstruktur und Verfahren zur Herstellung derselben
DE102014019452A1 (de) Selbstjustierter Kontakt und Verfahren zu seiner Herstellung
DE102015107977B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE112010004205T5 (de) MOSFET mit hohem Betriebsstrom

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication