DE102016202110B4 - Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung - Google Patents

Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung Download PDF

Info

Publication number
DE102016202110B4
DE102016202110B4 DE102016202110.9A DE102016202110A DE102016202110B4 DE 102016202110 B4 DE102016202110 B4 DE 102016202110B4 DE 102016202110 A DE102016202110 A DE 102016202110A DE 102016202110 B4 DE102016202110 B4 DE 102016202110B4
Authority
DE
Germany
Prior art keywords
island
region
substrate
depth
backgate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016202110.9A
Other languages
English (en)
Other versions
DE102016202110A1 (de
Inventor
John Morgan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of DE102016202110A1 publication Critical patent/DE102016202110A1/de
Application granted granted Critical
Publication of DE102016202110B4 publication Critical patent/DE102016202110B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

Eine Halbleiterstruktur (100), die umfasst:ein Halbleitersubstrat (102), mehrere Transistoren (103-106) und eine elektrisch isolierende Schicht (110), die sich zwischen dem Substrat (102) und den mehreren Transistoren (103-106) befindet;eine erste Grabenisolationsstruktur (111), die einen Teil (112) zwischen einer ersten (113) und einerzweiten (114) Insel der Halbleiterstruktur (100) umfasst und sich bis zu einer ersten Tiefe (115) in das Substrat (102) erstreckt;wobei das Substrat (102) ein unteres Gebiet (118), das einen ersten Dotierungstyp aufweist und sich mindestens bis zu einer zweiten Tiefe (116), die größer als die erste Tiefe (115) ist, erstreckt und ein tiefes Wannengebiet (119), das einen zweiten Dotierungstyp aufweist und sich bis zu einer dritten Tiefe (117), die größer als die erste Tiefe (115) und kleiner als die zweite Tiefe (116) ist, erstreckt, umfasst; undwobei das untere Gebiet (118) mindestens einen Teil unterhalb der ersten Grabenisolationsstruktur (111) und des tiefen Wannengebiets (119) umfasst, so dass zwischen Teilen des unteren Gebiets (118) auf gegenüberliegenden Seiten des tiefen Wannengebiets (119) und der ersten Grabenisolationsstruktur (111) ein elektrisch leitfähiger Pfad vorhanden ist;wobei jede von der ersten Insel (113) und der zweiten Insel (114) ein erstes Backgate-Gebiet (122,123), das den ersten Dotierungstyp aufweist und mit dem unteren Gebiet (118) zusammenhängend ist und ein zweites Backgate-Gebiet (124, 125), das den zweiten Dotierungstyp aufweist und mit dem tiefen Wannengebiet (119) zusammenhängend ist, umfasst, wobei sich das erste und das zweite Backgate-Gebiet (122-124) in dem Substrat (102) befinden.

Description

  • Die Erfindung bezieht sich allgemein auf integrierte Schaltkreise und Verfahren für ihre Herstellung und insbesondere auf integrierte Schaltkreise mit Feldeffekttransistoren, die sich über Backgate-Gebieten befinden, sowie auf Verfahren für ihre Herstellung.
  • In der US 2015 / 0 061 006 A1 wird eine Halbleiterstruktur beschrieben, die ein SOI-Substrat enthält. In diesem befindet sich eine Halbleiterschicht, die über einer isolierenden Schicht auf einem Halbleitersubstrat gebildet ist. In dem Halbleitersubstrat befinden sich ein Halbleitergebiet vom p-Typ und ein Halbleitergebiet vom n-Typ sowie ein Wannengebiet vom p-Typ, das das Halbleitergebiet vom p-Typ enthält und eine niedrigere Dotierstoffkonzentration als das Halbleitergebiets vom p-Typ aufweist, und ein Wannengebiet vom n-Typ, das das Halbleitergebiet vom n-Typ enthält und eine niedrigere Dotierstoffkonzentration als das Halbleitergebiet vom n-Typ aufweist.
  • In der US 2014 / 0 319 648 A1 wird eine integrierte Schaltung beschrieben, die ein erstes und ein zweites elektronisches Bauelement, eine vergrabene isolierende Schicht, erste und zweite Masseflächen und erste und zweite Wannengebiete umfasst.
  • In der US 2014 / 0 183 687 A1 wird eine Halbleiterstruktur mit einem Siliziumsubstrat, mindestens zwei Wannengebieten in dem Siliziumsubstrat und einem tiefen Isoliergraben, der die beiden Wannengebiete voneinander trennt, beschrieben.
  • Integrierte Schaltkreise umfassen eine große Anzahl von Schaltkreiselementen, die insbesondere Feldeffekttransistoren umfassen. In einem Feldeffekttransistor befindet sich eine Gate-Elektrode, die von einem Kanalgebiet durch eine Gate-Isolierschicht getrennt sein kann, die eine elektrische Isolation zwischen der Gate-Elektrode und dem Kanalgebiet bereitstellt. Neben dem Kanalgebiet sind ein Source-Gebiet und ein Drain-Gebiet gebildet, die anders dotiert sind als das Kanalgebiet.
  • Integrierte Schaltkreise, die Feldeffekttransistoren umfassen, können mit der Halbleiter-auf-Isolator-Technik (SOI-Technik, die englische Abkürzung „SOI“ steht für „semiconductor-oninsulator“) hergestellt werden, bei der die Source-, Kanal- und Drain-Gebiete der Transistoren in einer dünnen Halbleiterschicht gebildet werden, die von einem Trägersubstrat, das ein Halbleitersubstrat wie beispielsweise ein Wafer oder Plättchen aus Silizium sein kann, durch eine elektrisch isolierende Schicht, die eine Siliziumdioxidschicht sein kann, getrennt ist. Die SOI-Technik kann mit einigen Vorteilen verbunden sein, die einen verringerten Stromverbrauch eines integrierten SOI-Schaltkreises im Vergleich zu einem integrierten Schaltkreis mit gleicher Leistung auf einem massiven Halbleitersubstrat umfassen.
  • Außerdem kann die SOI-Technik dotierte Backgate-Gebiete in dem Trägersubstrat unterhalb der elektrisch isolierenden Schicht, die das Trägersubstrat von dem Halbleitermaterial der Source-, Kanal- und Drain-Gebiete der Transistoren trennt, ermöglichen. Die Art der Dotierung und die Dotierstoffkonzentration in einem Backgate-Gebiet, das sich unterhalb eines Transistors befindet, kann einen Einfluss auf die Schwellwertspannung des Transistors haben, die an die Gate-Elektrode des Transistors angelegt werden muss, um den Transistor zwischen einem Ein-Zustand, in dem der Transistor eine relativ hohe elektrische Leitfähigkeit hat, und einem Aus-Zustand zu schalten. Außerdem kann die Schwellwertspannung des Transistors durch das Anlegen einer Vorspannung an das Backgate-Gebiet beeinflusst werden.
  • Es kann ein Zusammenhang zwischen der Schwellwertspannung eines Feldeffekttransistors und einem Leckstrom, der im Aus-Zustand durch den Transistor fließt, bestehen. Üblicherweise ist eine geringere Schwellwertspannung mit einem erhöhten Leckstrom verbunden und umgekehrt. Eine Verringerung der Schwellwertspannung der Feldeffekttransistoren in einem integrierten Schaltkreis kann dabei helfen, die Arbeitsgeschwindigkeit von Logikgattern, in denen sich die Transistoren befinden, zu erhöhen, während eine Verringerung des Leckstroms dabei helfen kann, den Stromverbrauch zu verringern.
  • In Grenouillet et al., „UTBB FDSOI transistors with dual STI for a multi-Vt strategy at 20nm node and below,“ IEEE Electron Devices Meeting (IEDM), Seiten 3.6.1 bis 3.6.4, 2012, wird offenbart, im Trägersubstrat eines integrierten SOI-Schaltkreises p-dotierte Wannengebiete bereitzustellen. Die p-dotierten Wannengebiete sind voneinander durch tiefe Gräben getrennt. Oberhalb von jedem der p-dotierten Wannengebiete befinden sich entweder n-Kanal-Feldeffekttransistoren oder p-Kanal-Feldeffekttransistoren, wobei sich die elektrisch isolierende Schicht der SOI-Struktur zwischen den Transistoren und den p-dotierten Wannengebieten befindet. Unterhalb der p-dotierten Wannengebiete befindet sich ein n-dotiertes tiefes Wannengebiet. Zusätzlich können sich in den p-dotierten Wannengebieten flache n-dotierte Backgate-Gebiete befinden. Es werden Kontakte bereitgestellt, die es ermöglichen, an das tiefe n-dotierte Wannengebiet, die p-dotierten Wannengebiete und die flachen n-dotierten Backgate-Gebiete Spannungen anzulegen.
  • Die von Grenouillet et. al. beschriebene Lösung ist jedoch mit einigen Problemen verbunden. Wegen der Kontakte, die zu den p-dotierten Wannengebieten und den flachen n-dotierten Backgate-Gebieten in den Wannengebieten bereitgestellt werden, muss eine große Anzahl von Kontakten bereitgestellt werden, was die Fläche, die für den integrierten Schaltkreis benötigt wird, deutlich erhöhen und die Transistordichte des integrierten Schaltkreises verringern kann.
  • Außerdem werden die flachen n-dotierten Backgate-Gebiete mit Hilfe der lonenimplantation gebildet, wobei ein Gegendotierungs-Schema verwendet wird, d.h. die flachen n-dotierten Backgate-Gebiete sind anfangs mit der p-Dotierung der p-dotierten Wannengebiete dotiert. Deshalb kann eine relativ hohe Dichte von Dotierstoffen vom n-Typ erforderlich sein, um die Polarität der flachen n-dotierten Backgate-Gebiete umzukehren. Deshalb können bei den Implantationen zum Bilden der flachen n-dotierten Backgate-Gebiete relativ hohe Dosen erforderlich sein, so dass die Gesamtzahl der Ionen, die durch die Oberfläche und die elektrisch isolierende Schicht der SOI-Struktur hindurchtreten, ungefähr doppelt so groß sein kann wie die, die erforderlich wäre, um nur die flachen n-dotierten Backgate-Gebiete zu dotieren. Dadurch kann eine Anzahl von Schäden, die durch die Ionen verursacht werden, erhöht werden.
  • Außerdem kann bei der von Grenouillet et. al. beschriebenen Ausgestaltung eines integrierten Schaltkreises eine zusätzliche Verdrahtung erforderlich sein, um elektrische Verbindungen zu Kontakten zu den flachen n-dotierten Backgate-Gebieten und den p-dotierten Wannengebieten bereitzustellen.
  • Eine Aufgabe der Erfindung ist, Halbleiterstrukturen und Verfahren zur Verfügung zu stellen, die dabei helfen können, einige oder alle der oben erwähnten Probleme des Stands der Technik zu lösen oder zumindest zu verringern.
  • Erfindungsgemäß wird die Aufgabe durch eine Halbleiterstruktur gemäß Anspruch 1 gelöst.
  • Außerdem wird die Aufgabe erfindungsgemäß durch ein Verfahren gemäß Anspruch 14 gelöst.
  • Ferner wird die Aufgabe erfindungsgemäß durch ein Verfahren gemäß Anspruch 21 gelöst.
  • Ausführungsformen der Erfindung umfassen die in den abhängigen Ansprüchen definierten Merkmale.
  • Im Folgenden werden Ausführungsformen der Erfindung mit Bezug auf die beigefügten Zeichnungen beschrieben, wobei gleiche Bezugszeichen gleiche Elemente bezeichnen, und wobei:
    • 1 eine schematische Querschnittsansicht einer Halbleiterstruktur gemäß einer Ausführungsform zeigt;
    • 2 eine schematische Draufsicht der in 1 gezeigten Halbleiterstruktur zeigt; und
    • 3-6 schematische Querschnittsansichten der in den 1 und 2 gezeigten Halbleiterstruktur in Stadien eines Verfahrens gemäß einer Ausführungsform zeigen.
  • Eine erfindungsgemäße Halbleiterstruktur, die hierin beschrieben wird, umfasst ein Halbleitersubstrat, mehrere Transistoren und eine elektrisch isolierende Schicht, die sich zwischen dem Substrat und den mehreren Transistoren befindet. Zusätzlich umfasst die Halbleiterstruktur eine Grabenisolationsstruktur, die einen Teil zwischen einer ersten und einer zweiten Insel der Halbleiterstruktur umfasst und sich bis zu einer ersten Tiefe in das Substrat erstreckt. Das Substrat umfasst ein unteres Gebiet, das einen ersten Dotierungstyp aufweist und sich mindestens bis zu einer zweiten Tiefe, die größer als die erste Tiefe ist, erstreckt, und ein tiefes Wannengebiet, das einen zweiten Dotierungstyp aufweist und sich bis zu einer dritten Tiefe, die größer als die erste Tiefe und kleiner als die zweite Tiefe ist, erstreckt. Jede von der ersten Insel und der zweiten Insel umfasst ein erstes Backgate-Gebiet, das einen ersten Dotierungstyp aufweist und mit dem Bodengebiet zusammenhängend ist sowie ein zweites Backgate-Gebiet, das den zweiten Dotierungstyp aufweist und mit dem tiefen Wannengebiet zusammenhängend ist, wobei sich das erste und das zweite Backgate-Gebiet in dem Substrat befinden.
  • Ein erfindungsgemäßes Verfahren, das hierin beschrieben wird, umfasst ein Bereitstellen einer SOI-Struktur, die ein Halbleitersubstrat, eine elektrisch isolierende Schicht über dem Substrat und eine Halbleiterschicht über der elektrisch isolierenden Schicht umfasst. Es wird eine erste Grabenisolationsstruktur gebildet. Die erste Grabenisolationsstruktur legt eine erste und eine zweite Insel der Halbleiterstruktur fest und erstreckt sich bis zu einer ersten Tiefe in das Substrat. Es wird eine erste lonenimplantation durchgeführt, bei der Ionen eines ersten Dotierstofftyps in das Halbleitersubstrat implantiert werden und bei der ein Bodengebiet, das sich mindestens bis zu einer zweiten Tiefe, die größer als die erste Tiefe ist, erstreckt, in dem Substrat gebildet wird. Es wird eine zweite lonenimplantation durchgeführt, bei der Ionen eines zweiten Dotierstofftyps in einen Teil der Halbleiterstruktur implantiert werden und bei der in dem Substrat ein tiefes Wannengebiet gebildet wird, das sich bis zu einer dritten Tiefe, die größer als die erste Tiefe und kleiner als die zweite Tiefe ist, erstreckt. Es wird eine dritte lonenimplantation durchgeführt, bei der Ionen des ersten Dotierstofftyps in einen Teil von jeder von der ersten Insel und der zweiten Insel implantiert werden und bei der in jeder von der ersten Insel und der zweiten Insel ein erstes Backgate-Gebiet gebildet wird, das mit dem Bodengebiet zusammenhängend ist. Es wird eine vierte lonenimplantation durchgeführt, bei der Ionen des zweiten Dotierstofftyps in einen Teil von jeder von der ersten und der zweiten Insel implantiert werden und bei der in jeder von der ersten Insel und der zweiten Insel ein zweites Backgate-Gebiet gebildet wird, das mit dem tiefen Wannengebiet zusammenhängend ist.
  • Ein anderes erfindungsgemäßes Verfahren, das hierin beschrieben wird, umfasst ein Bereitstellen einer SOI-Struktur. Die SOI-Struktur umfasst ein Halbleitersubstrat, eine elektrisch isolierende Schicht über dem Substrat und eine Halbleiterschicht über der elektrisch isolierenden Schicht. Es wird eine erste Grabenisolationsstruktur gebildet, die eine erste Insel und eine zweite Insel der Halbleiterstruktur festlegt und sich bis zu einer ersten Tiefe in das Substrat erstreckt. Es wird ein unteres Gebiet des Substrats bereitgestellt. Das untere Gebiet enthält einen ersten Dotierstofftyp und erstreckt sich mindestens bis zu einer zweiten Tiefe, die größer als die erste Tiefe ist. In einen Teil der Halbleiterstruktur werden Ionen eines zweiten Dotierstofftyps implantiert, um in dem Substrat ein tiefes Wannengebiet zu bilden, wobei sich das tiefe Wannengebiet bis zu einer dritten Tiefe erstreckt, die größer als die erste Tiefe und kleiner als die zweite Tiefe ist. In einen Teil von jeder von der ersten Insel und der zweiten Insel werden Ionen des ersten Dotierstofftyps implantiert, um in jeder von der ersten Insel und der zweiten Insel ein erstes Backgate-Gebiet zu bilden, das mit dem unteren Gebiet zusammenhängend ist. In einen Teil von jeder von der ersten und der zweiten Insel werden Ionen des zweiten Dotierstofftyps implantiert, um in jeder von der ersten Insel und der zweiten Insel ein zweites Backgate-Gebiet zu bilden, das mit dem tiefen Wannengebiet zusammenhängend ist.
  • In manchen Ausführungsformen können mit Hilfe einer lonenimplantation und einer Transistorvariantenmaske eine Durchkontaktierung zu einem darunterliegenden n-dotierten tiefen Wannengebiet und eine Durchkontaktierung zu einem p-dotieren unteren Gebiet, das in Form eines p-dotierten tiefen Wannengebietes und/oder einer p-Dotierung des Substrats bereitgestellt werden kann, erzeugt werden. Für die Durchkontaktierung kann ein Kontakt verwendet werden, der sich außerhalb einer Insel, in der sich Feldeffekttransistoren befinden, oder in einer von mehreren Inseln befindet, d.h., ein Kontaktgebiet und ein Anzapfungsgebiet (im Englischen: „tap region“) können verwendet werden, um eine Vorspannung einer Anzahl von Inseln zuzuführen. Einzelne Teilinseln, die dotierte Backgate-Gebiete umfassen, können mit den vergrabenen Rückplatten (im Englischen: „buried backplanes"), die durch das n-dotierte tiefe Wannengebiet und das p-dotierte untere Gebiet bereitgestellt werden, verbunden werden, indem Backgate-Implantationen bis zur Tiefe der Rückplatten ausgedehnt werden. Dadurch kann im Vergleich zu den oben beschriebenen integrierten Schaltkreisen die Anzahl der Kontakte verringert werden.
  • Ein weiterer Vorteil des hierin beschriebenen Ansatzes kann darin bestehen, dass er ein einfaches Mischen und Anpassen von Transistoren mit verschiedenen Schwellwertspannungsvarianten innerhalb von Inseln ermöglicht, ohne dass eine Bildung von Gruppen erzwungen wird, da Teilinseln, die Transistoren mit unterschiedlichen Schwellwertspannungen umfassen, bereitgestellt werden können, ohne dass ein Oberflächenbereich zur Kontaktierung des Backgates erforderlich ist.
  • Außerdem ist es nicht erforderlich, zuerst Ionen eines Dotierstoffs vom p-Typ in n-dotierte Backgate-Gebiete zu implantieren, so dass eine Gegendotierung nicht erforderlich ist und die Anzahl von (beschädigenden) Ionen, die durch die Oberfläche der SOI-Struktur hindurchtreten, auf ein Minimum reduziert werden kann.
  • In Ausführungsformen, die hierin angegeben werden, muss eine Anzahl von Ionenimplantationen nicht größer sein als bei der oben beschriebenen Herstellung eines integrierten Schaltkreises. Außerdem kann bei den lonenimplantationen, die zum Bilden der n-dotierten Backgate-Gebiete durchgeführt werden, einige Zeit eingespart werden, da keine Gegendotierung durchgeführt werden muss.
  • In Ausführungsformen, die hierin angegeben werden, können untere Teile der p-dotierten Backgate-Gebiete eine relativ kleine Größe haben, so dass n-dotierte tiefe Wannengebiete, die sich unterhalb der n-dotierten Backgate-Gebiete befinden, automatisch miteinander verbunden sein können.
  • 1 zeigt eine schematische Querschnittsansicht einer Halbleiterstruktur 100 gemäß einer Ausführungsform. Die Halbleiterstruktur 100 umfasst ein Halbleitersubstrat 102. Oberhalb des Substrats 102 befinden sich mehrere Feldeffekttransistoren 103, 104, 105, 106. Die Anzahl der in 1 gezeigten Transistoren 103 bis 106 ist lediglich beispielhafter Natur. Eine Anzahl von Transistoren der Halbleiterstruktur 100 kann größer als die in 1 gezeigte Anzahl von Transistoren sein. Jeder der Transistoren 103 bis 106 kann mehrere Transistoren repräsentieren, die Merkmale haben, die denen des jeweiligen hierin beschriebenen Transistors entsprechen.
  • Jeder der Transistoren 103 bis 106 kann eine Gate-Elektrode umfassen, die sich oberhalb eines Kanalgebiets befindet und von diesem durch eine Gate-Isolierschicht getrennt ist. Neben dem Kanalgebiet können sich ein Source-Gebiet und ein Drain-Gebiet befinden. In 1 bezeichnet das Bezugszeichen 108 die Gate-Elektrode des Transistors 103, das Bezugszeichen 107 bezeichnet die Gate-Isolierschicht des Transistors 103 und die Bezugszeichen 138, 139, 140 bezeichnen die Source- bzw. Kanal- bzw. Drain-Gebiete des Transistors 103. Der Einfachheit halber wurden in 1 Bezugszeichen, die die Gate-Elektroden, Gate-Isolierschichten, Source-Gebiete, Kanal-Gebiete und Drain-Gebiete der Transistoren 104, 105, 106 bezeichnen, weggelassen, obwohl diese Elemente in jedem der Transistoren 103 bis 106 vorhanden sind.
  • Zwischen dem Substrat 102 und den Transistoren 103 bis 106 befindet sich eine elektrisch isolierende Schicht 110. Die Kanal-Gebiete der Transistoren 103 bis 106 können sich in einer Halbleiterschicht 109 befinden. Die Halbleiterschicht 109, die elektrisch isolierende Schicht 110 und das Substrat 102 bilden eine Halbleiter-auf-Isolator-Struktur 101, wobei das Substrat 102 ein Trägersubstrat der Halbleiter-auf-Isolator-Struktur 101 bereitstellt.
  • Die Source-Gebiete und die Drain-Gebiete der Transistoren 103 bis 106 können sich zumindest teilweise in der Halbleiterschicht 109 befinden. Außerdem können in manchen Ausführungsformen die Source- und Drain-Gebiete der Transistoren 103 bis 106 erhöhte Source- und Drain-Gebiete umfassen (in 1 nicht gezeigt), die aus im Wesentlichen dem gleichen Halbleitermaterial wie die Halbleiterschicht 109 gebildet sein können und sich neben den Gate-Elektroden der Transistoren 103 bis 106 über der Halbleiterschicht 109 befinden.
  • In manchen Ausführungsformen können die Halbleiterschicht 109 und das Substrat 102 Silizium enthalten und die elektrisch isolierende Schicht 110 kann Siliziumdioxid enthalten.
  • Die Transistoren 103, 104 können n-Kanal-Transistoren sein, deren Source- und Drain-Gebiete eine Dotierung vom n-Typ aufweisen und deren Kanalgebiete p-dotiert oder im Wesentlichen undotiert sind. Die Transistoren 105, 106 können p-Kanal-Transistoren sein, deren Source- und Drain-Gebiete eine Dotierung vom p-Typ aufweisen und deren Kanalgebiete eine Dotierung vom n-Typ aufweisen oder im Wesentlichen undotiert sind.
  • Die Halbleiterstruktur 100 umfasst Inseln 113, 114. Jede der Inseln 113, 114 enthält nur Transistoren eines Typs (n-Kanal oder p-Kanal). Die Insel 113 enthält n-Kanal-Transistoren 103, 104 und die Insel 114 enthält p-Kanal-Transistoren 105, 106.
  • Die Halbleiterstruktur 100 umfasst außerdem eine tiefe Grabenisolationsstruktur 111, die Gräben umfasst, die in der Halbleiterstruktur 100 gebildet sind und mit einem elektrisch isolierenden Material wie beispielsweise Siliziumdioxid gefüllt sind. Die tiefe Grabenisolationsstruktur erstreckt sich bis zu einer Tiefe 115 in das Substrat 102, wobei die Tiefe 115 ein Abstand zwischen einer Grenzfläche zwischen dem Substrat 102 und der elektrisch isolierenden Schicht 110 und einem Boden der Gräben der tiefen Grabenisolationsstruktur 111 ist. Die tiefe Grabenisolationsstruktur 111 umfasst einen Graben 112, der ein Teil der tiefen Grabenisolationsstruktur 111 ist, der sich zwischen den Inseln 113, 114 befindet und eine elektrische Isolation zwischen Teilen des Substrats 102 in den Inseln 113, 114, die in der Nähe der elektrisch isolierenden Schicht 110 angeordnet sind, bereitstellt. Zusätzlich kann die tiefe Grabenisolationsstruktur 111 Teile umfassen, die zwischen den Inseln 113, 114 und anderen Inseln der Halbleiterstruktur 100, die in 1 nicht gezeigt sind, angeordnet sind.
  • Die Halbleiterstruktur 100 kann außerdem eine flache Grabenisolationsstruktur 141 umfassen, die eine elektrische Isolation zwischen Transistoren in der gleichen Insel bereitstellt, beispielsweise zwischen den Transistoren 103, 104 in der Insel 113 und den Transistoren 105, 106 in der Insel 114. Die flache Grabenisolationsstruktur 141 kann Gräben umfassen, die in der Halbleiterstruktur 100 gebildet sind und mit einem elektrisch isolierenden Material wie beispielsweise Siliziumdioxid gefüllt sind. Die flache Grabenisolationsstruktur 141 kann flacher als die tiefe Grabenisolationsstruktur 111 sein. Beispielsweise kann sich die flache Grabenisolationsstruktur 141 nur durch die Halbleiterschicht 109 und die elektrisch isolierende Schicht 110 erstrecken, und sie muss sich nicht in das Substrat 102 hinein erstrecken, oder sie kann sich in das Substrat 102 bis zu einer Tiefe erstrecken, die wesentlich kleiner ist als die Tiefe 115 der tiefen Grabenisolationsstruktur 111.
  • Das Substrat 102 umfasst ein unteres Gebiet 118. Das untere Gebiet 118 weist einen ersten Dotierungstyp auf. In manchen Ausführungsformen kann das untere Gebiet 118 p-dotiert sein. Das untere Gebiet 118 erstreckt sich mindestens bis zu einer Tiefe 116, die größer als die Tiefe 115 der tiefen Grabenisolationsstruktur 111 ist, in das Substrat 102 hinein.
  • In manchen Ausführungsformen können sowohl das untere Gebiet 118 als auch ein Teil des Substrats 102 unterhalb des unteren Gebiets 118 p-dotiert sein, wobei eine Dotierstoffkonzentration in dem unteren Gebiet 118 größer als eine Dotierstoffkonzentration in Teilen des Substrats 102 unterhalb des unteren Gebiets 118 ist. In solchen Ausführungsformen kann die Tiefe 116 einen Abstand zwischen der Grenzfläche zwischen dem Substrat 102 und der elektrisch isolierenden Schicht 110 und einer Stelle in dem Substrat 102, an der die Konzentration des Dotierstoffs im unteren Gebiet 118 im Wesentlichen bis zur Dotierstoffkonzentration in dem Teil des Substrats 102 unterhalb des unteren Gebiets 118 abgenommen hat, repräsentieren.
  • In anderen Ausführungsformen kann das untere Gebiet 118 durch eine Grunddotierung des Substrats 102 vom p-Typ bereitgestellt werden. In solchen Ausführungsformen kann sich das untere Gebiet 118 im Wesentlichen bis zu einer Oberfläche des Substrats 102 erstrecken, die der elektrisch isolierenden Schicht 110 und der Halbleiterschicht 109 gegenüberliegt.
  • Das Substrat 102 kann außerdem ein tiefes Wannengebiet 119 umfassen. Das tiefe Wannengebiet 119 kann einen zweiten Dotierungstyp aufweisen, der der Dotierung des unteren Gebiets 118 entgegengesetzt ist. In Ausführungsformen, in denen das untere Gebiet 118 p-dotiert ist, kann das tiefe Wannengebiet 119 n-dotiert sein. Das tiefe Wannengebiet 119 kann sich bis zu einer Tiefe 117 in das Substrat 102 hinein erstrecken. Die Tiefe 117 kann einen Abstand zwischen der Grenzfläche zwischen dem Substrat 102 und der elektrisch isolierenden Schicht 110 und einem pn-Übergang zwischen der Dotierung des tiefen Wannengebiets 119 und der Dotierung des unteren Gebiets 118 an der unteren Seite des tiefen Wannengebiets 119 repräsentieren.
  • Die Tiefe 117 des tiefen Wannengebiets 119 kann größer als die Tiefe 115 der tiefen Grabenisolationsstruktur 111 und kleiner als die Tiefe 116 des unteren Gebiets 118 sein. Dadurch kann das tiefe Wannengebiet 119 Teile umfassen, die sich unterhalb der Gräben der Grabenisolationsstruktur 111 befinden und einen elektrisch leitfähigen Pfad zwischen Teilen des tiefen Wannengebiets 119, die auf gegenüberliegenden Seiten der Gräben der tiefen Grabenisolationsstruktur 111 angeordnet sind, bereitstellen, so dass Teile des tiefen Wannengebiets 119 auf gegenüberliegenden Seiten von Gräben der tiefen Grabenisolationsstruktur 111 miteinander zusammenhängend sind.
  • Hierin werden dotierte Teile des Substrats 102 als „miteinander zusammenhängend“ bezeichnet, wenn beide dotierten Teile des Substrats 102 den gleichen Dotierungstyp aufweisen und zwischen ihnen ein elektrisch leitfähiger Pfad des gleichen Dotierungstyps, der zwischen ihnen keinen pn-Übergang aufweist, vorhanden ist.
  • Entsprechend umfasst das untere Gebiet 118 Teile unterhalb der tiefen Grabenisolationsstruktur 111 und des tiefen Wannengebiets 119, so dass zwischen Teilen des unteren Gebiets 118 auf gegenüberliegenden Seiten des tiefen Wannengebiets 119 und/oder der tiefen Grabenisolationsstruktur 111 ein elektrisch leitfähiger Pfad vorhanden ist und Teile des unteren Gebiets 118 auf gegenüberliegenden Seiten des tiefen Wannengebiets 119 und/oder der tiefen Grabenisolationsstruktur 111 miteinander zusammenhängend sind.
  • Das tiefe Wannengebiet 119 kann einen Teil 120, der sich bei der Insel 113 befindet und einen Teil 121, der sich bei der Insel 114 befindet, umfassen. Wie im Folgenden mit Bezug auf 2 genauer erläutert wird, können die Teile 120, 121 miteinander und mit Teilen des tiefen Wannengebiets 119 bei anderen Inseln der Halbleiterstruktur 100, die in 1 nicht gezeigt sind, zusammenhängend sein.
  • Wie in 1 gezeigt, kann sich der Teil 120 des tiefen Wannengebiets 119 bei der Insel 113 unter den Graben 112 der tiefen Grabenisolationsstruktur 111 zwischen den Inseln 113, 114 erstrecken, und er kann sich sogar in gewissem Ausmaß unter die Insel 114 erstrecken.
  • Das untere Gebiet 118 kann einen Teil 131 bei der Insel 113 und einen Teil 132 bei der Insel 114, die miteinander zusammenhängend sind, umfassen.
  • Das Substrat 102 umfasst außerdem Backgate-Gebiete 122 und 123, die sich in der Insel 113 bzw. in der Insel 114 der Halbleiterstruktur 100 befinden. Die Backgate-Gebiete 122, 123 weisen eine Dotierung vom gleichen Typ wie das untere Gebiet 118 auf. In Ausführungsformen, in denen das untere Gebiet 118 p-dotiert ist, sind die Backgate-Gebiete 122, 123 ebenfalls p-dotiert.
  • Das Backgate-Gebiet 122 befindet sich über dem Teil 131 des unteren Gebiets 118 bei der Insel 113 und ist mit diesem zusammenhängend. In manchen Ausführungsformen kann eine Überlappung zwischen dem Backgate-Gebiet 122 und dem Teil 131 des unteren Gebiets 118 bei der Insel 113 vorhanden sein.
  • Das Backgate-Gebiet 123 befindet sich über dem Teil 132 des unteren Gebiets 118 bei der Insel 114 und ist mit diesem zusammenhängend. In manchen Ausführungsformen kann eine Überlappung zwischen dem Backgate-Gebiet 123 und dem Teil 132 des unteren Gebiets 118 bei der Insel 114 vorhanden sein.
  • Die Backgate-Gebiete 122, 123 können sich zwischen dem unteren Gebiet 118 und der elektrisch isolierenden Schicht 110 erstrecken, so dass es Teile der Backgate-Gebiete 122, 123 gibt, die direkt benachbart zu der elektrisch isolierenden Schicht 110 und in der Nähe der Source-, Kanal- und Drain-Gebiete der Transistoren 103, 105, die sich oberhalb der Backgate-Gebiete 122, 123 befinden, angeordnet sind.
  • Das Substrat 102 umfasst außerdem Backgate-Gebiete 124, 125, die sich in der Insel 113 bzw. der Insel 114 befinden. Eine Dotierung der Backgate-Gebiete 124, 125 ist eine Dotierung des gleichen Typs wie die Dotierung des tiefen Wannengebiets 119. In Ausführungsformen, in denen das tiefe Wannengebiet 119 n-dotiert ist, sind auch die Backgate-Gebiete 124, 125 n-dotiert.
  • Das Backgate-Gebiet 124 befindet sich über dem Teil 120 des tiefen Wannengebiets 119 bei der Insel 113 und ist mit diesem zusammenhängend. In manchen Ausführungsformen kann das Backgate-Gebiet 124 eine Überlappung mit dem Teil 120 des tiefen Wannengebiets 119 bei der Insel 113 aufweisen.
  • Das Backgate-Gebiet 125 kann sich über dem Teil 121 des tiefen Wannengebiets 119 bei der Insel 114 befinden und mit diesem zusammenhängend sein. In manchen Ausführungsformen kann das Backgate-Gebiet 125 eine Überlappung mit dem Teil 121 des tiefen Wannengebiets 119 bei der Insel 114 aufweisen.
  • Die Backgate-Gebiete 124, 125 können sich zwischen dem tiefen Wannengebiet 119 und der elektrisch isolierenden Schicht 110 erstrecken, so dass die Backgate-Gebiete 124, 125 direkt benachbart zu der elektrisch isolierenden Schicht 110 und in der Nähe der Source-, Kanal- und Drain-Gebiete der Transistoren 104, 106, die sich oberhalb der Backgate-Gebiete 124, 125 befinden, angeordnet sind.
  • In 1 bezeichnet das Bezugszeichen 133 eine Ausdehnung des Teils 120 des tiefen Wannengebiets 119, der sich bei der Insel 113 der Halbleiterstruktur 100 befindet, in einer horizontalen Richtung, die in der Zeichenebene der 1 horizontal ist. Hierin wird die Formulierung „horizontale Richtung“ verwendet, um eine Richtung zu bezeichnen, die im Wesentlichen senkrecht zu einer Dickenrichtung des Substrats 102 ist, wobei eine Ausdehnung des Substrats 102 in der Dickenrichtung kleiner als jede Ausdehnung des Substrats 102 in jeder anderen Richtung als der Dickenrichtung ist. In der Zeichenebene der 1 ist die Dickenrichtung des Substrats 102 vertikal und es gibt eine erste horizontale Richtung, die in der Zeichenebene der 1 horizontal ist und eine zweite horizontale Richtung, die zu der Zeichenebene der 1 senkrecht ist.
  • Die Ausdehnung des Teils 120 des tiefen Wannengebiets 119 bei der Insel 113 in einer oder beiden der horizontalen Richtungen kann größer als eine Ausdehnung des Backgate-Gebiets 124 in der Insel 113 in der gleichen horizontalen Richtung sein. In 1 bezeichnet das Bezugszeichen 134 eine Ausdehnung des Backgate-Gebiets 124 in der horizontalen Richtung, die in der Zeichenebene der 1 horizontal ist, die größer als die Ausdehnung 133 des Teils 120 des tiefen Wannengebiets 119 ist.
  • Ausdehnungen des Teils 131 des unteren Gebiets 118 bei der Insel 113 und/oder eines unteren Teils des Backgate-Gebiets 122 bei der Insel 113 in ein oder mehr horizontalen Richtungen können kleiner als Ausdehnungen des oberen Teils des Backgate-Gebiets 122 in den gleichen ein oder mehr horizontalen Richtungen sein. In 1 bezeichnet das Bezugszeichen 143 eine Ausdehnung des Backgate-Gebiets 122 in der horizontalen Richtung, die in der Zeichenebene der 1 horizontal ist, die kleiner als eine Ausdehnung 142 eines oberen Teils des Backgate-Gebiets 122 in der gleichen horizontalen Richtung ist.
  • Entsprechend kann eine Ausdehnung des Teils 121 des tiefen Wannengebiets 119 bei der Insel 114 in mindestens einer horizontalen Richtung größer als eine Ausdehnung des Backgate-Gebiets 125 in der mindestens einen horizontalen Richtung sein und eine Ausdehnung des Teils 132 des unteren Gebiets 118 und/oder eine Ausdehnung des unteren Teils des Backgate-Gebiets 123 bei der Insel 114 in mindestens einer horizontalen Richtung kann kleiner als eine Ausdehnung eines oberen Teils des Backgate-Gebiets 123 in der mindestens einen horizontalen Richtung sein.
  • Die Halbleiterstruktur 100 kann außerdem einen Kontakt 128 zu dem tiefen Wannengebiet und einen Kontakt 129 zu dem unteren Gebiet umfassen. Der Kontakt 128 zu dem tiefen Wannengebiet und der Kontakt 129 zu dem unteren Gebiet können in Form von Kontaktlöchern, die in einem Zwischenschichtdielektrikum 130 gebildet und mit einem elektrisch leitfähigen Material gefüllt sind, bereitgestellt werden. Das Zwischenschichtdielektrikum 130 kann Siliziumdioxid und/oder Siliziumnitrid enthalten und das elektrisch leitfähige Material des Kontakts 128 zu dem tiefen Wannengebiet und des Kontakts 129 zu dem unteren Gebiet kann Wolfram und/oder Aluminium enthalten.
  • Der Kontakt 128 zu dem tiefen Wannengebiet kann ein Anzapfungsgebiet 126 kontaktieren, das in dem Substrat 102 gebildet ist. Das Anzapfungsgebiet 126 kann eine Dotierung vom gleichen Typ wie das tiefe Wannengebiet 119 aufweisen und es kann mit dem tiefen Wannengebiet 119 zusammenhängend sein. In Ausführungsformen, in denen das tiefe Wannengebiet 119 n-dotiert ist, kann das Anzapfungsgebiet 126 ebenfalls n-dotiert sein. Das Anzapfungsgebiet 126 kann sich zwischen dem tiefen Wannengebiet 119 und einer Grenzfläche zwischen dem Substrat 102 und dem Kontakt 128 zu dem tiefen Wannengebiet erstrecken, so dass es einen n-dotierten elektrisch leitfähigen Pfad zwischen dem Kontakt 128 zu dem tiefen Wannengebiet und dem tiefen Wannengebiet 119 gibt. Da, wie bereits oben erwähnt, der Teil 120 des tiefen Wannengebiets 119 bei der Insel 113 und der Teil 121 des tiefen Wannengebiets 119 bei der Insel 114 miteinander zusammenhängend sein können, können der Kontakt 128 zu dem tiefen Wannengebiet und das Anzapfungsgebiet 126 einen gemeinsamen elektrischen Kontakt zu den Teilen 120, 121 des tiefen Wannengebiets 119 bereitstellen.
  • Der Kontakt 129 zu dem unteren Gebiet kann ein Anzapfungsgebiet 127 kontaktieren, das in dem Substrat 102 gebildet ist. Das Anzapfungsgebiet 127 kann mit dem unteren Gebiet 118 zusammenhängend sein und eine Dotierung des Anzapfungsgebiets 127 kann eine Dotierung des gleichen Typs wie die Dotierung des unteren Gebiets 118 sein. In Ausführungsformen, in denen das untere Gebiet 118 p-dotiert ist, kann auch das Anzapfungsgebiet 127 p-dotiert sein. Da sich das untere Gebiet 118 unter das tiefe Wannengebiet 119 und die tiefe Grabenisolationsstruktur 111 erstrecken kann, kann es einen p-dotierten elektrischen Pfad zwischen dem Anzapfungsgebiet 127 und jedem von dem Teil 131 des unteren Gebiets 118 unterhalb der Insel 113 und dem Teil 132 des unteren Gebiets 118 unterhalb der Insel 114 geben. Deshalb können der Kontakt 129 zu dem unteren Gebiet und das Anzapfungsgebiet 127 einen gemeinsamen elektrischen Kontakt zu den Teilen 131, 132 des unteren Gebiets 118 bereitstellen.
  • Die tiefe Grabenisolationsstruktur 111 kann einen Teil 135 umfassen, der sich zwischen dem Anzapfungsgebiet 126 und einer diesem benachbarten Insel, beispielsweise der Insel 114, befindet, sowie einen Teil 136, der zwischen den Anzapfungsgebieten 126, 127 angeordnet ist.
  • In manchen Ausführungsformen kann der Teil 135 der tiefen Grabenisolationsstruktur 111 zwischen dem Anzapfungsgebiet 126 und der Insel 114 weggelassen werden, so dass sich das Anzapfungsgebiet 126 in der Insel 114 befindet. Entsprechend kann sich das Anzapfungsgebiet 127 in einer der Inseln 113, 114 oder in einer anderen Insel der Halbleiterstruktur 100, die in 1 nicht gezeigt ist, befinden.
  • Beim Betrieb der Halbleiterstruktur 100 kann an den Kontakt 129 zu dem unteren Gebiet ein Massepotenzial angelegt werden und an den Kontakt 128 zu dem tiefen Wannengebiet kann eine positive Spannung, die die positive Stromversorgungsspannung VDD der Halbleiterstruktur 100 sein kann, angelegt werden. Dadurch kann der pn-Übergang zwischen den n-dotierten Teilen des Substrats 102, die durch das Anzapfungsgebiet 126, das tiefe Wannengebiet 119 und die Backgate-Gebiete 124, 125 bereitgestellt werden und den p-dotierten Teilen des Substrats 102, die durch das Anzapfungsgebiet 127, das untere Gebiet 118 und die Backgate-Gebiete 122, 123 bereitgestellt werden, in der Sperrrichtung vorgespannt werden, so dass im Wesentlichen kein Stromfluss oder nur ein kleiner Stromfluss auftritt.
  • Zum Anlegen von Spannungen an den Kontakt 128 zu dem tiefen Wannengebiet und den Kontakt 129 zu dem unteren Gebiet kann in der Halbleiterstruktur 100 ein Schaltkreis 137 bereitgestellt werden. In 1 ist der Schaltkreis 137 schematisch in Blockform gezeigt. Der Schaltkreis 137 kann bekannte Schaltkreiselemente umfassen, die in der Halbleiterstruktur 100 gebildet sind. Merkmale des Schaltkreises 137 können Merkmalen bekannter Schaltkreise zum Anlegen von Spannungen in einem integrierten Schaltkreis entsprechen.
  • Das elektrische Potenzial, das an dem Kontakt 128 zu dem tiefen Wannengebiet anliegt, liegt auch an den Backgate-Gebieten 124, 125 an und das elektrische Potenzial, das an dem Kontakt 129 zu dem unteren Gebiet anliegt, liegt auch an den Backgate-Gebieten 122, 123 an.
  • Wegen der unterschiedlichen Dotierung des Backgate-Gebiets 122 und des Backgate-Gebiets 124 und wegen der unterschiedlichen elektrischen Potenziale, die daran anliegen, kann eine Schwellwertspannung des n-Kanal-Transistors 103 größer als eine Schwellwertspannung des n-Kanal-Transistors 104 sein. Deshalb kann der Transistor 103 einen n-Kanal-Transistor mit hoher Schwellwertspannung bereitstellen und der Transistor 104 kann einen n-Kanal-Transistor mit normaler Schwellwertspannung oder einen n-Kanal-Transistor mit niedriger Schwellwertspannung bereitstellen.
  • Wegen der unterschiedlichen Dotierung der Backgate-Gebiete 123, 125 und wegen der unterschiedlichen Potenziale, die daran anliegen, kann der p-Kanal-Transistor 105 eine kleinere Schwellwertspannung haben als der p-Kanal-Transistor 106, so dass der Transistor 105 einen p-Kanal-Transistor mit normaler Schwellwertspannung oder einen p-Kanal-Transistor mit niedriger Schwellwertspannung bereitstellen kann und der Transistor 106 einen p-Kanal-Transistor mit hoher Schwellwertspannung bereitstellen kann.
  • Somit können in jeder der Inseln 113, 114, die n-Kanal-Transistoren bzw. p-Kanal-Transistoren umfassen, Transistoren mit unterschiedlichen Schwellwertspannungen bereitgestellt werden.
  • 2 zeigt eine schematische Draufsicht der Halbleiterstruktur 100. Der Einfachheit halber wurden in 2 Details der Halbleiterstruktur 100, die in 1 gezeigt sind, weggelassen. Statt dessen stellt die 2 die Anordnung von Inseln und dotierten Backgate-Gebieten dar. In 2 bezeichnen die Bezugszeichen 216, 217, 218 Inseln ähnlich den in 1 gezeigten Inseln 113, 114, die durch die tiefe Grabenisolationsstruktur 111 voneinander getrennt sind. In 2 ist die Ausdehnung der Insel 217 zwischen Teilen der tiefen Grabenisolationsstruktur 111 auf gegenüberliegenden Seiten der Insel 217 gezeigt, während nur Teile der Inseln 216, 218 neben der Insel 217 gezeigt sind. Außerdem zeigt die 2 nur Teile der Ausdehnung der Inseln 216, 217, 218 in einer Richtung, die der horizontalen Richtung in der Zeichenebene der 2 entspricht.
  • Jede der Inseln 216, 217, 218 kann Feldeffekttransistoren eines Typs, d.h., entweder n-Kanal-Transistoren oder p-Kanal-Transistoren umfassen. Beispielsweise können die Inseln 216, 218 ähnlich wie die in 1 gezeigte Insel 113 n-Kanal-Transistoren umfassen und die Insel 217 kann ähnlich wie die in 1 gezeigte Insel 114 p-Kanal-Transistoren umfassen.
  • Jede der Inseln 216, 217, 218 kann unterschiedlich dotierte Backgate-Gebiete umfassen. Die Insel 216 kann ein n-dotiertes Backgate-Gebiet 201 ähnlich dem in 1 gezeigten Backgate-Gebiet 124 und ein p-dotiertes Backgate-Gebiet 206 ähnlich dem in 1 gezeigten Backgate-Gebiet 122 umfassen.
  • Die Insel 217 kann n-dotierte Backgate-Gebiete 202, 203, 204 ähnlich dem in 1 gezeigten Backgate-Gebiet 125 und p-dotierte Backgate-Gebiete 207, 208 ähnlich dem in 1 gezeigten Backgate-Gebiet 123 umfassen.
  • Die Insel 218 kann ein n-dotiertes Backgate-Gebiet 205 ähnlich dem in 1 gezeigten Backgate-Gebiet 124 und p-dotierte Backgate-Gebiete 209, 210 ähnlich dem in 1 gezeigten Backgate-Gebiet 122 umfassen.
  • In den Inseln 216, 218, die n-Kanal-Transistoren umfassen, können über den n-dotierten Backgate-Gebieten 201, 205 Feldeffekttransistoren mit normaler Schwellwertspannung und/oder Feldeffekttransistoren mit niedriger Schwellwertspannung bereitgestellt werden und über den p-dotierten Backgate-Gebieten 206, 209, 210 können Feldeffekttransistoren mit hoher Schwellwertspannung bereitgestellt werden. In der Insel 217, die p-Kanal-Transistoren umfasst, können über den p-dotierten Backgate-Gebieten 207, 208 Feldeffekttransistoren mit normaler Schwellwertspannung und/oder Feldeffekttransistoren mit niedriger Schwellwertspannung bereitgestellt werden und über den n-dotierten Backgate-Gebieten 202, 203, 204 können p-Kanal-Feldeffekttransistoren mit hoher Schwellwertspannung bereitgestellt werden.
  • Unterhalb von jedem der n-dotierten Backgate-Gebiete 201 bis 205 kann sich ein Teil des tiefen Wannengebiets 119 ähnlich den in 1 gezeigten Teilen 120, 121 des tiefen Wannengebiets 119 befinden. Unterhalb von jedem der p-dotierten Backgate-Gebiete 206 bis 210 kann sich ein Teil des unteren Gebiets 118 ähnlich den in 1 gezeigten Teilen 131, 132 des unteren Gebiets 118 befinden. Übergänge zwischen dem tiefen Wannengebiet 119 und dem unteren Gebiet 118 an deren Seiten sind in 2 durch gestrichelte Linien 211 bis 215 dargestellt.
  • Wie aus 2 ersichtlich können die Teile des tiefen Wannengebiets 119 miteinander zusammenhängend sein, da die Ausdehnungen der Teile des tiefen Wannengebiets 119 unter den n-dotierten Backgate-Gebieten 201 bis 205 in den horizontalen Richtungen (horizontal und vertikal in 2) größer als die Ausdehnungen der n-dotierten Backgate-Gebiete 201 bis 205 in den horizontalen Richtungen sind. Deshalb kann ein einziger Kontakt zu dem tiefen Wannengebiet wie beispielsweise der in 1 gezeigte Kontakt 128 zu dem tiefen Wannengebiet ausreichen, um mehrere n-dotierte Backgate-Gebiete zu versorgen. Entsprechend kann ein einziger Kontakt zu dem unteren Gebiet wie beispielsweise der in 1 gezeigte Kontakt 129 zu dem unteren Gebiet ausreichen, mehrere p-dotierte Backgate-Gebiete zu versorgen, da die Teile des unteren Gebiets 118 unterhalb der p-dotierten Backgate-Gebiete 206 bis 210 miteinander zusammenhängend sind.
  • Eine kleinere der horizontalen Ausdehnungen von jedem der Backgate-Gebiete 201 bis 210, die eine Ausdehnung in einer Richtung ist, die der vertikalen Richtung in der Zeichenebene der 2 entspricht, kann größer als eine minimale Breite und Tiefe der Implantationen für das tiefe Wannengebiet sein. In manchen Ausführungsformen kann die minimale Breite und Tiefe der Implantationen für das tiefe Wannengebiet ungefähr gleich 200 nm sein und die kleinere der horizontalen Ausdehnungen von jedem der Backgate-Gebiete 201 bis 210 kann ungefähr gleich 600 nm oder größer sein.
  • Im Folgenden werden Verfahren, die zur Herstellung der oben mit Bezug auf die 1 und 2 beschriebenen Halbleiterstruktur 100 verwendet werden können, mit Bezug auf die 3 bis 6 beschrieben.
  • 3 zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 100 in einem Stadium eines Herstellungsverfahrens gemäß einer Ausführungsform. Es wird eine Halbleiter-auf-Isolator-Struktur 101 bereitgestellt, wobei die Halbleiter-auf-Isolator-Struktur 101 das Substrat 102, das ein Trägersubstrat der Halbleiter-auf-Isolator-Struktur 101 ist, die elektrisch isolierende Schicht 110 und die Halbleiterschicht 109 umfasst. Zum Bereitstellen der Halbleiter-auf-Isolator-Struktur 101 können bekannte Techniken zur Herstellung von Halbleiter-auf-Isolator-Strukturen verwendet werden.
  • Die tiefe Grabenisolationsstruktur 111 und die flache Grabenisolationsstruktur 141 werden gebildet. Für diesen Zweck können bekannte Techniken zur Herstellung von Grabenisolationsstrukturen verwendet werden, die die Fotolithografie, das Ätzen, die Oxidation, die Abscheidung und/oder das chemisch mechanische Polieren umfassen können.
  • Danach wird eine flächendeckende lonenimplantation durchgeführt, die in 3 schematisch durch Pfeile 301 dargestellt ist. Bei der lonenimplantation 301 kann im Wesentlichen die gesamte Halbleiterstruktur 100 mit Ionen eines Dotierstoffs bestrahlt werden, um die Dotierung des unteren Gebiets 118 bereitzustellen. In Ausführungsformen, in denen das untere Gebiet 118 p-dotiert ist, können in die Halbleiterstruktur 100 Borionen implantiert werden.
  • Eine Energie der Ionen, die bei der lonenimplantation 301 verwendet wird, ist so ausgelegt, dass ein Großteil der Ionen in einem Bereich des Substrats 102 zwischen der Tiefe 116 des unteren Gebiets 118, die oben mit Bezug auf 1 beschrieben wurde und einer kleineren Tiefe 302, die kleiner als die Tiefe 115 der tiefen Grabenisolationsstruktur 111 ist, zur Ruhe kommt. Dadurch kann in dem Substrat 102 das untere Gebiet 118 gebildet werden.
  • In Ausführungsformen, in denen das untere Gebiet 118 nur durch eine Grunddotierung des Substrats 102 vom p-Typ bereitgestellt wird, kann die Ionenimplantation 301 weggelassen werden.
  • 4 zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 100 in einem späteren Stadium des Herstellungsverfahrens. Über der Halbleiterstruktur 100 wird eine Maske 401 für eine Implantation des tiefen Wannengebiets gebildet. Die Maske 401 für die Implantation des tiefen Wannengebiets kann eine Fotolackmaske sein und sie kann mit Hilfe bekannter Techniken der Fotolithografie gebildet werden. Die Maske 401 für die Implantation des tiefen Wannengebiets kann Teile der Halbleiterstruktur 100, die von denen, in denen das tiefe Wannengebiet 119 im Substrat 102 gebildet werden soll, verschieden sind, bedecken. Insbesondere kann die Maske 401 für die Implantation in das tiefe Wannengebiet Teile der Inseln 113, 114, in denen die Teile 131, 132 des unteren Gebiets 118 und/oder untere Teile der Backgate-Gebiete 122, 123 bereitgestellt werden sollen und Teile der Halbleiterstruktur 100, in denen das Anzapfungsgebiet 127 bereitgestellt werden soll, bedecken.
  • Nach dem Bilden der Maske 401 für die Implantation in das tiefe Wannengebiet wird eine Ionenimplantation 402 durchgeführt, um das tiefe Wannengebiet 119 zu bilden. Bei der Ionenimplantation 402 werden in die Halbleiterstruktur 100 Ionen eines Dotierstoffs, der zum Dotieren des tiefen Wannengebiets 119 verwendet wird, implantiert. In Ausführungsformen, in denen das tiefe Wannengebiet 119 n-dotiert ist, können bei der lonenimplantation 402 Ionen von Phosphor oder Arsen in die Halbleiterstruktur 100 implantiert werden. Eine Energie der Ionen ist so ausgelegt, dass ein Großteil der Ionen in einem Bereich des Substrats 102 zwischen der oben mit Bezug auf 1 beschriebenen Tiefe 117 des tiefen Wannengebiets 119 und einer kleineren Tiefe 403, die kleiner als die Tiefe 115 der tiefen Grabenisolationsstruktur 101 sein kann, zur Ruhe kommt. In manchen Ausführungsformen kann die Tiefe 403 ungefähr gleich der Tiefe 302 (3) sein.
  • 5 zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 100 in einem späteren Stadium des Herstellungsverfahrens. Nach der lonenimplantation 402, bei der das tiefe Wannengebiet 119 gebildet wird, kann die Maske 401 für die Implantation des tiefen Wannengebiets entfernt werden und eine Transistorvariantenmaske 501 wird über der Halbleiterstruktur 100 gebildet. Die Transistorvariantenmaske 501 kann eine Fotolackmaske sein und sie kann mit Hilfe eines Fotolithografieverfahrens gebildet werden. Die Transistorvariantenmaske 501 kann Teile der Halbleiterstruktur 100, die von den Teilen, in denen die Backgate-Gebiete 122, 123 und das Anzapfungsgebiet 127 gebildet werden sollen, verschieden sind, bedecken. Insbesondere kann die Transistorvariantenmaske 501 Teile der Halbleiterstruktur 100 bedecken, in denen die Backgate-Gebiete 124, 125 und das Anzapfungsgebiet 126 gebildet werden sollen.
  • Nach dem Bilden der Transistorvariantenmaske 501 wird eine lonenimplantation 502 durchgeführt, um Ionen eines Dotierstoffs, der zum Dotieren der Backgate-Gebiete 122, 123 und des Anzapfungsgebiets 127 verwendet wird, beispielsweise Borionen, in die Halbleiterstruktur 100 zu implantieren. Bei der lonenimplantation 502 werden die Backgate-Gebiete 122, 123 und das Anzapfungsgebiet 127 gebildet. Eine lonenimplantationsenergie der lonenimplantation 502 ist so ausgelegt, dass ein Großteil der Ionen in einem Bereich im Substrat 201 zwischen einer Tiefe 503, die ungefähr gleich groß wie oder etwas größer als die Tiefe 302 (3) ist, und der elektrisch isolierenden Schicht 110 zur Ruhe kommt. Dadurch erhält man die Backgate-Gebiete 122, 123 und das Anzapfungsgebiet 127, die mit dem unteren Gebiet 118 zusammenhängend sind. In manchen Ausführungsformen kann die lonenimplantationsenergie während der Ionenimplantation 502 variiert werden, damit man in den Backgate-Gebieten 122, 123 und dem Anzapfungsgebiet 127 ein gewünschtes Dotierstoffprofil erhält.
  • 6 zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 100 in einem späteren Stadium des Herstellungsverfahrens. Nach der lonenimplantation 502 wird die Transistorvariantenmaske 501 entfernt und eine andere Transistorvariantenmaske 601 wird über der Halbleiterstruktur 100 gebildet. Die Transistorvariantenmaske 601 kann eine Fotolackmaske sein und sie kann mit Hilfe eines Fotolithografieverfahrens gebildet werden. Die Transistorvariantenmaske 601 kann Teile der Halbleiterstruktur 100 bedecken, die von den Teilen verschieden sind, in denen die Backgate-Gebiete 124, 125 und das Anzapfungsgebiet 126 gebildet werden sollen. Insbesondere kann die Transistorvariantenmaske 601 Teile der Halbleiterstruktur 100 bedecken, in denen sich die Backgate-Gebiete 122, 123 und das Anzapfungsgebiet 127 befinden.
  • Nach dem Bilden der Transistorvariantenmaske 601 wird eine lonenimplantation 602 durchgeführt, bei der die Halbleiterstruktur 100 mit Ionen eines Dotierstoffs bestrahlt wird, der zum Bereitstellen der Dotierung der Backgate-Gebiete 124, 125 und des Anzapfungsgebiets 126 verwendet wird. In Ausführungsformen, in denen die Backgate-Gebiete 124, 125 und das Anzapfungsgebiet 126 n-dotiert sind, können bei der lonenimplantation 602 Ionen von Phosphor oder Arsen in die Halbleiterstruktur 100 implantiert werden.
  • Bei der lonenimplantation 602 ist eine lonenimplantationsenergie so ausgelegt, dass ein Großteil der Ionen in einem Bereich zwischen einer Tiefe 603 und der elektrisch isolierenden Schicht 110 in dem Substrat 102 zur Ruhe kommt. Die Tiefe 603 ist etwas größer als oder ungefähr gleich groß wie die Tiefe 403 (4), so dass die Backgate-Gebiete 124, 125 und das Anzapfungsgebiet 126 mit dem tiefen Wannengebiet 119 zusammenhängend sind. In manchen Ausführungsformen kann die lonenimplantationsenergie während der lonenimplantation 602 variiert werden, so dass man in den Backgate-Gebieten 124, 125 und dem Anzapfungsgebiet 126 ein gewünschtes Dotierstoffprofil erhält.
  • Danach kann die Transistorvariantenmaske 601 entfernt werden und es können konventionelle Techniken der Halbleiterherstellung durchgeführt werden, um die Transistoren 103 bis 106 zu bilden, Teile der elektrisch isolierenden Schicht 110 und der Halbleiterschicht 109 über den Anzapfungsgebieten 126, 127 zu entfernen und das Zwischenschichtdielektrikum 130, den Kontakt 128 zu dem tiefen Wannengebiet, den Kontakt 129 zu dem unteren Gebiet und den Schaltkreis 127 zu bilden
  • Die lonenimplantationen 301, 402, 502, 602 müssen nicht in der oben beschriebenen Reihenfolge durchgeführt werden. In anderen Ausführungsformen können die lonenimplantationen 301, 402, 502, 602 in einer anderen Reihenfolge durchgeführt werden.

Claims (21)

  1. Eine Halbleiterstruktur (100), die umfasst: ein Halbleitersubstrat (102), mehrere Transistoren (103-106) und eine elektrisch isolierende Schicht (110), die sich zwischen dem Substrat (102) und den mehreren Transistoren (103-106) befindet; eine erste Grabenisolationsstruktur (111), die einen Teil (112) zwischen einer ersten (113) und einerzweiten (114) Insel der Halbleiterstruktur (100) umfasst und sich bis zu einer ersten Tiefe (115) in das Substrat (102) erstreckt; wobei das Substrat (102) ein unteres Gebiet (118), das einen ersten Dotierungstyp aufweist und sich mindestens bis zu einer zweiten Tiefe (116), die größer als die erste Tiefe (115) ist, erstreckt und ein tiefes Wannengebiet (119), das einen zweiten Dotierungstyp aufweist und sich bis zu einer dritten Tiefe (117), die größer als die erste Tiefe (115) und kleiner als die zweite Tiefe (116) ist, erstreckt, umfasst; und wobei das untere Gebiet (118) mindestens einen Teil unterhalb der ersten Grabenisolationsstruktur (111) und des tiefen Wannengebiets (119) umfasst, so dass zwischen Teilen des unteren Gebiets (118) auf gegenüberliegenden Seiten des tiefen Wannengebiets (119) und der ersten Grabenisolationsstruktur (111) ein elektrisch leitfähiger Pfad vorhanden ist; wobei jede von der ersten Insel (113) und der zweiten Insel (114) ein erstes Backgate-Gebiet (122,123), das den ersten Dotierungstyp aufweist und mit dem unteren Gebiet (118) zusammenhängend ist und ein zweites Backgate-Gebiet (124, 125), das den zweiten Dotierungstyp aufweist und mit dem tiefen Wannengebiet (119) zusammenhängend ist, umfasst, wobei sich das erste und das zweite Backgate-Gebiet (122-124) in dem Substrat (102) befinden.
  2. Die Halbleiterstruktur (100) gemäß Anspruch 1, die zusätzlich umfasst: einen Kontakt (129) zu dem unteren Gebiet (118), der eine elektrische Verbindung zu dem unteren Gebiet (118) bereitstellt; und einen Kontakt (128) zu dem tiefen Wannengebiet (119), der eine elektrische Verbindung zu dem tiefen Wannengebiet (119) bereitstellt.
  3. Die Halbleiterstruktur (100) gemäß Anspruch 2, wobei das untere Gebiet (118) einen ersten Teil (131), der sich bei der ersten Insel (113) befindet und einen zweiten Teil (132), der sich bei der zweiten Insel (114) befindet, umfasst, wobei der erste Teil (131) und der zweite Teil (132) miteinander zusammenhängend sind.
  4. Die Halbleiterstruktur (100) gemäß Anspruch 3, wobei der Kontakt (129) zu dem unteren Gebiet (118) ein gemeinsamer Kontakt zu dem unteren Gebiet (118) ist, der eine elektrische Verbindung zu dem ersten Teil (131) des unteren Gebiets (118) und dem zweiten Teil (132) des unteren Gebiets (118) bereitstellt.
  5. Die Halbleiterstruktur (100) gemäß einem der Ansprüche 1 bis 4, wobei das tiefe Wannengebiet (119) einen ersten Teil (120), der sich bei der ersten Insel (113) befindet und einen zweiten Teil (121), der sich bei der zweiten Insel (114) befindet, umfasst, wobei der erste Teil (120) und der zweite Teil (121) des tiefen Wannengebiets (119) miteinander zusammenhängend sind.
  6. Die Halbleiterstruktur (100) gemäß Anspruch 5, wobei der Kontakt (128) zu dem tiefen Wannengebiet (119) ein gemeinsamer Kontakt zu dem tiefen Wannengebiet (119) ist, der eine elektrische Verbindung zu dem ersten Teil (120) und dem zweiten Teil (121) des tiefen Wannengebiets (119) bereitstellt.
  7. Die Halbleiterstruktur (100) gemäß einem der Ansprüche 5 bis 6, wobei für mindestens eine von der ersten Insel (113) und der zweiten Insel (114) gilt, dass eine Ausdehnung (133) des Teils (120, 121) des tiefen Wannengebiets (119), der sich bei der jeweiligen Insel (113, 114) befindet, in mindestens einer horizontalen Richtung größer als eine Ausdehnung (134) des zweiten Backgate-Gebiets (124, 125) in der jeweiligen Insel (113, 114) in der mindestens einen horizontalen Richtung ist, wobei jede von der mindestens einen horizontalen Richtung senkrecht zu einer Dickenrichtung des Substrats ist.
  8. Die Halbleiterstruktur (100) gemäß einem der Ansprüche 2 bis 7, wobei die erste Grabenisolationsstruktur (111) einen Teil (136) umfasst, der zwischen dem Kontakt (129) zu dem unteren Gebiet (118) und mindestens einer von der ersten Insel (113) und der zweiten Insel (114) angeordnet ist.
  9. Die Halbleiterstruktur (100) gemäß einem der Ansprüche 2 bis 8, wobei die erste Grabenisolationsstruktur (111) einen Teil (135) umfasst, der zwischen dem Kontakt (128) zu dem tiefen Wannengebiet (119) und mindestens einem von der ersten Insel (113), der zweiten Insel (114) und dem Kontakt (129) zu dem unteren Gebiet angeordnet ist.
  10. Die Halbleiterstruktur (100) gemäß einem der Ansprüche 1 bis 9, wobei die mehreren Transistoren (103-106) umfassen: mehrere n-Kanal-Feldeffekttransistoren (103, 104), die sich in der ersten Insel (113) befinden, wobei sich eine erste Teilmenge (103) der mehreren n-Kanal-Feldeffekttransistoren (103, 104) über dem ersten Backgate-Gebiet (122) der ersten Insel befindet und sich eine zweite Teilmenge (104) der mehreren n-Kanal-Feldeffekttransistoren (103, 104) über dem zweiten Backgate-Gebiet (124) der ersten Insel (113) befindet; und mehrere p-Kanal-Feldeffekttransistoren (105, 106), die sich in der zweiten Insel (114) befinden, wobei sich eine erste Teilmenge (105) der mehreren p-Kanal-Transistoren (105, 106) über dem ersten Backgate-Gebiet (123) der zweiten Insel (114) befindet und sich eine zweite Teilmenge (106) der mehreren p-Kanal-Transistoren (105, 106) über dem zweiten Backgate-Gebiet (125) der zweiten Insel (114) befindet.
  11. Die Halbleiterstruktur (100) gemäß Anspruch 10, wobei: der erste Dotierungstyp eine Dotierung vom p-Typ ist; der zweite Dotierungstyp eine Dotierung vom n-Typ ist; die erste Teilmenge (103) der mehreren n-Kanal-Feldeffekttransistoren (103, 104) n-Kanal-Feldeffekttransistoren mit hoher Schwellwertspannung umfasst; die zweite Teilmenge (104) der mehreren n-Kanal-Feldeffekttransistoren (103, 104) mindestens eines von n-Kanal-Feldeffekttransistoren mit normaler Schwellwertspannung und n-Kanal-Feldeffekttransistoren mit niedriger Schwellwertspannung umfasst; die erste Teilmenge (105) der mehreren p-Kanal-Feldeffekttransistoren (105, 106) mindestens eines von p-Kanal-Feldeffekttransistoren mit normaler Schwellwertspannung und p-Kanal-Feldeffekttransistoren mit niedriger Schwellwertspannung umfasst; und die zweite Teilmenge (106) der mehreren p-Kanal-Feldeffekttransistoren (105, 106) p-Kanal-Feldeffekttransistoren mit hoher Schwellwertspannung umfasst.
  12. Die Halbleiterstruktur (100) gemäß einem der Ansprüche 2 bis 11, die zusätzlich einen Schaltkreis (137) zum Anlegen eines Massepotenzials an den Kontakt (129) zu dem unteren Gebiet (118) und zum Anlegen einer positiven Spannung an den Kontakt zu dem tiefen Wannengebiet umfasst.
  13. Die Halbleiterstruktur (100) gemäß einem der Ansprüche 1 bis 12, die zusätzlich eine zweite Grabenisolationsstruktur (141) umfasst, die eine elektrische Isolation zwischen Transistoren der mehreren Transistoren (103-106), die sich in der gleichen Insel (113, 114) befinden, bereitstellt, wobei die zweite Grabenisolationsstruktur (141) flacher als die erste Grabenisolationsstruktur (111) ist.
  14. Ein Verfahren, das umfasst: Bereitstellen einer Halbleiter-auf-Isolator-Struktur (101), die ein Halbleitersubstrat (102), eine elektrisch isolierende Schicht (110) über dem Substrat (102) und eine Halbleiterschicht (109) über der elektrisch isolierenden Schicht (110) umfasst; Bilden einer ersten Grabenisolationsstruktur (111), die eine erste (113) und eine zweite Insel (114) der Halbleiterstruktur (100) festlegt und sich bis zu einer ersten Tiefe (115) in das Substrat (102) erstreckt; Durchführen einer ersten lonenimplantation (301), bei der Ionen eines ersten Dotierungstyps in die Halbleiterstruktur (100) implantiert werden und in dem Substrat (102) ein unteres Gebiet (118) gebildet wird, das sich mindestens bis zu einer zweiten Tiefe (116), die größer als die erste Tiefe (115) ist, erstreckt; Durchführen einer zweiten Ionenimplantation (402), bei der in einen Teil der Halbleiterstruktur (100) Ionen eines zweiten Dotierstofftyps implantiert werden und in dem Substrat (102) ein tiefes Wannengebiet (119) gebildet wird, das sich bis zu einer dritten Tiefe (117), die größer als die erste Tiefe (115) und kleiner als die zweite Tiefe (116) ist, erstreckt; Durchführen einer dritten lonenimplantation (502), bei der Ionen des ersten Dotierstofftyps in einen Teil von jeder von der ersten Insel (113) und der zweiten Insel (114) implantiert werden und in jeder von der ersten Insel (113) und der zweiten Insel (114) ein erstes Backgate-Gebiet (122, 123) gebildet wird, das mit dem unteren Gebiet (118) zusammenhängend ist; und Durchführen einer vierten Ionenimplantation (602), bei der Ionen des zweiten Dotierstofftyps in einen Teil von jeder von der ersten (113) und der zweiten (114) Insel implantiert werden und in jeder von der ersten Insel (113) und der zweiten Insel (114) ein zweites Backgate-Gebiet (124, 125) gebildet wird, das mit dem tiefen Wannengebiet (119) zusammenhängend ist.
  15. Das Verfahren gemäß Anspruch 14, das zusätzlich ein Bilden eines gemeinsamen Kontakts (129) zu dem unteren Gebiet (118) umfasst, der eine elektrische Verbindung zu einem Teil (131) des unteren Gebiets bei der ersten Insel (113) und zu einem Teil (132) des unteren Gebiets (118) bei der zweiten Insel (114) bereitstellt.
  16. Das Verfahren gemäß Anspruch 14 oder 15, das zusätzlich ein Bilden eines gemeinsamen Kontakts (128) zu dem tiefen Wannengebiet (119) umfasst, der eine elektrische Verbindung zu einem Teil (120) des tiefen Wannengebiets (119) bei der ersten Insel (113) und zu einem Teil (121) des tiefen Wannengebiets (119) bei der zweiten Insel (114) bereitstellt.
  17. Das Verfahren gemäß einem der Ansprüche 14 bis 16, bei dem der erste Dotierstofftyp ein Dotierstoff vom p-Typ ist und der zweite Dotierstofftyp ein Dotierstoff vom n-Typ ist.
  18. Das Verfahren gemäß einem der Ansprüche 14 bis 17, das zusätzlich ein Bilden mehrerer Feldeffekttransistoren (103-106) umfasst, wobei jeder der mehreren Feldeffekttransistoren (103-106) ein Kanalgebiet (139) umfasst, das sich in einem Teil der Halbleiterschicht (109) befindet.
  19. Das Verfahren gemäß Anspruch 18, das zusätzlich ein Bilden einer zweiten Grabenisolationsstruktur (141) umfasst, die eine elektrische Isolation zwischen Feldeffekttransistoren der mehreren Feldeffekttransistoren (103-106), die sich in der gleichen Insel (113, 114) befinden, bereitstellt, wobei die zweite Grabenisolationsstruktur (141) flacher als die erste Grabenisolationsstruktur (111) ist.
  20. Das Verfahren gemäß einem der Ansprüche 14 bis 19, bei dem für mindestens eine von der ersten Insel (113) und der zweiten Insel (114) gilt, dass eine Ausdehnung (133) eines Teils des tiefen Wannengebiets (119), der sich bei der jeweiligen Insel (113, 114) befindet, in mindestens einer horizontalen Richtung größer als eine Ausdehnung (134) des zweiten Backgate-Gebiets (124, 125) in der jeweiligen Insel (113, 114) in der mindestens einen horizontalen Richtung ist, wobei jede von der mindestens einen horizontalen Richtung senkrecht zu einer Dickenrichtung des Substrats (102) ist.
  21. Ein Verfahren, das umfasst: Bereitstellen einer Halbleiter-auf-Isolator-Struktur (101), die ein Halbleitersubstrat (102), eine elektrisch isolierende Schicht (110) über dem Substrat (102) und eine Halbleiterschicht (109) über der elektrisch isolierenden Schicht (110) umfasst; Bilden einer ersten Grabenisolationsstruktur (111), die eine erste Insel (113) und eine zweite Insel (114) der Halbleiterstruktur (100) festlegt und sich bis zu einer ersten Tiefe (115) in das Substrat (102) erstreckt; Bereitstellen eines unteren Gebiets (118) in dem Substrat (102), wobei das untere Gebiet (118) einen ersten Dotierstofftyp umfasst und sich mindestens bis zu einer zweiten Tiefe (116), die größer als die erste Tiefe (115) ist, erstreckt; Implantieren von Ionen eines zweiten Dotierstofftyps in einen Teil der Halbleiterstruktur (100), um in dem Substrat (102) ein tiefes Wannengebiet (119) zu bilden, wobei sich das tiefe Wannengebiet (119) bis zu einer dritten Tiefe (117), die größer als die erste Tiefe (115) und kleiner als die zweite Tiefe (116) ist, erstreckt; wobei das untere Gebiet (118) mindestens einen Teil unterhalb der ersten Grabenisolationsstruktur (111) und des tiefen Wannengebiets (119) umfasst, so dass zwischen Teilen des unteren Gebiets (118) auf gegenüberliegenden Seiten des tiefen Wannengebiets (119) und der ersten Grabenisolationsstruktur (111) ein elektrisch leitfähiger Pfad vorhanden ist; Implantieren von Ionen des ersten Dotierstofftyps in einen Teil von jeder von der ersten Insel (113) und der zweiten Insel (114), um in jeder von der ersten Insel (113) und der zweiten Insel (114) ein erstes Backgate-Gebiet (122, 123) zu bilden, das mit dem unteren Gebiet (118) zusammenhängend ist; und Implantieren von Ionen des zweiten Dotierstofftyps in einen Teil von jeder von der ersten (113) und der zweiten Insel (114), um in jeder von der ersten (113) und der zweiten (114) Insel ein zweites Backgate-Gebiet (124, 125) zu bilden, das mit dem tiefen Wannengebiet (119) zusammenhängend ist.
DE102016202110.9A 2015-03-10 2016-02-12 Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung Active DE102016202110B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/643,326 2015-03-10
US14/643,326 US9583616B2 (en) 2015-03-10 2015-03-10 Semiconductor structure including backgate regions and method for the formation thereof

Publications (2)

Publication Number Publication Date
DE102016202110A1 DE102016202110A1 (de) 2016-09-15
DE102016202110B4 true DE102016202110B4 (de) 2023-11-23

Family

ID=56800928

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016202110.9A Active DE102016202110B4 (de) 2015-03-10 2016-02-12 Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung

Country Status (2)

Country Link
US (1) US9583616B2 (de)
DE (1) DE102016202110B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI655746B (zh) * 2015-05-08 2019-04-01 創意電子股份有限公司 二極體與二極體串電路
US10090227B1 (en) * 2017-07-13 2018-10-02 Globalfoundries Inc. Back biasing in SOI FET technology
US10062713B1 (en) 2017-09-08 2018-08-28 Nxp Usa, Inc. Devices and methods for fully depleted silicon-on-insulator back biasing
US10644152B1 (en) 2019-01-28 2020-05-05 Globalfoundries Inc. Buried-channel low noise transistors and methods of making such devices
CN116053214B (zh) * 2023-03-29 2023-06-27 合肥新晶集成电路有限公司 半导体结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140183687A1 (en) 2012-01-05 2014-07-03 International Business Machines Corporation Integrated Circuit Having Back Gating, Improved Isolation and Reduced Well Resistance and Method to Fabricate Same
US20140319648A1 (en) 2013-04-26 2014-10-30 Commissariat A I'energie Atomique Et Aux Energies Alternatives Integrated circuit on soi comprising a transistor protecting from electrostatic discharges
US20150061006A1 (en) 2013-09-05 2015-03-05 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140183687A1 (en) 2012-01-05 2014-07-03 International Business Machines Corporation Integrated Circuit Having Back Gating, Improved Isolation and Reduced Well Resistance and Method to Fabricate Same
US20140319648A1 (en) 2013-04-26 2014-10-30 Commissariat A I'energie Atomique Et Aux Energies Alternatives Integrated circuit on soi comprising a transistor protecting from electrostatic discharges
US20150061006A1 (en) 2013-09-05 2015-03-05 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US9583616B2 (en) 2017-02-28
US20160268424A1 (en) 2016-09-15
DE102016202110A1 (de) 2016-09-15

Similar Documents

Publication Publication Date Title
DE112014003481B4 (de) GaN-TRANSISTOREN MIT POLYSILIZIUMSCHICHTEN ZUR BILDUNG VON ZUSÄTZLICHEN KOMPONENTEN UND VERFAHREN ZU DEREN HERSTELLUNG
DE102016202110B4 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE102008051245B4 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE102020105207A1 (de) Stark dotierte vergrabene Schicht zum Reduzieren der MOSFET-AUS-Kapazität
EP1719184B1 (de) Hochvolt-pmos-transistor
EP1741142B1 (de) Hochvolt-sperrschicht-feldeffekttransistor und herstellungsverfahren
DE2700873A1 (de) Verfahren zur herstellung von komplementaeren isolierschicht-feldeffekttransistoren
DE102013022484B3 (de) Metalloxidhalbleitereinrichtungen
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE19520958C2 (de) Halbleitervorrichtung mit Wannenbereichen und Verfahren zur Herstellung der Halbleitervorrichtung
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE10036891A1 (de) Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur
DE102016100016B4 (de) Halbleiterstruktur
DE102014110450A1 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE60037559T2 (de) Herstellungsverfahren für ein Halbleiter-Bauelement
DE102023121160A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102013225362A1 (de) Erhöhen der durchbruchsspannung einer metalloxidhalbleitereinrichtung
DE102014115743B4 (de) Integrierte schaltung und verfahren zum herstellen einer integrierten schaltung
DE19727425A1 (de) Verfahren zur Herstellung eines CMOS-Bauelementes
DE102020208073A1 (de) Hochspannungstransistor mit source/drain-gebieten von finnen und grabengatestrukturen
DE102020133745A1 (de) Integrierte schaltung mit pn-übergang und vertikal ausgerichtetem feldeffekttransistor und verfahren zur herstellung von selbigem
DE102017201249B4 (de) Halbleiterbauteil und ein Verfahren zum Verringern des Antenneneffekts in einem Halbleiterbauteil
DE102008010321B4 (de) Herstellungsverfahren für eine Vorrichtung mit Superjunctionhalbleiterelement, Vorrichtung und integrierte Schaltung mit Superjunctionhalbleiterelement
EP0974161A1 (de) Halbleiterbauelement mit struktur zur vermeidung von querströmen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division