DE102016100016B4 - Halbleiterstruktur - Google Patents

Halbleiterstruktur Download PDF

Info

Publication number
DE102016100016B4
DE102016100016B4 DE102016100016.7A DE102016100016A DE102016100016B4 DE 102016100016 B4 DE102016100016 B4 DE 102016100016B4 DE 102016100016 A DE102016100016 A DE 102016100016A DE 102016100016 B4 DE102016100016 B4 DE 102016100016B4
Authority
DE
Germany
Prior art keywords
layer
region
active region
semiconductor structure
material system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016100016.7A
Other languages
English (en)
Other versions
DE102016100016A1 (de
Inventor
Man-Ho Kwan
Fu-Wei YAO
Ru-Yi Su
Chun-Lin Tsai
Alexander Kalnitsky
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102016100016A1 publication Critical patent/DE102016100016A1/de
Application granted granted Critical
Publication of DE102016100016B4 publication Critical patent/DE102016100016B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Halbleiterstruktur, umfassend:eine erste Vorrichtung (11), die eine erste Fläche (110) aufweist, wobei die erste Vorrichtung umfasst:ein erstes aktives Gebiet (112), das durch ein erstes Materialsystem definiert ist, undeine zweite Vorrichtung (12), die eine zweite Fläche (120) aufweist, wobei die zweite Fläche (120) mit der ersten Fläche (110) komplanar ist, wobei die zweite Vorrichtung umfasst:ein zweites aktives Gebiet (122), das durch ein zweites Materialsystem definiert ist, wobei das zweite Materialsystem von dem ersten Materialsystem verschieden ist,wobei die erste Vorrichtung und die zweite Vorrichtung ferner eine Schicht (13) aus dem zweiten Materialsystem umfassen, und die erste Fläche (110) und die zweite Fläche (120) eine obere Fläche der Schicht (13) aus dem zweiten Materialsystem sind,dadurch gekennzeichnet, dass das zweite aktive Gebiet (122) eine Seite (123) aufweist, die als eine Grenze zwischen der ersten Vorrichtung (11) und der zweiten Vorrichtung (12) wirkt.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • In der letzten Zeit markiert die Entwicklung von Leistungselektronikvorrichtungen, wie z.B. Schaltern oder Gleichrichtern, die Herstellung von Leistungsvorrichtungen. Typischerweise werden Leistungsvorrichtungen aus einem III-V-Material gefertigt. Mithilfe einer Halbleiterfertigung können Leistungsvorrichtungen in eine integrierte Schaltung oder einen Chip integriert werden. Auf diese Art weisen Leistungsvorrichtungen eine kompaktere Größe und Vielseitigkeit auf.
  • US 2009 / 0 050 939 A1 und US 2015 / 0 014 740 A1 offenbaren jeweils eine Halbleiterstruktur gemäß dem Oberbegriff des Anspruchs 1. Weiterer Stand der Technik zum Gegenstand der Erfindung ist beispielsweise zu finden in US 2010 / 0 301 396 A1 und DE 10 2014 111 653 A1 .
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der nachstehenden ausführlichen Beschreibung verstanden, wenn sie zusammen mit den begleitenden Zeichnungen gelesen wird. Es ist zu beachten, dass gemäß dem Standardverfahren in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zur Klarheit der Erörterung beliebig vergrößert oder verkleinert sein.
    • 1 ist ein Diagramm einer Halbleiterstruktur gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 2 ist ein Diagramm einer Halbleiterstruktur gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 3 ist ein Querschnitt einer Halbleiterstruktur gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 4 ist ein Diagramm einer Halbleiterstruktur gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 5A bis 5G sind Diagramme, die ein Verfahren zum Herstellen einer Halbleitervorrichtung zeigen, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 6 ist ein Ablaufdiagramm, das ein Verfahren zum Ausbilden einer Halbleiterstruktur veranschaulicht, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die nachstehende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale der Erfindung bereit. Konkrete Beispiele von Komponenten und Anordnungen sind nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich lediglich Beispiele und sind nicht im beschränkenden Sinne gedacht. Zum Beispiel kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der nachstehenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet werden, und kann ebenfalls Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet werden können, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung geschieht zum Zweck der Einfachheit und Klarheit und sie schreibt an sich keine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Ausgestaltungen vor.
  • 1 ist ein Diagramm einer Halbleiterstruktur 10 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Unter Bezugnahme auf 1 umfasst die Halbleiterstruktur 10 eine erste Vorrichtung 11 und eine zweite Vorrichtung 12. Die erste Vorrichtung 11 und die zweite Vorrichtung 12 weisen eine erste Fläche 110 bzw. eine zweite Fläche 120 auf. Die erste Fläche 110 ist mit der zweiten Fläche 120 komplanar.
  • In einigen Ausführungsformen ist die erste Vorrichtung 11 eine aktive Siliziumvorrichtung, wie z.B. Transistoren, Dioden, Photodioden, Fuses, Widerstände, Kondensatoren usw. Zum Beispiel umfassen die Transistoren Metall-Oxid-Halbleiter-Transistoren (MOS-Transistoren), Bipolartransistoren (BJTs) komplementäre MOS-Transistoren (CMOS-Transistoren) usw. Des Weiteren kann die erste Vorrichtung 11 eine Logikvorrichtung, eine Speichervorrichtung (zum Beispiel einen statischen Direktzugriffspeicher (SRAM)), eine Hochfrequenzvorrichtung (HF-Vorrichtung), eine Eingabe-/Ausgabevorrichtung (I/O-Vorrichtung), eine SoC-Vorrichtung (System auf einem Chip), andere geeignete Arten von Vorrichtungen oder Kombinationen davon umfassen.
  • In einigen Ausführungsformen ist die zweite Vorrichtung 12 Hochspannungsvorrichtungen oder Leistungsvorrichtungen, die allgemein als Schalter oder Gleichrichter in leistungselektronischen Schaltungen oder in integrierten Schaltungen verwendet werden. Einige übliche Leistungsvorrichtungen sind zum Beispiel die Leistungsdiode, der Thyristor, der Leistungs-Metall-Oxid-Halbleiter-Feldeffekttransistor (Leistungs-MOSFET), der Bipolartransistor (BJT) und der Bipolartransistor mit isolierter Gate-Elektrode (IGBT). Eine Leistungsdiode oder ein Leistungs-MOSFET arbeitet nach ähnlichen Prinzipien wie ihr/sein leistungsarmes Gegenstück, ist aber in der Lage, einen größeren Strombetrag zu führen, und in der Regel ist sie/er in der Lage, eine größere Sperrvorspannung im ausgeschalteten Zustand zu unterstützen.
  • Die erste Vorrichtung 11 umfasst ein erstes aktives Gebiet 112. Das erste aktive Gebiet 112 ist in einem ersten Vorrichtungsgebiet 14A eines Substrats 14 angeordnet. Das erste Vorrichtungsgebiet 14A ist ein Abschnitt des mit der ersten Vorrichtung 11 assoziierten Substrats 14. Das Substrat 14 und das erste aktive Gebiet 112 sind aus einem ersten Materialsystem gefertigt. In einigen Ausführungsformen werden das Substrat 14 und das erste aktive Gebiet 112 aus Silizium gefertigt. Des Weiteren umfasst die erste Vorrichtung 11 ein erstes Gebiet 13A einer Schicht 13 über dem ersten Vorrichtungsgebiet 14A. Die Schicht 13 ist auf einem zweiten Materialsystem gefertigt, das von dem ersten Materialsystem verschieden ist. Zum Beispiel wird die Schicht 13 aus einem III-V-Material gefertigt, das Galliumarsenid, Indiumarsenid, Indiumgalliumarsenid, Indiumphosphid, Galliumnitrid, Indiumantimonid, Galliumantimonid, Galliumphosphid und/oder ternäre und quaternäre Verbindungen davon oder Mischungen oder Legierungen davon sein kann.
  • In einigen Ausführungsformen umfasst das Substrat 14 Siliziumgermanium, Gallium-Arsen, Gallium-Kohlenstoff oder andere geeignete Halbleitermaterialien. In einigen Ausführungsformen umfasst ferner das Substrat 14 dotierte Gebiete, wie z.B. eine P-Wanne und eine N-Wanne (nicht dargestellt). In einigen anderen Ausführungsformen umfasst das Substrat 14 außerdem andere Merkmale, wie z.B. eine vergrabene Schicht und/oder eine epitaktische Schicht. Außerdem ist in einigen Ausführungsformen das Substrat 14 ein Halbleiter auf einem Isolator, wie z.B. Silizium auf einem Isolator (SOI). In anderen Ausführungsformen umfasst das Halbleitersubstrat 14 eine dotierte Epi-Schicht, eine Gradient-Halbleiterschicht und/oder es umfasst außerdem eine Halbleiterschicht, die über einer anderen Halbleiterschicht eines anderen Typs liegt, wie z.B. eine Siliziumschicht auf einer Siliziumgermaniumschicht. In einigen anderen Beispielen umfasst ein Verbindungshalbleitersubstrat eine mehrschichtige Siliziumstruktur oder ein Siliziumsubstrat kann eine mehrschichtige Verbindungshalbleiterstruktur umfassen. In einigen Ausführungsformen kann das Substrat 14 andere Elementhalbleiter, wie z.B. Germanium und Diamant, umfassen. In einigen Ausführungsformen umfasst das Substrat 14 einen Verbindungshalbleiter, wie z.B. Siliziumkarbid, Galliumarsenid, Indiumarsenid oder Indiumphosphid.
  • Gleichermaßen umfassen die zweite Vorrichtung 12 ein zweites aktives Gebiet 122 in einem zweiten Gebiet 13B der Schicht 13. Das zweite aktive Gebiet 122 ist aus einem zweiten Materialsystem aufgebaut. In einigen Ausführungsformen überlappt das zweite aktive Gebiet 122 nicht das erste aktive Gebiet 112 in dem ersten Vorrichtungsgebiet 14A. Das zweite aktive Gebiet 122 weist eine Seite 123 auf, die mit einer gestrichelten Linie 132 gekennzeichnet ist. Die Seite 123 des zweiten aktiven Gebiets 122 wirkt als eine Grenze zwischen der ersten Vorrichtung 11 und der zweiten Vorrichtung 12. Des Weiteren umfasst die zweite Vorrichtung 12 außerdem ein zweites Vorrichtungsgebiet 14B des Substrats 14. Das zweite Vorrichtungsgebiet 14B des Substrats 14 ist mit der zweiten Vorrichtung 12 assoziiert. Das zweite Vorrichtungsgebiet 14B befindet sich unterhalb des zweiten aktiven Gebiets 122.
  • In einigen Ausführungsformen bilden die erste Fläche 110 und die zweite Fläche 120 eine komplanare Fläche, die die Fläche der Schicht 13 darstellt. Das heißt, es besteht im Wesentlichen keine Stufe zwischen der ersten Fläche 110 und der zweiten Fläche 120. In der vorliegenden Ausführungsform sind die erste Vorrichtung 11 und die zweite Vorrichtung 12 direkt zueinander benachbart. Die Halbleiterstruktur 10 wird kompakter, und daher weist die Halbleiterstruktur 10 verhältnismäßig niedrige Flächenkosten auf. Des Weiteren werden die erste Vorrichtung 11 und die zweite Vorrichtung 12 integriert, ohne dass sie einem Bondvorgang unterzogen werden. Außerdem erleichtert ferner die Tatsache, dass zwischen der ersten Fläche 110 und der zweiten Fläche 120 keine Stufe besteht, die anschließenden Metallisierungsvorgänge, bei denen die Qualität der Fotolithografie stark von der Höhengleichmäßigkeit der hervorstehenden Fläche abhängt.
  • In einigen vorhandenen Halbleiterstrukturen, die ein III-V-Materialsystem und ein Si-Materialsystem integrieren, werden die zwei Materialsysteme mithilfe eines Bondvorgangs verbunden, zum Beispiel wird das Si-Materialsystem auf dem III-V-Materialsystem gestapelt. Der Bondvorgang zieht verhältnismäßig hohe Kosten nach sich. Des Weiteren besteht aufgrund des Bondvorgangs in der Regel ein Stufenunterschied zwischen einer Fläche des III-V-Materialsystems und einer Fläche des Si-Materialsystems. In das Gebiet in der Nähe des Stufenunterschieds kann keine aktive Vorrichtung implementiert werden, und daher wird ein vorbestimmtes Vorrichtungsgebiet verschwendet. Demzufolge nimmt eine derartige Halbleiterstruktur, die einen Stufenunterschied zwischen integrierten Vorrichtungen aufweist, eine größere Fläche in Anspruch, und daher weist sie verhältnismäßig hohe Flächenkosten auf.
  • 2 ist ein Diagramm einer Halbleiterstruktur 20 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Unter Bezugnahme auf 2 ist die Halbleiterstruktur 20 der unter Bezugnahme auf 1 beschriebenen und dargestellten Halbleiterstruktur 10 ähnlich mit dem Unterschied, dass die Halbleiterstruktur 20 ein Isolationsgebiet 27 in der ersten Vorrichtung 21 umfasst.
  • Das Isolationsgebiet 27 befindet sich in dem ersten Gebiet 13A der Schicht 13 aus dem zweiten Materialsystem und über dem ersten aktiven Gebiet 112. Das Isolationsgebiet 27 ist derart ausgelegt, dass es Ladungsträger des zweiten aktiven Gebiets 122 abstößt, so dass sie nicht in das erste Gebiet 13A der Schicht 13 in der ersten Vorrichtung 21 gelangen. Das Isolationsgebiet 27 weist eine erste Seite 271 und eine gegenüber der ersten Seite 271 liegende zweite Seite 272 auf. Die erste Seite 271 überlappt die Seite 123 des zweiten aktiven Gebiets 122 und wird verwendet, um die Grenze zwischen der ersten Vorrichtung 11 und der zweiten Vorrichtung 12 zu bestimmen. Wenn sich die erste Seite 271 des Isolationsgebiets 27 zu einer Seite 124 des zweiten aktiven Gebiets 122 hin erstreckt, verringert sich die Größe der zweiten Vorrichtung 12 und die Größe der ersten Vorrichtung 11 steigt, und umgekehrt.
  • Des Weiteren weist das erste aktive Gebiet 112 eine erste Seite 113 und eine gegenüber der ersten Seite 113 liegende zweite Seite 114 auf. In den vorliegenden Ausführungsformen ist ein erster Abstand W1 zwischen der ersten Seite 271 und der zweiten Seite 272 des Isolationsgebiets 27 größer als ein zweiter Abstand W2 zwischen der ersten Seite 113 und der zweiten Seite 114 des ersten aktiven Gebiets 112. In einigen Ausführungsformen beträgt ein Unterschied zwischen dem ersten Abstand W1 und dem zweiten Abstand W2 weniger als 10 µm.
  • Aus ähnlichen Gründen wie bei der Ausführungsform von 1 sind die Flächenkosten verhältnismäßig gering und die Herstellung der Halbleiterstruktur 20 wird aufgrund des nicht vorhandenen Bedarfs nach dem Bondvorgang einfacher, da die erste Fläche 110 der ersten Vorrichtung 21 mit der zweiten Fläche 120 der zweiten Vorrichtung 12 komplanar ist.
  • 3 ist ein Querschnitt einer Halbleiterstruktur 30 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Unter Bezugnahme auf 3 ist die Halbleiterstruktur 30 der unter Bezugnahme auf 2 beschriebenen und dargestellten Halbleiterstruktur 20 ähnlich mit dem Unterschied, dass die Halbleiterstruktur 30 mehr Einzelheiten einer ersten Vorrichtung 31 und einer zweiten Vorrichtung 32 umfasst.
  • Die erste Vorrichtung 31 und die zweite Vorrichtung 32 sind jeweils der ersten Vorrichtung 21 bzw. der zweiten Vorrichtung 12, die unter Bezugnahme auf 2 beschrieben und dargestellt wurden, ähnlich mit dem Unterschied, dass die erste Vorrichtung 31 ein erstes aktives Gebiet 312 mit zwei dotierten Gebieten 314 und 316 darin umfasst, die zweite Vorrichtung 32 ein zweites aktives Gebiet 322 umfasst, und die erste Vorrichtung 31 und die zweite Vorrichtung 32 eine Schicht aus dem zweiten Materialsystem umfassen. Das zweite Materialsystem weist eine erste Bandlückenschicht 36 und eine zweite Bandlückenschicht 38 auf.
  • Das erste aktive Gebiet 312 und die zwei dotierten Gebiete 314 und 316 definieren eine aktive Vorrichtung, wie z.B. einen Transistor. Zum Beispiel wird das aktive Gebiet 312 mit einem Dotierstoff des p-Typs dotiert, und die dotierten Gebiete 314 und 316 werden mit einem Dotierstoff des n-Typs dotiert. Auf eine solche Weise definieren das erste aktive Gebiet 312 und die dotierten Gebiete 314 und 316 n-Typ-Halbleitervorrichtungen, wie z.B. n-Kanal-Metall-Oxid-Halbleiter-Feldeffekttransistoren (n-Kanal-MOSFETs). Alternativ wird zum Beispiel das erste aktive Gebiet 312 mit einem Dotierstoff des n-Typs dotiert, und die dotierten Gebiete 314 und 316 werden mit einem Dotierstoff des p-Typs dotiert. Auf eine solche Weise definieren das erste aktive Gebiet 312 und die dotierten Gebiete 314 und 316 p-Typ-Halbleitervorrichtungen, wie z.B. p-Kanal-Metall-Oxid-Halbleiter-Feldeffekttransistoren (p-Kanal-MOSFETs). Die aktive Vorrichtung wird mit einer anderen Vorrichtung über eine Verbindung 37 und eine strukturierte leitfähige Schicht 35 auf der zweiten Bandlückenschicht 38 aus dem zweiten Materialsystem kommunikativ gekoppelt. Zum Beispiel ist die Verbindung 37 eine GaN-Durchkontaktierung (through-GaN-Via, TGV), und die strukturierte leitfähige Schicht 35 ist eine erste Metallschicht nach den Front-End-Vorgängen. Die Verbindung 37 führt durch die Schicht, die die erste Bandlückenschicht 36 und die zweite Bandlückenschicht 38 umfasst, hindurch und ist derart ausgelegt, dass sie die strukturierte leitfähige Schicht 35 an einem Ende und das erste aktive Gebiet 312 an dem anderen Ende verbindet.
  • Die erste Bandlückenschicht 36 und die zweite Bandlückenschicht 38 werden aus dem zweiten Materialsystem gefertigt. In einigen Ausführungsformen ist die zweite Bandlücke größer als die erste Bandlücke. In der vorliegenden Ausführungsform ist die erste Bandlückenschicht 36 GaN und die zweite Bandlückenschicht 38 ist AlGaN, obwohl die Offenbarung nicht darauf beschränkt ist. Die erste Bandlückenschicht 36 und die zweite Bandlückenschicht 38 können Galliumarsenid, Indiumarsenid, Indiumgalliumarsenid, Indiumphosphid, Galliumnitrid, Indiumantimonid, Galliumantimonid, Galliumphosphid und/oder ternäre und quaternäre Verbindungen davon oder Mischungen oder Legierungen davon sein.
  • Des Weiteren umfasst die erste Vorrichtung 31 einen ersten Abschnitt 36A der ersten Bandlückenschicht 36 und einen ersten Abschnitt 38A der zweiten Bandlückenschicht 38. Der erste Abschnitt 36A und der erste Abschnitt 38A sind mit der ersten Vorrichtung 31 assoziiert. Der erste Abschnitt 36A der ersten Bandlückenschicht 36 befindet sich auf dem ersten Vorrichtungsgebiet 14A des Substrats 14. Der erste Abschnitt 38A der zweiten Bandlückenschicht 38 befindet sich auf dem ersten Abschnitt 36A der ersten Bandlückenschicht 36.
  • Das Isolationsgebiet 27 liegt über dem ersten Vorrichtungsgebiet 14A und quer über einer Grenzfläche zwischen dem ersten Abschnitt 36A der ersten Bandlückenschicht 36 und dem zweiten Abschnitt 38A der zweiten Bandlückenschicht 38. Aus ähnlichen Gründen wie bei der Ausführungsform von 2 fließt auf diese Weise ein in der zweiten Vorrichtung 32 erzeugtes zweidimensionales Elektronengas (2-DEG) in keinen Abschnitt der ersten Vorrichtung 31, da negativ geladene Ionen Elektronen, die aus dem zweiten aktiven Gebiet 322 der zweiten Vorrichtung 32 kommen, abstoßen.
  • Andererseits umfasst die zweite Vorrichtung 32 einen zweiten Abschnitt 36B der ersten Bandlückenschicht 36 und einen zweiten Abschnitt 38B der zweiten Bandlückenschicht 38. Der zweite Abschnitt 36B und der zweite Abschnitt 38B sind mit der zweiten Vorrichtung 32 assoziiert. Der zweite Abschnitt 36B der ersten Bandlückenschicht 36 befindet sich auf dem zweiten Vorrichtungsgebiet 14B des Substrats 14. Der zweite Abschnitt 38B der zweiten Bandlückenschicht 38 befindet sich auf dem zweiten Abschnitt 36B der ersten Bandlückenschicht 36.
  • Das zweite aktive Gebiet 322 wird durch die erste Bandlückenschicht 36 und die zweite Bandlückenschicht 38 definiert. Da die Bandlücke der zweiten Bandlückenschicht 38 größer ist als jene der ersten Bandlückenschicht 36 liegt eine Bandlücken-Unstetigkeit zwischen der ersten Bandlückenschicht 36 und der zweiten Bandlückenschicht 38 vor. Die Elektronen aus einem piezoelektrischen Effekt in der zweiten Bandlückenschicht 38 fallen in die erste Bandlückenschicht 36, was zu einer sehr dünnen Schicht (d.h. dem zweiten aktiven Gebiet 322) stark beweglicher leitfähiger Elektronen in der ersten Bandlückenschicht 36 führt. Die dünne Schicht aus dem 2-DEG ist an der Grenzfläche zwischen der ersten Bandlückenschicht 36 und der zweiten Bandlückenschicht 38 angeordnet. Daher weist der Ladungsträgerkanal eine hohe Elektronenbeweglichkeit auf, da die erste Bandlückenschicht 36 undotiert oder unabsichtlich dotiert ist, und sich die Elektronen ohne Kollisionen oder mit im Wesentlichen reduzierten Kollisionen mit den Verunreinigungen bewegen können. Es ist zu beachten, dass zur Klarheit der Darstellung die Abmessung des zweiten aktiven Gebiets 322 übermäßig groß ist.
  • Zur Kommunikation mit einer anderen Vorrichtung, wie z.B. der aktiven Vorrichtung der ersten Vorrichtung 31, befindet sich außerdem die leitfähige strukturierte Schicht 35 auf dem zweiten Abschnitt 38B der zweiten Bandlückenschicht 38, und jene leitfähige strukturierte Schicht 35 ist mit dem zweiten aktiven Gebiet 322 gekoppelt, und ferner mit einem Drain, einem Gate und einer Source eines Transistors gekoppelt, wenn der zweite Abschnitt 36B der zweiten Bandlückenschicht 36 und der zweite Abschnitt 38B der zweiten Bandlückenschicht 38 Transistoren definieren.
  • In der vorliegenden Ausführungsform sind die erste Fläche 110 und die zweite Fläche 120 eine Fläche der zweiten Bandlückenschicht 38. Daher ist die erste Fläche 110 mit der zweiten Fläche 120 komplanar. Aus ähnlichen Gründen wie bei der Ausführungsform von 1 sind die Kosten pro Fläche verhältnismäßig gering und die Herstellung der Halbleiterstruktur 30 wird aufgrund des nicht vorhandenen Bedarfs nach dem Bondvorgang einfacher, da die erste Fläche 110 der ersten Vorrichtung 31 mit der zweiten Fläche 120 der zweiten Vorrichtung 32 komplanar ist.
  • 4 ist ein Querschnitt einer Halbleiterstruktur 40 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Unter Bezugnahme auf 4 ist die Halbleiterstruktur 40 der unter Bezugnahme auf 3 beschriebenen und dargestellten Halbleiterstruktur 30 ähnlich mit dem Unterschied, dass die Halbleiterstruktur 40 eine andere erste Vorrichtung 41 umfasst.
  • Die erste Vorrichtung 41 ist der unter Bezugnahme auf 3 beschriebenen und dargestellten ersten Vorrichtung 31 ähnlich mit dem Unterschied, dass die erste Vorrichtung 41 ein erstes aktives Gebiet 412 mit einem dotierten Gebiet 414 in dem ersten Vorrichtungsgebiet 14A des Substrats 14 umfasst. Das erste aktive Gebiet 412 und das dotierte Gebiet 414 definieren eine Zener-Diode (oder einen Gleichrichter). Das dotierte Gebiet 414 dient als eine Anode der Zener-Diode und das erste aktive Gebiet dient als eine Kathode der Zener-Diode. Die Verbindung 37 führt durch die erste Bandlückenschicht 36 und die zweite Bandlückenschicht 38 hindurch und ist derart ausgelegt, dass sie das dotierte Gebiet 414 und das erste aktive Gebiet 412 an einem Ende und die strukturierte leitfähige Schicht 35 an dem anderen Ende verbindet.
  • Aus ähnlichen Gründen wie bei der Ausführungsform von 1 sind die Kosten pro Fläche verhältnismäßig gering und die Herstellung der Halbleiterstruktur 40 wird aufgrund des nicht vorhandenen Bedarfs nach dem Bondvorgang einfacher, da die erste Fläche 110 der ersten Vorrichtung 41 mit der zweiten Fläche 120 der zweiten Vorrichtung 32 komplanar ist.
  • 5A bis 5G sind Diagramme, die ein Verfahren zum Herstellen einer Halbleiterstruktur zeigen, gemäß einigen Ausführungsformen. Unter Bezugnahme auf 5A wird ein Substrat 502 bereitgestellt. Das Substrat 502 umfasst ein erstes Vorrichtungsgebiet 502A und ein zweites Vorrichtungsgebiet 502B. Das erste Vorrichtungsgebiet 502A und das zweite Vorrichtungsgebiet 502B sind jeweils mit einer ersten Vorrichtung bzw. einer zweiten Vorrichtung der Halbleiterstruktur assoziiert. In einigen Ausführungsformen umfasst das Substrat 502 ein Substrat des p-Typs.
  • Unter Bezugnahme auf 5B wird ein erstes aktives Gebiet 504 in dem Substrat 502 zum Beispiel mithilfe eines Ionenimplantationsvorgangs ausgebildet. In einigen Ausführungsformen wird das erste aktive Gebiet 504 mit einem Dotierstoff des n-Typs dotiert. In anderen Ausführungsformen wird das erste aktive Gebiet 504 mit einem Dotierstoff des p-Typs dotiert.
  • Unter Bezugnahme auf 5C werden dotierte Gebiete 506 in dem ersten aktiven Gebiet 504 zum Beispiel mithilfe eines Ionenimplantationsvorgangs, auf den ein Ausheilungsvorgang folgt, ausgebildet. In einigen Ausführungsformen werden die dotierten Gebiete 506 mit einem Dotierstoff des n-Typs dotiert. In anderen Ausführungsformen werden die dotierten Gebiete 506 mit einem Dotierstoff des p-Typs dotiert. Mit dem ersten aktiven Gebiet 504 aus dem n-Typ-Dotierstoff und den dotierten Gebieten 506 aus dem p-Typ-Dotierstoff wird ein PMOS-Transistor in dem Substrat 502 ausgebildet. Dagegen wird mit dem ersten aktiven Gebiet 504 aus dem p-Typ-Dotierstoff und den dotierten Gebieten 506 aus dem n-Typ-Dotierstoff ein NMOS-Transistor in dem Substrat 502 ausgebildet. Die dotierten Gebiete 506 dienen als ein Drain oder eine Source des NMOS-Transistors oder des PMOS-Transistors.
  • Unter Bezugnahme auf 5D wird eine erste Bandlückenschicht 508 auf dem Substrat 502 zum Beispiel mithilfe eines Abscheidungsvorgangs ausgebildet. Außerdem wird eine zweite Bandlückenschicht 510 auf der ersten Bandlückenschicht 508 zum Beispiel mithilfe eines Abscheidungsvorgangs ausgebildet. Die Bandlücke der zweiten Bandlückenschicht 510 ist größer als jene der ersten Bandlückenschicht 508 Zum Beispiel wird die erste Bandlückenschicht 508 aus einem Material aus GaN gefertigt, und die zweite Bandlückenschicht 510 wird aus einem Material aus AlGaN gefertigt.
  • Unter Bezugnahme auf 5E wird ein Isolationsgebiet 512 in der ersten Bandlückenschicht 508 und der zweiten Bandlückenschicht 510 zum Beispiel mithilfe eines Implantationsvorgangs ausgebildet, der negativ geladene Ionen in eine freigelegte zweite Bandlückenschicht 510, die mit dem ersten Vorrichtungsgebiet 502A assoziiert ist, implantiert. Insbesondere das Isolationsgebiet 512 quer über einer Grenzfläche zwischen der ersten Bandlückenschicht 508 und der zweiten Bandlückenschicht 510, die mit dem ersten Vorrichtungsgebiet assoziiert sind.
  • Unter Bezugnahme auf 5F wird eine Verbindung 514 in der ersten Bandlückenschicht 508 und der zweiten Bandlückenschicht 510 zum Beispiel mithilfe eines Ätzvorgangs ausgebildet, der einen Durchkontaktierungsgraben, der die dotierten Gebiete 506 und einen Abschnitt des ersten aktiven Gebiets 504 freilegt, ausbildet und auf den ein Abscheidungsvorgang folgt, der leitfähige Materialien in dem Durchkontaktierungsgraben abscheidet, um die Verbindung 514 auszubilden. Zum Beispiel ist die Verbindung 514 eine GaN-Durchkontaktierung (TGV). Ein durch das erste aktive Gebiet 504 und die dotierten Gebiete 506 definierter Transistor wird mit einer anderen Vorrichtung über eine Verbindung 514 kommunikativ gekoppelt.
  • Unter Bezugnahme auf 5G wird eine strukturierte leitfähige Schicht 516 auf der zweiten Bandlückenschicht 510 zum Beispiel mithilfe eines Abscheidungsvorgangs, auf den ein Ätzvorgang folgt, ausgebildet. Es ist zu beachten, dass die strukturierte leitfähige Schicht 516 sowohl auf dem ersten Vorrichtungsgebiet 502A als auch dem zweiten Vorrichtungsgebiet 502B angeordnet werden kann. In einigen Ausführungsformen ist die strukturierte leitfähige Schicht 516 eine erste Metallschicht nach den Front-End-Vorgängen.
  • In der vorliegenden Ausführungsform ist eine Fläche der Halbleiterstruktur eine Fläche der zweiten Bandlückenschicht 510. Daher ist eine Fläche der ersten Vorrichtung (die sich auf eine Vorrichtung auf einer rechten Seite der gestrichelten Linie bezieht und deren aktives Gebiet durch ein erstes Materialsystem definiert ist) mit einer Fläche der zweiten Vorrichtung (die sich auf eine Vorrichtung auf einer linken Seite der gestrichelten Linie bezieht und deren aktives Gebiet durch das zweite Materialsystem definiert ist) komplanar. Aus ähnlichen Gründen wie bei der Ausführungsform von 1 sind die Kosten pro Fläche der Halbleiterstruktur verhältnismäßig gering und die Herstellung der Halbleiterstruktur wird aufgrund des nicht vorhandenen Bedarfs nach dem Bondvorgang einfacher.
  • Fig. 6 ist ein Ablaufdiagramm, das ein Verfahren zum Ausbilden einer Halbleiterstruktur veranschaulicht, gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Unter Bezugnahme auf 6 wird in Vorgang 600 ein Substrat aus einem ersten Materialsystem bereitgestellt. Das Substrat umfasst ein erstes Vorrichtungsgebiet und ein zweites Vorrichtungsgebiet. Das erste Vorrichtungsgebiet und das zweite Vorrichtungsgebiet sind jeweils mit einer ersten Vorrichtung bzw. einer zweiten Vorrichtung assoziiert. Das Substrat ist dem Substrat 14 oder dem Substrat 502, die unter Bezugnahme auf 4 bzw. 5A beschrieben und dargestellt wurden, ähnlich. Außerdem sind das erste Vorrichtungsgebiet und das zweite Vorrichtungsgebiet dem ersten Vorrichtungsgebiet 14A und dem zweiten Vorrichtungsgebiet 14B, die unter Bezugnahme auf 3 beschrieben und dargestellt wurden, ähnlich. In einer Ausführungsform ist das Substrat ein Substrat des p-Typs.
  • In Vorgang 602 wird ein erstes aktives Gebiet in dem ersten Vorrichtungsgebiet definiert, und anschließend werden dotierte Gebiete in dem ersten aktiven Gebiet definiert. In einer Ausführungsform ist das erste aktive Gebiet eine n-Wanne und die dotierten Gebiete umfassen einen Dotierstoff des p-Typs, was zu einem PMOS-Transistor führt. In einer anderen Ausführungsform ist das erste aktive Gebiet eine p-Wanne und die dotierten Gebiete umfassen einen Dotierstoff des n-Typs.
  • In Vorgang 604 wird eine erste Bandlückenschicht aus einem zweiten Materialsystem auf dem Substrat ausgebildet. Die erste Bandlückenschicht ist der unter Bezugnahme auf 3 beschriebenen und dargestellten ersten Bandlückenschicht 36 ähnlich. Das zweite Materialsystem ist von dem ersten Materialsystem verschieden. Zum Beispiel umfasst das erste Materialsystem Silizium, während das zweite Materialsystem ein III-V-Material, das Galliumarsenid, Indiumarsenid, Indiumgalliumarsenid, Indiumphosphid, Galliumnitrid, Indiumantimonid, Galliumantimonid, Galliumphosphid und/oder ternäre und quaternäre Verbindungen davon oder Mischungen oder Legierungen davon sein kann, umfasst. In der vorliegenden Ausführungsform ist die erste Bandlückenschicht eine GaN-Schicht.
  • In Vorgang 606 wird eine zweite Bandlückenschicht aus dem zweiten Materialsystem auf der ersten Bandlückenschicht ausgebildet. Die zweite Bandlückenschicht ist der unter Bezugnahme auf 3 beschriebenen und dargestellten zweiten Bandlückenschicht 38 ähnlich. Die Bandlücke der zweiten Bandlückenschicht ist größer als jene der ersten Bandlückenschicht. Auf eine solche Weise wird ein zweites aktives Gebiet durch eine Grenzfläche der ersten Bandlückenschicht und der zweiten Bandlückenschicht definiert. In der vorliegenden Ausführungsform ist die zweite Bandlückenschicht eine AlGaN-Schicht.
  • Nach dem Vorgang 606 wird in Vorgang 608 ein Isolationsgebiet an einer Grenzfläche zwischen der ersten Bandlückenschicht und der zweiten Bandlückenschicht definiert. Das Isolationsgebiet ist dem der unter Bezugnahme auf 3 beschriebenen und dargestellten Isolationsgebiet 27 ähnlich. Aus ähnlichen Gründen wie bei der Ausführungsform von 2 ist das Isolationsgebiet derart ausgelegt, dass es Elektronen, die aus dem zweiten aktiven Gebiet des zweiten Vorrichtungsgebiets 502B kommen, abstößt.
  • In Vorgang 610 wird eine Verbindung ausgebildet. Die Verbindung führt durch die erste Bandlückenschicht und die zweite Bandlückenschicht an dem ersten Vorrichtungsgebiet 502A hindurch und verbindet das erste aktive Gebiet an einem Ende und eine nachstehend besprochene leitfähige Schicht an dem anderen Ende.
  • In Vorgang 612 wird eine strukturierte leitfähige Schicht auf der zweiten Bandlückenschicht derart ausgebildet, dass sie mit der Verbindung in Verbindung steht. Die strukturierte leitfähige Schicht wird mit dem ersten aktiven Gebiet über die Verbindung elektrisch gekoppelt.
  • Einige Ausführungsformen weisen eines/einen der nachstehenden Merkmale und/oder Vorteile oder eine Kombination davon. In einigen Ausführungsformen umfasst eine Halbleiterstruktur eine erste Vorrichtung, die eine erste Fläche aufweist, und eine zweite Vorrichtung, die eine zweite Fläche aufweist. Die zweite Fläche ist mit der ersten Fläche komplanar. Die erste Vorrichtung umfasst ein erstes aktives Gebiet, das durch ein erstes Materialsystem definiert ist. Die zweite Vorrichtung umfasst ein zweites aktives Gebiet, das durch ein zweites Materialsystem definiert ist. Das zweite Materialsystem ist von dem ersten Materialsystem verschieden.
  • In einigen Ausführungsformen umfasst eine Halbleiterstruktur ein Siliziumsubstrat und eine III-V-Schicht. Das Siliziumsubstrat weist darin ein aktives Gebiet auf. Die III-V-Schicht befindet sich auf dem Substrat und über dem aktiven Gebiet des Siliziumsubstrats.
  • In einigen Ausführungsformen umfasst ein Verfahren zum Herstellen einer Halbleiterstruktur mindestens die folgenden Vorgänge. Ein Substrat aus einem ersten Materialsystem wird bereitgestellt. Das Substrat weist ein erstes Vorrichtungsgebiet und ein zweites Vorrichtungsgebiet auf. Ein aktives Gebiet in dem ersten Vorrichtungsgebiet wird definiert. Eine Schicht aus einem zweiten Materialsystem wird auf dem Substrat ausgebildet. Das zweite Materialsystem ist von dem ersten Materialsystem verschieden. Ein Isolationsgebiet wird in einem Abschnitt der Schicht über dem ersten Vorrichtungsgebiet definiert.

Claims (10)

  1. Halbleiterstruktur, umfassend: eine erste Vorrichtung (11), die eine erste Fläche (110) aufweist, wobei die erste Vorrichtung umfasst: ein erstes aktives Gebiet (112), das durch ein erstes Materialsystem definiert ist, und eine zweite Vorrichtung (12), die eine zweite Fläche (120) aufweist, wobei die zweite Fläche (120) mit der ersten Fläche (110) komplanar ist, wobei die zweite Vorrichtung umfasst: ein zweites aktives Gebiet (122), das durch ein zweites Materialsystem definiert ist, wobei das zweite Materialsystem von dem ersten Materialsystem verschieden ist, wobei die erste Vorrichtung und die zweite Vorrichtung ferner eine Schicht (13) aus dem zweiten Materialsystem umfassen, und die erste Fläche (110) und die zweite Fläche (120) eine obere Fläche der Schicht (13) aus dem zweiten Materialsystem sind, dadurch gekennzeichnet, dass das zweite aktive Gebiet (122) eine Seite (123) aufweist, die als eine Grenze zwischen der ersten Vorrichtung (11) und der zweiten Vorrichtung (12) wirkt.
  2. Halbleiterstruktur nach Anspruch 1, wobei das erste Materialsystem Si umfasst, und das zweite Materialsystem ein III-V-Material umfasst.
  3. Halbleiterstruktur nach Anspruch 1 oder 2, wobei die erste Vorrichtung (11) und die zweite Vorrichtung (12) ferner ein Substrat (14) umfassen, wobei das Substrat ein mit der ersten Vorrichtung assoziiertes erstes Vorrichtungsgebiet (14A) und ein mit der zweiten Vorrichtung assoziiertes zweites Vorrichtungsgebiet (14B) umfasst, wobei das erste aktive Gebiet (112) in dem ersten Vorrichtungsgebiet (14A) angeordnet ist.
  4. Halbleiterstruktur nach einem der Ansprüche 1 bis 3, wobei das zweite aktive Gebiet (122) in der Schicht (13) liegt.
  5. Halbleiterstruktur nach einem der Ansprüche 1 bis 4, wobei die erste Vorrichtung (11, 21) ein Isolationsgebiet (27) in der Schicht (13) aus dem zweiten Materialsystem und über dem ersten aktiven Gebiet (112) umfasst.
  6. Halbleiterstruktur nach Anspruch 5, wobei das Isolationsgebiet (27) eine erste Seite (271) und eine gegenüber der ersten Seite liegende zweite Seite (272) aufweist, und das erste aktive Gebiet (112) eine erste Seite (113) und eine gegenüber der ersten Seite liegende zweite Seite (114) aufweist, wobei ein erster Abstand (W1) zwischen der ersten Seite und der zweiten Seite des Isolationsgebiets größer ist als ein zweiter Abstand (W2) zwischen der ersten Seite und der zweiten Seite des ersten aktiven Gebiets.
  7. Halbleiterstruktur nach Anspruch 6, wobei ein Unterschied zwischen dem ersten Abstand (W1) und dem zweiten Abstand (W2) kleiner als 10 µm ist.
  8. Halbleiterstruktur nach einem der Ansprüche 1 bis 7, wobei die Schicht (13) eine erste Bandlückenschicht (36) und eine zweite Bandlückenschicht (38) auf der ersten Bandlückenschicht umfasst, wobei die Bandlücke der zweiten Bandlückenschicht größer ist als jene der ersten Bandlückenschicht.
  9. Halbleiterstruktur nach Anspruch 8, wobei die erste Vorrichtung (31) ein Isolationsgebiet (27) über dem ersten Vorrichtungsgebiet (14A) und quer über einer Grenzfläche zwischen der ersten Bandlückenschicht (36) und der zweiten Bandlückenschicht (38) umfasst.
  10. Halbleiterstruktur nach einem der Ansprüche 1 bis 9, die ferner eine strukturierte leitfähige Schicht (35) auf der Schicht (13) aus dem zweiten Materialsystem umfasst, wobei die erste Vorrichtung (31) ferner eine Verbindung (37) umfasst, die durch die Schicht (13) hindurchführt und die strukturierte leitfähige Schicht (35) und das erste aktive Gebiet (312) verbindet.
DE102016100016.7A 2015-10-30 2016-01-03 Halbleiterstruktur Active DE102016100016B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/928,623 2015-10-30
US14/928,623 US9627275B1 (en) 2015-10-30 2015-10-30 Hybrid semiconductor structure on a common substrate

Publications (2)

Publication Number Publication Date
DE102016100016A1 DE102016100016A1 (de) 2017-05-04
DE102016100016B4 true DE102016100016B4 (de) 2022-01-20

Family

ID=58546097

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016100016.7A Active DE102016100016B4 (de) 2015-10-30 2016-01-03 Halbleiterstruktur

Country Status (5)

Country Link
US (5) US9627275B1 (de)
KR (1) KR101802629B1 (de)
CN (1) CN106653753B (de)
DE (1) DE102016100016B4 (de)
TW (1) TWI690976B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283463B2 (en) 2017-04-11 2019-05-07 International Business Machines Corporation Terahertz detector comprised of P-N junction diode
CN107665890B (zh) * 2017-11-06 2023-11-03 贵州大学 一种双极型单片三维半导体集成结构及其制备方法
CN110770900B (zh) * 2018-04-10 2023-04-11 深圳大学 光电记忆器件、光电记忆读出器件及相机模组
CN111312712A (zh) * 2020-02-25 2020-06-19 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法
WO2023241772A1 (en) * 2022-06-13 2023-12-21 Huawei Digital Power Technologies Co., Ltd. Semiconductor device and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090050939A1 (en) 2007-07-17 2009-02-26 Briere Michael A Iii-nitride device
US20100301396A1 (en) 2009-05-28 2010-12-02 International Rectifier Corporation Monolithic Vertically Integrated Composite Group III-V and Group IV Semiconductor Device and Method for Fabricating same
US20150014740A1 (en) 2013-07-12 2015-01-15 International Rectifier Corporation Monolithic Composite III-Nitride Transistor with High Voltage Group IV Enable Switch
DE102014111653A1 (de) 2013-08-16 2015-02-19 Infineon Technologies Austria Ag Integrierte Schaltung mit ersten und zweiten Schaltvorrichtungen, Halbbrückenschaltung und Verfahren zur Herstellung

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834350A (en) * 1997-06-11 1998-11-10 Advanced Micro Devices, Inc. Elevated transistor fabrication technique
JP4439602B2 (ja) * 1997-09-29 2010-03-24 株式会社東芝 半導体装置の製造方法
KR100281907B1 (ko) * 1998-10-29 2001-02-15 김덕중 인텔리전트 전력 집적 회로 및 이를 제조하는 방법
US6326654B1 (en) * 1999-02-05 2001-12-04 The United States Of America As Represented By The Secretary Of The Air Force Hybrid ultraviolet detector
KR100456526B1 (ko) * 2001-05-22 2004-11-09 삼성전자주식회사 식각저지막을 갖는 에스오아이 기판, 그 제조방법, 그위에 제작된 에스오아이 집적회로 및 그것을 사용하여에스오아이 집적회로를 제조하는 방법
US20030010998A1 (en) * 2001-07-10 2003-01-16 Motorola, Inc. Apparatus and techniques for implementing wireless communication between integrated transmitters and integrated receivers
US7323757B2 (en) * 2002-01-24 2008-01-29 Massachusetts Institute Of Technology System for field assisted statistical assembly of wafers
JP2006324415A (ja) * 2005-05-18 2006-11-30 Toshiba Corp 半導体ウェハ、半導体装置および半導体装置の製造方法
CN101258580B (zh) * 2005-09-05 2010-05-19 夏普株式会社 半导体装置及其制造方法和显示装置
US20100030139A1 (en) * 2008-07-30 2010-02-04 Copa Vincent G Anastomosis Devices and Methods Utilizing Colored Bands
CN101814457B (zh) * 2009-02-24 2013-04-24 台湾积体电路制造股份有限公司 在位错阻挡层上的高迁移率沟道器件
US8389348B2 (en) * 2010-09-14 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of forming SiC crystalline on Si substrates to allow integration of GaN and Si electronics
CN102738167B (zh) * 2011-03-31 2017-02-22 中国科学院微电子研究所 半导体器件及其形成方法
US8835988B2 (en) * 2011-06-06 2014-09-16 Eta Semiconductor Inc. Hybrid monolithic integration
TW201306235A (zh) * 2011-06-10 2013-02-01 Sumitomo Chemical Co 半導體裝置、半導體基板、半導體基板之製造方法及半導體裝置之製造方法
US9761666B2 (en) 2011-06-16 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel field effect transistor
PT2723175T (pt) * 2011-06-22 2017-08-29 Dow Agrosciences Llc Grânulos herbicidas com adjuvante incorporado
GB201112330D0 (en) 2011-07-18 2011-08-31 Epigan Nv Method for growing III-V epitaxial layers and semiconductor structure
US9887139B2 (en) * 2011-12-28 2018-02-06 Infineon Technologies Austria Ag Integrated heterojunction semiconductor device and method for producing an integrated heterojunction semiconductor device
US8916909B2 (en) * 2012-03-06 2014-12-23 Infineon Technologies Austria Ag Semiconductor device and method for fabricating a semiconductor device
US9030232B2 (en) * 2012-04-13 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Isolator circuit and semiconductor device
KR102083495B1 (ko) * 2013-01-07 2020-03-02 삼성전자 주식회사 Ｃｍｏｓ 소자와 이를 포함하는 광학장치와 그 제조방법
US9041067B2 (en) * 2013-02-11 2015-05-26 International Rectifier Corporation Integrated half-bridge circuit with low side and high side composite switches
US9356045B2 (en) 2013-06-10 2016-05-31 Raytheon Company Semiconductor structure having column III-V isolation regions
US9275854B2 (en) * 2013-08-07 2016-03-01 Globalfoundries Inc. Compound semiconductor integrated circuit and method to fabricate same
KR102127441B1 (ko) 2013-12-02 2020-06-26 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 반도체 회로
KR102182016B1 (ko) 2013-12-02 2020-11-23 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 반도체 회로
US9461034B2 (en) * 2014-06-23 2016-10-04 Infineon Technologies Americas Corp. Composite group III-V and group IV transistor having a switched substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090050939A1 (en) 2007-07-17 2009-02-26 Briere Michael A Iii-nitride device
US20100301396A1 (en) 2009-05-28 2010-12-02 International Rectifier Corporation Monolithic Vertically Integrated Composite Group III-V and Group IV Semiconductor Device and Method for Fabricating same
US20150014740A1 (en) 2013-07-12 2015-01-15 International Rectifier Corporation Monolithic Composite III-Nitride Transistor with High Voltage Group IV Enable Switch
DE102014111653A1 (de) 2013-08-16 2015-02-19 Infineon Technologies Austria Ag Integrierte Schaltung mit ersten und zweiten Schaltvorrichtungen, Halbbrückenschaltung und Verfahren zur Herstellung

Also Published As

Publication number Publication date
US20170125296A1 (en) 2017-05-04
US20170186647A1 (en) 2017-06-29
US9627275B1 (en) 2017-04-18
US10319644B2 (en) 2019-06-11
US11430702B2 (en) 2022-08-30
US11854909B2 (en) 2023-12-26
TWI690976B (zh) 2020-04-11
CN106653753A (zh) 2017-05-10
KR101802629B1 (ko) 2017-11-28
US20190287857A1 (en) 2019-09-19
TW201730917A (zh) 2017-09-01
US20220359295A1 (en) 2022-11-10
DE102016100016A1 (de) 2017-05-04
CN106653753B (zh) 2019-07-19
US20240087962A1 (en) 2024-03-14
KR20170051122A (ko) 2017-05-11

Similar Documents

Publication Publication Date Title
DE112014003481B4 (de) GaN-TRANSISTOREN MIT POLYSILIZIUMSCHICHTEN ZUR BILDUNG VON ZUSÄTZLICHEN KOMPONENTEN UND VERFAHREN ZU DEREN HERSTELLUNG
DE102016100016B4 (de) Halbleiterstruktur
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102013106152B4 (de) Drainerweiterte MOS-Vorrichtung für Bulk-FinFET-Technologie und Herstellungsverfahren
DE102011056157B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas
DE102009061851B3 (de) Halbleiterbauelement mit Kanalstoppgraben
DE102020105207A1 (de) Stark dotierte vergrabene Schicht zum Reduzieren der MOSFET-AUS-Kapazität
DE102013022484B3 (de) Metalloxidhalbleitereinrichtungen
DE102013104130A1 (de) Schutzringe auf Fin-Strukturen
DE112012002700T5 (de) Verfahren und Struktur für niederohmige Source- und Drain-Bereiche in einem Prozessablauf mit Ersatz-Metall-Gate
DE102012103369B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE1965340A1 (de) Schottky-Diode
DE19520958C2 (de) Halbleitervorrichtung mit Wannenbereichen und Verfahren zur Herstellung der Halbleitervorrichtung
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE112012000612T5 (de) lonenimplantierte und selbstjustierende Gate-Struktur für GaN-Transistoren
DE102016109338A1 (de) Normalerweise ausgeschalteter transistor mit reduziertem einschaltwiderstand sowie herstellungsverfahren dafür
DE112009000651T5 (de) Durchdringendes Implantieren zum Bilden einer Halbleitereinheit
DE102010016000A1 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016202110B4 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE102016100019A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112005001587T5 (de) Verbessertes Verfahren für Resurf-Diffusion für Hochspannungs-Mosfet
DE102016114913A1 (de) Leistungs-Mosfets und Verfahren zu deren Herrstellung
DE102018203747A1 (de) Feldeffekttransistoren mit einer T förmigen Gateelektrode
DE102023118803A1 (de) Integrierte Galliumnitrid-Transistoren mit hoher Elektronenbeweglichkeit im Verarmungs- und Anreicherungsmodus

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final