CN101258580B - 半导体装置及其制造方法和显示装置 - Google Patents

半导体装置及其制造方法和显示装置 Download PDF

Info

Publication number
CN101258580B
CN101258580B CN2006800324625A CN200680032462A CN101258580B CN 101258580 B CN101258580 B CN 101258580B CN 2006800324625 A CN2006800324625 A CN 2006800324625A CN 200680032462 A CN200680032462 A CN 200680032462A CN 101258580 B CN101258580 B CN 101258580B
Authority
CN
China
Prior art keywords
semiconductor device
integrated circuit
circuit portion
diaphragm
pixel portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800324625A
Other languages
English (en)
Other versions
CN101258580A (zh
Inventor
富安一秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101258580A publication Critical patent/CN101258580A/zh
Application granted granted Critical
Publication of CN101258580B publication Critical patent/CN101258580B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种能够通过简便且廉价的工艺进行制造，并且能够有效地实现高性能化和低耗电化的半导体装置及其制造方法和用其制成的显示装置。本发明是一种在同一基板上配置有包括具有栅极电极的开关元件的像素部和在栅极电极上具有半导体层的集成电路部的半导体装置，所述半导体装置是在像素部的栅极电极上设置有保护膜的半导体装置。

Description

半导体装置及其制造方法和显示装置
技术领域
本发明涉及半导体装置及其制造方法和显示装置。更详细而言，涉及在同一基板上设置有像素与驱动器，并且适用于在液晶显示装置、有机电致发光显示装置等显示装置中使用的有源矩阵基板的半导体装置及其制造方法、和利用它们而制成的显示装置。
背景技术
半导体装置是具备利用半导体的电特性的有源元件的电子装置，被广泛应用于例如音频设备、通信设备、计算机、家电设备等。其中，具备薄膜晶体管(以下也称“TFT”)、MOS(Metal Oxide Semiconductor：金属氧化物半导体)晶体管等三端子有源元件的半导体装置，在有源矩阵型液晶显示装置(以下也称“液晶显示器”)等显示装置中，被利用作为每个像素中设置的开关元件、控制各像素的控制电路等，使显示装置的高精细化和高速动画显示成为可能。
近年来，作为涉及显示装置的技术，使驱动电路、控制电路等周边驱动电路等与像素部一体化的液晶显示器，即所谓单片式液晶显示器(以下也称“系统液晶”)受到关注(例如，参照专利文献1、2)。这种系统液晶所使用的半导体装置，因在同一基板上同时形成像素部的开关元件与周边驱动电路，故能够大幅削减部件数量，并且能够削减液晶显示器的组装工序和检查工序，所以制造成本的削减以及可靠性的提高成为可能。
对于液晶显示装置等显示装置，低耗电化、图像显示的高精细化和高速化等高性能化的要求日益强烈。此外，也有要求系统液晶的周边驱动器的省空间性。
因此，对于显示装置所利用的半导体装置，强烈要求各元件的更加微细化，为了在有限的面积中形成更多的元件，在周边驱动电路中，对亚微米级的设计规则，即集成电路(以下也称“IC”)级别的微细图形精度提出有要求。此外，在构成周边驱动电路的半导体元件中，也要求提高半导体层的载流子的移动度，为了实现该要求也必须实现元件的微细化。
但是，在现有的在玻璃基板上直接形成半导体装置的制造工艺中，由于玻璃基板的耐热性不够，因此在制造工艺中的热处理工序中有可能在玻璃基板上产生应变，存在无法以亚微米级形成所希望的电路图形的情况。此外，在系统液晶等液晶显示装置的制造中所使用的玻璃基板的大小向大型化推进，在制造工艺中更容易产生玻璃基板面内的应变。
与此相对，已公开使用在设置于电绝缘物上的单结晶硅层中形成有驱动集成电路的SOI(Silicon On Insulator：绝缘体上硅结构)基板，将驱动集成电路转印在液晶显示器的基板上的技术(例如，参照专利文献3)。根据该技术，由于能够在包括MIS(Metal InsulatorSemiconductor：金属绝缘体半导体)等半导体元件的集成电路的形成中使用现有的IC芯片制作工序，故能够实现具备具有亚微米级的所希望电路设计的微细且高性能的集成电路的半导体装置。但是，另外需要用于制作SOI基板的工序，在制造工艺复杂化、制造成本增加等方面仍存在改善的余地。
如上所述，对于系统液晶的周边驱动器等使用的集成电路，要求通过简便的制造工艺廉价地制造，并且通过元件和电路图形的微细化等，实现高性能化和低耗电化。
[专利文献1]日本专利特开平第6-37313号公报
[专利文献2]日本专利特开第2000-36598号公报
[专利文献3]日本专利特开平第6-75244号公报
发明内容
本发明鉴于上述现状而提出，其目的在于，提供一种能够通过简便且廉价的工艺进行制造，并且能够有效地实现高性能化和低耗电化的半导体装置及其制造方法和用其制成的显示装置。
本发明的发明人对在系统液晶等中使用的在同一基板上具备像素部和集成电路部的半导体装置的制造工艺进行了各种研讨，最后着眼于如果通过将形成于单结晶半导体晶片上的集成电路芯片(IC芯片)转印在基板上的技术，能够通过简便且廉价的制造工艺实现集成电路部的微细化。但是，在使用这种技术的情况下，当通过蚀刻等对通过转印形成的集成电路部的半导体层进行薄膜化并将各个半导体元件的沟道区域分离时，会导致形成于像素部的半导体薄膜上的栅极电极受到损伤。因此，本发明的发明人进行了进一步的研讨后发现，通过在像素部的栅极电极上设置保护膜能够抑制像素部的栅极电极的损伤，并且能够通过蚀刻等使集成电路部的半导体层薄膜化。而且还发现由此使用将形成于单结晶半导体晶片上的集成电路芯片转印在基板上的技术，能够有效地实现半导体装置的高性能和低耗电化，由此想到能够极好地解决上述课题，从而达成本发明。
即，本发明是一种在基板上配置有像素部和集成电路部的半导体装置，该像素部包括具有形成在半导体薄膜上的栅极电极的开关元件，该集成电路部在栅极电极上具有半导体层，上述半导体装置在像素部的栅极电极上设置有保护膜。
下面，对本发明进行详细说明。
本发明的半导体装置在基板上配置有包括开关元件的像素部和在栅极电极上具有半导体层的集成电路部，该开关元件具有形成在半导体薄膜上的栅极电极。即，本发明的半导体装置在基板上配置有像素部和集成电路部，像素部具有从基板侧依次配置有半导体薄膜和栅极电极(像素部栅极)的结构，集成电路部具有从基板侧依次配置有栅极电极(集成电路部栅极)和半导体层的结构。此外，在半导体薄膜和像素部栅极之间通常隔设有栅极绝缘膜，此外，在集成电路部栅极和半导体层之间通常隔设有栅极氧化膜。此外，集成电路部通常通过转印形成有半导体元件的半导体晶片的一部分(IC芯片)而配置在基板上。本发明的半导体装置由于具有上述这种结构，能够通过集成电路部对像素部的各开关元件进行驱动和控制。此外，由于在同一基板上具备像素部和集成电路部，不仅能够减少部件数量，还能够减少组装工序和检查工序，因此，制造成本的降低和可靠性的提高成为可能。
上述开关元件是通过集成电路部驱动和控制，并根据施加在栅极电极上的电压进行像素部的各电路的打开(ON)/关闭(OFF)的半导体元件。作为开关元件并没有特别限定，可以举出MOS晶体管、MIM(Metal Insulator Metal：金属-绝缘体-金属)二极管、变阻器等，但是，从性能和制造成本的观点来看，优选三端子有源元件，其中更为优选薄膜晶体管。
作为上述像素部的栅极电极的材质优选容易通过干蚀刻等图形化的材质，此外，为了抑制热处理工序中的小丘(hillock)等塑性变形，优选熔点为2000℃以上的高熔点金属。具体而言，优选例如钨(W)、钼(Mo)、钽(Ta)、钛(Ti)等高熔点金属、上述高熔点金属的氮化物等。此外，栅极电极也可以作为由多种材料构成的叠层体。
作为上述栅极电极的制作方法，优选使用在通过溅射法形成金属膜之后，以光致抗蚀剂等作为掩膜并通过干蚀刻进行图形化的方法等。
上述半导体装置在像素部的栅极电极上设置有保护膜。此外，在本发明中，保护膜是由具有电绝缘性的膜形成，在使集成电路部的半导体层薄膜化时，能够保护像素部的栅极电极的膜即可，但是，由于在集成电路部的半导体层的薄膜化中优选使用干蚀刻、湿蚀刻等蚀刻，因此，优选具有对蚀刻的保护功能(耐性)，其中更为优选具有对干蚀刻的保护功能。通过设置这种保护膜，在转印形成有半导体元件的半导体晶片的一部分从而形成集成电路部之后，对该集成电路部的半导体层进行薄膜化并进行各半导体元件的沟道区域的分离的这种情况下，能够抑制像素部的栅极电极的损伤，并且通过蚀刻等使集成电路部的半导体层薄膜化。其结果是，在本发明的半导体装置中，通过转印形成集成电路部，由此能够实现集成电路部的半导体元件和电路图形的微细化，此外，通过使半导体层薄膜化，能够实现寄生电容的降低带来的集成电路部的高速动作、低电压驱动和低耗电化，因此，能够有效地实现高性能化和低耗电化。
从充分抑制保护膜被蚀刻后露出栅极电极的观点来看，优选上述保护膜由相对集成电路部的半导体层的蚀刻选择比为1.5以上的材质形成，更为优选由2.0以上的材质形成。此处，上述选择比是指根据在干蚀刻中，使用四氟化碳气体和氧气的混合气体作为蚀刻气体时的保护膜与集成电路部的半导体层的蚀刻速度之比计算出来的值。
其中，在本申请说明书中的“以上”和“以下”包括该数值。
作为上述保护膜的材质优选绝缘性的无机材料，作为绝缘性的无机材料，例如能够举出硅氧化物、硅氮化物、硅氮氧化物等，其中更为优选硅酸乙酯(TEOS；tetra ethoxy silane：四乙氧基硅烷)。此外，作为保护膜的方式可以是由多层构成的方式，但是从制造工序的简略化的观点来看，优选由单层构成的方式。
上述保护膜的平均膜厚优选为50nm以上。如果不足50nm，因在半导体层的薄膜化时产生的膜厚不均，存在栅极电极露出的可能性。从更可靠地防止栅极电极的露出的观点来看，优选150nm以上。此外，作为保护膜的平均膜厚的上限虽然并没有特别的限定，但是，通常为300nm以下。
在本发明中，保护膜至少覆盖像素部的栅极电极上即可，但是，例如，在像素部中，在栅极绝缘膜上岛状地配置有栅极电极的情况下，通过在像素部的栅极电极与其周围的栅极绝缘膜上设置保护膜，也能实现栅极绝缘膜的保护。
此外，作为本发明的半导体装置的结构，只要是以上述构成要素作为必需要素形成的结构，则既可以包括也可以不包括其它的构成要素，并没有特别的限定。
此外，在本发明中，上述集成电路部的半导体层优选包括单结晶硅。由于单结晶硅与非晶硅和多晶硅相比，载流子的移动度大，所以集成电路部能够高速动作。此外，由于能够在集成电路部中形成CMOS晶体管，所以能够确保电路的稳定性和实现低耗电化。
此外，在本发明中，优选上述半导体装置在保护膜上设置有层间绝缘膜。这样，能够保护像素部并且适当设定层间电容。此外，优选上述半导体装置在像素部的保护膜与集成电路部的半导体层之上设置有层间绝缘膜，这样，通过在像素部与集成电路部上同样配置层间绝缘膜，能够保护像素部和集成电路部的半导体层。作为层间绝缘膜的材质优选绝缘性的无机材料或者有机材料，其中更优选绝缘性的无机材料。作为绝缘性的无机材料能够举出硅氮化物、TEOS等。此外，作为绝缘性的有机材料能够举出感光性树脂等树脂。其中，作为层间绝缘膜的膜厚并没有特别的限定，但是优选平均膜厚为300～1500nm。此外，层间绝缘膜也可以作为由硅氮化物、TEOS等多种材料构成的叠层体。
本发明还是一种在基板上配置有包括开关元件的像素部和具有半导体层的集成电路部的半导体装置的制造方法，该开关元件具有形成在半导体薄膜上的栅极电极，上述制造方法包括：(1)在基板上转印半导体晶片的一部分以形成集成电路部的工序(转印工序)；(2)在像素部的栅极电极上形成保护膜的工序(保护膜形成工序)；和(3)使集成电路部的半导体层薄膜化的工序(薄膜化工序)。
根据本发明的半导体装置的制造方法，通过进行上述(1)的转印工序，能够将半导体晶片上形成的半导体元件转印在基板上，所以能够通过简便且廉价的制造工艺，容易地将具有微细电路图形的集成电路部与像素部一起配置在同一基板上。其中，半导体晶片的一部分通常是指形成有多个半导体元件的集成电路芯片(IC芯片)。接着，通过进行上述(2)的保护膜形成工序，能够在像素部的栅极电极上形成保护膜。其结果是，在进行上述(3)的薄膜化工序时，能够抑制蚀刻等对像素部的栅极电极的损伤，同时使集成电路部的半导体层薄膜化。如上所述，根据本发明的半导体装置的制造方法，通过转印形成集成电路部能够实现集成电路部的半导体元件和电路图形的微细化，此外，通过使半导体层薄膜化，能够实现寄生电容的降低带来的集成电路部的高速动作、低电压驱动和低耗电化，因此，能够有效地实现半导体装置的高性能化和低耗电化。
上述这种本发明的半导体装置的制造方法适合作为制造上述本发明的半导体装置的方法。
此外，作为本发明的半导体装置的制造方法，只要是包括上述(1)的转印工序、上述(2)的保护膜形成工序和上述(3)的薄膜化工序作为必需工序，则既可以包括也可以不包括其它的工序，并没有特别的限定。此外，作为进行上述(1)～(3)的工序的顺序，只要能够发挥本发明的效果，也没有特别的限定，但是，优选以上述(1)、(2)和(3)的工序依次进行的方式和以上述(2)、(1)和(3)的工序依次进行的方式，在用于杂质元素的活化的热处理工序中，从防止像素部的栅极电极氧化的观点来看，优选以上述(2)、(1)和(3)的工序依次进行的方式。
上述(1)的转印工序优选将IC芯片粘贴在基板上，使半导体层变为最上层。这样，在上述(3)的薄膜化工序中，能够通过蚀刻等使集成电路部的半导体层薄膜化。
上述(2)的保护膜形成工序优选形成由相对集成电路部的半导体层的蚀刻选择比为1.5以上的材质形成的保护膜，更为优选形成由2.0以上的材质形成的保护膜。这样，在上述(3)的薄膜化工序中，无需使用蚀刻掩膜，就能有选择地蚀刻集成电路部的半导体层，因此，能够提高生产性。此处，上述选择比能够根据上述方法计算出来。
此外，在上述(2)的保护膜形成工序中，从在上述(3)的薄膜化工序中防止栅极电极露出的观点来看，优选形成平均膜厚为400nm以上的保护膜。这样，在上述(3)的薄膜化工序中，在保护膜被蚀刻的情况下，能够有效地防止栅极电极露出，在蚀刻结束后，能够获得平均膜厚为150nm左右的保护膜。此外，作为在上述(2)的保护膜形成工序中形成的保护膜的平均膜厚的上限，并没有特别的限定，但是优选500nm以下。
作为保护膜的形成方法并没有特别限定，能够使用溅射法、常压CVD(Chemical Vapor Deposition：化学汽相沉积)法、低压CVD法、等离子体CVD法、远程等离子体CVD法等。
上述(3)的薄膜化工序优选进行蚀刻。这样，不会损伤形成有蚀刻选择比大的保护膜的像素部的栅极电极，能够有选择地使集成电路部的半导体层薄膜化。
上述蚀刻能够进行湿蚀刻或者干蚀刻，但是因膜厚的控制容易，优选进行干蚀刻。
作为在干蚀刻中使用的气体并没有特别限定，能够举出四氟化碳气体和氧气的混合气体、六氟化硫气体和氯化氢气体的混合气体等。此外，作为干蚀刻的蚀刻方式，能够使用等离子体蚀刻(PE；plasmaetching)模式、活性离子蚀刻(RIE；reactive ion etching)模式等。
此外，在进行湿蚀刻的情况下，作为使用的药液并没有特别限定，例如能够举出氢氧化钾水溶液、氟酸和硝酸的混合溶液、EDP(ethylenediamine pyrocatechol：乙二胺邻苯二酚)等。
上述(3)的薄膜化工序，优选在进行蚀刻之前对集成电路部的半导体层的一部分进行加热分离。这样，通过在分离除去半导体层的一部分之后进行蚀刻，能够缩短蚀刻时间，并缩短制造工艺。
作为加热分离方法并没有特别限定，但是，优选所谓的智能剥离法(smart-cut method)(注册商标)，即在半导体层中以所希望的深度注入由氢或氦(He)、氖(Ne)等惰性气体元素构成的离子，其后通过进行热处理，沿离子注入层分离半导体层。
上述半导体装置的制造方法优选在薄膜化工序之后包括在像素部的保护膜上形成层间绝缘膜的工序。这样，能够不受薄膜化工序中的蚀刻的影响而在像素部形成层间绝缘膜。此外，上述半导体装置的制造方法更为优选在薄膜化工序之后包括在像素部的保护膜与集成电路部的半导体层上形成层间绝缘膜的工序，这样，通过在像素部和集成电路部同样形成层间绝缘膜，能够容易地形成用于保护像素部和集成电路部的半导体层的绝缘膜。作为层间绝缘膜的材质优选绝缘性的无机材料或者有机材料，其中更优选绝缘性的无机材料。作为绝缘性的无机材料能够举出硅氮化物、TEOS。此外，作为绝缘性的有机材料能够举出感光性树脂等树脂。作为层间绝缘膜的形成方法并没有特别限定，在形成无机材料的情况下，能够举出溅射法、常压CVD法、低压CVD法、等离子体CVD法、远程等离子体CVD法等，在形成有机材料的情况下，能够举出旋涂法等。此外，层间绝缘膜也可以使用硅氮化物和TEOS等多种材料形成为具有叠层结构。
根据本发明的半导体装置的制造方法制造的半导体装置，在基板上配置有包括开关元件的像素部和具有半导体层的集成电路部，该开关元件具有形成在半导体薄膜上的栅极电极。作为通过本发明的半导体装置的制造方法制造的半导体装置的结构，只要以上述构成要素作为必需要素，则对于其它的构成要素并没有特别的限定。
本发明也是上述半导体装置、或者包括通过上述半导体装置的制造方法得到的半导体装置的显示装置。本发明的半导体装置在同一基板上具备像素部和集成电路部，并且能够在作为显示装置的周边电路的数字驱动器、DC-DC转换器、DAC(Digital to Analog Converter：数模转换器)和RF(radio-frequency radiation：射频发射)电路等中使用集成电路部，因此适合包括在同一基板上具有像素部和集成电路部的有源矩阵基板的显示装置。因此，本发明的显示装置适用于液晶显示装置、有机电致发光显示装置(有机EL显示器)等显示装置。其中，本发明的半导体装置中所包括的集成电路部能够实现高性能化和低耗电化，因此，特别适用于大型的液晶显示装置和大型的有机EL显示器。
根据本发明的半导体装置，在像素部的栅极电极上设置有保护膜，由此在同一基板上配置像素部和由半导体晶片形成的集成电路部时，能够抑制蚀刻等对像素部的栅极电极的损伤，同时使集成电路部的半导体层薄膜化。其结果在于，在本发明的半导体装置中，通过转印形成集成电路部，由此能够实现集成电路部的元件和电路图形的微细化，此外，通过使半导体层薄膜化，能够实现寄生电容的降低带来的集成电路部的高速动作、低电压驱动和低耗电化，因此，能够有效地实现高性能化和低耗电化。
附图说明
图1是表示使用实施例1的本发明的半导体装置的显示装置用有源矩阵基板的结构的截面模式图。
图2是表示实施例1的有源矩阵基板的制造流程的截面模式图(TFT和保护膜的形成)。
图3是表示实施例1的有源矩阵基板的制造流程的截面模式图(露出部的形成)。
图4-1是表示实施例1的NMOS晶体管的制造流程的截面模式图(向半导体基板的离子注入)。
图4-2是表示实施例1的NMOS晶体管的制造流程的截面模式图(P阱区域的形成)。
图4-3是表示实施例1的NMOS晶体管的制造流程的截面模式图(氮化硅膜和LOCOS氧化膜的形成)。
图4-4是表示实施例1的NMOS晶体管的制造流程的截面模式图(栅极氧化膜的形成)。
图4-5是表示实施例1的NMOS晶体管的制造流程的截面模式图(栅极电极的形成)。
图4-6是表示实施例1的NMOS晶体管的制造流程的截面模式图(向P阱区域的离子注入)。
图4-7是表示实施例1的NMOS晶体管的制造流程的截面模式图(侧壁的形成)。
图4-8是表示实施例1的NMOS晶体管的制造流程的截面模式图(向N型高浓度杂质区域的离子注入)。
图4-9是表示实施例1的NMOS晶体管的制造流程的截面模式图(绝缘膜的形成)。
图4-10是表示实施例1的NMOS晶体管的制造流程的截面模式图(剥离层的形成)。
图4-11是表示实施例1的NMOS晶体管的制造流程的截面模式图(层间绝缘膜的形成)。
图4-12是表示实施例1的NMOS晶体管的制造流程的截面模式图(电极的形成)。
图4-13是表示实施例1的NMOS晶体管的制造流程的截面模式图(绝缘膜的形成)。
图5是表示实施例1的有源矩阵基板的制造流程的截面模式图(集成电路部与玻璃基板的粘合)。
图6是表示实施例1的有源矩阵基板的制造流程的截面模式图(剥离层的分离)。
图7是表示实施例1的有源矩阵基板的制造流程的截面模式图(半导体层的蚀刻)。
图8是表示实施例1的有源矩阵基板的制造流程的截面模式图(层间绝缘膜和层间膜上电极配线的形成)。
符号说明
1：半导体层、半导体基板
2：热氧化膜
4：P阱区域
5：氮化硅膜
6：LOCOS氧化膜
7：栅极氧化膜
8：栅极电极(集成电路部栅极)
9：P型杂质元素
10s、10d：低浓度杂质区域
11：侧壁
12：沟道区域
13s、13d：高浓度杂质区域
14：绝缘膜
15：层间绝缘膜
16：N型杂质元素
17：剥离层
18：层间绝缘膜
19s、19d：接触孔
20s：源极电极
20d：漏极电极
21：绝缘膜
22：玻璃基板
23：保护膜
24：氢或惰性气体元素
30：TFT
31：第一底涂层(SiNO层)
32：第二底涂层(TEOS层)
33：半导体薄膜
33s：源极区域
33d：漏极区域
33c：沟道区域
34：栅极绝缘膜
35：栅极电极(像素部栅极)
36：保护膜
37：配线部
38、39s、39d、44a、44b、44c：接触孔
40：层间绝缘膜
41：像素电极
42：平坦化膜
43a、43b、43c：层间膜上电极配线
50：集成电路部
51：像素部
52：MOS晶体管
具体实施方式
以下列举实施例并且参照附图对本发明进行更详细的说明，但是，本发明并不只限定于这些实施例。
此外，在本实施例的集成电路部的MOS晶体管中，对1个NMOS晶体管进行说明，但是，本实施例的半导体装置在同一基板上形成有多个NMOS晶体管和PMOS晶体管。PMOS晶体管能够通过改变形成NMOS晶体管时的离子注入的杂质导电型而形成。此外，虽然PMOS和NMOS晶体管可以不相互电连接，但是优选相互电连接，例如，优选具有包括PMOS和NMOS晶体管而构成的CMOS晶体管(互补型电路)的结构。此处，各MOS晶体管通过LOCOS(Local Oxidation OfSilicon：硅的局部氧化)和沟槽隔离等适当进行元件分离。
此外，PMOS晶体管是指包括p型半导体构成的沟道层而构成的MOS晶体管，NMOS晶体管是指包括n型半导体构成的沟道层而构成的MOS晶体管。
(实施例1)
利用图1对使用本发明的半导体装置的显示装置用有源矩阵基板进行说明。图1是表示本实施例的显示装置用有源矩阵基板的结构的截面模式图。如图1所示，本实施例的有源矩阵基板由作为透明基板的玻璃基板22、配置在玻璃基板22上的集成电路部50与像素部51、连接像素部51的TFT30与集成电路部50的配线部37构成。
像素部51在依次叠层于玻璃基板22的第一底涂层31和第二底涂层32层上具有TFT30。
TFT30依次具有：包含活性区域的半导体薄膜33、覆盖半导体薄膜33的栅极绝缘膜34、在栅极绝缘膜34上设置的栅极电极(像素部栅极)35、覆盖栅极电极35的保护膜36。半导体薄膜33由源极区域33s、漏极区域33d、形成于这些源极区域33s和漏极区域33d之间的沟道区域33c构成。此外，保护膜36通常被配置在像素部51的大致整个面上。
此外，在像素部51的TFT30上依次叠层有层间绝缘膜40、平坦化膜42和像素电极41。而且在TFT30上，在漏极区域33d和源极区域39s的上方形成有贯通栅极绝缘膜34、保护膜36和层间绝缘膜40的接触孔39d、39s。在接触孔39d、39s内和层间绝缘膜40上填充有导电性材料，并形成有层间膜上电极配线43a、43b。此外，在层间膜上电极配线43a的上方形成有贯通平坦化膜42的接触孔44a。在接触孔44a内和平坦化膜42上形成有作为透明电极的像素电极41，TFT30的漏极区域33d与像素电极41连接。在像素部51的最上层配置有定向膜(未图示)。
此外集成电路部50具有配置于玻璃基板22的表面并且作为半导体元件的MOS晶体管52。而且，在MOS晶体管52中，在玻璃基板22上依次叠层有作为第一平坦化膜的绝缘膜21、作为第二平坦化膜的层间绝缘膜18、层间绝缘膜15、和绝缘膜14。绝缘膜21与玻璃基板22的表面接合。绝缘膜14向玻璃基板22侧凹陷，在绝缘膜14的表面形成有栅极氧化膜7和LOCOS氧化膜6。在栅极氧化膜7与绝缘膜14之间形成有栅极电极(集成电路部栅极)8和侧壁11。侧壁11分别形成在栅极电极8的左右两个侧面。
另一方面，在绝缘膜21与层间绝缘膜18的界面形成有源极电极20s和漏极电极20d。此外，在层间绝缘膜18、层间绝缘膜15、绝缘膜14和栅极氧化膜7中形成有贯通这些各个膜18、15、14和7的接触孔19s、19d，并填充有导电性材料。接触孔19s内的导电性材料与源极电极20s一体形成，另一方面，接触孔19d内的导电性材料与漏极电极20d一体形成。
在栅极氧化膜7的表面形成有作为单结晶硅层的半导体层1。半导体层1在通过LOCOS氧化膜6与其他相邻的半导体层(图示省略)之间分离的状态下，被作为与像素部51共通的部件的层间绝缘膜40和平坦化膜42所覆盖。
半导体层1由沟道区域12、形成于其左右两侧的低浓度杂质区域10s、10d和形成于其左右两侧的高浓度杂质区域13s、13d构成。在低浓度杂质区域10s、10d和高浓度杂质区域13s、13d中被注入有例如磷等N型杂质16。低浓度杂质区域10s、10d构成所谓的LDD(LightlyDoped Drain：轻掺杂漏)区域。此外，高浓度杂质区域13s构成源极区域，另一方面，高浓度杂质区域13d构成漏极区域。
沟道区域12以隔着栅极氧化膜7与栅极电极8相对的方式而形成。此外，低浓度杂质区域10s、10d隔着栅极氧化膜7与侧壁11相对形成。此外，高浓度杂质区域13s通过接触孔19s与源极电极20s连接，另一方面，高浓度杂质区域13d通过接触孔19d与漏极电极20d连接。而且，在源极电极20s的上方形成有贯通层间绝缘膜18、层间绝缘膜15、绝缘膜14、LOCOS氧化膜6和层间绝缘膜40的接触孔38。在接触孔38内和层间绝缘膜40上填充有导电性材料，并形成有层间膜上电极配线43c。
集成电路部50与TFT30通过配线37连接。即，在集成电路部50中，在层间膜上电极配线43c的上方形成有贯通平坦化膜42的接触孔44c。另一方面，在像素部51中，在TFT30的层间膜上电极配线43b的上方形成有贯通平坦化膜42的接触孔44b。在这些各接触孔44b、44c内和平坦化膜42上形成有图形，使得作为透明电极的配线部37连接层间膜上电极配线43b、43c。
如上所述，在本发明的半导体装置中，保护膜仅配置在像素部而未配置在集成电路部中。因此，像素部栅极上的绝缘膜的层数与集成电路部的半导体层上的绝缘膜的层数相比，通常仅增加保护膜的部分。即，在像素部栅极上的绝缘膜(保护膜和层间绝缘膜)的膜厚与集成电路部的半导体层上的绝缘膜(层间绝缘膜)的膜厚中产生膜厚差，像素部栅极上的绝缘膜的膜厚通常比集成电路部的半导体层上的绝缘膜的膜厚大。此外，如后所述，由于保护膜在集成电路部的半导体层被薄膜化之前形成，故不会被配置在集成电路部的半导体层上。因此，像素部与集成电路部一体配置在基板上，并且，对于在基板整个面上同样配置层间绝缘膜的方式下的层间绝缘膜与本发明的保护膜，能够根据其配置方式的不同而明确区别。
下面，对本实施例的显示装置用有源矩阵基板的制造方法进行说明。
首先，对TFT30的制作工序进行说明。如图2所示，在玻璃基板22上依次叠层作为第一底涂层31的SiNO层和作为第二底涂层32的TEOS层。接着，利用光刻法在TEOS层32的表面上图形化形成由非晶硅、多晶硅等形成的半导体薄膜33。接着，以在上述TEOS层32上覆盖上述半导体薄膜33的方式叠层由SiO2膜等绝缘膜形成的栅极绝缘膜34。之后，按照与半导体薄膜33的一部分重叠的方式，利用光刻法图形化形成栅极电极35。以该栅极电极35作为掩膜，在半导体薄膜33的源极区域33s和漏极区域33d进行杂质元素的离子注入。接着，以覆盖像素部51的整个面的方式在栅极电极34上形成平均膜厚为400nm左右的保护膜36。然后，对源极区域33s和漏极区域33d进行热处理，进行离子注入的杂质元素的活化。这样，在玻璃基板22上形成TFT30。
此处，作为保护膜36的形成方法能够使用溅射法、常压CVD法、低压CVD法、等离子体CVD法、远程等离子体CVD法等。此外，作为保护膜36的材质，优选使用相对集成电路部的半导体层的蚀刻的选择比大的材质，此外，优选绝缘性的无机材料。作为这样的材料能够举出例如硅氧化物、硅氮化物、硅氮氧化物等，特别优选TEOS。此外，作为保护膜36的方式也可以是由多层构成的方式，但是从制造工序的简略化的观点来看，优选由单层构成的方式。
此外，在本实施例中，在转印集成电路部50之前形成保护膜36，但是，在本发明中，保护膜只要能够保护像素部栅极即可，也可以在转印集成电路部之后在像素部栅极上形成。但是，在转印集成电路部之后，在基板的整个面上形成保护膜的情况下，在上述用于杂质元素的活化的热处理工序中，通常含有金属材料的像素部栅极有可能被氧化。因此，从防止热处理工序中的像素部栅极的氧化的观点来看，优选如本实施例所示，在转印集成电路部之前形成保护膜。
接着，为了使玻璃基板22的转印集成电路部50的区域露出，如图3所示，在规定区域中，通过干蚀刻除去保护膜36、TEOS层32和栅极绝缘膜34。而且，在露出的SiNO层31上进行湿蚀刻，使玻璃基板22露出一部分。然后，对露出的玻璃基板22，贴合集成电路部50。
此处，对集成电路部50的制造方法进行说明。集成电路部50的制造方法中包括：氧化膜形成工序、栅极电极形成工序、活性区域形成工序、剥离层形成工序、平坦化膜形成工序、转印工序、分离工序和薄膜化工序。
在氧化膜形成工序中，在由单结晶硅晶片构成的半导体基板1(一部分相当于被分离前的上述半导体层1)上形成P阱区域4，并且形成LOCOS氧化膜6和栅极氧化膜7。即，如图4-1所示，在半导体基板1上形成热氧化膜2，在半导体基板1的内部离子注入P型杂质元素9(例如硼)。接着，如图4-2所示，对上述半导体基板1进行热处理，使被离子注入的P型杂质元素9扩散并活化，由此形成P阱区域4。接着，如图4-3所示，在热氧化膜2的表面图形化形成氮化硅膜5后，对热氧化膜2和半导体基板1进行LOCOS氧化，在氮化硅膜5的左右两侧形成LOCOS氧化膜6。然后，如图4-4所示，一旦除去氮化硅膜5和热氧化膜2之后，在形成过热氧化膜2的区域形成栅极氧化膜7。
接着，在栅极电极形成工序中，如图4-5所示，在栅极氧化膜7的表面通过光刻法等，对通过溅射法等叠层的导电性材料进行图形化，在半导体基板1上形成栅极电极8。作为栅极电极8的材质能够举出例如钨(W)、钼(Mo)、钽(Ta)、钛(Ti)等高熔点金属和上述高熔点金属的氮化物等。此外，栅极电极也可以作为由上述多种材料构成的叠层体，能够举出钨(W)/氮化钽(TaN)构成的叠层膜等。
接着，在活性区域形成工序中，如图4-6所示，首先，以栅极电极8作为掩膜，离子注入磷等N型杂质元素16，形成N型低浓度杂质区域10s、10d。接着，如图4-7所示，在栅极氧化膜7的表面通过CVD等形成SiO2膜之后，通过进行各向异性干蚀刻，在栅极电极8的两侧壁上形成侧壁11。接着，如图4-8所示，以栅极电极8和侧壁11作为掩膜，通过离子注入磷等N型杂质元素16从而形成N型高浓度杂质区域13s、13d。其结果是，低浓度杂质区域10s、10d形成在隔着栅极氧化膜7与侧壁11相对的区域。之后，如图4-9所示，在形成SiO2等绝缘膜14之后，对上述低浓度杂质区域10s、10d和高浓度杂质区域13s、13d进行热处理，并进行被离子注入的N型杂质元素16的活化。
接着，在剥离层形成工序中，如图4-10所示，在绝缘膜14的表面叠层层间绝缘膜15之后，对上述半导体基板1的P阱区域4，隔着上述层间绝缘膜15离子注入由氢或氦(He)、氖(Ne)等惰性气体元素24构成的剥离用物质。这样，如图4-10所示，对半导体基板1，形成含有剥离用物质的剥离层17。
接着，在平坦化膜形成工序中，如图4-11所示，以覆盖半导体基板1和层间绝缘膜15的方式形成SiO2膜，并通过CMP(ChemicalMechanical Polishing：化学机械抛光)等进行平坦化，从而形成层间绝缘膜18。接着，形成源极电极20s和漏极电极20d。首先，如图4-12所示，形成贯通上述层间绝缘膜18、层间绝缘膜15、绝缘膜14和栅极氧化膜7的接触孔19s、19d。接触孔19s形成于上述高浓度杂质区域(源极区域)13s的上方，另一方面，接触孔19d形成于上述高浓度杂质区域(漏极区域)13d的上方。接着，在上述接触孔19s、19d的内部与层间绝缘膜18的表面形成导电性材料之后进行图形化。这样，在接触孔19s的上方位置形成源极电极20s，另一方面，在接触孔19d的上方位置形成漏极电极20d。之后，如图4-13所示，形成绝缘膜21，通过CMP等使绝缘膜21的表面平坦化。
接着，在转印工序中，如图5所示，在清洗集成电路部50的绝缘膜21的表面之后，使平坦化后的绝缘膜21贴合在露出的玻璃基板22的表面。这样，集成电路部50的半导体层1位于玻璃基板22的相反侧，即相对玻璃基板22位于MOS晶体管52的最上层。
接着，在分离工序中，首先在400～600℃左右的温度下进行热处理。这样，如图6所示，沿剥离层17将包含P阱区域4的半导体基板1的一部分分离。接着，在薄膜化工序中，如图7所示，在通过蚀刻等除去剥离层17后，对沟道区域12进行薄膜化，并且为了使LOCOS氧化膜6露出而进行元件分离，进一步对半导体层1(单结晶硅层)进行蚀刻，使其平均膜厚为100nm左右。此时，由于在像素部51的栅极电极35上形成有蚀刻选择比大的保护膜36，因此，能够不使用蚀刻掩膜进行蚀刻。保护膜36的平均膜厚在蚀刻前后从400nm左右变为150nm左右。
蚀刻能够采用湿蚀刻或干蚀刻进行，但是，优选采用干蚀刻进行。作为干蚀刻所使用的气体，能够使用四氟化碳气体和氧气的混合气体等。此外，使用四氟化碳气体和氧气的混合气体时的单结晶硅与TEOS的蚀刻选择比为1.5。
此外，作为干蚀刻的蚀刻方式，能够使用PE(plasma etching：等离子体蚀刻)模式、RIE(reactive ion etching：活性离子蚀刻)模式等。
此外，在进行湿蚀刻的情况下，作为药液，例如可以使用氢氧化钾水溶液、氟酸和硝酸的混合溶液、EDP(ethylene diamine pyrocatechol：乙二胺邻苯二酚)等。
对以上这样形成的像素部和集成电路部的整个面，通过CVD法等形成由SiNx、TEOS等形成的层间绝缘膜40后，如图8所示，通过干蚀刻、湿蚀刻等，在TFT30的漏极区域33d和源极区域39s的上方形成贯通栅极绝缘膜34、保护膜36和层间绝缘膜40的接触孔39d、39s，在集成电路部50的源极电极20s的上方形成贯通层间绝缘膜18、层间绝缘膜15、绝缘膜14、LOCOS氧化膜6和层间绝缘膜40的接触孔38。接着，在接触孔39s、39d、38的内部与层间绝缘膜18的表面形成铝(Al)等导电性材料之后进行图形化。这样，在接触孔19s、19d、38的上方位置形成层间膜上电极配线43a、43b、43c。
接着，对像素部和集成电路部的层间绝缘膜40上的整个面，通过旋涂法等同样形成由感光性树脂等形成的厚度为数μm的平坦化膜42。接着，通过光刻法等进行平坦化膜42的图形化，在集成电路部50的层间膜上电极配线43c的上方形成接触孔44c，在TFT30的层间膜上电极配线43a、43b的上方形成接触孔44a、44b。接着，在各接触孔44a、44b、44c内和平坦化膜42上形成铟锡氧化物(ITO)膜等的透明导电膜。然后，通过光刻法等对透明导电膜的图形化，由此如图1所示，形成连接层间膜上电极配线43b、43c的配线部37、和与层间膜上电极配线43a连接的像素电极41。最后，以覆盖像素部51的整表面的方式形成定向膜(未图示)。通过进行以上工序，在玻璃基板22上形成像素部51和集成电路部50，从而制造出本实施例的有源矩阵基板。
如上所述，通过在像素部51的栅极电极35上设置保护膜36，能够不对栅极电极35造成损伤，使集成电路部50的半导体层1薄膜化，作为其结果是，能够得到可实现集成电路部50的微细化、高性能和低耗电化的有源矩阵基板。
此外，在使用本实施例中所制造的有源矩阵基板，制作液晶显示装置等显示装置的情况下，也可使用众所周知的技术，并不特别限定其制作方法。
此外，本申请以2005年9月5日提交申请的日本国专利申请第2005-257040号为基础，根据巴黎公约或延伸国的法规主张优先权。该申请的全部内容作为参照被引入本申请中。

Claims (16)

1.一种半导体装置，其在基板上配置有像素部和集成电路部，该像素部包括具有隔着栅极绝缘膜(34)形成在半导体薄膜上的栅极电极(35)的开关元件，该集成电路部在栅极电极(8)上隔着栅极氧化膜(7)具有半导体层(1)，该半导体装置的特征在于：
在像素部的栅极电极上设置有保护膜，
该保护膜仅配置在像素部上。
2.根据权利要求1所述的半导体装置，其特征在于，所述保护膜由相对集成电路部的半导体层的蚀刻选择比为1.5以上的材质形成。
3.根据权利要求1所述的半导体装置，其特征在于，所述保护膜的平均膜厚为50nm以上。
4.根据权利要求1所述的半导体装置，其特征在于，所述像素部的半导体薄膜包括非晶硅或多晶硅。
5.根据权利要求1所述的半导体装置，其特征在于，所述集成电路部的半导体层包括单结晶硅。
6.根据权利要求1所述的半导体装置，其特征在于，其在保护膜上设置有层间绝缘膜。
7.一种半导体装置的制造方法，该半导体装置在基板上配置有包括开关元件的像素部和具有半导体层的集成电路部，该开关元件具有隔着栅极绝缘膜形成在半导体薄膜上的栅极电极，该制造方法的特征在于，包括：
使转印集成电路部的区域的基板露出的工序；
在基板上转印半导体晶片的一部分以形成集成电路部的工序；
在像素部的栅极电极上形成保护膜的工序；和
使集成电路部的半导体层薄膜化的工序。
8.根据权利要求7所述的半导体装置的制造方法，其特征在于，所述基板为玻璃基板。
9.根据权利要求7所述的半导体装置的制造方法，其特征在于，所述保护膜形成工序形成由相对集成电路部的半导体层的蚀刻选择比为1.5以上的材质形成的保护膜。
10.根据权利要求7所述的半导体装置的制造方法，其特征在于，所述保护膜形成工序形成平均膜厚为400nm以上的保护膜。
11.根据权利要求7所述的半导体装置的制造方法，其特征在于，所述薄膜化工序进行蚀刻。
12.根据权利要求7所述的半导体装置的制造方法，其特征在于，其包括在薄膜化工序之后在像素部的保护膜上形成层间绝缘膜的工序。
13.一种显示装置，其特征在于，其包括权利要求1所述的半导体装置。
14.根据权利要求13所述的显示装置，其特征在于，所述显示装置为液晶显示装置。
15.一种显示装置，其特征在于，其包括通过权利要求7所述的半导体装置的制造方法得到的半导体装置。
16.根据权利要求15所述的显示装置，其特征在于，所述显示装置为液晶显示装置。
CN2006800324625A 2005-09-05 2006-06-14 半导体装置及其制造方法和显示装置 Expired - Fee Related CN101258580B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005257040 2005-09-05
JP257040/2005 2005-09-05
PCT/JP2006/311957 WO2007029389A1 (ja) 2005-09-05 2006-06-14 半導体装置及びその製造方法並びに表示装置

Publications (2)

Publication Number Publication Date
CN101258580A CN101258580A (zh) 2008-09-03
CN101258580B true CN101258580B (zh) 2010-05-19

Family

ID=37835520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800324625A Expired - Fee Related CN101258580B (zh) 2005-09-05 2006-06-14 半导体装置及其制造方法和显示装置

Country Status (4)

Country Link
US (1) US8184225B2 (zh)
JP (1) JP5057981B2 (zh)
CN (1) CN101258580B (zh)
WO (1) WO2007029389A1 (zh)

Families Citing this family (212)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5096716B2 (ja) * 2006-09-21 2012-12-12 パナソニック株式会社 半導体装置の製造方法および半導体装置
US8030114B2 (en) * 2007-01-31 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure to reduce dark current in image sensors
KR101457656B1 (ko) * 2007-05-17 2014-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법, 표시장치의 제조방법, 반도체장치,표시장치 및 전자기기
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US12094892B2 (en) 2010-10-13 2024-09-17 Monolithic 3D Inc. 3D micro display device and structure
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US12080743B2 (en) 2010-10-13 2024-09-03 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US8283215B2 (en) * 2010-10-13 2012-10-09 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US12100611B2 (en) 2010-11-18 2024-09-24 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US12033884B2 (en) 2010-11-18 2024-07-09 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US12068187B2 (en) 2010-11-18 2024-08-20 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and DRAM memory cells
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
WO2014013959A1 (en) * 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
SG11201504015SA (en) * 2012-11-22 2015-06-29 Shinetsu Chemical Co Composite substrate manufacturing method, and composite substrate
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US12051674B2 (en) 2012-12-22 2024-07-30 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US12094965B2 (en) 2013-03-11 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
KR102212456B1 (ko) * 2013-12-31 2021-02-05 엘지디스플레이 주식회사 씨오지 방식의 표시장치 및 그 제조방법
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US12094829B2 (en) 2014-01-28 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
DE112016004265T5 (de) 2015-09-21 2018-06-07 Monolithic 3D Inc. 3d halbleitervorrichtung und -struktur
US12100658B2 (en) 2015-09-21 2024-09-24 Monolithic 3D Inc. Method to produce a 3D multilayer semiconductor device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US12120880B1 (en) 2015-10-24 2024-10-15 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12035531B2 (en) 2015-10-24 2024-07-09 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US9627275B1 (en) * 2015-10-30 2017-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Hybrid semiconductor structure on a common substrate
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
WO2018222938A1 (en) * 2017-06-02 2018-12-06 Corning Incorporated Fluidic assembly substrates and methods for making such
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1492481A (zh) * 2002-09-25 2004-04-28 ������������ʽ���� 单晶硅及soi基板、半导体装置及其制造方法、显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2920580B2 (ja) 1992-08-19 1999-07-19 セイコーインスツルメンツ株式会社 半導体装置
JPH0637313A (ja) 1992-07-16 1994-02-10 Hitachi Ltd 薄膜半導体装置とその製造方法
JPH09127352A (ja) 1995-10-30 1997-05-16 Hitachi Ltd 半導体装置およびその製造方法
JPH1054999A (ja) * 1996-06-04 1998-02-24 Canon Inc 表示装置とその製造法
JP3738798B2 (ja) * 1997-07-03 2006-01-25 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法及び液晶パネルの製造方法
JP4030193B2 (ja) 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2001018596A1 (fr) * 1999-09-08 2001-03-15 Matsushita Electric Industrial Co., Ltd. Dispositif d'affichage et son procede de fabrication
JP2001154218A (ja) * 1999-09-08 2001-06-08 Matsushita Electric Ind Co Ltd 表示装置およびその製造方法
JP2002287653A (ja) * 2001-01-19 2002-10-04 Sony Corp 表示装置およびその製造方法、ならびに携帯端末およびその製造方法
JP4837240B2 (ja) * 2002-09-25 2011-12-14 シャープ株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1492481A (zh) * 2002-09-25 2004-04-28 ������������ʽ���� 单晶硅及soi基板、半导体装置及其制造方法、显示装置

Also Published As

Publication number Publication date
WO2007029389A1 (ja) 2007-03-15
JPWO2007029389A1 (ja) 2009-03-26
CN101258580A (zh) 2008-09-03
JP5057981B2 (ja) 2012-10-24
US20090242893A1 (en) 2009-10-01
US8184225B2 (en) 2012-05-22

Similar Documents

Publication Publication Date Title
CN101258580B (zh) 半导体装置及其制造方法和显示装置
CN101329999B (zh) 半导体衬底及其制造方法
US20070148831A1 (en) Thin film transistor device, method for manufacturing the same and display apparatus having the same
US20050045983A1 (en) Semiconductor device and method for manufacturing the same
KR100703974B1 (ko) Ｍｉｍ 커패시터를 구비하는 반도체 집적회로 장치 및 그제조 방법
KR19980042862A (ko) 박막트랜지스터, 박막트랜지스터의 제조방법 및액정표시장치
JP3415581B2 (ja) 半導体装置
CN101796619B (zh) 电路基板和显示装置
WO2009090780A1 (ja) 半導体装置、その製造方法及び表示装置
US7335915B2 (en) Image displaying device and method for manufacturing same
US8288184B2 (en) Production method of semiconductor device and semiconductor device
US20100059892A1 (en) Production method of semiconductor device, production method of display device, semiconductor device, production method of semiconductor element, and semiconductor element
JP4723800B2 (ja) アレイ基板の製造方法
US7759245B2 (en) Semiconductor device fabricating method
US20110006376A1 (en) Semiconductor device, semiconductor device manufacturing method, and display device
TWI559554B (zh) 半導體裝置及其製造方法
JPH0637314A (ja) 薄膜トランジスタ及びその製造方法
KR100580825B1 (ko) 액티브 메트릭스 기판 제조방법 및 이에 의해 제조되는 게이트
CN101874294B (zh) 半导体装置的制造方法、半导体装置及显示装置
US20230378244A1 (en) Semiconductor device having a resistor
JP5416790B2 (ja) 半導体装置及びその製造方法
WO1997049131A1 (en) Semiconductor device with buried conductive silicide layer
JP2008112900A (ja) 半導体装置およびその製造方法
JPH09129728A (ja) 半導体集積回路装置およびその製造方法
JP2000269425A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100519

Termination date: 20200614

CF01 Termination of patent right due to non-payment of annual fee