JP3738798B2 - アクティブマトリクス基板の製造方法及び液晶パネルの製造方法 - Google Patents
アクティブマトリクス基板の製造方法及び液晶パネルの製造方法 Download PDFInfo
- Publication number
- JP3738798B2 JP3738798B2 JP19319897A JP19319897A JP3738798B2 JP 3738798 B2 JP3738798 B2 JP 3738798B2 JP 19319897 A JP19319897 A JP 19319897A JP 19319897 A JP19319897 A JP 19319897A JP 3738798 B2 JP3738798 B2 JP 3738798B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- manufacturing
- transferred
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 299
- 238000004519 manufacturing process Methods 0.000 title claims description 83
- 238000000034 method Methods 0.000 title claims description 73
- 239000011159 matrix material Substances 0.000 title claims description 55
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 54
- 239000010410 layer Substances 0.000 claims description 340
- 238000000926 separation method Methods 0.000 claims description 118
- 238000012546 transfer Methods 0.000 claims description 80
- 239000010408 film Substances 0.000 claims description 63
- 239000010409 thin film Substances 0.000 claims description 62
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 58
- 239000004065 semiconductor Substances 0.000 claims description 47
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 34
- 229920005591 polysilicon Polymers 0.000 claims description 30
- 238000013461 design Methods 0.000 claims description 13
- 230000002950 deficient Effects 0.000 claims description 8
- 238000007689 inspection Methods 0.000 claims description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 26
- 239000000463 material Substances 0.000 description 21
- 239000011521 glass Substances 0.000 description 19
- 239000000853 adhesive Substances 0.000 description 18
- 230000001070 adhesive effect Effects 0.000 description 18
- 239000012790 adhesive layer Substances 0.000 description 12
- 230000009477 glass transition Effects 0.000 description 12
- 235000012239 silicon dioxide Nutrition 0.000 description 12
- 239000007789 gas Substances 0.000 description 11
- 239000010453 quartz Substances 0.000 description 11
- 239000000203 mixture Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 9
- 239000000470 constituent Substances 0.000 description 8
- 238000002834 transmittance Methods 0.000 description 8
- 229910052681 coesite Inorganic materials 0.000 description 7
- 229910052906 cristobalite Inorganic materials 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- 229910052682 stishovite Inorganic materials 0.000 description 7
- 229910052905 tridymite Inorganic materials 0.000 description 7
- 238000002679 ablation Methods 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- -1 silicate compound Chemical class 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229920000620 organic polymer Polymers 0.000 description 5
- 239000002861 polymer material Substances 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- 238000000576 coating method Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000004926 polymethyl methacrylate Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000005368 silicate glass Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 239000004831 Hot glue Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 239000004734 Polyphenylene sulfide Substances 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 3
- 229920000069 polyphenylene sulfide Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 239000004952 Polyamide Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000011133 lead Substances 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000004064 recycling Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000005068 transpiration Effects 0.000 description 2
- 238000009834 vaporization Methods 0.000 description 2
- 230000008016 vaporization Effects 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 241000398147 Aleurodiscus amorphus Species 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241001239379 Calophysus macropterus Species 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 229910016024 MoTa Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052910 alkali metal silicate Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000005260 alpha ray Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000005250 beta ray Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000005251 gamma ray Effects 0.000 description 1
- 229920001903 high density polyethylene Polymers 0.000 description 1
- 239000004700 high-density polyethylene Substances 0.000 description 1
- 239000012943 hotmelt Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052574 oxide ceramic Inorganic materials 0.000 description 1
- 239000011224 oxide ceramic Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920003254 poly(benzobisthiazole) Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000005307 potash-lime glass Substances 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical class O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- LLZRNZOLAXHGLL-UHFFFAOYSA-J titanic acid Chemical class O[Ti](O)(O)O LLZRNZOLAXHGLL-UHFFFAOYSA-J 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス基板及び液晶パネルの製造方法に関する。
【０００２】
【背景技術】
例えば、薄膜トランジスタ（ＴＦＴ）を用いた液晶ディスプレイを製造するに際しては、従来よりアモルファスシリコン（非晶質シリコンともいう）をチャネルとするＴＦＴまたは多結晶（ポリシリコンともいう）をチャネルとするＴＦＴを用いるものが知られている。
【０００３】
近年、一枚の基板上に、複数の画素及びそれに接続される配線群から成る画素領域と、それを駆動する駆動回路とを形成する要求が高まっている。
【０００４】
ここで、アモルファスシリコンＴＦＴは、非晶質であるがために電子などの移動度が低く、駆動回路の能動素子として高速応答させることはできない。従って、アモルファスシリコンＴＦＴにより画素と駆動回路を一枚基板に形成した場合、高精細な液晶パネルを駆動することは不可能である。
【０００５】
一方、ポリシリコンＴＦＴは、単結晶ほどではないが、アモルファスシリコンＴＦＴと比較して十分に高い移動度を確保でき、駆動回路の能動素子として優れている。
【０００６】
ところで、今までポリシリコンＴＦＴは高温プロセスを利用して製造されたので、ガラス基板のような耐熱性の低い基板上には形成できなかった。しかし、近年低温ポリシリコン製造法が開発され、いまではガラス基板上にて画素用ポリシリコンＴＦＴと同時に、ドライバ用ポリシリコンＴＦＴを形成できるようになった。
【０００７】
【発明が解決しようとする課題】
ところで、ポリシリコンＴＦＴは、オフ時のリーク電流がアモルファスシリコンＴＦＴよりも低いために、画素電極に接続される画素ＴＦＴとして用いた場合には、液晶にチャージされた電圧がＴＦＴのオフ時に低下し易い。さらに、画素ＴＦＴはドライバ回路ほどの高速応答性は不要である。
【０００８】
これらの点から、画素ＴＦＴはアモルファスシリコンＴＦＴとし、ドライバの能動素子はポリシリコンＴＦＴとするのが理想であるが、異なるＴＦＴを一枚の基板に製造することはできない。
【０００９】
さらに、画素領域では高電圧が印加されるため、最小線幅は通常５μｍ以上である。これに対して、ドライバ回路では限られた面積に多くの回路（シフトレジスタなど）を形成する必要があることと、回路の高速動作が要求されることから、サブミクロンオーダのデザインルールが要求されている。
【００１０】
本発明は、上記事情に鑑みてなされたものであり、その目的は、画素領域には半導体層が例えばアモルファスシリコンである半導体装置を用い、ドライバ領域には半導体層が単結晶または多結晶の半導体装置を用い、かつ、画素領域とドライバ領域とを一枚の基板に形成することができる液晶パネル用基板及び液晶パネル並びにその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上述した課題を解決する本発明は、以下のような構成をしている。
【００１２】
本発明の一態様は、第１の基板上に画素領域と駆動回路とを有するアクティブマトリクス基板の製造方法であって、
前記第１の基板上の前記画素領域に、第１の半導体装置をスイッチング素子とする複数の画素と、該複数の画素に接続された第１の電極配線群とを形成し、前記第１の電極配線群の端子となる部分を露出させて第１の電極露出部とする第１工程と、
前記第１の基板とは異なる第２の基板を用いて、前記駆動回路の能動素子であって半導体層が単結晶または多結晶シリコンである複数の第２の半導体装置と、該複数の第２の半導体装置に接続された第２の電極配線群とを含む被転写層を形成し、前記第２の電極配線群の端子となる部分を露出させて第２の電極露出部とする第２工程と、
前記第１，第２の電極露出部が導通する位置関係にて、前記第１の基板上に前記被転写層を転写する第３工程と、
を有することを特徴とする。
本発明の一態様によれば、アクティブマトリクス基板を構成する第１の基板には、画素領域のみを予め形成しておき、駆動回路はその第１の基板とは異なる第２の基板に形成され、後に第１の基板上に接合される。このため、画素領域には、オフリーク電流の小さい画素用トランジスタに適した第１の半導体装置として、その半導体層（チャネル層）に例えばアモルファスシリコンを用いていることができる。一方、駆動回路の能動素子として、移動度が高い単結晶または多結晶シリコンの半導体層を持つ第２の半導体装置を使用できる。また、第２の半導体装置を含む被転写層を、液晶パネル用基板の基板上に接合する際には、画素領域の第１の電極露出部と、被転写層の第２の電極露出部とが導通するので、後に煩雑な配線作業を伴うことがない。
【００１３】
ここで、前記第１の半導体装置はアモルファスシリコンＴＦＴとすることができ、前記第２の半導体装置は多結晶シリコンＴＦＴとすることができる。なお、特に第２の半導体装置はＴＦＴに限らず、単結晶シリコン基板を用いた半導体であっても良い。
【００１４】
本発明の一態様では、前記被転写層より前記第２の基板を除去する第４工程をさらに有することができる。
【００１５】
例えば第２の基板上に多結晶シリコンＴＦＴを含む被転写層を製造した後であって、この被転写層を第１の基板に転写した後には、もはや第２の基板は不要である。したがって、このような場合に第２の基板を被転写層から除去することが好ましい。ただし、第２の半導体装置がＴＦＴでなく、単結晶シリコンの第２の基板自体をチャンネル層として利用する場合には、第２の基板は除去してはならない。
【００１６】
第２の基板を除去する場合には、
前記第２工程では、前記第２の基板上に分離層を形成し、前記分離層上に前記被転写層を形成し、
前記第４工程では、前記分離層を境として、前記被転写層より前記第２の基板を除去することが好ましい。
【００１７】
デバイス製造における信頼性が高い例えば石英基板などの第２の基板上に、例えば、光を吸収する特性をもつ分離層を設けておき、その第２の基板上に被転写層を形成する。被転写層を第１の基板に接合した後に分離層に光を照射し、これによって、その分離層において剥離現象を生じせしめて、その分離層と第２の基板との密着性を低下させる。そして、第２の基板に力を加えて被転写層から離脱させる。
【００１８】
本発明の一態様では、
前記第２工程は、一枚の前記第２の基板上に、複数の前記被転写層を同時に形成する工程と、複数の前記被転写層を個々に分離する工程と、を含むことができる。
【００１９】
こうすると、被転写層の製造コストが大幅に低減する。
【００２０】
このとき、
前記第２工程は、同時に形成された複数の前記被転写層の電気的特性を検査する検査工程を有し、
前記第３工程は、前記検査工程にて良品と判別された被転写層を前記第１の基板上に転写する工程を含むことが好ましい。
【００２１】
こうすると、駆動回路のみの不良に起因して液晶基板全体が不良になる確率が大幅に低減し、歩留まりが向上する。
【００２２】
前記第３工程は、前記第１の基板上の複数の領域にて、それぞれ被転写層を転写する工程を有することができる。
【００２３】
特に、駆動回路は四角形状の画素領域の二辺以上に隣接する複数箇所に配置されることがあり、その場合に各所の駆動回路を転写して形成できる。
【００２４】
前記第３工程は、異方性導電膜を介在させて、前記第１の基板と前記被転写層とを接続することが好ましい。
【００２５】
異方性導電膜により、相隣接する電極同士がショートすることを防止できる。
【００２６】
本発明の一態様では、
前記第１工程は、前記第１の半導体装置及び第１の電極配線群を第１の設計ルールに従って形成し、
前記第２工程は、前記第２の半導体装置及び第２の電極配線群を、前記第１の設計ルールよりも最小線幅が小となる第２の設計ルールに従って形成することを特徴とする。
【００２７】
駆動回路の最小線幅を例えばサブミクロンオーダとして実装密度を高くでき、一方画素領域では例えば２μｍ以上の最小線幅とすることができる。
【００２８】
本発明の他の態様は、転写基板上に画素領域と駆動回路を転写してアクティブマトリクス基板を製造する方法であって、
前記転写基板とは異なる第１の製造用基板を用いて、第１の半導体装置をスイッチング素子とする複数の画素と、該複数の画素に接続された第１の電極配線群とを含む第１の被転写層を形成し、前記第１の電極配線群の端子となる部分を露出させて第１の電極露出部とする第１工程と、
前記転写基板とは異なる第２の製造用基板を用いて、前記駆動回路の能動素子であってかつ半導体層が単結晶または多結晶である複数の第２の半導体装置と、該複数の第２の半導体装置に接続された第２の電極配線群とを含む第２の被転写層を形成し、前記第２の電極配線群の端子となる部分を露出させて第２の電極露出部とする第２工程と、
前記転写基板上に、配線層を形成する第３の工程と、
前記転写基板上に形成された配線層に対して、第１，第２の電極露出部が対向する位置関係にて、前記転写基板上に前記第１，第２の被転写層を転写する第４工程と、
少なくとも前記第１の製造用基板を、前記第１の被転写層より除去する第５工程と、
を有することを特徴とする。
【００２９】
本発明の他の態様は、上述の本発明の一態様とは異なり、画素領域と駆動回路の双方を転写基板に転写して液晶パネル用基板を製造する方法を定義している。この場合にも、本発明の一態様と同様な効果を奏することができる。また、この場合、画素を露出するために第１の製造用基板は第５工程にて必ず除去する必要があるが、第１の製造用基板は請求項１の場合と同様に残存させても良い。
【００３２】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【００３３】
（第１の実施の形態）
図１〜図６は、本発明の第１の実施の形態に係るアクティブマクリクスの製造方法を示す図である。本実施の形態では、図１に示すように、透明基板１０上に、例えばアモルファスシリコンＴＦＴをスイッチング素子とする画素を備えた画素領域１２を形成しておく。その後に、この画素領域１２のゲート線を駆動する第１のドライバ１４と、画素領域１２のソース線を駆動する第２のドライバ１６とを、透明基板１０上に転写して、アクティブマトリクス基板１８を製造するものである。なお、画素領域１２にはアモルファスシリコンＴＦＴに限らず、例えばポリシリコンＴＦＴを形成しても良い。ポリシリコンＴＦＴは、オフ時のリーク電流がアモルファスシリコンＴＦＴよりも低い欠点はあるが、低温プロセスの発達により低温度にて歩留まりが高く形成でき、装置コストを低減できる点で優れている。
【００３４】
[工程１]
図２に模式的に示すように、まず透明基板１０上に、アモルファスシリコンＴＦＴをスイッチング素子とする複数の画素から成るアクティブマトリクス層２０を形成する。なお、このアクティブマトリクス層２０の詳細については後述する。このとき、各々のアモルファスシリコンＴＦＴのゲートに接続されたゲート配線層と、そのソースに接続されたソース配線層とは、その端部が露出され、図２に示す露出端部２２となっている。
【００３５】
透明基板１０は、後にドライバ１４，１６が転写される転写体としての機能を有する。透明基板１０は、後述するドライバ１２，１４を製造するための基板１００に比べ、耐熱性、耐食性等の特性が劣るものであってもよい。その理由は、本発明では、基板１００側に被転写層（薄膜デバイス層）１４０を形成し、その後、被転写層（薄膜デバイス層）１４０を透明基板１０に転写するため、透明基板１０に要求される特性、特に耐熱性は、被転写層（薄膜デバイス層）１４０の形成の際の温度条件等に依存しないからである。
【００３６】
したがって、アモルファスシリコン層２０の形成の際の最高温度をＴmaxとしたとき、透明基板１０の構成材料として、ガラス転移点（Ｔｇ）または軟化点がＴmax以下のものを用いることができる。例えば、透明基板１０は、ガラス転移点（Ｔｇ）または軟化点が好ましくは８００℃以下、より好ましくは５００℃以下の材料で構成することができる。
【００３７】
透明基板１０に適するガラス材としては、例えば、ケイ酸ガラス（石英ガラス）、ケイ酸アルカリガラス、ソーダ石灰ガラス、カリ石灰ガラス、鉛（アルカリ）ガラス、バリウムガラス、ホウケイ酸ガラス等が挙げられる。このうち、ケイ酸ガラス以外のものは、ケイ酸ガラスに比べて融点が低く、また、成形、加工も比較的容易であり、しかも安価であり、好ましい。
【００３８】
[工程２]
図３（Ａ）に模式的に示すように、基板１００上に分離層（光吸収層）１２０を形成する。
【００３９】
以下、基板１００および分離層１２０について説明する。
【００４０】
▲１▼基板１００についての説明
基板１００は、光が透過し得る透光性を有するものを使用する。
【００４１】
この場合、光の透過率は１０％以上であるのが好ましく、５０％以上であるのがより好ましい。この透過率が低過ぎると、光の減衰（ロス）が大きくなり、分離層１２０を剥離するのにより大きな光量を必要とする。
【００４２】
また、基板１００は、信頼性の高い材料で構成されているのが好ましく、特に、耐熱性に優れた材料で構成されているのが好ましい。その理由は、例えば後述する被転写層１４０や中間層１４２を形成する際に、その種類や形成方法によってはプロセス温度が高くなる（例えば３５０〜１０００℃程度）ことがあるが、その場合でも、基板１００が耐熱性に優れていれば、基板１００上への被転写層１４０等の形成に際し、その温度条件等の成膜条件の設定の幅が広がるからである。
【００４３】
従って、基板１００は、被転写層１４０の形成の際の最高温度をＴmaxとしたとき、歪点がＴmax以上の材料で構成されているのものが好ましい。具体的には、基板１００の構成材料は、歪点が３５０℃以上のものが好ましく、５００℃以上のものがより好ましい。このようなものとしては、例えば、石英ガラス、コーニング７０５９、日本電気ガラスＯＡ−２等の耐熱性ガラスが挙げられる。
【００４４】
また、基板１００の厚さは、特に限定されないが、通常は、０．１〜５．０mm程度であるのが好ましく、０．５〜１．５mm程度であるのがより好ましい。基板１００の厚さが薄すぎると強度の低下を招き、厚すぎると、基板１００の透過率が低い場合に、光の減衰を生じ易くなる。なお、基板１００の光の透過率が高い場合には、その厚さは、前記上限値を超えるものであってもよい。なお、光を均一に照射できるように、基板１００の厚さは、均一であるのが好ましい。
【００４５】
▲２▼分離層１２０の説明
分離層１２０は、照射される光を吸収し、その層内および／または界面において剥離（以下、「層内剥離」、「界面剥離」と言う）を生じるような性質を有するものであり、好ましくは、光の照射により、分離層１２０を構成する物質の原子間または分子間の結合力が消失または減少すること、すなわち、アブレーションが生じて層内剥離および／または界面剥離に至るものがよい。
【００４６】
さらに、光の照射により、分離層１２０から気体が放出され、分離効果が発現される場合もある。すなわち、分離層１２０に含有されていた成分が気体となって放出される場合と、分離層１２０が光を吸収して一瞬気体になり、その蒸気が放出され、分離に寄与する場合とがある。このような分離層１２０の組成としては、例えば、次のＡ〜Ｅに記載されるものが挙げられる。
【００４７】
Ａ．アモルファスシリコン（ａ−Ｓｉ）
このアモルファスシリコン中には、水素（Ｈ）が含有されていてもよい。この場合、Ｈの含有量は、２原子％以上程度であるのが好ましく、２〜２０原子％程度であるのがより好ましい。このように、水素（Ｈ）が所定量含有されていると、光の照射によって水素が放出され、分離層１２０に内圧が発生し、それが上下の薄膜を剥離する力となる。アモルファスシリコン中の水素（Ｈ）の含有量は、成膜条件、例えばＣＶＤにおけるガス組成、ガス圧、ガス雰囲気、ガス流量、温度、基板温度、投入パワー等の条件を適宜設定することにより調整することができる。
【００４８】
Ｂ．酸化ケイ素又はケイ酸化合物、酸化チタンまたはチタン酸化合物、酸化ジルコニウムまたはジルコン酸化合物、酸化ランタンまたはランタン酸化化合物等の各種酸化物セラミックス、透電体（強誘電体）あるいは半導体
酸化ケイ素としては、ＳｉＯ、ＳｉＯ2、Ｓｉ3Ｏ2が挙げられ、ケイ酸化合物としては、例えばＫ2ＳｉＯ3、Ｌｉ2ＳｉＯ3、ＣａＳｉＯ3、ＺｒＳｉＯ4、Ｎａ2ＳｉＯ3が挙げられる。
【００４９】
酸化チタンとしては、ＴｉＯ、Ｔｉ2０3、Ｔｉ０2が挙げられ、チタン酸化合物としては、例えば、ＢａＴｉ０4、ＢａＴｉＯ3、Ｂａ2Ｔｉ9Ｏ20、ＢａＴｉ5Ｏ11、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＰｂＴｉＯ3、ＭｇＴｉＯ3、ＺｒＴｉＯ2、ＳｎＴｉＯ4、Ａｌ2ＴｉＯ5、ＦｅＴｉＯ3が挙げられる。
【００５０】
酸化ジルコニウムとしては、ＺｒＯ2が挙げられ、ジルコン酸化合物としては、例えばＢａＺｒＯ3、ＺｒＳｉＯ4、ＰｂＺｒＯ3、ＭｇＺｒＯ3、Ｋ2ＺｒＯ3が挙げられる。
【００５１】
Ｃ．ＰＺＴ、ＰＬＺＴ、ＰＬＬＺＴ、ＰＢＺＴ等のセラミックスあるいは誘電体（強誘電体）
Ｄ．窒化珪素、窒化アルミ、窒化チタン等の窒化物セラミックス
Ｅ．有機高分子材料
有機高分子材料としては、−ＣＨ−、−ＣＯ−（ケトン）、−ＣＯＮＨ−（アミド）、−ＮＨ−（イミド）、−ＣＯＯ−（エステル）、−Ｎ＝Ｎ−（アゾ）、ーＣＨ＝Ｎ−（シフ）等の結合（光の照射によりこれらの結合が切断される）を有するもの、特に、これらの結合を多く有するものであればいかなるものでもよい。また、有機高分子材料は、構成式中に芳香族炭化水素（１または２以上のベンゼン環またはその縮合環）を有するものであってもよい。
【００５２】
このような有機高分子材料の具体例としては、ポリエチレン，ポリプロピレンのようなポリオレフィン，ポリイミド，ポリアミド，ポリエステル，ポリメチルメタクリレート（ＰＭＭＡ），ポリフェニレンサルファイド（ＰＰＳ），ポリエーテルスルホン（ＰＥＳ），エポキシ樹脂等があげられる。
【００５３】
Ｆ．金属
金属としては、例えば、Ａｌ，Ｌｉ，Ｔｉ，Ｍｎ，Ｉｎ，Ｓｎ，Ｙ，Ｌａ，Ｃｅ，Ｎｄ，Ｐｒ，Ｇｄ，Ｓｍまたはこれらのうちの少なくとも１種を含む合金が挙げられる。
【００５４】
また、分離層１２０の厚さは、剥離目的や分離層１２０の組成、層構成、形成方法等の諸条件により異なるが、通常は、１ｎｍ〜２０μｍ程度であるのが好ましく、２μｍ程度以下であるのがより好ましく、１０ｎｍ程度以下であるのがさらに好ましい。分離層１２０の膜厚が厚すぎると、分離層１２０の良好な剥離性を確保するために、光のパワー（光量）を大きくする必要があるとともに、後に分離層１２０を除去する際に、その作業に時間がかかる。なお、分離層１２０の膜厚は、できるだけ均一であるのが好ましい。
【００５５】
分離層１２０の形成方法は、特に限定されず、膜組成や膜厚等の諸条件に応じて適宜選択される。たとえば、ＣＶＤ（ＭＯＣＶＤ、低圧ＣＶＤ、ＥＣＲ−ＣＶＤを含む）、蒸着、分子線蒸着（ＭＢ）、スパッタリング、イオンプレーティング、ＰＶＤ等の各種気相成膜法、電気メッキ、浸漬メッキ（ディッピング）、無電解メッキ等の各種メッキ法、ラングミュア・プロジェット（ＬＢ）法、スピンコート、スプレーコート、ロールコート等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等が挙げられ、これらのうちの２以上を組み合わせて形成することもできる。
【００５６】
例えば、分離層１２０の組成がアモルファスシリコン（ａ−Ｓｉ）の場合には、ＣＶＤ、特に低圧ＣＶＤやプラズマＣＶＤにより成膜するのが好ましい。
【００５７】
また、分離層１２０をゾルーゲル法によるセラミックスで構成する場合や、有機高分子材料で構成する場合には、塗布法、特に、スピンコートにより成膜するのが好ましい。
【００５８】
[工程３]
次に、図３（Ｂ）に示すように、分離層１２０上に、被転写層（薄膜デバイス層）１４０を形成する。
【００５９】
この薄膜デバイス層１４０のＫ部分（図３（Ｂ）において１点線鎖線で囲んで示される部分）の拡大断面図を、図３（Ｂ）中に示す。図示されるように、薄膜デバイス層１４０は、例えば、ＳｉＯ2膜（中間層）１４２上に形成されたＴＦＴ（薄膜トランジスタ）を含んで構成され、このＴＦＴは、ポリシリコン層にｎ型不純物を導入して形成されたソース，ドレイン層１４６と、チャネル層１４４と、ゲート絶縁膜１４８と、ゲート電極１５０と、層間絶縁膜１５４と、例えばアルミニュウムからなる電極１５２とを具備する。なお、この薄膜デバイス層１４０はドライバ回路として機能するので、ｐ型とｎ型を組み合わせた相補構造とするとよい。
【００６０】
ここで、この薄膜デバイス層１４０も、ポリシリコンＴＦＴと接続される配線層であって、アクティブマトリクス層２０の露出端部２２と接続される端部か、露出端部１４１として形成されている。
【００６１】
本実施の形態では、分離層１２０に接して設けられる中間層としてＳｉ０2膜を使用しているが、Ｓｉ3Ｎ4などのその他の絶縁膜を使用することもできる。Ｓｉ０2膜（中間層）の厚みは、その形成目的や発揮し得る機能の程度に応じて適宜決定されるが、通常は、１０nm〜５μm程度であるのが好ましく、４０nm〜１μm程度であるのがより好ましい。中間層は、種々の目的で形成され、例えば、被転写層１４０を物理的または化学的に保護する保護層，絶縁層，導電層，レーザー光の遮光層，マイグレーション防止用のバリア層，反射層としての機能の内の少なくとも１つを発揮するものが挙げられる。
【００６２】
なお、場合によっては、Ｓｉ０2膜等の中間層を形成せず、分離層１２０上に直接被転写層（薄膜デバイス層）１４０を形成してもよい。
【００６３】
このような薄膜素子（薄膜デバイス）は、その形成方法との関係で、通常、比較的高いプロセス温度を経て形成される。したがって、この場合、前述したように、基板１００としては、そのプロセス温度に耐え得る信頼性の高いものが必要となる。
【００６４】
[工程４]
次に、図４に示すように、薄膜デバイス層１４０を、透明基板１０上に導電性接着層１６０を介して接着する。このとき、透明基板１０上に予め形成されたアクティブマトリクス層２０の露出端部２２と、薄膜デバイス層１４０の露出端部１４１とが対向される。
【００６５】
導電性接着層１６０の好適な例としては、ＡＣＦ（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ：異方性接着膜）であり、両露出端部２２，１４１は、その間に挟まれて加熱加圧される導電粒子１６１により電気的に接続される。ＡＣＦを用いると、厚さ方向のみで導通が確保されるため、隣接する露出端部２２同士または１４１同士がショートすることを防止できる。なお、他の導電性接着剤を用いることもでき、導電性接着層１６０の接着剤の材質としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気硬化型接着剤等の各種硬化型接着剤が挙げられる。接着剤の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等、いかなるものでもよい。
【００６６】
前記硬化型接着剤を用いる場合、例えば透明基板１０及び露出端部２２上に硬化型接着剤を塗布し、その上に被転写層（薄膜デバイス層）１４０を接合した後、硬化型接着剤の特性に応じた硬化方法により前記硬化型接着剤を硬化させて、被転写層（薄膜デバイス層）１４０と透明基板１０とを接着し、固定する。
【００６７】
接着剤が光硬化型の場合、透明基板１０または光透過性の基板１００の一方の外側からあるいは両外側から光を照射する。この場合、導電性接着層１６０中の接着剤としては、薄膜デバイス層に影響を与えにくい紫外線硬化型などの光硬化型接着剤が好ましい。
【００６８】
[工程５]
次に、図５に示すように、基板１００の裏面側から光を照射する。
【００６９】
この光は、基板１００を透過した後に分離層１２０に照射される。これにより、分離層１２０に層内剥離および／または界面剥離が生じ、結合力が減少または消滅する。
【００７０】
分離層１２０の層内剥離および／または界面剥離が生じる原理は、分離層１２０の構成材料にアブレーションが生じること、また、分離層１２０に含まれているガスの放出、さらには照射直後に生じる溶融、蒸散等の相変化によるものであることが推定される。
【００７１】
ここで、アブレーションとは、照射光を吸収した固定材料（分離層１２０の構成材料）が光化学的または熱的に励起され、その表面や内部の原子または分子の結合が切断されて放出することをいい、主に、分離層１２０の構成材料の全部または一部が溶融、蒸散（気化）等の相変化を生じる現象として現れる。また、前記相変化によって微小な発砲状態となり、結合力が低下することもある。
【００７２】
分離層１２０が層内剥離を生じるか、界面剥離を生じるか、またはその両方であるかは、分離層１２０の組成や、その他種々の要因に左右され、その要因の１つとして、照射される光の種類、波長、強度、到達深さ等の条件が挙げられる。
【００７３】
照射する光としては、分離層１２０に層内剥離および／または界面剥離を起こさせるものであればいかなるものでもよく、例えば、Ｘ線、紫外線、可視光、赤外線（熱線）、レーザ光、ミリ波、マイクロ波、電子線、放射線（α線、β線、γ線）等が挙げられる。そのなかでも、分離層１２０の剥離（アブレーション）を生じさせ易いという点で、レーザ光が好ましい。
【００７４】
このレーザ光を発生させるレーザ装置としては、各種気体レーザ、固体レーザ（半導体レーザ）等が挙げられるが、エキシマレーザ、Ｎｄ−ＹＡＧレーザ、Ａｒレーザ、ＣＯ2レーザ、ＣＯレーザ、Ｈｅ−Ｎｅレーザ等が好適に用いられ、その中でもエキシマレーザが特に好ましい。
【００７５】
エキシマレーザは、短波長域で高エネルギーを出力するため、極めて短時間で分離層１２０にアブレーションを生じさせることができ、よって隣接する透明基板１０や基板１００等に温度上昇をほとんど生じさせることなく、すなわち劣化、損傷を生じさせることなく、分離層１２０を剥離することができる。
【００７６】
また、分離層１２０にアブレーションを生じさせるに際して、光の波長依存性がある場合、照射されるレーザ光の波長は、１００ｎｍ〜３５０ｎｍ程度であるのが好ましい。
【００７７】
図７に、基板１００の、光の波長に対する透過率の一例を示す。図示されるように、３００ｎｍの波長に対して透過率が急峻に増大する特性をもつ。このような場合には、３００ｎｍ以上の波長の光（例えば、波長３０８ｎｍのＸｅ−Ｃｌエキシマレーザー光）を照射する。
【００７８】
また、分離層１２０に、例えばガス放出、気化、昇華等の相変化を起こさせて分離特性を与える場合、照射されるレーザ光の波長は、３５０から１２００ｎｍ程度であるのが好ましい。
【００７９】
また、照射されるレーザ光のエネルギー密度、特に、エキシマレーザの場合のエネルギー密度は、１０〜５０００ｍＪ／ｃｍ2程度とするのが好ましく、１００〜５００ｍＪ／ｃｍ2程度とするのがより好ましい。また、照射時間は、１〜１０００ｎｓｅｃ程度とするのが好ましく、１０〜１００ｎｓｅｃ程度とするのがより好ましい。エネルギー密度が低いかまたは照射時間が短いと、十分なアブレーション等が生じず、また、エネルギー密度が高いかまたは照射時間が長いと、分離層１２０を透過した照射光により被転写層１４０に悪影響を及ぼすおそれがある。
【００８０】
なお、レーザ光に代表される照射光は、その強度がほぼ均一となるように照射されるのであれば、照射光の照射方向は、分離層１２０に対し垂直な方向に限らず、分離層１２０に対し所定角度傾斜した方向であってもよい。
【００８１】
次に、図５に示すように、基板１００に力を加えて、この基板１００を分離層１２０から離脱させる。図５では図示されないが、この離脱後、基板１００上に分離層が付着することもある。
【００８２】
[工程６]
次に、残存している分離層１２０を、例えば洗浄、エッチング、アッシング、研磨等の方法またはこれらを組み合わせた方法により除去する。これにより、図６に示すように、被転写層（薄膜デバイス層）１４０が、透明基板１０に転写され、透明基板１０上には、画素領域１２に加えて、ドライバ１４，１６が搭載されることになる。しかも、ドライバ１４，１６と画素領域１２とは、上述した露出端部２２，１４１同士が導電性接着層１６０にて電気的に接続されている。従って、転写後に煩雑な配線作業を省力することができる。
【００８３】
なお、離脱した基板１００にも分離層の一部が付着している場合には同様に除去する。なお、基板１００が石英ガラスのような高価な材料、希少な材料で構成されている場合等には、基板１００は、好ましくは再利用（リサイクル）に供される。すなわち、再利用したい基板１００に対し、本発明を適用することができ、有用性が高い。
【００８４】
以上のような各工程を経て、被転写層（薄膜デバイス層）１４０の透明基板１０への転写が完了する。その後、必要により、被転写層（薄膜デバイス層）１４０に隣接するＳｉＯ2膜の除去や、被転写層１４０上への配線等の導電層や所望の保護膜の形成等を行うこともできる。
【００８５】
本実施の形態では、被剥離物である被転写層（薄膜デバイス層）１４０自体を直接に剥離するのではなく、被転写層（薄膜デバイス層）１４０に接合された分離層に１２０おいて剥離するため、被剥離物（被転写層１４０）の特性、条件等にかかわらず、容易かつ確実に、しかも均一に剥離（転写）することができ、剥離操作に伴う被剥離物（被転写層１４０）へのダメージもなく、被転写層１４０の高い信頼性を維持することができる。
【００８６】
ここで、このアクティスブマトリクス基板上の回路を、図８に模式的に示す。画素領域１２の画素１２ａには、スイッチング素子としてアモルファスシリコンＴＦＴ３０が配置され、ゲート線Ｇ１とソース線Ｓ１に接続されている。また、アモルファスシリコンＴＦＴのドレインは、アクティブマトリクス層２０に設けられる透明画素電極５６に接続される。この透明画素電極５６は、対向基板が貼り合わされることで、透明共通電極２３２と対向し、その対向間に液晶２２０が封入される。なお、共通電極は必ずしも対向基板に設けるものに限らない。例えばＩＰＳモード（液晶層に画素電極と共通電極により横電界をかけるタイプ）の場合は、ＴＦＴ基板側に共通電極が形成される。
【００８７】
一方、薄膜デバイス層１４０にて構成されるドライバ１４，１６は、ポリシリコンＴＦＴ３２，３４を有する。
【００８８】
本実施の形態では、画素１２ａのスイッチング素子としてアモルファスシリコンＴＦＴを用いることで、オフリーク電流が小さいために、液晶２２０にチャージされた電圧の保持特性を高くすることができる。また、画素領域１２の各画素１２ａの線幅は、２μｍ以上、現状では５μｍ以上で十分であるため、耐圧も高めることができる。
【００８９】
一方、ドライバ１４，１６内のポリシリコンＴＦＴはオフリーク電流はアモルファスシリコンＴＦＴ３０ほど低くないが、アモルファスシリコンＴＦＴ３０よりも移動度が高いため、高精細の液晶パネルの場合でも、高速動作に追従することができる。
【００９０】
ここで、本実施の形態では、透明基板１０に形成されるアモルファスシリコンＴＦＴ３０と、被転写層１４０中のポリシリコンＴＦＴ３２，３４とは、それぞれ異なるプロセスにて異なる基板上に形成されるので、設計ルール（つまりパターン設計する上でのデザインルール）を異ならせることもできる。つまり、最小線幅が異なるＴＦＴを形成することができる。
【００９１】
本実施の形態では、アクティブマトリクス基板１８上の画素領域１２よりも、より微細な製造プロセスで作成されたドライバ１４，１６を形成することができる。たとえばドライバ１４，１６の最小線幅は画素領域１２よりも十分狭くし、例えばサブミクロンオーダーとすることができる。
【００９２】
ドライバ１４，１６を構成するシフトレジスタは、低電圧下においてロジックレベルの動作をするので、画素１２ａのアモルファスシリコンＴＦＴ３０よりも耐圧が低くてよく、よって、アモルファスシリコンＴＦＴより微細なポリシリコンＴＦＴ３２，３４となるようにして高集積化を図ることができる。
【００９３】
このように、本実施の形態によれば、設計ルールレベルの異なる（つまり製造プロセスが異なる）複数の回路を、一つの基板１０上に実現できる。
【００９４】
ここで、ドライバ１４，１６内のシフトレジスタの一例を図３１に、そのタイミングチャートを図３２に示す。図３１に示すシフトレジスタは、ｐ型ポリシリコンＴＦＴとｎ型ポリシリコンＴＦＴから成る相補型のトランジスタを含んで構成されている。
【００９５】
（第２の実施の形態）
第１の実施の形態にて説明したアクティブマトリクス基板及びそれを用いた液晶パネルのより具体的な製造プロセスの例を、図９〜図２０を用いて説明する。
【００９６】
（工程１）
図９は、透明基板１０上にアクティブマトリクス層２０を形成した後の状態を示している。このアクティブマトリクス層２０は、複数のボトム・ゲート型のアモルファスシリコンＴＦＴ３０を含んでいるが、図９では一つの画素１２ａに設けられた一つのアモルファスシリコンＴＦＴ３０を示している。
【００９７】
アクティブマトリクス層２０の構造を説明すると、透明基板１０上に例えばＭｏＴａなどのゲート電極４０が形成され、その上にＳｉＯ2あるいはＳｉＮなどのＳｉＮXのゲート絶縁膜４２が形成されている。ゲート絶縁膜４２の上には、ゲート電極４０と対向する位置にチャンネルとしてのアモルファスシリコン層４４が形成される。このアモルファスシリコン層４４上には、ＳｉＮXなどのチャンネル保護膜４６の左右に、それぞれ例えばｎ+アモルファスシリコン層４８，５０が形成される。これらは、アモルファスシリコンＴＦＴ３０のソース・ドレインとして機能する。ソースとなるｎ+アモルファスシリコン層４８に導通して例えばＡｌのソース電極５２が形成され、ドレインとなるｎ+アモルファスシリコン層５０に導通して例えばＡｌのドレイン電極５４が形成される。さらに、ドレイン電極５４と導通して、例えばＩＴＯから成る透明画素電極５６が形成される。そして最上層に、例えばＳｉＮXなどによりパッシベーション膜５８が形成される。なお、ゲート電極４０及びソース電極５２は、互いに直交する方向に延在形成され、その一端はパッシベーション膜５８に覆われていない露出端部となっている。図９では、ソース電極５２の露出端部２２のみを示している。なお、このアクティブマトリクス層３０の製造工程については周知であるので、その説明は省略する。
【００９８】
（工程２）
図１０に示すように、透光性基板（例えば石英基板）１００上に、分離層（例えば、ＬＰＣＶＤ法により形成されたアモルファスシリコン層）１２０と、中間層（例えば、ＳｉＯ2膜）１４２と、アモルファスシリコン層（例えばＬＰＣＶＤ法により形成される）１４３とを順次に積層形成し、続いて、アモルファスシリコン層１４３の全面に上方からレーザー光を照射し、アニールを施す。これにより、アモルファスシリコン層１４３は再結晶化してポリシリコン層となる。なお、この場合のレーザアニールをビームスキャンによって実施する場合には、上述の分離層１２０へのビームスキャンとは異なり、各回のビームのビーム中心同士が重なるように、同一箇所に２度以上光照射されることが好ましい。
【００９９】
（工程３）
続いて、図１１に示すように、レーザーアニールにより得られたポリシリコン層をパターニングして、アイランド１４４ａ，１４４ｂを形成する。
【０１００】
（工程４）
図１２に示すように、アイランド１４４ａ，１４４ｂを覆うゲート絶縁膜１４８ａ，１４８ｂを、例えば、ＣＶＤ法により形成する。
【０１０１】
（工程５）
図１３に示すように、ポリシリコンあるいはメタル等からなるゲート電極１５０ａ，１５０ｂを形成する。
【０１０２】
（工程６）
図１４に示すように、ポリイミド等からなるマスク層１７０を形成し、ゲート電極１５０ｂおよびマスク層１７０をマスクとして用い、セルフアラインで、例えばボロン（Ｂ）のイオン注入を行う。これによって、ｐ+層１７２ａ，１７２ｂが形成される。
【０１０３】
（工程７）
図１５に示すように、ポリイミド等からなるマスク層１７４を形成し、ゲート電極１５０ａおよびマスク層１７４をマスクとして用い、セルフアラインで、例えばリン（Ｐ）のイオン注入を行う。これによって、ｎ+層１４６ａ，１４６ｂが形成される。
【０１０４】
（工程８）
図１６に示すように、層間絶縁膜１５４を形成し、選択的にコンタクトホール形成後、電極１５２ａ〜１５２ｄを形成する。
【０１０５】
（工程９）
次に、図１７に示すように、層間絶縁膜１５４上に保護膜１７４を形成する。このとき、アモルファスシリコン層２０の露出端部２２と電気的に接続される電極の端部は、保護膜１７４に覆われない露出端部とされる。図１７では、電極１５２ａの露出端部１４１を示している。
【０１０６】
このようにして形成されたＣＭＯＳ構造のＴＦＴが、図３〜図６における被転写層（薄膜デバイス層）１４０に該当する。
【０１０７】
（工程１０）
上述した被転写層１４０は、図１８に示すように、一枚の半導体ウエハ１８０に多数同時に製造することができる。そこで、この半導体ウエハ１８０をプローブ装置にセットし、半導体ウエハ１８０上の各々被転写層１４０の露出端部１４１に触針をコンタクトして、各々の被転写層１４０の電気的特性検査を実施する。そして、不良と判定された被転写層１４０にはインカーまたはスクラッチ針などにてマーキングする。
【０１０８】
その後、半導体ウエハ１８０上の多数の被転写層１４０を個々にダイシングする。この際、マーキングの有無により、個々の被転写層１４０を、不良品と良品とに選別しておく。なお、ダイシング後に、個々の被転写層１４０の電気的特性検査を実施しても良い。
【０１０９】
（工程１１）
図１９に示すように、透明基板１０上及び露出端部２２上に、ＡＣＦ１６０を形成、次に、そのＡＣＦ１６０を介して、良品の被転写層１４０を貼り付け、熱と圧力とにより接着する。このとき、アクティブマトリクス層２０の露出端部２２と、被転写層１４０の露出端部１４１とは、ＡＣＦ１６０中の導電粒子１６１を介して導通される。被転写層１４０は、透明基板１０に搭載する数分だけ貼り付けられ、本実施の形態では２つの被転写層１４０が透明基板１０に貼り付けられる。
【０１１０】
（工程１２）
図２０に示すように、透光性基板１００の裏面から、例えば、Ｘｅ−Ｃｌエキシマレーザー光を照射する。これにより、分離層１２０の層内および／または界面において剥離を生じせしめる。この結果、分離層１２０の結合力が低下するので、この分離層１２０を境として、被転写層１４０より基板１００を引き剥がす。
【０１１１】
さらに、分離層１２０をエッチングにより除去する。これにより、図１に示すように、アクティブマトリクス層３０から成る画素領域１２が形成された透明基板１０上に、ドライバ１４，１６が転写され、アクティブマトリクス基板１８が完成する。
【０１１２】
（工程１３）
最後に、このアクティブマトリクス基板１８を用いて、図２１のように組み立てて液晶パネルを製造する。
【０１１３】
図２１に示すように、アクティブマトリクス型の液晶パネルは、バックライト等の照明光源２００，偏光板２１０，アクティブマトリクス基板１８，液晶２２０，対向基板２３０，偏光板２４０を具備する。
【０１１４】
なお、なお、画素電極を金属で形成した場合、反射板および偏光板２１０は不要となる。
【０１１５】
図２１に示す構成部材を組み立てるに当たって、まず、図２２に示すように、アクティブマトリクス基板１８と対向基板２３０とを貼り合わせる。この際、予め、アクティブマトリクス基板１８の液晶５表示利用域部１２の表面に配向膜を形成して配向処理が施される。図２２では、配向膜は省略してある。
【０１１６】
対向基板２３０は、図２２に示すように、アクティブマトリクス基板１８上の多数の画素電極５６と対向する共通電極２３２が形成され、その表面が配向処理されている。そして、対向基板２３０とアクティブマトリクマトリクス基板１８とを封止材（シール材）２３４で封止し、両基板の間に液晶２３６を封入する。その後に、図２１に示す各構成部材を積層することで、液晶パネルが完成する。
【０１１７】
（第３の実施の形態）
本実施の形態は、図２３に示すように、転写体である透明基板３００上に、画像表示領域部１２と、ドライバ例えば２つのドライバ１４，１６を転写して、アクティブマトリクス基板３１０を製造するものである。このとき、透明基板３００上には予め配線パタンーン３０２が形成されており、画素領域１２、ドライバ１４，１６は、配線パンータ３０２と導通するようにして転写される。
【０１１８】
以下、図２３に示すアクティブマトリクス基板３１０の製造方法について、図２４〜図３０を参照して説明する。なお、ドライバ１４，１６については、第２の実施の形態にて説明した被転写層１４０をそのまま利用できるので、以下、画素領域１２の製造方法と、その後の転写方法について説明する。なお、この第３の実施の形態に用いる部材のうち、第２の実施の形態にて用いた部材と同一機能を有する部材については、同一符号を付してその説明を省略する。
【０１１９】
（工程１）
図２４は、画素領域１２の元となるアモルファスシリコンＴＦＴ３０を含む被転写層４００の製造工程を示している。ここで、被転写層４００とは、ゲート電極４０、ゲート絶縁膜４２、チャンネルとなるアモルファスシリコン層４４、チャンネル保護膜４６、ソース・ドレインとなるｎ+型アモルファスシリコン層４８，５０、ソース電極５２、ドレイン電極５４、透明画素電極５６、パッシベーション膜５８及び後述する中間層５９である。
【０１２０】
これらの被転写層４００は、アクティブマトリクス基板１８を構成する透明基板３００上に直接に形成するのでなく、被転写層４００の製造のためにのみ用いる基板例えば透明基板４０２上に形成される。この透明基板４０２は、被転写層４００を形成するための最高プロセス温度に耐える耐熱性を有する。
【０１２１】
また、図２４では、透明基板４００上に例えばアモルファスシリコンにて形成された第１の分離層４０４を形成している。この第１の分離層４０４は、第２の実施の形態における分離層１２０と同様に機能するものである。
【０１２２】
本実施の形態ではさらに、第１分離層４０４上に接して設けられる中間層５９を設けている。中間層５９として、Ｓｉ０2、Ｓｉ3Ｎ4などの絶縁膜を使用している。Ｓｉ０2膜（中間層）の厚みは、その形成目的や発揮し得る機能の程度に応じて適宜決定されるが、通常は、１０nm〜５μm程度であるのが好ましく、４０nm〜１μm程度であるのがより好ましい。中間層は、種々の目的で形成され、例えば、被転写層４００を物理的または化学的に保護する保護層，絶縁層，導電層，レーザー光の遮光層，マイグレーション防止用のバリア層，反射層としての機能の内の少なくとも１つを発揮するものが挙げられる。
【０１２３】
なお、場合によっては、Ｓｉ０2膜等の中間層を形成せず、第１分離層４０４上に直接ゲート電極４０、ゲート絶縁膜４２などを形成してもよい。
【０１２４】
本実施の形態ではさらに、中間層５９及び第１分離層４０４にコンタクトホール５３を形成し、ソース電極材料を該コンタクトホール５３に充填し、後に第１分離層４０４より下層が除去された際に露出する露出端部２２を形成している。なお、ゲート電極４０の露出端部２２（図示せず）は、中間層５９に設けられるコンタクトホールにゲート電極材料を充填することで形成される。
【０１２５】
（工程２）
次に、図２５に示すように、被転写層４００上に、第２分離層として例えば熱溶融性接着層４１０を形成する。このとき、アモルファスシリコンＴＦＴの表層に生じていた段差が、熱溶融性接着剤４１０により平坦化される。
【０１２６】
この熱溶融性接着層４１０として、薄膜素子への不純物（ナトリウム、カリウムなど）汚染の虞が少ない、例えばプルーフワックス（商品名）などのエレクトロンワックスを挙げることができる。
【０１２７】
（工程３）
さらに、図２５に示すように、第２分離層である熱溶融性接着層４１０の上に、一次転写体４２０を接着する。この一次転写体４２０は、被転写層４００の製造後に接着されるものであるので、被転写層４００の製造時のプロセス温度などに対する制約はなく、常温時に保型性さえあればよい。本実施の形態ではガラス基板、合成樹脂など、比較的安価で保型性のある材料を用いている。
【０１２８】
（工程４）
次に、図２６に示すように、透明基板４０２の裏面側から光を照射する。
【０１２９】
この光は、透明基板４０２を透過した後に第１分離層４０４に照射される。これにより、第１分離層４０４に層内剥離および／または界面剥離が生じ、結合力が減少または消滅する。
【０１３０】
次に、透明基板４０２に力を加えて、この基板４０２を第１分離層４０４から離脱させる。
【０１３１】
（工程５）
次に、被転写層４００の下面に残存している第１分離層４０４を、例えば洗浄、エッチング、アッシング、研磨等の方法またはこれらを組み合わせた方法により除去する。これにより、図２７に示すように、被転写層（薄膜デバイス層）４００が、一次転写体４２０に一次転写されたことになる。このとき、ソース電極５２の一部は、コンタクトホール５３を介して露出して、露出端部２２が形成される。ゲート電極４０の一部も同様に露出される。
【０１３２】
なお、離脱した透明基板４０２にも第１分離層４０４の一部が付着している場合には同様に除去する。なお、基板４０２が石英ガラスのような高価な材料、希少な材料で構成されている場合等には、基板４０２は、好ましくは再利用（リサイクル）に供される。すなわち、再利用したい基板４０２に対し、本発明を適用することができ、有用性が高い。
【０１３３】
（工程６）
次に、図２８に示すように、被転写層４００を、透明基板３００上に導電性接着層４３０を介して接着する。このとき、透明基板３００上に予め形成された配線パンータ３０２と、被転写層４００の露出端部２２とが対向される。
【０１３４】
導電性接着層４３０としては、第２の実施の形態と同様にＡＣＦを用い、露出端部２２と配線パターン３０２とは、その間に挟まれて加熱加圧される導電粒子４３１を介して電気的に接続される。
【０１３５】
なお、二次転写体として機能する透明基板３００は、平板であっても、湾曲板であってもよい。 また、二次転写体である透明基板３００は、被転写層４００を形成するための基板４０２に比べ、耐熱性、耐食性等の特性が劣るものであってもよい。その理由は、基板４０２側に被転写層４００を形成し、その後、被転写層４００を二次転写体である透明基板３００に転写するため、この透明基板３００に要求される特性、特に耐熱性は、被転写層４００の形成の際の温度条件等に依存しないからである。この点は、一次転写体４２０についても同様である。
【０１３６】
したがって、被転写層４００の形成の際の最高温度をＴmaxとしたとき、一次、二次転写体４２０，３０の構成材料として、ガラス転移点（Ｔｇ）または軟化点がＴmax以下のものを用いることができる。例えば、一次、二次転写体４２０，３００は、ガラス転移点（Ｔｇ）または軟化点が好ましくは８００℃以下、より好ましくは５００℃以下、さらに好ましくは３２０℃以下の材料で構成することができる。
【０１３７】
（工程７）
次に、熱溶融性樹脂層４１０を熱により溶融させ、この熱溶融性樹脂層４１０を境にして、被転写層４００を一次転写体４２０より引き剥がす。さらに、ＴＦＴの下面に残存している熱溶融性樹脂層４１０を、例えば有機溶剤により除去する。これにより、図２９の右側に示すように、被転写層４００が二次転写体である透明基板３００に転写される。この図２９のの右側の状態は、図２４に示す基板４０２及び第１分離層４０４を、二次転写体である透明基板３００及び手導電性接着層４３０に置き換えたものと同じとなる。従って、ＴＦＴの製造工程に用いた基板４０２に対する被転写層４００の積層関係が、二次転写体である透明基板３００上にて確保される。このため、透明電極５６が露出され、アクティブマトリクス基板として利用できる。
【０１３８】
（工程８）
次に、図２９の左側に示すように、ドライバ１４，１６に対応する被転写層１４０を、透明基板３００上に導電性接着層４４０を介して接着する。このとき、透明基板３００上に予め形成された配線パンータ３０２と、被転写層１４０の露出端部１４１とが対向される。
【０１３９】
導電性接着層４４０としてＡＣＦを用い、露出端部１４１と配線パターン３０２とは、その間に挟まれて加熱加圧される導電粒子４４１を介して電気的に接続される。
【０１４０】
（工程９）
図２９の左側に示すように、基板１００の裏面から、例えば、Ｘｅ−Ｃｌエキシマレーザー光を照射する。これにより、分離層１２０の層内および／または界面において剥離を生じせしめる。この結果、分離層１２０の結合力が低下するので、この分離層１２０を境として、被転写層１４０より基板１００を引き剥がす。
【０１４１】
さらに、分離層１２０をエッチングにより除去する。これにより、図２３に示すように、透明基板３００上にて、かつ配線パターン３０２と導通された状態にて、画素領域１２及びドライバ１４，１６が転写され、アクティブマトリクス基板３１０が完成する。
【０１４２】
（工程１０）
最後に、このアクティブマトリクス基板３１０を用いて、図２１のように組み立てて液晶パネルを製造する。この際、図３０の通り、アクティブマトリクス基板３１０と対向基板２３０とがシール材貼り合わされて、その間に液晶２３６を封入する封入工程が実施される。
【０１４３】
なお、第３の実施の形態では、画素領域１２を２度転写により基板３００上に転写したが、ドライバ１４，１６の場合と同様に１度転写で行うことも可能である。このとき、１度転写により透明画素電極が露出するように構成すればよい。
【０１４４】
【実施例】
次に、ドライバ１４，１６の製造に関する具体的実施例について説明する。
【０１４５】
（実施例１）
縦５０mm×横５０mm×厚さ１．１mmの石英基板（軟化点：１６３０℃、歪点：１０７０℃、エキシマレーザの透過率：ほぼ１００％）を用意し、この石英基板の片面に、分離層（レーザ光吸収層）として非晶質シリコン（ａ−Ｓｉ）膜を低圧ＣＶＤ法（Ｓｉ2 Ｈ6 ガス、４２５℃）により形成した。分離層の膜厚は、１００nmであった。
【０１４６】
次に、分離層上に、中間層としてＳｉＯ2 膜をＥＣＲ−ＣＶＤ法（ＳｉＨ4 ＋Ｏ2 ガス、１００℃）により形成した。中間層の膜厚は、２００nmであった。
【０１４７】
次に、中間層上に、被転写層として膜厚５０nmの非晶質シリコン膜を低圧ＣＶＤ法（Ｓｉ2 Ｈ6 ガス、４２５℃）により形成し、この非晶質シリコン膜にレーザ光（波長３０８nm）を照射して、結晶化させ、ポリシリコン膜とした。その後、このポリシリコン膜に対し、所定のパターンニングを施し、薄膜トランジスタのソース・ドレイン・チャネルとなる領域を形成した。この後、１０００°Ｃ以上の高温によりポリシリコン膜表面を熱酸化してゲート絶縁膜ＳｉＯ2 を形成した後、ゲート絶縁膜上にゲート電極（ポリシリコンにＭｏ等の高融点金属が積層形成された構造）を形成し、ゲート電極をマスクとしてイオン注入することによって、自己整合的（セルファライン）にソース・ドレイン領域を形成し、薄膜トランジスタを形成した。この後、必要に応じて、ソース・ドレイン領域に接続される電極及び配線、ゲート電極につながる配線が形成される。これらの電極や配線にはＡｌが使用されるが、これに限定されるものではない。また、後工程のレーザー照射によりＡｌの溶融が心配される場合は、Ａｌよりも高融点の金属（後工程のレーザー照射により溶融しないもの）を使用してもよい。最後にパッシベーション膜を形成し、その際ソース線、ゲート線の端部を露出させた。
【０１４８】
次に、前記薄膜トランジスタの上に、導電性接着剤を塗布しさらにその塗膜に、転写体として縦２００mm×横３００mm×厚さ１．１mmの大型の透明なガラス基板（ソーダガラス、軟化点：７４０℃、歪点：５１１℃）を接合した。ガラス基板には予め配線パターンが形成され、その配線パターンとの導通を取るために、予め位置合わせした後に接合した。
【０１４９】
次に、Ｘｅ−Ｃｌエキシマレーザ（波長：３０８nm）を石英基板側から照射し、分離層に剥離（層内剥離および界面剥離）を生じさせた。照射したＸｅ−Ｃｌエキシマレーザのエネルギー密度は、２５０mJ/cm2、照射時間は、２０nsecであった。なお、エキシマレーザの照射は、スポットビーム照射とラインビーム照射とがあり、スポットビーム照射の場合は、所定の単位領域（例えば８mm×８mm）にスポット照射していく。また、ラインビーム照射の場合は、所定の単位領域（例えば３７８mm×０．１mmや３７８mm×０．３mm（これらはエネルギーの９０％以上が得られる領域））を同じくしていく。
【０１５０】
この後、石英基板とガラス基板（転写体）とを分離層において引き剥がし、石英基板上に形成された薄膜トランジスタおよび中間層を、ガラス基板側に転写した。
【０１５１】
その後、ガラス基板側の中間層の表面に付着した分離層を、エッチングや洗浄またはそれらの組み合わせにより除去した。また、石英基板についても同様の処理を行い、再使用に供した。
【０１５２】
なお、転写体となるガラス基板が石英基板より大きな基板であれば、本実施例のような石英基板からガラス基板への転写を、平面的に異なる領域に繰り返して実施し、ガラス基板上に、石英基板に形成可能な薄膜トランジスタの数より多くの薄膜トランジスタを形成することができる。さらに、ガラス基板上に繰り返し積層し、同様により多くの薄膜トランジスタを形成することができる。
【０１５３】
（実施例２）
分離層を、Ｈ（水素）を２０at％含有する非晶質シリコン膜とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１５４】
なお、非晶質シリコン膜中のＨ量の調整は、低圧ＣＶＤ法による成膜時の条件を適宜設定することにより行った。
【０１５５】
（実施例３）
分離層を、スピンコートによりゾル−ゲル法で形成したセラミックス薄膜（組成：ＰｂＴｉＯ3 、膜厚：２００nm）とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１５６】
（実施例４）
分離層を、スパッタリングにより形成したセラミックス薄膜（組成：ＢａＴｉＯ3 、膜厚：４００nm）とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１５７】
（実施例５）
分離層を、レーザ−アブレーション法により形成したセラミックス薄膜（組成：Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 （ＰＺＴ）、膜厚：５０nm）とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１５８】
（実施例６）
分離層を、スピンコートにより形成したポリイミド膜（膜厚：２００nm）とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１５９】
（実施例７）
分離層を、スピンコートにより形成したポリフェニレンサルファイド膜（膜厚：２００nm）とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１６０】
（実施例８）
分離層を、スパッタリングにより形成したＡｌ層（膜厚：３００nm）とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１６１】
（実施例９）
照射光として、Ｋｒ−Ｆエキシマレーザ（波長：２４８nm）を用いた以外は実施例２と同様にして、薄膜トランジスタの転写を行った。なお、照射したレーザのエネルギー密度は、２５０mJ/cm2、照射時間は、２０nsecであった。
【０１６２】
（実施例１０）
照射光として、Ｎｄ−ＹＡＩＧレーザ（波長：１０６８nm）を用いた以外は実施例２と同様にして薄膜トランジスタの転写を行った。なお、照射したレーザのエネルギー密度は、４００mJ/cm2、照射時間は、２０nsecであった。
【０１６３】
（実施例１１）
被転写層として、高温プロセス１０００℃によるポリシリコン膜（膜厚８０nm）の薄膜トランジスタとした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１６４】
（実施例１２）
転写体として、ポリカーボネート（ガラス転移点：１３０℃）製の透明基板を用いた以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１６５】
（実施例１３）
転写体として、ＡＳ樹脂（ガラス転移点：７０〜９０℃）製の透明基板を用いた以外は実施例２と同様にして、薄膜トランジスタの転写を行った。
【０１６６】
（実施例１４）
転写体として、ポリメチルメタクリレート（ガラス転移点：７０〜９０℃）製の透明基板を用いた以外は実施例３と同様にして、薄膜トランジスタの転写を行った。
【０１６７】
（実施例１５）
転写体として、ポリエチレンテレフタレート（ガラス転移点：６７℃）製の透明基板を用いた以外は、実施例５と同様にして、薄膜トランジスタの転写を行った。
【０１６８】
（実施例１６）
転写体として、高密度ポリエチレン（ガラス転移点：７７〜９０℃）製の透明基板を用いた以外は実施例６と同様にして、薄膜トランジスタの転写を行った。（実施例１７）
転写体として、ポリアミド（ガラス転移点：１４５℃）製の透明基板を用いた以外は実施例９と同様にして、薄膜トランジスタの転写を行った。
【０１６９】
（実施例１８）
転写体として、エポキシ樹脂（ガラス転移点：１２０℃）製の透明基板を用いた以外は実施例１０と同様にして、薄膜トランジスタの転写を行った。
【０１７０】
（実施例１９）
転写体として、ポリメチルメタクリレート（ガラス転移点：７０〜９０℃）製の透明基板を用いた以外は実施例１１と同様にして、薄膜トランジスタの転写を行った。
【０１７１】
実施例１〜１９について、それぞれ、転写された薄膜トランジスタの状態を肉眼と顕微鏡とで視観察したところ、いずれも、欠陥やムラがなく、均一に転写がなされていた。
【０１７２】
以上述べたように、本発明では、転写技術を用いることで、画素領域にはオフ時の案抵抗が高いアモルファスシリコンＴＦＴなどをスイッチング素子として用い、そのドライバには移動度が高く高速応答可能なポリシリコンＴＦＴなどを能動素子として用いながらも、画素領域及びそのドライバを一枚の基板に形成することができる。
【０１７３】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る液晶パネル用基板を概略的に示す平面図である。
【図２】本発明の液晶パネル用基板の製造方法の第１の実施の形態における第１の工程を示す断面図である。
【図３】（Ａ）（Ｂ）は、本発明の液晶パネル用基板の製造方法の第１の実施の形態における第２，第３の工程を示す断面図である。
【図４】本発明の液晶パネル用基板の製造方法の第１の実施の形態における第４の工程を示す断面図である。
【図５】本発明の液晶パネル用基板の製造方法の第１の実施の形態における第５の工程を示す断面図である。
【図６】本発明の液晶パネル用基板の製造方法の第１の実施の形態における第６の工程を示す断面図である。
【図７】第１の基板（図１の基板１００）のレーザー光の波長に対する透過率の変化を示す図である。
【図８】本発明の液晶パネル用基板の回路構成を概略的に示す図である。
【図９】本発明の液晶パネル用基板の製造方法の第２の実施の形態における第１の工程を示す断面図である。
【図１０】本発明の液晶パネル用基板の製造方法の第２の実施の形態における第２の工程を示す断面図である。
【図１１】本発明の液晶パネル用基板の製造方法の第２の実施の形態における第３の工程を示す断面図である。
【図１２】本発明の液晶パネル用基板の製造方法の第２の実施の形態における第４の工程を示す断面図である。
【図１３】本発明の液晶パネル用基板の製造方法の第２の実施の形態における第５の工程を示す断面図である。
【図１４】本発明の液晶パネル用基板の製造方法の第２の実施の形態における第６の工程を示す断面図である。
【図１５】本発明の液晶パネル用基板の製造方法の第２の実施の形態における第７の工程を示す断面図である。
【図１６】本発明の液晶パネル用基板の製造方法の第２の実施の形態における第８の工程を示す断面図である。
【図１７】本発明の液晶パネル用基板の製造方法の第２の実施の形態における第９の工程を示す断面図である。
【図１８】駆動回路が多数同時に形成される半導体ウエハを用いて検査工程、ダイシング工程を実施する第１０工程を説明するための図である。
【図１９】本発明の液晶パネル用基板の製造方法の第２の実施の形態における第１１の工程を示す断面図である。
【図２０】本発明の液晶パネル用基板の製造方法の第２の実施の形態における第１２の工程を示す断面図である。
【図２１】液晶パネルの組立工程である第１３工程を説明するための図である。
【図２２】液晶パネルの要部の断面構造を示す図である。
【図２３】本発明の第３の実施の形態に係る液晶パネル用基板を概略的に示す平面図である。
【図２４】本発明の液晶パネル用基板の製造方法の第３の実施の形態における第１の工程を示す断面図である。
【図２５】本発明の液晶パネル用基板の製造方法の第３の実施の形態における第２，３の工程を示す断面図である。
【図２６】本発明の液晶パネル用基板の製造方法の第３の実施の形態における第４の工程を示す断面図である。
【図２７】本発明の液晶パネル用基板の製造方法の第３の実施の形態における第５の工程を示す断面図である。
【図２８】本発明の液晶パネル用基板の製造方法の第３の実施の形態における第６の工程を示す断面図である。
【図２９】本発明の液晶パネル用基板の製造方法の第３の実施の形態における第７〜９の工程を示す断面図である。
【図３０】本発明の液晶パネル用基板の製造方法の第３の実施の形態における第１０工程を示す断面図である。
【図３１】駆動回路中のシフトレジスタの回路図である。
【図３２】図３２のシフトレジスタの動作タイミングチャートである。
【符号の説明】
１０ 基板（第１の基板）
１２ 画素領域
１４，１６ ドライバ
１８，３１０ アクティブマトリクス基板
２０ アクティブマトリクス層
２２ 露出端部（電極露出部）
３０ アモルファスシリコンＴＦＴ
３２，３４ ポリシリコンＴＦＴ
５６ 画素電極
５９ 第１分離層
１００ 基板（第２の基板，第２の製造用基板）
１２０ 分離層（レーザー吸収層）
１４０ 被転写層
１４１ 露出端部（電極露出部）
１６０，４３０，４４０ 導電性接着層
２２０ 液晶
２３０ 対向基板
３００ 転写基板
３０２ 配線パターン
４００ 被転写層
４０２ 第１の製造用基板
４１０ 第２分離層
４２０ 一次転写体
【発明の属する技術分野】
本発明は、アクティブマトリクス基板及び液晶パネルの製造方法に関する。
【０００２】
【背景技術】
例えば、薄膜トランジスタ（ＴＦＴ）を用いた液晶ディスプレイを製造するに際しては、従来よりアモルファスシリコン（非晶質シリコンともいう）をチャネルとするＴＦＴまたは多結晶（ポリシリコンともいう）をチャネルとするＴＦＴを用いるものが知られている。
【０００３】
近年、一枚の基板上に、複数の画素及びそれに接続される配線群から成る画素領域と、それを駆動する駆動回路とを形成する要求が高まっている。
【０００４】
ここで、アモルファスシリコンＴＦＴは、非晶質であるがために電子などの移動度が低く、駆動回路の能動素子として高速応答させることはできない。従って、アモルファスシリコンＴＦＴにより画素と駆動回路を一枚基板に形成した場合、高精細な液晶パネルを駆動することは不可能である。
【０００５】
一方、ポリシリコンＴＦＴは、単結晶ほどではないが、アモルファスシリコンＴＦＴと比較して十分に高い移動度を確保でき、駆動回路の能動素子として優れている。
【０００６】
ところで、今までポリシリコンＴＦＴは高温プロセスを利用して製造されたので、ガラス基板のような耐熱性の低い基板上には形成できなかった。しかし、近年低温ポリシリコン製造法が開発され、いまではガラス基板上にて画素用ポリシリコンＴＦＴと同時に、ドライバ用ポリシリコンＴＦＴを形成できるようになった。
【０００７】
【発明が解決しようとする課題】
ところで、ポリシリコンＴＦＴは、オフ時のリーク電流がアモルファスシリコンＴＦＴよりも低いために、画素電極に接続される画素ＴＦＴとして用いた場合には、液晶にチャージされた電圧がＴＦＴのオフ時に低下し易い。さらに、画素ＴＦＴはドライバ回路ほどの高速応答性は不要である。
【０００８】
これらの点から、画素ＴＦＴはアモルファスシリコンＴＦＴとし、ドライバの能動素子はポリシリコンＴＦＴとするのが理想であるが、異なるＴＦＴを一枚の基板に製造することはできない。
【０００９】
さらに、画素領域では高電圧が印加されるため、最小線幅は通常５μｍ以上である。これに対して、ドライバ回路では限られた面積に多くの回路（シフトレジスタなど）を形成する必要があることと、回路の高速動作が要求されることから、サブミクロンオーダのデザインルールが要求されている。
【００１０】
本発明は、上記事情に鑑みてなされたものであり、その目的は、画素領域には半導体層が例えばアモルファスシリコンである半導体装置を用い、ドライバ領域には半導体層が単結晶または多結晶の半導体装置を用い、かつ、画素領域とドライバ領域とを一枚の基板に形成することができる液晶パネル用基板及び液晶パネル並びにその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上述した課題を解決する本発明は、以下のような構成をしている。
【００１２】
本発明の一態様は、第１の基板上に画素領域と駆動回路とを有するアクティブマトリクス基板の製造方法であって、
前記第１の基板上の前記画素領域に、第１の半導体装置をスイッチング素子とする複数の画素と、該複数の画素に接続された第１の電極配線群とを形成し、前記第１の電極配線群の端子となる部分を露出させて第１の電極露出部とする第１工程と、
前記第１の基板とは異なる第２の基板を用いて、前記駆動回路の能動素子であって半導体層が単結晶または多結晶シリコンである複数の第２の半導体装置と、該複数の第２の半導体装置に接続された第２の電極配線群とを含む被転写層を形成し、前記第２の電極配線群の端子となる部分を露出させて第２の電極露出部とする第２工程と、
前記第１，第２の電極露出部が導通する位置関係にて、前記第１の基板上に前記被転写層を転写する第３工程と、
を有することを特徴とする。
本発明の一態様によれば、アクティブマトリクス基板を構成する第１の基板には、画素領域のみを予め形成しておき、駆動回路はその第１の基板とは異なる第２の基板に形成され、後に第１の基板上に接合される。このため、画素領域には、オフリーク電流の小さい画素用トランジスタに適した第１の半導体装置として、その半導体層（チャネル層）に例えばアモルファスシリコンを用いていることができる。一方、駆動回路の能動素子として、移動度が高い単結晶または多結晶シリコンの半導体層を持つ第２の半導体装置を使用できる。また、第２の半導体装置を含む被転写層を、液晶パネル用基板の基板上に接合する際には、画素領域の第１の電極露出部と、被転写層の第２の電極露出部とが導通するので、後に煩雑な配線作業を伴うことがない。
【００１３】
ここで、前記第１の半導体装置はアモルファスシリコンＴＦＴとすることができ、前記第２の半導体装置は多結晶シリコンＴＦＴとすることができる。なお、特に第２の半導体装置はＴＦＴに限らず、単結晶シリコン基板を用いた半導体であっても良い。
【００１４】
本発明の一態様では、前記被転写層より前記第２の基板を除去する第４工程をさらに有することができる。
【００１５】
例えば第２の基板上に多結晶シリコンＴＦＴを含む被転写層を製造した後であって、この被転写層を第１の基板に転写した後には、もはや第２の基板は不要である。したがって、このような場合に第２の基板を被転写層から除去することが好ましい。ただし、第２の半導体装置がＴＦＴでなく、単結晶シリコンの第２の基板自体をチャンネル層として利用する場合には、第２の基板は除去してはならない。
【００１６】
第２の基板を除去する場合には、
前記第２工程では、前記第２の基板上に分離層を形成し、前記分離層上に前記被転写層を形成し、
前記第４工程では、前記分離層を境として、前記被転写層より前記第２の基板を除去することが好ましい。
【００１７】
デバイス製造における信頼性が高い例えば石英基板などの第２の基板上に、例えば、光を吸収する特性をもつ分離層を設けておき、その第２の基板上に被転写層を形成する。被転写層を第１の基板に接合した後に分離層に光を照射し、これによって、その分離層において剥離現象を生じせしめて、その分離層と第２の基板との密着性を低下させる。そして、第２の基板に力を加えて被転写層から離脱させる。
【００１８】
本発明の一態様では、
前記第２工程は、一枚の前記第２の基板上に、複数の前記被転写層を同時に形成する工程と、複数の前記被転写層を個々に分離する工程と、を含むことができる。
【００１９】
こうすると、被転写層の製造コストが大幅に低減する。
【００２０】
このとき、
前記第２工程は、同時に形成された複数の前記被転写層の電気的特性を検査する検査工程を有し、
前記第３工程は、前記検査工程にて良品と判別された被転写層を前記第１の基板上に転写する工程を含むことが好ましい。
【００２１】
こうすると、駆動回路のみの不良に起因して液晶基板全体が不良になる確率が大幅に低減し、歩留まりが向上する。
【００２２】
前記第３工程は、前記第１の基板上の複数の領域にて、それぞれ被転写層を転写する工程を有することができる。
【００２３】
特に、駆動回路は四角形状の画素領域の二辺以上に隣接する複数箇所に配置されることがあり、その場合に各所の駆動回路を転写して形成できる。
【００２４】
前記第３工程は、異方性導電膜を介在させて、前記第１の基板と前記被転写層とを接続することが好ましい。
【００２５】
異方性導電膜により、相隣接する電極同士がショートすることを防止できる。
【００２６】
本発明の一態様では、
前記第１工程は、前記第１の半導体装置及び第１の電極配線群を第１の設計ルールに従って形成し、
前記第２工程は、前記第２の半導体装置及び第２の電極配線群を、前記第１の設計ルールよりも最小線幅が小となる第２の設計ルールに従って形成することを特徴とする。
【００２７】
駆動回路の最小線幅を例えばサブミクロンオーダとして実装密度を高くでき、一方画素領域では例えば２μｍ以上の最小線幅とすることができる。
【００２８】
本発明の他の態様は、転写基板上に画素領域と駆動回路を転写してアクティブマトリクス基板を製造する方法であって、
前記転写基板とは異なる第１の製造用基板を用いて、第１の半導体装置をスイッチング素子とする複数の画素と、該複数の画素に接続された第１の電極配線群とを含む第１の被転写層を形成し、前記第１の電極配線群の端子となる部分を露出させて第１の電極露出部とする第１工程と、
前記転写基板とは異なる第２の製造用基板を用いて、前記駆動回路の能動素子であってかつ半導体層が単結晶または多結晶である複数の第２の半導体装置と、該複数の第２の半導体装置に接続された第２の電極配線群とを含む第２の被転写層を形成し、前記第２の電極配線群の端子となる部分を露出させて第２の電極露出部とする第２工程と、
前記転写基板上に、配線層を形成する第３の工程と、
前記転写基板上に形成された配線層に対して、第１，第２の電極露出部が対向する位置関係にて、前記転写基板上に前記第１，第２の被転写層を転写する第４工程と、
少なくとも前記第１の製造用基板を、前記第１の被転写層より除去する第５工程と、
を有することを特徴とする。
【００２９】
本発明の他の態様は、上述の本発明の一態様とは異なり、画素領域と駆動回路の双方を転写基板に転写して液晶パネル用基板を製造する方法を定義している。この場合にも、本発明の一態様と同様な効果を奏することができる。また、この場合、画素を露出するために第１の製造用基板は第５工程にて必ず除去する必要があるが、第１の製造用基板は請求項１の場合と同様に残存させても良い。
【００３２】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【００３３】
（第１の実施の形態）
図１〜図６は、本発明の第１の実施の形態に係るアクティブマクリクスの製造方法を示す図である。本実施の形態では、図１に示すように、透明基板１０上に、例えばアモルファスシリコンＴＦＴをスイッチング素子とする画素を備えた画素領域１２を形成しておく。その後に、この画素領域１２のゲート線を駆動する第１のドライバ１４と、画素領域１２のソース線を駆動する第２のドライバ１６とを、透明基板１０上に転写して、アクティブマトリクス基板１８を製造するものである。なお、画素領域１２にはアモルファスシリコンＴＦＴに限らず、例えばポリシリコンＴＦＴを形成しても良い。ポリシリコンＴＦＴは、オフ時のリーク電流がアモルファスシリコンＴＦＴよりも低い欠点はあるが、低温プロセスの発達により低温度にて歩留まりが高く形成でき、装置コストを低減できる点で優れている。
【００３４】
[工程１]
図２に模式的に示すように、まず透明基板１０上に、アモルファスシリコンＴＦＴをスイッチング素子とする複数の画素から成るアクティブマトリクス層２０を形成する。なお、このアクティブマトリクス層２０の詳細については後述する。このとき、各々のアモルファスシリコンＴＦＴのゲートに接続されたゲート配線層と、そのソースに接続されたソース配線層とは、その端部が露出され、図２に示す露出端部２２となっている。
【００３５】
透明基板１０は、後にドライバ１４，１６が転写される転写体としての機能を有する。透明基板１０は、後述するドライバ１２，１４を製造するための基板１００に比べ、耐熱性、耐食性等の特性が劣るものであってもよい。その理由は、本発明では、基板１００側に被転写層（薄膜デバイス層）１４０を形成し、その後、被転写層（薄膜デバイス層）１４０を透明基板１０に転写するため、透明基板１０に要求される特性、特に耐熱性は、被転写層（薄膜デバイス層）１４０の形成の際の温度条件等に依存しないからである。
【００３６】
したがって、アモルファスシリコン層２０の形成の際の最高温度をＴmaxとしたとき、透明基板１０の構成材料として、ガラス転移点（Ｔｇ）または軟化点がＴmax以下のものを用いることができる。例えば、透明基板１０は、ガラス転移点（Ｔｇ）または軟化点が好ましくは８００℃以下、より好ましくは５００℃以下の材料で構成することができる。
【００３７】
透明基板１０に適するガラス材としては、例えば、ケイ酸ガラス（石英ガラス）、ケイ酸アルカリガラス、ソーダ石灰ガラス、カリ石灰ガラス、鉛（アルカリ）ガラス、バリウムガラス、ホウケイ酸ガラス等が挙げられる。このうち、ケイ酸ガラス以外のものは、ケイ酸ガラスに比べて融点が低く、また、成形、加工も比較的容易であり、しかも安価であり、好ましい。
【００３８】
[工程２]
図３（Ａ）に模式的に示すように、基板１００上に分離層（光吸収層）１２０を形成する。
【００３９】
以下、基板１００および分離層１２０について説明する。
【００４０】
▲１▼基板１００についての説明
基板１００は、光が透過し得る透光性を有するものを使用する。
【００４１】
この場合、光の透過率は１０％以上であるのが好ましく、５０％以上であるのがより好ましい。この透過率が低過ぎると、光の減衰（ロス）が大きくなり、分離層１２０を剥離するのにより大きな光量を必要とする。
【００４２】
また、基板１００は、信頼性の高い材料で構成されているのが好ましく、特に、耐熱性に優れた材料で構成されているのが好ましい。その理由は、例えば後述する被転写層１４０や中間層１４２を形成する際に、その種類や形成方法によってはプロセス温度が高くなる（例えば３５０〜１０００℃程度）ことがあるが、その場合でも、基板１００が耐熱性に優れていれば、基板１００上への被転写層１４０等の形成に際し、その温度条件等の成膜条件の設定の幅が広がるからである。
【００４３】
従って、基板１００は、被転写層１４０の形成の際の最高温度をＴmaxとしたとき、歪点がＴmax以上の材料で構成されているのものが好ましい。具体的には、基板１００の構成材料は、歪点が３５０℃以上のものが好ましく、５００℃以上のものがより好ましい。このようなものとしては、例えば、石英ガラス、コーニング７０５９、日本電気ガラスＯＡ−２等の耐熱性ガラスが挙げられる。
【００４４】
また、基板１００の厚さは、特に限定されないが、通常は、０．１〜５．０mm程度であるのが好ましく、０．５〜１．５mm程度であるのがより好ましい。基板１００の厚さが薄すぎると強度の低下を招き、厚すぎると、基板１００の透過率が低い場合に、光の減衰を生じ易くなる。なお、基板１００の光の透過率が高い場合には、その厚さは、前記上限値を超えるものであってもよい。なお、光を均一に照射できるように、基板１００の厚さは、均一であるのが好ましい。
【００４５】
▲２▼分離層１２０の説明
分離層１２０は、照射される光を吸収し、その層内および／または界面において剥離（以下、「層内剥離」、「界面剥離」と言う）を生じるような性質を有するものであり、好ましくは、光の照射により、分離層１２０を構成する物質の原子間または分子間の結合力が消失または減少すること、すなわち、アブレーションが生じて層内剥離および／または界面剥離に至るものがよい。
【００４６】
さらに、光の照射により、分離層１２０から気体が放出され、分離効果が発現される場合もある。すなわち、分離層１２０に含有されていた成分が気体となって放出される場合と、分離層１２０が光を吸収して一瞬気体になり、その蒸気が放出され、分離に寄与する場合とがある。このような分離層１２０の組成としては、例えば、次のＡ〜Ｅに記載されるものが挙げられる。
【００４７】
Ａ．アモルファスシリコン（ａ−Ｓｉ）
このアモルファスシリコン中には、水素（Ｈ）が含有されていてもよい。この場合、Ｈの含有量は、２原子％以上程度であるのが好ましく、２〜２０原子％程度であるのがより好ましい。このように、水素（Ｈ）が所定量含有されていると、光の照射によって水素が放出され、分離層１２０に内圧が発生し、それが上下の薄膜を剥離する力となる。アモルファスシリコン中の水素（Ｈ）の含有量は、成膜条件、例えばＣＶＤにおけるガス組成、ガス圧、ガス雰囲気、ガス流量、温度、基板温度、投入パワー等の条件を適宜設定することにより調整することができる。
【００４８】
Ｂ．酸化ケイ素又はケイ酸化合物、酸化チタンまたはチタン酸化合物、酸化ジルコニウムまたはジルコン酸化合物、酸化ランタンまたはランタン酸化化合物等の各種酸化物セラミックス、透電体（強誘電体）あるいは半導体
酸化ケイ素としては、ＳｉＯ、ＳｉＯ2、Ｓｉ3Ｏ2が挙げられ、ケイ酸化合物としては、例えばＫ2ＳｉＯ3、Ｌｉ2ＳｉＯ3、ＣａＳｉＯ3、ＺｒＳｉＯ4、Ｎａ2ＳｉＯ3が挙げられる。
【００４９】
酸化チタンとしては、ＴｉＯ、Ｔｉ2０3、Ｔｉ０2が挙げられ、チタン酸化合物としては、例えば、ＢａＴｉ０4、ＢａＴｉＯ3、Ｂａ2Ｔｉ9Ｏ20、ＢａＴｉ5Ｏ11、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＰｂＴｉＯ3、ＭｇＴｉＯ3、ＺｒＴｉＯ2、ＳｎＴｉＯ4、Ａｌ2ＴｉＯ5、ＦｅＴｉＯ3が挙げられる。
【００５０】
酸化ジルコニウムとしては、ＺｒＯ2が挙げられ、ジルコン酸化合物としては、例えばＢａＺｒＯ3、ＺｒＳｉＯ4、ＰｂＺｒＯ3、ＭｇＺｒＯ3、Ｋ2ＺｒＯ3が挙げられる。
【００５１】
Ｃ．ＰＺＴ、ＰＬＺＴ、ＰＬＬＺＴ、ＰＢＺＴ等のセラミックスあるいは誘電体（強誘電体）
Ｄ．窒化珪素、窒化アルミ、窒化チタン等の窒化物セラミックス
Ｅ．有機高分子材料
有機高分子材料としては、−ＣＨ−、−ＣＯ−（ケトン）、−ＣＯＮＨ−（アミド）、−ＮＨ−（イミド）、−ＣＯＯ−（エステル）、−Ｎ＝Ｎ−（アゾ）、ーＣＨ＝Ｎ−（シフ）等の結合（光の照射によりこれらの結合が切断される）を有するもの、特に、これらの結合を多く有するものであればいかなるものでもよい。また、有機高分子材料は、構成式中に芳香族炭化水素（１または２以上のベンゼン環またはその縮合環）を有するものであってもよい。
【００５２】
このような有機高分子材料の具体例としては、ポリエチレン，ポリプロピレンのようなポリオレフィン，ポリイミド，ポリアミド，ポリエステル，ポリメチルメタクリレート（ＰＭＭＡ），ポリフェニレンサルファイド（ＰＰＳ），ポリエーテルスルホン（ＰＥＳ），エポキシ樹脂等があげられる。
【００５３】
Ｆ．金属
金属としては、例えば、Ａｌ，Ｌｉ，Ｔｉ，Ｍｎ，Ｉｎ，Ｓｎ，Ｙ，Ｌａ，Ｃｅ，Ｎｄ，Ｐｒ，Ｇｄ，Ｓｍまたはこれらのうちの少なくとも１種を含む合金が挙げられる。
【００５４】
また、分離層１２０の厚さは、剥離目的や分離層１２０の組成、層構成、形成方法等の諸条件により異なるが、通常は、１ｎｍ〜２０μｍ程度であるのが好ましく、２μｍ程度以下であるのがより好ましく、１０ｎｍ程度以下であるのがさらに好ましい。分離層１２０の膜厚が厚すぎると、分離層１２０の良好な剥離性を確保するために、光のパワー（光量）を大きくする必要があるとともに、後に分離層１２０を除去する際に、その作業に時間がかかる。なお、分離層１２０の膜厚は、できるだけ均一であるのが好ましい。
【００５５】
分離層１２０の形成方法は、特に限定されず、膜組成や膜厚等の諸条件に応じて適宜選択される。たとえば、ＣＶＤ（ＭＯＣＶＤ、低圧ＣＶＤ、ＥＣＲ−ＣＶＤを含む）、蒸着、分子線蒸着（ＭＢ）、スパッタリング、イオンプレーティング、ＰＶＤ等の各種気相成膜法、電気メッキ、浸漬メッキ（ディッピング）、無電解メッキ等の各種メッキ法、ラングミュア・プロジェット（ＬＢ）法、スピンコート、スプレーコート、ロールコート等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等が挙げられ、これらのうちの２以上を組み合わせて形成することもできる。
【００５６】
例えば、分離層１２０の組成がアモルファスシリコン（ａ−Ｓｉ）の場合には、ＣＶＤ、特に低圧ＣＶＤやプラズマＣＶＤにより成膜するのが好ましい。
【００５７】
また、分離層１２０をゾルーゲル法によるセラミックスで構成する場合や、有機高分子材料で構成する場合には、塗布法、特に、スピンコートにより成膜するのが好ましい。
【００５８】
[工程３]
次に、図３（Ｂ）に示すように、分離層１２０上に、被転写層（薄膜デバイス層）１４０を形成する。
【００５９】
この薄膜デバイス層１４０のＫ部分（図３（Ｂ）において１点線鎖線で囲んで示される部分）の拡大断面図を、図３（Ｂ）中に示す。図示されるように、薄膜デバイス層１４０は、例えば、ＳｉＯ2膜（中間層）１４２上に形成されたＴＦＴ（薄膜トランジスタ）を含んで構成され、このＴＦＴは、ポリシリコン層にｎ型不純物を導入して形成されたソース，ドレイン層１４６と、チャネル層１４４と、ゲート絶縁膜１４８と、ゲート電極１５０と、層間絶縁膜１５４と、例えばアルミニュウムからなる電極１５２とを具備する。なお、この薄膜デバイス層１４０はドライバ回路として機能するので、ｐ型とｎ型を組み合わせた相補構造とするとよい。
【００６０】
ここで、この薄膜デバイス層１４０も、ポリシリコンＴＦＴと接続される配線層であって、アクティブマトリクス層２０の露出端部２２と接続される端部か、露出端部１４１として形成されている。
【００６１】
本実施の形態では、分離層１２０に接して設けられる中間層としてＳｉ０2膜を使用しているが、Ｓｉ3Ｎ4などのその他の絶縁膜を使用することもできる。Ｓｉ０2膜（中間層）の厚みは、その形成目的や発揮し得る機能の程度に応じて適宜決定されるが、通常は、１０nm〜５μm程度であるのが好ましく、４０nm〜１μm程度であるのがより好ましい。中間層は、種々の目的で形成され、例えば、被転写層１４０を物理的または化学的に保護する保護層，絶縁層，導電層，レーザー光の遮光層，マイグレーション防止用のバリア層，反射層としての機能の内の少なくとも１つを発揮するものが挙げられる。
【００６２】
なお、場合によっては、Ｓｉ０2膜等の中間層を形成せず、分離層１２０上に直接被転写層（薄膜デバイス層）１４０を形成してもよい。
【００６３】
このような薄膜素子（薄膜デバイス）は、その形成方法との関係で、通常、比較的高いプロセス温度を経て形成される。したがって、この場合、前述したように、基板１００としては、そのプロセス温度に耐え得る信頼性の高いものが必要となる。
【００６４】
[工程４]
次に、図４に示すように、薄膜デバイス層１４０を、透明基板１０上に導電性接着層１６０を介して接着する。このとき、透明基板１０上に予め形成されたアクティブマトリクス層２０の露出端部２２と、薄膜デバイス層１４０の露出端部１４１とが対向される。
【００６５】
導電性接着層１６０の好適な例としては、ＡＣＦ（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ：異方性接着膜）であり、両露出端部２２，１４１は、その間に挟まれて加熱加圧される導電粒子１６１により電気的に接続される。ＡＣＦを用いると、厚さ方向のみで導通が確保されるため、隣接する露出端部２２同士または１４１同士がショートすることを防止できる。なお、他の導電性接着剤を用いることもでき、導電性接着層１６０の接着剤の材質としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気硬化型接着剤等の各種硬化型接着剤が挙げられる。接着剤の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等、いかなるものでもよい。
【００６６】
前記硬化型接着剤を用いる場合、例えば透明基板１０及び露出端部２２上に硬化型接着剤を塗布し、その上に被転写層（薄膜デバイス層）１４０を接合した後、硬化型接着剤の特性に応じた硬化方法により前記硬化型接着剤を硬化させて、被転写層（薄膜デバイス層）１４０と透明基板１０とを接着し、固定する。
【００６７】
接着剤が光硬化型の場合、透明基板１０または光透過性の基板１００の一方の外側からあるいは両外側から光を照射する。この場合、導電性接着層１６０中の接着剤としては、薄膜デバイス層に影響を与えにくい紫外線硬化型などの光硬化型接着剤が好ましい。
【００６８】
[工程５]
次に、図５に示すように、基板１００の裏面側から光を照射する。
【００６９】
この光は、基板１００を透過した後に分離層１２０に照射される。これにより、分離層１２０に層内剥離および／または界面剥離が生じ、結合力が減少または消滅する。
【００７０】
分離層１２０の層内剥離および／または界面剥離が生じる原理は、分離層１２０の構成材料にアブレーションが生じること、また、分離層１２０に含まれているガスの放出、さらには照射直後に生じる溶融、蒸散等の相変化によるものであることが推定される。
【００７１】
ここで、アブレーションとは、照射光を吸収した固定材料（分離層１２０の構成材料）が光化学的または熱的に励起され、その表面や内部の原子または分子の結合が切断されて放出することをいい、主に、分離層１２０の構成材料の全部または一部が溶融、蒸散（気化）等の相変化を生じる現象として現れる。また、前記相変化によって微小な発砲状態となり、結合力が低下することもある。
【００７２】
分離層１２０が層内剥離を生じるか、界面剥離を生じるか、またはその両方であるかは、分離層１２０の組成や、その他種々の要因に左右され、その要因の１つとして、照射される光の種類、波長、強度、到達深さ等の条件が挙げられる。
【００７３】
照射する光としては、分離層１２０に層内剥離および／または界面剥離を起こさせるものであればいかなるものでもよく、例えば、Ｘ線、紫外線、可視光、赤外線（熱線）、レーザ光、ミリ波、マイクロ波、電子線、放射線（α線、β線、γ線）等が挙げられる。そのなかでも、分離層１２０の剥離（アブレーション）を生じさせ易いという点で、レーザ光が好ましい。
【００７４】
このレーザ光を発生させるレーザ装置としては、各種気体レーザ、固体レーザ（半導体レーザ）等が挙げられるが、エキシマレーザ、Ｎｄ−ＹＡＧレーザ、Ａｒレーザ、ＣＯ2レーザ、ＣＯレーザ、Ｈｅ−Ｎｅレーザ等が好適に用いられ、その中でもエキシマレーザが特に好ましい。
【００７５】
エキシマレーザは、短波長域で高エネルギーを出力するため、極めて短時間で分離層１２０にアブレーションを生じさせることができ、よって隣接する透明基板１０や基板１００等に温度上昇をほとんど生じさせることなく、すなわち劣化、損傷を生じさせることなく、分離層１２０を剥離することができる。
【００７６】
また、分離層１２０にアブレーションを生じさせるに際して、光の波長依存性がある場合、照射されるレーザ光の波長は、１００ｎｍ〜３５０ｎｍ程度であるのが好ましい。
【００７７】
図７に、基板１００の、光の波長に対する透過率の一例を示す。図示されるように、３００ｎｍの波長に対して透過率が急峻に増大する特性をもつ。このような場合には、３００ｎｍ以上の波長の光（例えば、波長３０８ｎｍのＸｅ−Ｃｌエキシマレーザー光）を照射する。
【００７８】
また、分離層１２０に、例えばガス放出、気化、昇華等の相変化を起こさせて分離特性を与える場合、照射されるレーザ光の波長は、３５０から１２００ｎｍ程度であるのが好ましい。
【００７９】
また、照射されるレーザ光のエネルギー密度、特に、エキシマレーザの場合のエネルギー密度は、１０〜５０００ｍＪ／ｃｍ2程度とするのが好ましく、１００〜５００ｍＪ／ｃｍ2程度とするのがより好ましい。また、照射時間は、１〜１０００ｎｓｅｃ程度とするのが好ましく、１０〜１００ｎｓｅｃ程度とするのがより好ましい。エネルギー密度が低いかまたは照射時間が短いと、十分なアブレーション等が生じず、また、エネルギー密度が高いかまたは照射時間が長いと、分離層１２０を透過した照射光により被転写層１４０に悪影響を及ぼすおそれがある。
【００８０】
なお、レーザ光に代表される照射光は、その強度がほぼ均一となるように照射されるのであれば、照射光の照射方向は、分離層１２０に対し垂直な方向に限らず、分離層１２０に対し所定角度傾斜した方向であってもよい。
【００８１】
次に、図５に示すように、基板１００に力を加えて、この基板１００を分離層１２０から離脱させる。図５では図示されないが、この離脱後、基板１００上に分離層が付着することもある。
【００８２】
[工程６]
次に、残存している分離層１２０を、例えば洗浄、エッチング、アッシング、研磨等の方法またはこれらを組み合わせた方法により除去する。これにより、図６に示すように、被転写層（薄膜デバイス層）１４０が、透明基板１０に転写され、透明基板１０上には、画素領域１２に加えて、ドライバ１４，１６が搭載されることになる。しかも、ドライバ１４，１６と画素領域１２とは、上述した露出端部２２，１４１同士が導電性接着層１６０にて電気的に接続されている。従って、転写後に煩雑な配線作業を省力することができる。
【００８３】
なお、離脱した基板１００にも分離層の一部が付着している場合には同様に除去する。なお、基板１００が石英ガラスのような高価な材料、希少な材料で構成されている場合等には、基板１００は、好ましくは再利用（リサイクル）に供される。すなわち、再利用したい基板１００に対し、本発明を適用することができ、有用性が高い。
【００８４】
以上のような各工程を経て、被転写層（薄膜デバイス層）１４０の透明基板１０への転写が完了する。その後、必要により、被転写層（薄膜デバイス層）１４０に隣接するＳｉＯ2膜の除去や、被転写層１４０上への配線等の導電層や所望の保護膜の形成等を行うこともできる。
【００８５】
本実施の形態では、被剥離物である被転写層（薄膜デバイス層）１４０自体を直接に剥離するのではなく、被転写層（薄膜デバイス層）１４０に接合された分離層に１２０おいて剥離するため、被剥離物（被転写層１４０）の特性、条件等にかかわらず、容易かつ確実に、しかも均一に剥離（転写）することができ、剥離操作に伴う被剥離物（被転写層１４０）へのダメージもなく、被転写層１４０の高い信頼性を維持することができる。
【００８６】
ここで、このアクティスブマトリクス基板上の回路を、図８に模式的に示す。画素領域１２の画素１２ａには、スイッチング素子としてアモルファスシリコンＴＦＴ３０が配置され、ゲート線Ｇ１とソース線Ｓ１に接続されている。また、アモルファスシリコンＴＦＴのドレインは、アクティブマトリクス層２０に設けられる透明画素電極５６に接続される。この透明画素電極５６は、対向基板が貼り合わされることで、透明共通電極２３２と対向し、その対向間に液晶２２０が封入される。なお、共通電極は必ずしも対向基板に設けるものに限らない。例えばＩＰＳモード（液晶層に画素電極と共通電極により横電界をかけるタイプ）の場合は、ＴＦＴ基板側に共通電極が形成される。
【００８７】
一方、薄膜デバイス層１４０にて構成されるドライバ１４，１６は、ポリシリコンＴＦＴ３２，３４を有する。
【００８８】
本実施の形態では、画素１２ａのスイッチング素子としてアモルファスシリコンＴＦＴを用いることで、オフリーク電流が小さいために、液晶２２０にチャージされた電圧の保持特性を高くすることができる。また、画素領域１２の各画素１２ａの線幅は、２μｍ以上、現状では５μｍ以上で十分であるため、耐圧も高めることができる。
【００８９】
一方、ドライバ１４，１６内のポリシリコンＴＦＴはオフリーク電流はアモルファスシリコンＴＦＴ３０ほど低くないが、アモルファスシリコンＴＦＴ３０よりも移動度が高いため、高精細の液晶パネルの場合でも、高速動作に追従することができる。
【００９０】
ここで、本実施の形態では、透明基板１０に形成されるアモルファスシリコンＴＦＴ３０と、被転写層１４０中のポリシリコンＴＦＴ３２，３４とは、それぞれ異なるプロセスにて異なる基板上に形成されるので、設計ルール（つまりパターン設計する上でのデザインルール）を異ならせることもできる。つまり、最小線幅が異なるＴＦＴを形成することができる。
【００９１】
本実施の形態では、アクティブマトリクス基板１８上の画素領域１２よりも、より微細な製造プロセスで作成されたドライバ１４，１６を形成することができる。たとえばドライバ１４，１６の最小線幅は画素領域１２よりも十分狭くし、例えばサブミクロンオーダーとすることができる。
【００９２】
ドライバ１４，１６を構成するシフトレジスタは、低電圧下においてロジックレベルの動作をするので、画素１２ａのアモルファスシリコンＴＦＴ３０よりも耐圧が低くてよく、よって、アモルファスシリコンＴＦＴより微細なポリシリコンＴＦＴ３２，３４となるようにして高集積化を図ることができる。
【００９３】
このように、本実施の形態によれば、設計ルールレベルの異なる（つまり製造プロセスが異なる）複数の回路を、一つの基板１０上に実現できる。
【００９４】
ここで、ドライバ１４，１６内のシフトレジスタの一例を図３１に、そのタイミングチャートを図３２に示す。図３１に示すシフトレジスタは、ｐ型ポリシリコンＴＦＴとｎ型ポリシリコンＴＦＴから成る相補型のトランジスタを含んで構成されている。
【００９５】
（第２の実施の形態）
第１の実施の形態にて説明したアクティブマトリクス基板及びそれを用いた液晶パネルのより具体的な製造プロセスの例を、図９〜図２０を用いて説明する。
【００９６】
（工程１）
図９は、透明基板１０上にアクティブマトリクス層２０を形成した後の状態を示している。このアクティブマトリクス層２０は、複数のボトム・ゲート型のアモルファスシリコンＴＦＴ３０を含んでいるが、図９では一つの画素１２ａに設けられた一つのアモルファスシリコンＴＦＴ３０を示している。
【００９７】
アクティブマトリクス層２０の構造を説明すると、透明基板１０上に例えばＭｏＴａなどのゲート電極４０が形成され、その上にＳｉＯ2あるいはＳｉＮなどのＳｉＮXのゲート絶縁膜４２が形成されている。ゲート絶縁膜４２の上には、ゲート電極４０と対向する位置にチャンネルとしてのアモルファスシリコン層４４が形成される。このアモルファスシリコン層４４上には、ＳｉＮXなどのチャンネル保護膜４６の左右に、それぞれ例えばｎ+アモルファスシリコン層４８，５０が形成される。これらは、アモルファスシリコンＴＦＴ３０のソース・ドレインとして機能する。ソースとなるｎ+アモルファスシリコン層４８に導通して例えばＡｌのソース電極５２が形成され、ドレインとなるｎ+アモルファスシリコン層５０に導通して例えばＡｌのドレイン電極５４が形成される。さらに、ドレイン電極５４と導通して、例えばＩＴＯから成る透明画素電極５６が形成される。そして最上層に、例えばＳｉＮXなどによりパッシベーション膜５８が形成される。なお、ゲート電極４０及びソース電極５２は、互いに直交する方向に延在形成され、その一端はパッシベーション膜５８に覆われていない露出端部となっている。図９では、ソース電極５２の露出端部２２のみを示している。なお、このアクティブマトリクス層３０の製造工程については周知であるので、その説明は省略する。
【００９８】
（工程２）
図１０に示すように、透光性基板（例えば石英基板）１００上に、分離層（例えば、ＬＰＣＶＤ法により形成されたアモルファスシリコン層）１２０と、中間層（例えば、ＳｉＯ2膜）１４２と、アモルファスシリコン層（例えばＬＰＣＶＤ法により形成される）１４３とを順次に積層形成し、続いて、アモルファスシリコン層１４３の全面に上方からレーザー光を照射し、アニールを施す。これにより、アモルファスシリコン層１４３は再結晶化してポリシリコン層となる。なお、この場合のレーザアニールをビームスキャンによって実施する場合には、上述の分離層１２０へのビームスキャンとは異なり、各回のビームのビーム中心同士が重なるように、同一箇所に２度以上光照射されることが好ましい。
【００９９】
（工程３）
続いて、図１１に示すように、レーザーアニールにより得られたポリシリコン層をパターニングして、アイランド１４４ａ，１４４ｂを形成する。
【０１００】
（工程４）
図１２に示すように、アイランド１４４ａ，１４４ｂを覆うゲート絶縁膜１４８ａ，１４８ｂを、例えば、ＣＶＤ法により形成する。
【０１０１】
（工程５）
図１３に示すように、ポリシリコンあるいはメタル等からなるゲート電極１５０ａ，１５０ｂを形成する。
【０１０２】
（工程６）
図１４に示すように、ポリイミド等からなるマスク層１７０を形成し、ゲート電極１５０ｂおよびマスク層１７０をマスクとして用い、セルフアラインで、例えばボロン（Ｂ）のイオン注入を行う。これによって、ｐ+層１７２ａ，１７２ｂが形成される。
【０１０３】
（工程７）
図１５に示すように、ポリイミド等からなるマスク層１７４を形成し、ゲート電極１５０ａおよびマスク層１７４をマスクとして用い、セルフアラインで、例えばリン（Ｐ）のイオン注入を行う。これによって、ｎ+層１４６ａ，１４６ｂが形成される。
【０１０４】
（工程８）
図１６に示すように、層間絶縁膜１５４を形成し、選択的にコンタクトホール形成後、電極１５２ａ〜１５２ｄを形成する。
【０１０５】
（工程９）
次に、図１７に示すように、層間絶縁膜１５４上に保護膜１７４を形成する。このとき、アモルファスシリコン層２０の露出端部２２と電気的に接続される電極の端部は、保護膜１７４に覆われない露出端部とされる。図１７では、電極１５２ａの露出端部１４１を示している。
【０１０６】
このようにして形成されたＣＭＯＳ構造のＴＦＴが、図３〜図６における被転写層（薄膜デバイス層）１４０に該当する。
【０１０７】
（工程１０）
上述した被転写層１４０は、図１８に示すように、一枚の半導体ウエハ１８０に多数同時に製造することができる。そこで、この半導体ウエハ１８０をプローブ装置にセットし、半導体ウエハ１８０上の各々被転写層１４０の露出端部１４１に触針をコンタクトして、各々の被転写層１４０の電気的特性検査を実施する。そして、不良と判定された被転写層１４０にはインカーまたはスクラッチ針などにてマーキングする。
【０１０８】
その後、半導体ウエハ１８０上の多数の被転写層１４０を個々にダイシングする。この際、マーキングの有無により、個々の被転写層１４０を、不良品と良品とに選別しておく。なお、ダイシング後に、個々の被転写層１４０の電気的特性検査を実施しても良い。
【０１０９】
（工程１１）
図１９に示すように、透明基板１０上及び露出端部２２上に、ＡＣＦ１６０を形成、次に、そのＡＣＦ１６０を介して、良品の被転写層１４０を貼り付け、熱と圧力とにより接着する。このとき、アクティブマトリクス層２０の露出端部２２と、被転写層１４０の露出端部１４１とは、ＡＣＦ１６０中の導電粒子１６１を介して導通される。被転写層１４０は、透明基板１０に搭載する数分だけ貼り付けられ、本実施の形態では２つの被転写層１４０が透明基板１０に貼り付けられる。
【０１１０】
（工程１２）
図２０に示すように、透光性基板１００の裏面から、例えば、Ｘｅ−Ｃｌエキシマレーザー光を照射する。これにより、分離層１２０の層内および／または界面において剥離を生じせしめる。この結果、分離層１２０の結合力が低下するので、この分離層１２０を境として、被転写層１４０より基板１００を引き剥がす。
【０１１１】
さらに、分離層１２０をエッチングにより除去する。これにより、図１に示すように、アクティブマトリクス層３０から成る画素領域１２が形成された透明基板１０上に、ドライバ１４，１６が転写され、アクティブマトリクス基板１８が完成する。
【０１１２】
（工程１３）
最後に、このアクティブマトリクス基板１８を用いて、図２１のように組み立てて液晶パネルを製造する。
【０１１３】
図２１に示すように、アクティブマトリクス型の液晶パネルは、バックライト等の照明光源２００，偏光板２１０，アクティブマトリクス基板１８，液晶２２０，対向基板２３０，偏光板２４０を具備する。
【０１１４】
なお、なお、画素電極を金属で形成した場合、反射板および偏光板２１０は不要となる。
【０１１５】
図２１に示す構成部材を組み立てるに当たって、まず、図２２に示すように、アクティブマトリクス基板１８と対向基板２３０とを貼り合わせる。この際、予め、アクティブマトリクス基板１８の液晶５表示利用域部１２の表面に配向膜を形成して配向処理が施される。図２２では、配向膜は省略してある。
【０１１６】
対向基板２３０は、図２２に示すように、アクティブマトリクス基板１８上の多数の画素電極５６と対向する共通電極２３２が形成され、その表面が配向処理されている。そして、対向基板２３０とアクティブマトリクマトリクス基板１８とを封止材（シール材）２３４で封止し、両基板の間に液晶２３６を封入する。その後に、図２１に示す各構成部材を積層することで、液晶パネルが完成する。
【０１１７】
（第３の実施の形態）
本実施の形態は、図２３に示すように、転写体である透明基板３００上に、画像表示領域部１２と、ドライバ例えば２つのドライバ１４，１６を転写して、アクティブマトリクス基板３１０を製造するものである。このとき、透明基板３００上には予め配線パタンーン３０２が形成されており、画素領域１２、ドライバ１４，１６は、配線パンータ３０２と導通するようにして転写される。
【０１１８】
以下、図２３に示すアクティブマトリクス基板３１０の製造方法について、図２４〜図３０を参照して説明する。なお、ドライバ１４，１６については、第２の実施の形態にて説明した被転写層１４０をそのまま利用できるので、以下、画素領域１２の製造方法と、その後の転写方法について説明する。なお、この第３の実施の形態に用いる部材のうち、第２の実施の形態にて用いた部材と同一機能を有する部材については、同一符号を付してその説明を省略する。
【０１１９】
（工程１）
図２４は、画素領域１２の元となるアモルファスシリコンＴＦＴ３０を含む被転写層４００の製造工程を示している。ここで、被転写層４００とは、ゲート電極４０、ゲート絶縁膜４２、チャンネルとなるアモルファスシリコン層４４、チャンネル保護膜４６、ソース・ドレインとなるｎ+型アモルファスシリコン層４８，５０、ソース電極５２、ドレイン電極５４、透明画素電極５６、パッシベーション膜５８及び後述する中間層５９である。
【０１２０】
これらの被転写層４００は、アクティブマトリクス基板１８を構成する透明基板３００上に直接に形成するのでなく、被転写層４００の製造のためにのみ用いる基板例えば透明基板４０２上に形成される。この透明基板４０２は、被転写層４００を形成するための最高プロセス温度に耐える耐熱性を有する。
【０１２１】
また、図２４では、透明基板４００上に例えばアモルファスシリコンにて形成された第１の分離層４０４を形成している。この第１の分離層４０４は、第２の実施の形態における分離層１２０と同様に機能するものである。
【０１２２】
本実施の形態ではさらに、第１分離層４０４上に接して設けられる中間層５９を設けている。中間層５９として、Ｓｉ０2、Ｓｉ3Ｎ4などの絶縁膜を使用している。Ｓｉ０2膜（中間層）の厚みは、その形成目的や発揮し得る機能の程度に応じて適宜決定されるが、通常は、１０nm〜５μm程度であるのが好ましく、４０nm〜１μm程度であるのがより好ましい。中間層は、種々の目的で形成され、例えば、被転写層４００を物理的または化学的に保護する保護層，絶縁層，導電層，レーザー光の遮光層，マイグレーション防止用のバリア層，反射層としての機能の内の少なくとも１つを発揮するものが挙げられる。
【０１２３】
なお、場合によっては、Ｓｉ０2膜等の中間層を形成せず、第１分離層４０４上に直接ゲート電極４０、ゲート絶縁膜４２などを形成してもよい。
【０１２４】
本実施の形態ではさらに、中間層５９及び第１分離層４０４にコンタクトホール５３を形成し、ソース電極材料を該コンタクトホール５３に充填し、後に第１分離層４０４より下層が除去された際に露出する露出端部２２を形成している。なお、ゲート電極４０の露出端部２２（図示せず）は、中間層５９に設けられるコンタクトホールにゲート電極材料を充填することで形成される。
【０１２５】
（工程２）
次に、図２５に示すように、被転写層４００上に、第２分離層として例えば熱溶融性接着層４１０を形成する。このとき、アモルファスシリコンＴＦＴの表層に生じていた段差が、熱溶融性接着剤４１０により平坦化される。
【０１２６】
この熱溶融性接着層４１０として、薄膜素子への不純物（ナトリウム、カリウムなど）汚染の虞が少ない、例えばプルーフワックス（商品名）などのエレクトロンワックスを挙げることができる。
【０１２７】
（工程３）
さらに、図２５に示すように、第２分離層である熱溶融性接着層４１０の上に、一次転写体４２０を接着する。この一次転写体４２０は、被転写層４００の製造後に接着されるものであるので、被転写層４００の製造時のプロセス温度などに対する制約はなく、常温時に保型性さえあればよい。本実施の形態ではガラス基板、合成樹脂など、比較的安価で保型性のある材料を用いている。
【０１２８】
（工程４）
次に、図２６に示すように、透明基板４０２の裏面側から光を照射する。
【０１２９】
この光は、透明基板４０２を透過した後に第１分離層４０４に照射される。これにより、第１分離層４０４に層内剥離および／または界面剥離が生じ、結合力が減少または消滅する。
【０１３０】
次に、透明基板４０２に力を加えて、この基板４０２を第１分離層４０４から離脱させる。
【０１３１】
（工程５）
次に、被転写層４００の下面に残存している第１分離層４０４を、例えば洗浄、エッチング、アッシング、研磨等の方法またはこれらを組み合わせた方法により除去する。これにより、図２７に示すように、被転写層（薄膜デバイス層）４００が、一次転写体４２０に一次転写されたことになる。このとき、ソース電極５２の一部は、コンタクトホール５３を介して露出して、露出端部２２が形成される。ゲート電極４０の一部も同様に露出される。
【０１３２】
なお、離脱した透明基板４０２にも第１分離層４０４の一部が付着している場合には同様に除去する。なお、基板４０２が石英ガラスのような高価な材料、希少な材料で構成されている場合等には、基板４０２は、好ましくは再利用（リサイクル）に供される。すなわち、再利用したい基板４０２に対し、本発明を適用することができ、有用性が高い。
【０１３３】
（工程６）
次に、図２８に示すように、被転写層４００を、透明基板３００上に導電性接着層４３０を介して接着する。このとき、透明基板３００上に予め形成された配線パンータ３０２と、被転写層４００の露出端部２２とが対向される。
【０１３４】
導電性接着層４３０としては、第２の実施の形態と同様にＡＣＦを用い、露出端部２２と配線パターン３０２とは、その間に挟まれて加熱加圧される導電粒子４３１を介して電気的に接続される。
【０１３５】
なお、二次転写体として機能する透明基板３００は、平板であっても、湾曲板であってもよい。 また、二次転写体である透明基板３００は、被転写層４００を形成するための基板４０２に比べ、耐熱性、耐食性等の特性が劣るものであってもよい。その理由は、基板４０２側に被転写層４００を形成し、その後、被転写層４００を二次転写体である透明基板３００に転写するため、この透明基板３００に要求される特性、特に耐熱性は、被転写層４００の形成の際の温度条件等に依存しないからである。この点は、一次転写体４２０についても同様である。
【０１３６】
したがって、被転写層４００の形成の際の最高温度をＴmaxとしたとき、一次、二次転写体４２０，３０の構成材料として、ガラス転移点（Ｔｇ）または軟化点がＴmax以下のものを用いることができる。例えば、一次、二次転写体４２０，３００は、ガラス転移点（Ｔｇ）または軟化点が好ましくは８００℃以下、より好ましくは５００℃以下、さらに好ましくは３２０℃以下の材料で構成することができる。
【０１３７】
（工程７）
次に、熱溶融性樹脂層４１０を熱により溶融させ、この熱溶融性樹脂層４１０を境にして、被転写層４００を一次転写体４２０より引き剥がす。さらに、ＴＦＴの下面に残存している熱溶融性樹脂層４１０を、例えば有機溶剤により除去する。これにより、図２９の右側に示すように、被転写層４００が二次転写体である透明基板３００に転写される。この図２９のの右側の状態は、図２４に示す基板４０２及び第１分離層４０４を、二次転写体である透明基板３００及び手導電性接着層４３０に置き換えたものと同じとなる。従って、ＴＦＴの製造工程に用いた基板４０２に対する被転写層４００の積層関係が、二次転写体である透明基板３００上にて確保される。このため、透明電極５６が露出され、アクティブマトリクス基板として利用できる。
【０１３８】
（工程８）
次に、図２９の左側に示すように、ドライバ１４，１６に対応する被転写層１４０を、透明基板３００上に導電性接着層４４０を介して接着する。このとき、透明基板３００上に予め形成された配線パンータ３０２と、被転写層１４０の露出端部１４１とが対向される。
【０１３９】
導電性接着層４４０としてＡＣＦを用い、露出端部１４１と配線パターン３０２とは、その間に挟まれて加熱加圧される導電粒子４４１を介して電気的に接続される。
【０１４０】
（工程９）
図２９の左側に示すように、基板１００の裏面から、例えば、Ｘｅ−Ｃｌエキシマレーザー光を照射する。これにより、分離層１２０の層内および／または界面において剥離を生じせしめる。この結果、分離層１２０の結合力が低下するので、この分離層１２０を境として、被転写層１４０より基板１００を引き剥がす。
【０１４１】
さらに、分離層１２０をエッチングにより除去する。これにより、図２３に示すように、透明基板３００上にて、かつ配線パターン３０２と導通された状態にて、画素領域１２及びドライバ１４，１６が転写され、アクティブマトリクス基板３１０が完成する。
【０１４２】
（工程１０）
最後に、このアクティブマトリクス基板３１０を用いて、図２１のように組み立てて液晶パネルを製造する。この際、図３０の通り、アクティブマトリクス基板３１０と対向基板２３０とがシール材貼り合わされて、その間に液晶２３６を封入する封入工程が実施される。
【０１４３】
なお、第３の実施の形態では、画素領域１２を２度転写により基板３００上に転写したが、ドライバ１４，１６の場合と同様に１度転写で行うことも可能である。このとき、１度転写により透明画素電極が露出するように構成すればよい。
【０１４４】
【実施例】
次に、ドライバ１４，１６の製造に関する具体的実施例について説明する。
【０１４５】
（実施例１）
縦５０mm×横５０mm×厚さ１．１mmの石英基板（軟化点：１６３０℃、歪点：１０７０℃、エキシマレーザの透過率：ほぼ１００％）を用意し、この石英基板の片面に、分離層（レーザ光吸収層）として非晶質シリコン（ａ−Ｓｉ）膜を低圧ＣＶＤ法（Ｓｉ2 Ｈ6 ガス、４２５℃）により形成した。分離層の膜厚は、１００nmであった。
【０１４６】
次に、分離層上に、中間層としてＳｉＯ2 膜をＥＣＲ−ＣＶＤ法（ＳｉＨ4 ＋Ｏ2 ガス、１００℃）により形成した。中間層の膜厚は、２００nmであった。
【０１４７】
次に、中間層上に、被転写層として膜厚５０nmの非晶質シリコン膜を低圧ＣＶＤ法（Ｓｉ2 Ｈ6 ガス、４２５℃）により形成し、この非晶質シリコン膜にレーザ光（波長３０８nm）を照射して、結晶化させ、ポリシリコン膜とした。その後、このポリシリコン膜に対し、所定のパターンニングを施し、薄膜トランジスタのソース・ドレイン・チャネルとなる領域を形成した。この後、１０００°Ｃ以上の高温によりポリシリコン膜表面を熱酸化してゲート絶縁膜ＳｉＯ2 を形成した後、ゲート絶縁膜上にゲート電極（ポリシリコンにＭｏ等の高融点金属が積層形成された構造）を形成し、ゲート電極をマスクとしてイオン注入することによって、自己整合的（セルファライン）にソース・ドレイン領域を形成し、薄膜トランジスタを形成した。この後、必要に応じて、ソース・ドレイン領域に接続される電極及び配線、ゲート電極につながる配線が形成される。これらの電極や配線にはＡｌが使用されるが、これに限定されるものではない。また、後工程のレーザー照射によりＡｌの溶融が心配される場合は、Ａｌよりも高融点の金属（後工程のレーザー照射により溶融しないもの）を使用してもよい。最後にパッシベーション膜を形成し、その際ソース線、ゲート線の端部を露出させた。
【０１４８】
次に、前記薄膜トランジスタの上に、導電性接着剤を塗布しさらにその塗膜に、転写体として縦２００mm×横３００mm×厚さ１．１mmの大型の透明なガラス基板（ソーダガラス、軟化点：７４０℃、歪点：５１１℃）を接合した。ガラス基板には予め配線パターンが形成され、その配線パターンとの導通を取るために、予め位置合わせした後に接合した。
【０１４９】
次に、Ｘｅ−Ｃｌエキシマレーザ（波長：３０８nm）を石英基板側から照射し、分離層に剥離（層内剥離および界面剥離）を生じさせた。照射したＸｅ−Ｃｌエキシマレーザのエネルギー密度は、２５０mJ/cm2、照射時間は、２０nsecであった。なお、エキシマレーザの照射は、スポットビーム照射とラインビーム照射とがあり、スポットビーム照射の場合は、所定の単位領域（例えば８mm×８mm）にスポット照射していく。また、ラインビーム照射の場合は、所定の単位領域（例えば３７８mm×０．１mmや３７８mm×０．３mm（これらはエネルギーの９０％以上が得られる領域））を同じくしていく。
【０１５０】
この後、石英基板とガラス基板（転写体）とを分離層において引き剥がし、石英基板上に形成された薄膜トランジスタおよび中間層を、ガラス基板側に転写した。
【０１５１】
その後、ガラス基板側の中間層の表面に付着した分離層を、エッチングや洗浄またはそれらの組み合わせにより除去した。また、石英基板についても同様の処理を行い、再使用に供した。
【０１５２】
なお、転写体となるガラス基板が石英基板より大きな基板であれば、本実施例のような石英基板からガラス基板への転写を、平面的に異なる領域に繰り返して実施し、ガラス基板上に、石英基板に形成可能な薄膜トランジスタの数より多くの薄膜トランジスタを形成することができる。さらに、ガラス基板上に繰り返し積層し、同様により多くの薄膜トランジスタを形成することができる。
【０１５３】
（実施例２）
分離層を、Ｈ（水素）を２０at％含有する非晶質シリコン膜とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１５４】
なお、非晶質シリコン膜中のＨ量の調整は、低圧ＣＶＤ法による成膜時の条件を適宜設定することにより行った。
【０１５５】
（実施例３）
分離層を、スピンコートによりゾル−ゲル法で形成したセラミックス薄膜（組成：ＰｂＴｉＯ3 、膜厚：２００nm）とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１５６】
（実施例４）
分離層を、スパッタリングにより形成したセラミックス薄膜（組成：ＢａＴｉＯ3 、膜厚：４００nm）とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１５７】
（実施例５）
分離層を、レーザ−アブレーション法により形成したセラミックス薄膜（組成：Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 （ＰＺＴ）、膜厚：５０nm）とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１５８】
（実施例６）
分離層を、スピンコートにより形成したポリイミド膜（膜厚：２００nm）とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１５９】
（実施例７）
分離層を、スピンコートにより形成したポリフェニレンサルファイド膜（膜厚：２００nm）とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１６０】
（実施例８）
分離層を、スパッタリングにより形成したＡｌ層（膜厚：３００nm）とした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１６１】
（実施例９）
照射光として、Ｋｒ−Ｆエキシマレーザ（波長：２４８nm）を用いた以外は実施例２と同様にして、薄膜トランジスタの転写を行った。なお、照射したレーザのエネルギー密度は、２５０mJ/cm2、照射時間は、２０nsecであった。
【０１６２】
（実施例１０）
照射光として、Ｎｄ−ＹＡＩＧレーザ（波長：１０６８nm）を用いた以外は実施例２と同様にして薄膜トランジスタの転写を行った。なお、照射したレーザのエネルギー密度は、４００mJ/cm2、照射時間は、２０nsecであった。
【０１６３】
（実施例１１）
被転写層として、高温プロセス１０００℃によるポリシリコン膜（膜厚８０nm）の薄膜トランジスタとした以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１６４】
（実施例１２）
転写体として、ポリカーボネート（ガラス転移点：１３０℃）製の透明基板を用いた以外は実施例１と同様にして、薄膜トランジスタの転写を行った。
【０１６５】
（実施例１３）
転写体として、ＡＳ樹脂（ガラス転移点：７０〜９０℃）製の透明基板を用いた以外は実施例２と同様にして、薄膜トランジスタの転写を行った。
【０１６６】
（実施例１４）
転写体として、ポリメチルメタクリレート（ガラス転移点：７０〜９０℃）製の透明基板を用いた以外は実施例３と同様にして、薄膜トランジスタの転写を行った。
【０１６７】
（実施例１５）
転写体として、ポリエチレンテレフタレート（ガラス転移点：６７℃）製の透明基板を用いた以外は、実施例５と同様にして、薄膜トランジスタの転写を行った。
【０１６８】
（実施例１６）
転写体として、高密度ポリエチレン（ガラス転移点：７７〜９０℃）製の透明基板を用いた以外は実施例６と同様にして、薄膜トランジスタの転写を行った。（実施例１７）
転写体として、ポリアミド（ガラス転移点：１４５℃）製の透明基板を用いた以外は実施例９と同様にして、薄膜トランジスタの転写を行った。
【０１６９】
（実施例１８）
転写体として、エポキシ樹脂（ガラス転移点：１２０℃）製の透明基板を用いた以外は実施例１０と同様にして、薄膜トランジスタの転写を行った。
【０１７０】
（実施例１９）
転写体として、ポリメチルメタクリレート（ガラス転移点：７０〜９０℃）製の透明基板を用いた以外は実施例１１と同様にして、薄膜トランジスタの転写を行った。
【０１７１】
実施例１〜１９について、それぞれ、転写された薄膜トランジスタの状態を肉眼と顕微鏡とで視観察したところ、いずれも、欠陥やムラがなく、均一に転写がなされていた。
【０１７２】
以上述べたように、本発明では、転写技術を用いることで、画素領域にはオフ時の案抵抗が高いアモルファスシリコンＴＦＴなどをスイッチング素子として用い、そのドライバには移動度が高く高速応答可能なポリシリコンＴＦＴなどを能動素子として用いながらも、画素領域及びそのドライバを一枚の基板に形成することができる。
【０１７３】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る液晶パネル用基板を概略的に示す平面図である。
【図２】本発明の液晶パネル用基板の製造方法の第１の実施の形態における第１の工程を示す断面図である。
【図３】（Ａ）（Ｂ）は、本発明の液晶パネル用基板の製造方法の第１の実施の形態における第２，第３の工程を示す断面図である。
【図４】本発明の液晶パネル用基板の製造方法の第１の実施の形態における第４の工程を示す断面図である。
【図５】本発明の液晶パネル用基板の製造方法の第１の実施の形態における第５の工程を示す断面図である。
【図６】本発明の液晶パネル用基板の製造方法の第１の実施の形態における第６の工程を示す断面図である。
【図７】第１の基板（図１の基板１００）のレーザー光の波長に対する透過率の変化を示す図である。
【図８】本発明の液晶パネル用基板の回路構成を概略的に示す図である。
【図９】本発明の液晶パネル用基板の製造方法の第２の実施の形態における第１の工程を示す断面図である。
【図１０】本発明の液晶パネル用基板の製造方法の第２の実施の形態における第２の工程を示す断面図である。
【図１１】本発明の液晶パネル用基板の製造方法の第２の実施の形態における第３の工程を示す断面図である。
【図１２】本発明の液晶パネル用基板の製造方法の第２の実施の形態における第４の工程を示す断面図である。
【図１３】本発明の液晶パネル用基板の製造方法の第２の実施の形態における第５の工程を示す断面図である。
【図１４】本発明の液晶パネル用基板の製造方法の第２の実施の形態における第６の工程を示す断面図である。
【図１５】本発明の液晶パネル用基板の製造方法の第２の実施の形態における第７の工程を示す断面図である。
【図１６】本発明の液晶パネル用基板の製造方法の第２の実施の形態における第８の工程を示す断面図である。
【図１７】本発明の液晶パネル用基板の製造方法の第２の実施の形態における第９の工程を示す断面図である。
【図１８】駆動回路が多数同時に形成される半導体ウエハを用いて検査工程、ダイシング工程を実施する第１０工程を説明するための図である。
【図１９】本発明の液晶パネル用基板の製造方法の第２の実施の形態における第１１の工程を示す断面図である。
【図２０】本発明の液晶パネル用基板の製造方法の第２の実施の形態における第１２の工程を示す断面図である。
【図２１】液晶パネルの組立工程である第１３工程を説明するための図である。
【図２２】液晶パネルの要部の断面構造を示す図である。
【図２３】本発明の第３の実施の形態に係る液晶パネル用基板を概略的に示す平面図である。
【図２４】本発明の液晶パネル用基板の製造方法の第３の実施の形態における第１の工程を示す断面図である。
【図２５】本発明の液晶パネル用基板の製造方法の第３の実施の形態における第２，３の工程を示す断面図である。
【図２６】本発明の液晶パネル用基板の製造方法の第３の実施の形態における第４の工程を示す断面図である。
【図２７】本発明の液晶パネル用基板の製造方法の第３の実施の形態における第５の工程を示す断面図である。
【図２８】本発明の液晶パネル用基板の製造方法の第３の実施の形態における第６の工程を示す断面図である。
【図２９】本発明の液晶パネル用基板の製造方法の第３の実施の形態における第７〜９の工程を示す断面図である。
【図３０】本発明の液晶パネル用基板の製造方法の第３の実施の形態における第１０工程を示す断面図である。
【図３１】駆動回路中のシフトレジスタの回路図である。
【図３２】図３２のシフトレジスタの動作タイミングチャートである。
【符号の説明】
１０ 基板（第１の基板）
１２ 画素領域
１４，１６ ドライバ
１８，３１０ アクティブマトリクス基板
２０ アクティブマトリクス層
２２ 露出端部（電極露出部）
３０ アモルファスシリコンＴＦＴ
３２，３４ ポリシリコンＴＦＴ
５６ 画素電極
５９ 第１分離層
１００ 基板（第２の基板，第２の製造用基板）
１２０ 分離層（レーザー吸収層）
１４０ 被転写層
１４１ 露出端部（電極露出部）
１６０，４３０，４４０ 導電性接着層
２２０ 液晶
２３０ 対向基板
３００ 転写基板
３０２ 配線パターン
４００ 被転写層
４０２ 第１の製造用基板
４１０ 第２分離層
４２０ 一次転写体
Claims (16)
- 第１の基板上に画素領域と駆動回路とを有するアクティブマトリクス基板の製造方法であって、
前記第１の基板上の前記画素領域に、第１の半導体装置をスイッチング素子とする複数の画素と、該複数の画素に接続された第１の電極配線群とを形成し、前記第１の電極配線群の端子となる部分を露出させて第１の電極露出部とする第１工程と、
前記第１の基板とは異なる第２の基板上に分離層を形成し、前記分離層上に、前記駆動回路の能動素子であって半導体層が単結晶または多結晶シリコンである複数の第２の半導体装置と、該複数の第２の半導体装置に接続された第２の電極配線群とを含む被転写層を形成し、前記第２の電極配線群の端子となる部分を露出させて第２の電極露出部とする第２工程と、
前記第１，第２の電極露出部が導通する位置関係にて、前記第１の基板上に前記被転写層を転写する第３工程と、
前記第２の基板に対して透過性を有する波長のレーザー光を、前記第２の基板を介して前記分離層に照射して、前記被転写層より前記第２の基板を除去する第４工程と、
を有することを特徴とするアクティブマトリクス基板製造方法。 - 請求項１において、
前記第１の半導体装置が、アモルファスシリコンをチャネルとする薄膜トランジスタであり、前記第２の半導体装置が、多結晶シリコンをチャネルとする薄膜トランジスタであることを特徴とするアクティブマトリクス基板の製造方法。 - 請求項１または２において、
前記第２工程は、一枚の前記第２の基板上に、複数の前記被転写層を同時に形成する工程と、複数の前記被転写層を個々に分離する工程と、を含むことを特徴とするアクティブマトリクス基板の製造方法。 - 請求項３において、
前記第２工程は、同時に形成された複数の前記被転写層の電気的特性を検査する検査工程を有し、
前記第３工程は、前記検査工程にて良品と判別された被転写層を前記第１の基板上に転写する工程を含むことを特徴とするアクティブマトリクス基板の製造方法。 - 請求項１乃至４のいずれかにおいて、
前記第３工程は、前記第１の基板上の複数の領域にて、それぞれ被転写層を転写する工程を有することを特徴とするアクティブマトリクス基板の製造方法。 - 請求項１乃至５のいずれかにおいて、
前記第３工程は、異方性導電膜を介在させて、前記第１の基板と前記被転写層とを接続することを特徴とするアクティブマトリクス基板の製造方法。 - 請求項１乃至６のいずれかにおいて、
前記第１工程は、前記第１の半導体装置及び第１の電極配線群を第１の設計ルールに従って形成し、
前記第２工程は、前記第２の半導体装置及び第２の電極配線群を、前記第１の設計ルールよりも最小線幅が小となる第２の設計ルールに従って形成することを特徴とするアクティブマトリクス基板の製造方法。 - 転写基板上に画素領域と駆動回路を転写して液晶パネル用基板を製造する方法であって、
前記転写基板とは異なる第１の製造用基板上に第１の分離層を形成し、前記第１の分離層上に、第１の半導体装置をスイッチング素子とする複数の画素と、該複数の画素に接続された第１の電極配線群とを含む第１の被転写層を形成し、前記第１の電極配線群の端子となる部分を露出させて第１の電極露出部とする第１工程と、
前記転写基板とは異なる第２の製造用基板を用いて、前記駆動回路の能動素子であってかつ半導体層が単結晶または多結晶である複数の第２の半導体装置と、該複数の第２の半導体装置に接続された第２の電極配線群とを含む第２の被転写層を形成し、前記第２の電極配線群の端子となる部分を露出させて第２の電極露出部とする第２工程と、
前記転写基板上に、配線層を形成する第３の工程と、
前記転写基板上に形成された配線層に対して、第１，第２の電極露出部が対向する位置関係にて、前記転写基板上に前記第１，第２の被転写層を転写する第４工程と、
前記第１の製造用基板に対して透過性を有する波長のレーザー光を、前記第１の製造用基板を介して前記第１の分離層に照射して、少なくとも前記第１の製造用基板を、前記第１の被転写層より除去する第５工程と、を有することを特徴とするアクティブマトリクス基板の製造方法。 - 請求項８において、
前記第１の半導体装置が、アモルファスシリコンをチャネルとする薄膜トランジスタであり、前記第２の半導体装置が、ポリシリコンをチャネルとする薄膜トランジスタであることを特徴とするアクティブマトリクス基板の製造方法。 - 請求項８または９において、
前記第２工程では、前記第２の製造用基板上に第２の分離層を形成し、前記第２の分離層上に、前記複数の第２被転写層を形成し、
前記第５工程では、前記第２の製造用基板に対して透過性を有する波長のレーザー光を、前記第２の製造用基板を介して前記第２の分離層に照射して、前記第２の製造用基板を前記第２の被転写層より除去する工程を含むことを特徴とするアクティブマトリクス基板の製造方法。 - 請求項８乃至１０のいずれかにおいて、
前記第１，第２工程は、一枚の前記第１，第２の製造用基板上に、複数の前記第１，第２の被転写層をそれぞれ同時に形成する工程と、複数の前記第１，第２の被転写層をそれぞれ個々に分離する工程と、を含むことを特徴とするアクティブマトリクス基板の製造方法。 - 請求項１１において、
前記第１，第２工程は、同時に形成された複数の前記第１，第２の被転写層の電気的特性を検査する検査工程を有し、
前記第４工程は、前記検査工程にて良品と判別された第１，第２の被転写層を前記転写基板上に転写する工程を含むことを特徴とするアクティブマトリクス基板の製造方法。 - 請求項８乃至１２のいずれかにおいて、
前記第４工程は、前記転写基板上の複数の領域にて、第１の被転写層および第２の被転写層のいずれか一方または双方を転写する工程を有することを特徴とするアクティブマトリクス基板の製造方法。 - 請求項８乃至１３のいずれかにおいて、
前記第４工程は、異方性導電膜を介在させて、前記転写基板と前記第１，第２の被転写層とを接続することを特徴とするアクティブマトリクス基板の製造方法。 - 請求項８乃至１４のいずれかにおいて、
前記第１工程は、前記第１の半導体装置及び第１の電極配線群を第１の設計ルールに従って形成し、
前記第２工程は、前記第２の半導体装置及び第２の電極配線群を、前記第１の設計ルールよりも最小線幅が小となる第２の設計ルールに従って形成することを特徴とするアクティブマトリクス基板の製造方法。 - 請求項１乃至１５のいずれかに記載の方法にてアクティブマトリクス基板を製造する工程と、
前記アクティブマトリクス基板と対向基板とを対向させて貼り合わせ、その間に液晶を封入する工程と、
を有することを特徴とする液晶パネルの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19319897A JP3738798B2 (ja) | 1997-07-03 | 1997-07-03 | アクティブマトリクス基板の製造方法及び液晶パネルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19319897A JP3738798B2 (ja) | 1997-07-03 | 1997-07-03 | アクティブマトリクス基板の製造方法及び液晶パネルの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005255670A Division JP2006072372A (ja) | 2005-09-02 | 2005-09-02 | 液晶パネル用基板及び液晶パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1124106A JPH1124106A (ja) | 1999-01-29 |
| JP3738798B2 true JP3738798B2 (ja) | 2006-01-25 |
Family
ID=16303942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19319897A Expired - Fee Related JP3738798B2 (ja) | 1997-07-03 | 1997-07-03 | アクティブマトリクス基板の製造方法及び液晶パネルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3738798B2 (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001194685A (ja) * | 2000-01-06 | 2001-07-19 | Hitachi Ltd | 液晶表示装置 |
| JP2002026327A (ja) * | 2000-06-30 | 2002-01-25 | Seiko Epson Corp | 分割体の作製方法 |
| US6956324B2 (en) | 2000-08-04 | 2005-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method therefor |
| JP4803884B2 (ja) * | 2001-01-31 | 2011-10-26 | キヤノン株式会社 | 薄膜半導体装置の製造方法 |
| EP2565924B1 (en) | 2001-07-24 | 2018-01-10 | Samsung Electronics Co., Ltd. | Transfer method |
| US6814832B2 (en) | 2001-07-24 | 2004-11-09 | Seiko Epson Corporation | Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance |
| JP4245292B2 (ja) * | 2001-12-06 | 2009-03-25 | シャープ株式会社 | トランジスタアレイ、アクティブマトリクス基板、表示装置、並びにトランジスタアレイおよびアクティブマトリクス基板の製造方法 |
| US7119365B2 (en) | 2002-03-26 | 2006-10-10 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
| JP4772258B2 (ja) * | 2002-08-23 | 2011-09-14 | シャープ株式会社 | Ｓｏｉ基板の製造方法 |
| JP2003298006A (ja) | 2002-03-29 | 2003-10-17 | Seiko Epson Corp | 半導体装置および電気光学装置 |
| US7242441B2 (en) * | 2002-06-10 | 2007-07-10 | Seiko Epson Corporation | Method for manufacturing electro-optical device, and electro-optical device and electronic device manufactured with this manufacturing method |
| JP2004047691A (ja) * | 2002-07-11 | 2004-02-12 | Seiko Epson Corp | 半導体装置の製造方法、電気光学装置、及び電子機器 |
| JP5064343B2 (ja) * | 2002-09-25 | 2012-10-31 | シャープ株式会社 | 半導体装置の製造方法 |
| US7508034B2 (en) * | 2002-09-25 | 2009-03-24 | Sharp Kabushiki Kaisha | Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device |
| JP2004140267A (ja) | 2002-10-18 | 2004-05-13 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2004247373A (ja) | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP4794810B2 (ja) | 2003-03-20 | 2011-10-19 | シャープ株式会社 | 半導体装置の製造方法 |
| US7253040B2 (en) | 2003-08-05 | 2007-08-07 | Sharp Kabushiki Kaisha | Fabrication method of semiconductor device |
| JP3970814B2 (ja) * | 2003-08-05 | 2007-09-05 | シャープ株式会社 | 半導体装置の製造方法 |
| JP4651924B2 (ja) * | 2003-09-18 | 2011-03-16 | シャープ株式会社 | 薄膜半導体装置および薄膜半導体装置の製造方法 |
| JP2005150686A (ja) | 2003-10-22 | 2005-06-09 | Sharp Corp | 半導体装置およびその製造方法 |
| JP4610982B2 (ja) * | 2003-11-11 | 2011-01-12 | シャープ株式会社 | 半導体装置の製造方法 |
| JP2006049800A (ja) * | 2004-03-10 | 2006-02-16 | Seiko Epson Corp | 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器 |
| JP4872197B2 (ja) * | 2004-08-25 | 2012-02-08 | カシオ計算機株式会社 | 薄膜トランジスタパネル及びその製造方法 |
| JP4997691B2 (ja) * | 2004-08-25 | 2012-08-08 | カシオ計算機株式会社 | 薄膜トランジスタパネル及びその製造方法 |
| JP4997692B2 (ja) * | 2004-08-25 | 2012-08-08 | カシオ計算機株式会社 | 薄膜トランジスタパネル及びその製造方法 |
| JP4872196B2 (ja) * | 2004-08-25 | 2012-02-08 | カシオ計算機株式会社 | 薄膜トランジスタパネル及びその製造方法 |
| JP4943663B2 (ja) * | 2005-04-06 | 2012-05-30 | シャープ株式会社 | 半導体装置の製造方法及び半導体装置並びに液晶表示装置 |
| US8101990B2 (en) | 2005-05-31 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN101258580B (zh) * | 2005-09-05 | 2010-05-19 | 夏普株式会社 | 半导体装置及其制造方法和显示装置 |
| JP4781082B2 (ja) * | 2005-10-24 | 2011-09-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2008147418A (ja) * | 2006-12-11 | 2008-06-26 | Hitachi Ltd | 薄膜トランジスタ装置、画像表示装置およびその製造方法 |
| US20100059892A1 (en) * | 2007-01-10 | 2010-03-11 | Michiko Takei | Production method of semiconductor device, production method of display device, semiconductor device, production method of semiconductor element, and semiconductor element |
| JP5403201B2 (ja) * | 2007-01-25 | 2014-01-29 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2008185761A (ja) | 2007-01-30 | 2008-08-14 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、電気光学装置、および電子機器 |
| WO2011158438A1 (ja) * | 2010-06-14 | 2011-12-22 | シャープ株式会社 | 半導体装置の製造方法、及び表示装置の製造方法 |
| US10651252B2 (en) | 2014-03-26 | 2020-05-12 | International Business Machines Corporation | Vertically integrated active matrix backplane |
| CN111128707B (zh) * | 2014-08-26 | 2023-06-16 | 株式会社尼康 | 元件制造方法及转印基板 |
| JP6166761B2 (ja) * | 2015-10-26 | 2017-07-19 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
1997
- 1997-07-03 JP JP19319897A patent/JP3738798B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1124106A (ja) | 1999-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3738798B2 (ja) | アクティブマトリクス基板の製造方法及び液晶パネルの製造方法 | |
| JP3809733B2 (ja) | 薄膜トランジスタの剥離方法 | |
| JP4042182B2 (ja) | Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法 | |
| JP3809712B2 (ja) | 薄膜デバイスの転写方法 | |
| JP4619462B2 (ja) | 薄膜素子の転写方法 | |
| KR100494479B1 (ko) | 액티브 매트릭스 기판의 제조 방법 | |
| JP4126747B2 (ja) | ３次元デバイスの製造方法 | |
| JP4085459B2 (ja) | ３次元デバイスの製造方法 | |
| JP3738799B2 (ja) | アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶表示装置 | |
| JP5022552B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| US7968388B2 (en) | Thin-film device, method for manufacturing thin-film device, and display | |
| JP3809710B2 (ja) | 薄膜素子の転写方法 | |
| JP4019305B2 (ja) | 薄膜装置の製造方法 | |
| JP4229107B2 (ja) | アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶表示装置 | |
| JP4619644B2 (ja) | 薄膜素子の転写方法 | |
| JP3837807B2 (ja) | 転写された薄膜構造ブロック間の電気的導通をとる方法，アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶装置 | |
| JP3849683B2 (ja) | 薄膜トランジスタの剥離方法 | |
| JP2009076852A (ja) | 薄膜素子、薄膜素子の製造方法、及び表示装置 | |
| JP4525603B2 (ja) | 薄膜トランジスタの転写方法 | |
| JP2006072372A (ja) | 液晶パネル用基板及び液晶パネル | |
| JP4619645B2 (ja) | 薄膜素子の転写方法 | |
| JP3809833B2 (ja) | 薄膜素子の転写方法 | |
| JP3738850B2 (ja) | アクティブマトリクス基板および液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040226 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051012 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051025 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131111 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |