JP3849683B2 - 薄膜トランジスタの剥離方法 - Google Patents
薄膜トランジスタの剥離方法 Download PDFInfo
- Publication number
- JP3849683B2 JP3849683B2 JP2003410773A JP2003410773A JP3849683B2 JP 3849683 B2 JP3849683 B2 JP 3849683B2 JP 2003410773 A JP2003410773 A JP 2003410773A JP 2003410773 A JP2003410773 A JP 2003410773A JP 3849683 B2 JP3849683 B2 JP 3849683B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- substrate
- separation layer
- separation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
Description
前記分離層上に薄膜トランジスタ用のアモルファスシリコン層を形成する第2工程と、
前記第2工程後に、前記アモルファスシリコン層を結晶化する第3工程と、
結晶化されたシリコン層のうち、チャネルとなる領域にマスクを形成する第4工程と、
前記第4工程後であって、前記薄膜トランジスタの形成工程が完了する前に、前記分離層にイオンを注入する第5工程と、
前記第5工程後に、前記薄膜トランジスタの形成工程を完了する第6工程と、
前記第6工程後に、前記分離層に光を照射して、前記分離層の層内および/または界面において剥離現象を生じさせて、前記基板を前記薄膜トランジスタから剥離させる第7工程と、
を有することを特徴とする。
前記薄膜トランジスタ形成工程はチャネル層形成工程を含み、
前記イオン注入工程は、前記チャネル層形成工程の後に実施することができる。
前記イオン注入工程は、前記チャネルパターン形成工程の後に実施することができる。
前記ゲート電極をマスクとして前記イオン注入工程を実施することができる。
前記イオン注入工程は、前記結晶化工程の前に実施されることができる。
図1〜図6は本発明の前提となる薄膜デバイスの転写方法を説明するための図である。
図1に示すように、基板100上に分離層(光吸収層)120を形成する。
基板100は、光が透過し得る透光性を有するものを使用する。
分離層120は、物理的作用(光、熱など)、化学的作用(薬液等との化学反応など)あるいは機械的作用(引っ張り力、振動など)のいずれか一つあるいは複数の作用を受けることで、その結合力が減少されあるいは消滅され、それによりこの分離層120を介して基板100の分離を促すものである。
このアモルファスシリコン中には、水素(H)が含有されていてもよい。この場合、Hの含有量は、2原子%以上程度であるのが好ましく、2〜20原子%程度であるのがより好ましい。このように、水素(H)が所定量含有されていると、後に光が照射にされることによって水素が放出され、分離層120に内圧が発生し、それが上下の薄膜を剥離する力となる。アモルファスシリコン中の水素(H)の含有量は、成膜条件、例えばCVDにおけるガス組成、ガス圧、ガス雰囲気、ガス流量、温度、基板温度、投入パワー等の条件を適宜設定することにより調整することができる。
酸化ケイ素としては、SiO、SiO2、Si3O2が挙げられ、ケイ酸化合物としては、例えばK2SiO3、Li2SiO3、CaSiO3、ZrSiO4、Na2SiO3が挙げられる。
D.窒化珪素、窒化アルミ、窒化チタン等の窒化物セラミックス
E.有機高分子材料
有機高分子材料としては、−CH−、−CO−(ケトン)、−CONH−(アミド)、−NH−(イミド)、−COO−(エステル)、−N=N−(アゾ)、−CH=N−(シフ)等の結合(光の照射によりこれらの結合が切断される)を有するもの、特に、これらの結合を多く有するものであればいかなるものでもよい。また、有機高分子材料は、構成式中に芳香族炭化水素(1または2以上のベンゼン環またはその縮合環)を有するものであってもよい。
金属としては、例えば、Al,Li,Ti,Mn,In,Sn,Y,La,Ce,Nd,Pr,Gd,Smまたはこれらのうちの少なくとも1種を含む合金が挙げられる。
次に、図2に示すように、分離層120上に、被転写層(薄膜デバイス層)140を形成する。この工程2以降の詳細は、後に図8〜図18を参照して説明するが、本実施の形態では、図8〜図13の工程途中にて、分離層120への剥離促進用イオン注入工程を実施している。
次に、図3に示すように、薄膜デバイス層140を、接着層160を介して転写体180に接合(接着)する。
次に、図4に示すように、基板100の裏面側から光を照射する。
図8に示すように、透光性基板(例えば石英基板)100上に、分離層(例えば、LPCVD法により形成されたアモルファスシリコン層)120と、中間層(例えば、SiO2膜)142と、アモルファスシリコン層(例えばLPCVD法により形成される)143とを順次に積層形成し、続いて、アモルファスシリコン層143の全面に上方からレーザー光を照射し、アニールを施す。これにより、アモルファスシリコン層143は再結晶化してポリシリコン層となる。なお、この場合のレーザアニールをビームスキャンによって実施する場合には、上述の分離層120へのビームスキャンとは異なり、各回のビームのビーム中心同士が重なるように(ガウシアンビームの場合は除く)、同一箇所に2度以上光照射されることが好ましい。この場合には光漏れなどの弊害はなく、多重照射することでアモルファスシリコン層143を十分に再結晶化できるからである。
(A)図8の分離層120の形成後であって中間層142の形成前
(B)中間層142の形成後であってアモルファスシリコン層143の形成前
(C)アモルファスシリコン層143の形成後あって、その結晶化のためのレーザアニール工程の前
のいずれかとなる。この(A)〜(C)の中では、(C)の実施時期が最も好ましい。その理由は、アモルファスシリコン層143の形成工程すなわちチャネル層の形成工程は、現状で425℃程度のプロセス温度となる。この際、例えば剥離促進用イオンとして水素イオンを既に分離層120に注入してある場合には、水素が350℃以上の温度にて分離層120から抜け出る虞がある。従って、剥離促進用イオンの注入工程は、チャネル層形成後の実施時期(C)にて行うことが好ましい。ただし、剥離促進用イオンの種類によってはそのような制限がないため、実施時期(A)(B)でも実施可能である。また、アモルファスシリコン層143がレーザアニールされて多結晶化された後の層に、剥離促進用イオンの注入に起因したダメージが生じていないことが、トランジスタ特性上好ましい。(A)(B)の場合にはダメージの発生自体が無く、(C)の場合には、たとえアモルファスシリコン層143自体にダメージが生じたとしても、その後の結晶化工程によりそのダメージの影響が低減される。
(工程2)
続いて、図9に示すように、レーザーアニールにより得られたポリシリコン層をパターニングして、チャネルパターンとしてアイランド144a,144bを形成する。
図10に示されるように、アイランド144a,144bを覆うゲート絶縁膜148a,148bを、例えば、CVD法により形成する。
図11に示されるように、ポリシリコンあるいはメタル等からなるゲート電極150a,150bを形成する。
図12に示すように、ポリイミド等からなるマスク層170を形成し、ゲート電極150bおよびマスク層170をマスクとして用い、セルフアラインで、例えばボロン(B)のイオン注入を行う。これによって、p+層172a,172bが形成される。
図13に示すように、ポリイミド等からなるマスク層174を形成し、ゲート電極150aおよびマスク層174をマスクとして用い、セルフアラインで、例えばリン(P)のイオン注入を行う。これによって、n+層146a,146bが形成される。
図14に示すように、層間絶縁膜154を形成し、選択的にコンタクトホール形成後、電極152a〜152dを形成する。
図15に示すように、CMOS構成のTFT上に接着層としてのエポキシ樹脂層160を形成し、次に、そのエポキシ樹脂層160を介して、TFTを転写体(例えば、ソーダガラス基板)180に貼り付ける。続いて、熱を加えてエポキシ樹脂を硬化させ、転写体180とTFTとを接着(接合)する。
図16に示すように、透光性基板100の裏面から、例えば、Xe−Clエキシマレーザー光を照射する。これにより、分離層120の層内および/または界面において剥離を生じせしめる。
図17に示すように、基板100を引き剥がす。
最後に、分離層120をエッチングにより除去する。これにより、図18に示すように、CMOS構成のTFTが、転写体180に転写されたことになる。
次に、本発明の第2の実施の形態について、図33〜図35を参照して説明する。なお、この第2の実施の形態は、薄膜デバイス層から構成される被転写層140を2度転写するものであり、第1の実施の形態の図1〜図6の工程に加えて、図33〜図35の工程が追加される。
図6の工程に続いて、図33に示すように、薄膜デバイス層140の下面(露出面)に、接着層190を介して、二次転写層200を接着する。
次に、図34に示すように、第2分離層である熱溶融性接着層160を加熱し、熱溶融させる。この結果、熱溶融性接着層160の接着力が弱まるため、一次転写体180を、薄膜デバイス層140により離脱させることができる。なお、一次転写体180に付着した熱溶融性接着剤を除去することで、この一次転写体180を繰り返し再利用することができる。
最後に、薄膜デバイス層140の表面に付着した第2分離層160を除去することで、図35に示すように、二次転写体200に転写された薄膜デバイス層140を得ることができる。ここで、この二次転写体200に対する薄膜デバイス層140の積層関係は、図2に示すように当初の基板100に対する薄膜デバイス層140の積層関係と同じとなる。
上述の第1,第2の実施の形態で説明した技術を用いると、例えば、図19(a)に示すような、薄膜デバイスを用いて構成されたマイクロコンピュータを所望の基板上に形成できるようになる。
本実施の形態では、上述の薄膜デバイスの転写技術を用いて、図20,図21に示されるような、アクティブマトリクス基板を用いたアクティブマトリクス型の液晶表示装置を作成する場合の製造プロセスの例について説明する。
図20に示すように、アクティブマトリクス型の液晶表示装置は、バックライト等の照明光源400,偏光板420,アクティブマトリクス基板440,液晶460,対向基板480,偏光板500を具備する。
以下、図21の液晶表示装置の製造プロセスについて、図23〜図27を参照して説明する。
図28に本発明の第5の実施の形態を示す。
本発明の第6の実施の形態を図29に示す。
次に、本発明の具体的実施例について説明する。
縦50mm×横50mm×厚さ1.1mmの石英基板(軟化点:1630℃、歪点:1070℃、エキシマレーザの透過率:ほぼ100%)を用意し、この石英基板の片面に、分離層(レーザ光吸収層)として非晶質シリコン(a−Si)膜を低圧CVD法(Si2 H6 ガス、425℃)により形成した。分離層の膜厚は、100nmであった。
分離層を、分離層形成プロセスにてH(水素)を20at%含有する非晶質シリコン膜とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
分離層を、スピンコートによりゾル−ゲル法で形成したセラミックス薄膜(組成:PbTiO3 、膜厚:200nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
分離層を、スパッタリングにより形成したセラミックス薄膜(組成:BaTiO3 、膜厚:400nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
分離層を、レーザ−アブレーション法により形成したセラミックス薄膜(組成:Pb(Zr,Ti)O3 (PZT)、膜厚:50nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
分離層を、スピンコートにより形成したポリイミド膜(膜厚:200nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
分離層を、スピンコートにより形成したポリフェニレンサルファイド膜(膜厚:200nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
分離層を、スパッタリングにより形成したAl層(膜厚:300nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
照射光として、Kr−Fエキシマレーザ(波長:248nm)を用いた以外は実施例2と同様にして、薄膜トランジスタの転写を行った。なお、照射したレーザのエネルギー密度は、250mJ/cm2、照射時間は、20nsecであった。
照射光として、Nd−YAIGレーザ(波長:1068nm)を用いた以外は実施例2と同様にして薄膜トランジスタの転写を行った。なお、照射したレーザのエネルギー密度は、400mJ/cm2、照射時間は、20nsecであった。
被転写層として、高温プロセス1000℃によるポリシリコン膜(膜厚80nm)の薄膜トランジスタとした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
転写体として、ポリカーボネート(ガラス転移点:130℃)製の透明基板を用いた以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
転写体として、AS樹脂(ガラス転移点:70〜90℃)製の透明基板を用いた以外は実施例2と同様にして、薄膜トランジスタの転写を行った。
転写体として、ポリメチルメタクリレート(ガラス転移点:70〜90℃)製の透明基板を用いた以外は実施例3と同様にして、薄膜トランジスタの転写を行った。
転写体として、ポリエチレンテレフタレート(ガラス転移点:67℃)製の透明基板を用いた以外は、実施例5と同様にして、薄膜トランジスタの転写を行った。
転写体として、高密度ポリエチレン(ガラス転移点:77〜90℃)製の透明基板を用いた以外は実施例6と同様にして、薄膜トランジスタの転写を行った。
転写体として、ポリアミド(ガラス転移点:145℃)製の透明基板を用いた以外は実施例9と同様にして、薄膜トランジスタの転写を行った。
転写体として、エポキシ樹脂(ガラス転移点:120℃)製の透明基板を用いた以外は実施例10と同様にして、薄膜トランジスタの転写を行った。
転写体として、ポリメチルメタクリレート(ガラス転移点:70〜90℃)製の透明基板を用いた以外は実施例11と同様にして、薄膜トランジスタの転写を行った。
160 第2分離層、180 一次転写体、190 接着層、200 二次転写体
Claims (6)
- 基板上に分離層を形成する第1工程と、
前記分離層上に薄膜トランジスタ用のアモルファスシリコン層を形成する第2工程と、
前記第2工程後に、前記アモルファスシリコン層を結晶化する第3工程と、
結晶化されたシリコン層のうち、チャネルとなる領域にマスクを形成する第4工程と、
前記第4工程後であって、前記薄膜トランジスタの形成工程が完了する前に、前記分離層にイオンを注入する第5工程と、
前記第5工程後に、前記薄膜トランジスタの形成工程を完了する第6工程と、
前記第6工程後に、前記分離層に光を照射して、前記分離層の層内および/または界面において剥離現象を生じさせて、前記基板を前記薄膜トランジスタから剥離させる第7工程と、
を有することを特徴とする薄膜トランジスタの剥離方法。 - 請求項1において、
前記第7工程では、前記基板側より前記分離層に光を照射することを特徴とする薄膜トランジスタの剥離方法。 - 請求項2において、
前記第1工程と前記第2工程との間に、前記分離層上に中間層を形成する工程をさらに有し、前記アモルファスシリコン層を前記中間層上に形成することを特徴とする薄膜トランジスタの剥離方法。 - 請求項1乃至3のいずれかにおいて、
前記薄膜トランジスタの形成工程は、ゲート絶縁膜を形成する工程を含み、
前記第5工程は、前記ゲート絶縁膜の形成後に実施されることを特徴とする薄膜トランジスタの剥離方法。 - 請求項1乃至3のいずれかにおいて、
前記第4工程のマスクを形成する工程は、薄膜トランジスタの形成工程の一つであるゲート電極を形成する工程と兼用され、
前記第5工程は、前記ゲート電極の形成後に前記ゲート電極を前記マスクとして用いて実施されることを特徴とする薄膜トランジスタの剥離方法。 - 請求項1乃至5のいずれかにおいて、
前記第5工程は、前記シリコン層のうちソース領域及びドレイン領域の少なくとも一方に打ち込まれる不純物イオンと、前記不純物イオンよりも質量が軽く前記分離層に打ち込まれる前記イオンとを、同時に注入することを特徴とする薄膜デバイスの剥離方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003410773A JP3849683B2 (ja) | 1998-02-25 | 2003-12-09 | 薄膜トランジスタの剥離方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6059498 | 1998-02-25 | ||
JP2003410773A JP3849683B2 (ja) | 1998-02-25 | 2003-12-09 | 薄膜トランジスタの剥離方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29621698A Division JP3809733B2 (ja) | 1998-02-25 | 1998-10-02 | 薄膜トランジスタの剥離方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004165679A JP2004165679A (ja) | 2004-06-10 |
JP3849683B2 true JP3849683B2 (ja) | 2006-11-22 |
Family
ID=32827162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003410773A Expired - Fee Related JP3849683B2 (ja) | 1998-02-25 | 2003-12-09 | 薄膜トランジスタの剥離方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3849683B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101055763B1 (ko) * | 2004-11-24 | 2011-08-11 | 서울반도체 주식회사 | 이온주입층을 사용하여 기판에서 질화물 반도체층을분리하는 방법 |
US8021962B2 (en) | 2005-06-07 | 2011-09-20 | Fujifilm Corporation | Functional film containing structure and method of manufacturing functional film |
WO2008132895A1 (en) * | 2007-04-20 | 2008-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate and semiconductor device |
JP5511173B2 (ja) * | 2007-10-10 | 2014-06-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US8455331B2 (en) * | 2007-10-10 | 2013-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
JP5677136B2 (ja) * | 2011-02-24 | 2015-02-25 | 富士フイルム株式会社 | 放射線画像検出装置及び放射線撮影用カセッテ |
JP2013042052A (ja) * | 2011-08-19 | 2013-02-28 | Nec Corp | 半導体装置の製造方法 |
KR101894330B1 (ko) * | 2011-10-31 | 2018-09-04 | 엘지디스플레이 주식회사 | 플렉서블 디스플레이의 제조 방법 |
JP2013239650A (ja) * | 2012-05-16 | 2013-11-28 | Tokyo Ohka Kogyo Co Ltd | 支持体分離方法および支持体分離装置 |
CN107112205B (zh) * | 2015-01-16 | 2020-12-22 | 住友电气工业株式会社 | 半导体衬底及其制造方法,组合半导体衬底及其制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5206749A (en) * | 1990-12-31 | 1993-04-27 | Kopin Corporation | Liquid crystal display having essentially single crystal transistors pixels and driving circuits |
FR2715501B1 (fr) * | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Procédé de dépôt de lames semiconductrices sur un support. |
-
2003
- 2003-12-09 JP JP2003410773A patent/JP3849683B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004165679A (ja) | 2004-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3809733B2 (ja) | 薄膜トランジスタの剥離方法 | |
JP4619462B2 (ja) | 薄膜素子の転写方法 | |
JP3809712B2 (ja) | 薄膜デバイスの転写方法 | |
KR100494479B1 (ko) | 액티브 매트릭스 기판의 제조 방법 | |
JP4478268B2 (ja) | 薄膜デバイスの製造方法 | |
JP3738798B2 (ja) | アクティブマトリクス基板の製造方法及び液晶パネルの製造方法 | |
KR100481994B1 (ko) | 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치 | |
JP3738799B2 (ja) | アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置 | |
JP3809710B2 (ja) | 薄膜素子の転写方法 | |
JP2002217391A (ja) | 積層体の製造方法及び半導体装置 | |
JP4061846B2 (ja) | 積層体の製造方法及び半導体装置の製造方法 | |
JP3849683B2 (ja) | 薄膜トランジスタの剥離方法 | |
JP4619644B2 (ja) | 薄膜素子の転写方法 | |
JP4229107B2 (ja) | アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置 | |
JP2009076852A (ja) | 薄膜素子、薄膜素子の製造方法、及び表示装置 | |
JP4525603B2 (ja) | 薄膜トランジスタの転写方法 | |
JPH10177187A (ja) | 転写された薄膜構造ブロック間の電気的導通をとる方法,アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶装置 | |
JP4619645B2 (ja) | 薄膜素子の転写方法 | |
JP3809833B2 (ja) | 薄膜素子の転写方法 | |
JP2006072372A (ja) | 液晶パネル用基板及び液晶パネル | |
JP3738850B2 (ja) | アクティブマトリクス基板および液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060130 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060502 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060821 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |