JP3849683B2 - 薄膜トランジスタの剥離方法 - Google Patents

薄膜トランジスタの剥離方法 Download PDF

Info

Publication number
JP3849683B2
JP3849683B2 JP2003410773A JP2003410773A JP3849683B2 JP 3849683 B2 JP3849683 B2 JP 3849683B2 JP 2003410773 A JP2003410773 A JP 2003410773A JP 2003410773 A JP2003410773 A JP 2003410773A JP 3849683 B2 JP3849683 B2 JP 3849683B2
Authority
JP
Japan
Prior art keywords
layer
thin film
substrate
separation layer
separation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003410773A
Other languages
English (en)
Other versions
JP2004165679A (ja
Inventor
聡 井上
達也 下田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003410773A priority Critical patent/JP3849683B2/ja
Publication of JP2004165679A publication Critical patent/JP2004165679A/ja
Application granted granted Critical
Publication of JP3849683B2 publication Critical patent/JP3849683B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Description

本発明は、薄膜トランジスタの剥離方法に関する。
例えば、薄膜トランジスタ(TFT)を用いた液晶ディスプレイを製造するに際しては、基板上に薄膜トランジスタをCVD等により形成する工程を経る。薄膜トランジスタを基板上に形成する工程は高温処理を伴うため、基板は耐熱性に優れる材質のもの、すなわち、軟化点および融点が高いものを使用する必要がある。そのため、現在では、1000℃程度の温度に耐える基板としては石英ガラスが使用され、500℃前後の温度に耐える基板としては耐熱ガラスが使用されている。
上述のように、薄膜デバイスを搭載する基板は、それらの薄膜デバイスを製造するための条件を満足するものでなければならない。つまり、使用する基板は、搭載されるデバイスの製造条件を必ず満たすように決定される。
しかし、TFT等の薄膜デバイスを搭載した基板が完成した後の段階のみに着目すると、上述の「基板」が必ずしも好ましく 例えば、上述のように、高温処理を伴う製造プロセスを経る場合には、石英基板や耐熱ガラス基板等が用いられるが、これらは非常に高価であり、したがって製品価格の上昇を招く。
また、ガラス基板は重く、割れやすいという性質をもつ。パームトップコンピュータや携帯電話機等の携帯用電子機器に使用される液晶ディスプレイでは、可能な限り安価で、軽くて、多少の変形にも耐え、かつ落としても壊れにくいのが望ましいが、現実には、ガラス基板は重く、変形に弱く、かつ落下による破壊の恐れがあるのが普通である。
つまり、製造条件からくる制約と製品に要求される好ましい特性との間に溝があり、これら双方の条件や特性を満足させることは極めて困難であった。
そこで本願出願人は、薄膜デバイスを従来のプロセスにて第1の基板上に形成した後に、この薄膜デバイスを第1の基板から剥離して、第2の基板に転写させる技術を提案している。このために、第1の基板と被転写層である薄膜デバイスとの間に、分離層を形成している。この分離層に例えば光を照射することで、第1の基板から被転写層である薄膜デバイスを剥離させ、この被転写層を第2の基板側に転写させている。
本発明者の実験によれば、第1基板から薄膜デバイスを剥離させる際に、分離層に例えば光を照射しただけでは十分に分離層にて剥離現象が生じない場合があることが発見された。
そして、本発明者の鋭意研究によれば、この剥離現象が生じやすいか否かは、分離層の性質に依存することが判明した。
さらに、被転写層を製造する時に用いた第1の基板に対する被転写層の積層関係と、その被転写層の転写先である第2の基板に対する被転写層の積層関係とは、互いに異なってしまうという課題があった。
本発明の目的は、分離層に剥離に剥離現象を生じさせる工程の前に、分離層が剥離し易い状態になることを補償して、基板から薄膜トランジスタを容易に剥離させるようにした薄膜トランジスタの剥離方法を提供することにある。
本発明に係る薄膜トランジスタの剥離方法は、基板上に分離層を形成する第1工程と、
前記分離層上に薄膜トランジスタ用のアモルファスシリコン層を形成する第2工程と、
前記第工程後に、前記アモルファスシリコン層を結晶化する第3工程と、
結晶化されたシリコン層のうち、チャネルとなる領域にマスクを形成する第4工程と、
前記第4工程後であって、前記薄膜トランジスタの形成工程が完了する前に、前記分離層にイオンを注入する第5工程と、
前記第5工程後に、前記薄膜トランジスタの形成工程を完了する第6工程と、
前記第6工程後に、前記分離層に光を照射して、前記分離層の層内および/または界面において剥離現象を生じさせて、前記基板を前記薄膜トランジスタから剥離させる第7工程と、
を有することを特徴とする。
デバイス製造における信頼性が高い例えば石英基板などの基板上に、例えば、光を吸収する特性をもつ分離層を設けておき、その基板上にTFT等の薄膜デバイスを形成する。好ましくは次に、例えば接着層を介して薄膜デバイスを所望の転写体に接合しておく。その後に分離層に例えば光を照射し、その分離層において剥離現象を生じせしめる。これにより、例えば基板に力を加えることで、薄膜デバイスを基板から剥離させることができる。
このとき、剥離工程の前にイオンを分離層に注入しておくことで、剥離工程における分離層の剥離現象が顕著となり、薄膜トランジスタを確実に基板より剥離させることができる。特に、第3工程後に第5工程を実施しているが、第4工程の実施によりチャネル対応領域をマスクしてイオン注入工程を実施しているので、シリコンの結晶性に損傷を与えることがない。さらに、第6工程にて分離層に光を照射し、その光によって剥離用イオンを気体化させることができる。このとき、基板側より光照射すると、薄膜トランジスタに光入射される光量を低減することができ、その特性の劣化を防止できる。この特性の劣化防止効果は、分離層とアモルファスシリコン層との間に中間層を形成することでより高まる。
ここで、イオンを分離層に予め注入することで、以下に定義された作用がなされて、分離層の剥離現象が顕著となる。
前記工程に、前記分離層に注入された前記イオンが気体化される工程を含むことができる。分離層内のイオンが気体化されると、分離層内に内圧が生じてその剥離現象が促進される。
この場合、分離層に光を照射し、その光によって剥離用イオンを気体化させることができる。このとき、基板の裏面側より光照射すると、薄膜デバイス層に光入射される光量を低減することができ、その特性の劣化を防止できる。
前記イオン注入工程では、前記イオンにより前記分離層を構成する原子または分子の結合を切断して、前記分離層に予めダメージを与えることができる。従って、その後の剥離工程にて生ずる分離層での剥離現象が促進される。
前記イオン注入工程では、前記イオンにより前記分離層の特性を変化させて、前記分離層と前記基板との密着性を予め弱めておくことができる。従って、その後の剥離工程にて生ずる分離層での剥離現象が促進される。
本発明では、薄膜トランジスタを形成するための薄膜トランジスタ形成工程を有し、
前記薄膜トランジスタ形成工程はチャネル層形成工程を含み、
前記イオン注入工程は、前記チャネル層形成工程の後に実施することができる。
チャネル形成工程は、他の工程と比較して高温処理工程となる。従って、その前に剥離現象促進用イオンを分離層に注入しておくと、その後の高温処理時にイオンが分離層から放出される虞があるからである。
前記薄膜トランジスタ形成工程は、前記チャネル層形成工程後にチャネルパターン形成工程を含み、
前記イオン注入工程は、前記チャネルパターン形成工程の後に実施することができる。
チャネルパターンを形成しておくと、たとえ剥離現象促進用イオンをチャネルパターン側から注入しても、その注入の障害となり得るチャネルパターン自体の面積が少なくなる。従って、イオンを分離層まで到達させやすくなる。
前記イオン注入工程は、前記チャネル層のうちチャネル領域となる領域上にマスクを形成して実施することができる。
チャネル領域にイオンが注入されると、トランジスタ特性が劣化する虞があるからである。なお、チャネル領域をマスクしてイオン注入する工程は、チャネルパターン形成前でも形成後でもよい。
前記薄膜トランジスタ形成工程は、前記チャネルパターン形成工程後に、該チャネルパターン上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上にゲート電極を形成する工程と、を含み、
前記ゲート電極をマスクとして前記イオン注入工程を実施することができる。
ゲート電極はチャネルと対向する位置に形成されるので、チャネル領域にイオンがチャネル領域に注入するのを防止するマスクとして、ゲート電極を兼用できる。なお、イオンの加速電圧に応じて、ゲート電極上にさらにマスクを形成しても良い。
前記イオン注入工程は、前記チャネルパターン内のソース領域及びドレイン領域の少なくとも一方に打ち込まれる不純物イオンと、それよりも質量が軽く前記分離層に打ち込まれる前記イオンとを、同時に注入することができる。
こうすると、分離層へのイオン注入工程と、ソース及び/又はドレイン領域への不純物イオン注入工程とを兼用できる。なお、イオンは、不純物イオンよりも質量が軽いので、ソース、ドレイン領域よりも深い位置にある分離層まで到達できる。
前記薄膜トランジスタ形成工程は、前記チャネル層としてアモルファスシリコン層を形成する工程と、その後前記アモルファスシリコン層をレーザアニールして結晶化させる結晶化工程と、を含み、
前記イオン注入工程は、前記結晶化工程の前に実施されることができる。
イオン注入工程の実施により、万一チャネル層にダメージが生じても、その後のレーザアニール工程によって結晶性を高められる。
前記イオンは水素イオンとすることができる。
水素イオンが分離層に注入されると、上記に示した作用に寄与させることができる。特に、水素イオンは、ソース、ドレインに打ち込まれる不純物イオン(ボロン、リンなど)よりも質量が軽いのでソース・ドレインへの不純物注入と同時に注入する場合に適している。なお、主に気体化を生じさせるイオンとしては水素イオンの他に窒素イオンなどを挙げることができる。また、主にダメージあるいは密着性低下を生じさせるイオンとしては水素イオンの他にSiイオンなどを挙げることができる。
前記イオン注入工程後に実施される工程のプロセス温度を、350℃未満とすることができる。
分離層に注入された水素は、350℃以上に加熱されることで抜け始めるので、350℃以上のプロセス温度を必要とする工程は、分離層へのイオン注入工程前に実施することが好ましい。
上述の剥離方法を用いて前記基板より剥離されて成る薄膜デバイスは、分離層からの剥離が容易であるので、剥離時に作用する機械的圧力が少なくて済み、その負荷の大きさに依存する欠陥を少なくすることができる。
マトリクス状に配置された薄膜トランジスタと、その薄膜トランジスタの一端に接続された画素電極とを含んで画素部が構成されるアクティブマトリクス基板であって、上述の剥離方法を用いて前記画素部の薄膜トランジスタを転写することによりアクティブマトリクス基板を製造することができる。
このアクティブマトリクス基板もまた、欠陥を少なくすることができる。このアクティブマトリクス基板を用いて液晶表示装置を製造することができる。この液晶表示装置は、欠陥の少ないアクティブマトリクス基板を用いていることから、液晶表示装置全体としての欠陥も少なくなる。
次に、本発明の実施の形態について図面を参照して説明する。
<第1の実施の形態>
図1〜図6は本発明の前提となる薄膜デバイスの転写方法を説明するための図である。
[工程1]
図1に示すように、基板100上に分離層(光吸収層)120を形成する。
以下、基板100および分離層120について説明する。
(1)基板100についての説明
基板100は、光が透過し得る透光性を有するものを使用する。
この場合、光の透過率は10%以上であるのが好ましく、50%以上であるのがより好ましい。この透過率が低過ぎると、光の減衰(ロス)が大きくなり、分離層120を剥離するのにより大きな光量を必要とする。
また、基板100は、信頼性の高い材料で構成されているのが好ましく、特に、耐熱性に優れた材料で構成されているのが好ましい。その理由は、例えば後述する被転写層140や中間層142を形成する際に、その種類や形成方法によってはプロセス温度が高くなる(例えば350〜1000℃程度)ことがあるが、その場合でも、基板100が耐熱性に優れていれば、基板100上への被転写層140等の形成に際し、その温度条件等の成膜条件の設定の幅が広がるからである。
従って、基板100は、被転写層140の形成の際の最高温度をTmaxとしたとき、歪点がTmax以上の材料で構成されているのものが好ましい。具体的には、基板100の構成材料は、歪点が350℃以上のものが好ましく、500℃以上のものがより好ましい。このようなものとしては、例えば、石英ガラス、コーニング7059、日本電気ガラスOA−2等の耐熱性ガラスが挙げられる。
また、基板100の厚さは、特に限定されないが、通常は、0.1〜5.0mm程度であるのが好ましく、0.5〜1.5mm程度であるのがより好ましい。基板100の厚さが薄すぎると強度の低下を招き、厚すぎると、基板100の透過率が低い場合に、光の減衰を生じ易くなる。なお、基板100の光の透過率が高い場合には、その厚さは、前記上限値を超えるものであってもよい。なお、光を均一に照射できるように、基板100の厚さは、均一であるのが好ましい。
(2)分離層120の説明
分離層120は、物理的作用(光、熱など)、化学的作用(薬液等との化学反応など)あるいは機械的作用(引っ張り力、振動など)のいずれか一つあるいは複数の作用を受けることで、その結合力が減少されあるいは消滅され、それによりこの分離層120を介して基板100の分離を促すものである。
この分離層120として例えば、照射される光を吸収し、その層内および/または界面において剥離(以下、「層内剥離」、「界面剥離」と言う)を生じるような性質を有するものを挙げることができる。好ましくは、光の照射により、分離層120を構成する物質の原子間または分子間の結合力が消失または減少すること、すなわち、アブレーションが生じて層内剥離および/または界面剥離に至るものがよい。
さらに、光の照射により、分離層120から気体が放出され、分離効果が発現される場合もある。すなわち、分離層120に含有されていた成分が気体となって放出される場合と、分離層120が光を吸収して一瞬気体になり、その蒸気が放出され、分離に寄与する場合とがある。
本発明では、このような特性を有する分離層120を形成後に、分離層120内に剥離促進用イオンを注入することが特徴であり、それによりその後の工程での分離層120での剥離現象を促進させるものである。従って、剥離促進用イオンとしては、上述した物理的作用、化学的作用あるいは機械的作用による剥離現象を促進させるものであれば種類は問わない。
次に、このような分離層120の組成としては、例えば、次のA〜Eに記載されるものが挙げられる。
A.アモルファスシリコン(a−Si)
このアモルファスシリコン中には、水素(H)が含有されていてもよい。この場合、Hの含有量は、2原子%以上程度であるのが好ましく、2〜20原子%程度であるのがより好ましい。このように、水素(H)が所定量含有されていると、後に光が照射にされることによって水素が放出され、分離層120に内圧が発生し、それが上下の薄膜を剥離する力となる。アモルファスシリコン中の水素(H)の含有量は、成膜条件、例えばCVDにおけるガス組成、ガス圧、ガス雰囲気、ガス流量、温度、基板温度、投入パワー等の条件を適宜設定することにより調整することができる。
本実施の形態では、このプロセス条件によって分離層120中に水素を含有させる他に、後述する通り、アモルファスシリコン層の形成後のいずれかの時期に、剥離促進用イオンとして水素イオンをイオン注入することができる。これにより、アモルファスシリコンのプロセス条件に左右されずに、一定量以上の水素をアモルファスシリコン層内に含有させることができる。
B.酸化ケイ素又はケイ酸化合物、酸化チタンまたはチタン酸化合物、酸化ジルコニウムまたはジルコン酸化合物、酸化ランタンまたはランタン酸化化合物等の各種酸化物セラミックス、透電体(強誘電体)あるいは半導体
酸化ケイ素としては、SiO、SiO、Siが挙げられ、ケイ酸化合物としては、例えばKSiO、LiSiO、CaSiO、ZrSiO、NaSiOが挙げられる。
酸化チタンとしては、TiO、Ti、Ti0が挙げられ、チタン酸化合物としては、例えば、BaTi0、BaTiO、BaTi20、BaTi11、CaTiO、SrTiO、PbTiO、MgTiO、ZrTiO、SnTiO、AlTiO、FeTiOが挙げられる。
酸化ジルコニウムとしては、ZrOが挙げられ、ジルコン酸化合物としては、例えばBaZrO、ZrSiO、PbZrO、MgZrO、KZrOが挙げられる。
C.PZT、PLZT、PLLZT、PBZT等のセラミックスあるいは誘電体(強誘電体)
D.窒化珪素、窒化アルミ、窒化チタン等の窒化物セラミックス
E.有機高分子材料
有機高分子材料としては、−CH−、−CO−(ケトン)、−CONH−(アミド)、−NH−(イミド)、−COO−(エステル)、−N=N−(アゾ)、−CH=N−(シフ)等の結合(光の照射によりこれらの結合が切断される)を有するもの、特に、これらの結合を多く有するものであればいかなるものでもよい。また、有機高分子材料は、構成式中に芳香族炭化水素(1または2以上のベンゼン環またはその縮合環)を有するものであってもよい。
このような有機高分子材料の具体例としては、ポリエチレン,ポリプロピレンのようなポリオレフィン,ポリイミド,ポリアミド,ポリエステル,ポリメチルメタクリレート(PMMA),ポリフェニレンサルファイド(PPS),ポリエーテルスルホン(PES),エポキシ樹脂等があげられる。
F.金属
金属としては、例えば、Al,Li,Ti,Mn,In,Sn,Y,La,Ce,Nd,Pr,Gd,Smまたはこれらのうちの少なくとも1種を含む合金が挙げられる。
また、分離層120の厚さは、剥離目的や分離層120の組成、層構成、形成方法等の諸条件により異なるが、通常は、1nm〜20μm程度であるのが好ましく、5nm〜2μm程度であるのがより好ましく、5nm〜1μm程度であるのがさらに好ましい。分離層120の膜厚が小さすぎると、成膜の均一性が損なわれ、剥離にムラが生じることがあり、また、膜厚が厚すぎると、分離層120の良好な剥離性を確保するために、光のパワー(光量)を大きくする必要があるとともに、後に分離層120を除去する際に、その作業に時間がかかる。なお、分離層120の膜厚は、できるだけ均一であるのが好ましい。
分離層120の形成方法は、特に限定されず、膜組成や膜厚等の諸条件に応じて適宜選択される。たとえば、CVD(MOCVD、低圧CVD、ECR−CVDを含む)、蒸着、分子線蒸着(MB)、スパッタリング、イオンプレーティング、PVD等の各種気相成膜法、電気メッキ、浸漬メッキ(ディッピング)、無電解メッキ等の各種メッキ法、ラングミュア・プロジェット(LB)法、スピンコート、スプレーコート、ロールコート等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等が挙げられ、これらのうちの2以上を組み合わせて形成することもできる。
例えば、分離層120の組成がアモルファスシリコン(a−Si)の場合には、CVD、特に低圧CVDやプラズマCVDにより成膜するのが好ましい。
また、分離層120をゾルーゲル法によるセラミックスで構成する場合や、有機高分子材料で構成する場合には、塗布法、特に、スピンコートにより成膜するのが好ましい。
[工程2]
次に、図2に示すように、分離層120上に、被転写層(薄膜デバイス層)140を形成する。この工程2以降の詳細は、後に図8〜図18を参照して説明するが、本実施の形態では、図8〜図13の工程途中にて、分離層120への剥離促進用イオン注入工程を実施している。
この薄膜デバイス層140のK部分(図2において1点線鎖線で囲んで示される部分)の拡大断面図を、図2の右側に示す。図示されるように、薄膜デバイス層140は、例えば、SiO膜(中間層)142上に形成されたTFT(薄膜トランジスタ)を含んで構成され、このTFTは、ポリシリコン層にn型不純物を導入して形成されたソース,ドレイン層146と、チャネル層144と、ゲート絶縁膜148と、ゲート電極150と、層間絶縁膜154と、例えばアルミニュウムからなる電極152とを具備する。
本実施の形態では、分離層120に接して設けられる中間層としてSi0膜を使用しているが、Siなどのその他の絶縁膜を使用することもできる。Si0膜(中間層)の厚みは、その形成目的や発揮し得る機能の程度に応じて適宜決定されるが、通常は、10nm〜5μm程度であるのが好ましく、40nm〜1μm程度であるのがより好ましい。中間層は、種々の目的で形成され、例えば、被転写層140を物理的または化学的に保護する保護層,絶縁層,導電層,レーザー光の遮光層,マイグレーション防止用のバリア層,反射層としての機能の内の少なくとも1つを発揮するものが挙げられる。
なお、場合によっては、Si0膜等の中間層を形成せず、分離層120上に直接被転写層(薄膜デバイス層)140を形成してもよい。
被転写層140(薄膜デバイス層)は、図2の右側に示されるようなTFT等の薄膜デバイスを含む層である。
薄膜デバイスとしては、TFTの他に、例えば、薄膜ダイオードや、シリコンのPIN接合からなる光電変換素子(光センサ、太陽電池)やシリコン抵抗素子、その他の薄膜半導体デバイス、電極(例:ITO、メサ膜のような透明電極)、スイッチング素子、メモリー、圧電素子等のアクチュエータ、マイクロミラー(ピエゾ薄膜セラミックス)、磁気記録薄膜ヘッド、コイル、インダクター、薄膜高透磁材料およびそれらを組み合わせたマイクロ磁気デバイス、フィルター、反射膜、ダイクロイックミラー等がある。
このような薄膜デバイスは、その形成方法との関係で、通常、比較的高いプロセス温度を経て形成される。したがって、この場合、前述したように、基板100としては、そのプロセス温度に耐え得る信頼性の高いものが必要となる。
[工程3]
次に、図3に示すように、薄膜デバイス層140を、接着層160を介して転写体180に接合(接着)する。
接着層160を構成する接着剤の好適な例としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気硬化型接着剤等の各種硬化型接着剤が挙げられる。接着剤の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等、いかなるものでもよい。このような接着層160の形成は、例えば、塗布法によりなされる。
前記硬化型接着剤を用いる場合、例えば被転写層(薄膜デバイス層)140上に硬化型接着剤を塗布し、その上に転写体180を接合した後、硬化型接着剤の特性に応じた硬化方法により前記硬化型接着剤を硬化させて、被転写層(薄膜デバイス層)140と転写体180とを接着し、固定する。
接着剤が光硬化型の場合、光透過性の基板100または光透過性の転写体180の一方の外側から(あるいは光透過性の基板及び転写体の両外側から)光を照射する。接着剤としては、薄膜デバイス層に影響を与えにくい紫外線硬化型などの光硬化型接着剤が好ましい。
接着層160として、水溶性接着剤を用いることもできる。この種の水溶性接着剤として、例えばケミテック株式会社製のケミシール U−451D(商品名)、株式会社スリーボンド製のスリーボンド3046(商品名)などを挙げることができる。
接着層160として、各種の有機溶剤に対して溶融性のある接着剤を用いることもできる。
接着層160として、加熱により剥離作用を呈する接着剤を用いることもできる。この種の接着剤として、例えば日東デンコー製のリバアルファ(商品名)を用いることができる。
接着層160として、紫外線照射により剥離作用を呈する接着剤を用いることもできる。この種の接着剤として、例えばリンテック株式会社製のガラス・セラミック用ダイシングテープD−210,D−636を用いることができる。
なお、図示と異なり、転写体180側に接着層160を形成し、その上に被転写層(薄膜デバイス層)140を接着してもよい。なお、例えば転写体180自体が接着機能を有する場合等には、接着層160の形成を省略してもよい。
転写体180としては、特に限定されないが、基板(板材)、特に透明基板が挙げられる。なお、このような基板は平板であっても、湾曲板であってもよい。 また、転写体180は、前記基板100に比べ、耐熱性、耐食性等の特性が劣るものであってもよい。その理由は、本発明では、基板100側に被転写層(薄膜デバイス層)140を形成し、その後、被転写層(薄膜デバイス層)140を転写体180に転写するため、転写体180に要求される特性、特に耐熱性は、被転写層(薄膜デバイス層)140の形成の際の温度条件等に依存しないからである。
したがって、被転写層140の形成の際の最高温度をTmaxとしたとき、転写体180の構成材料として、ガラス転移点(Tg)または軟化点がTmax以下のものを用いることができる。例えば、転写体180は、ガラス転移点(Tg)または軟化点が好ましくは800℃以下、より好ましくは500℃以下、さらに好ましくは320℃以下の材料で構成することができる。
また、転写体180の機械的特性としては、ある程度の剛性(強度)を有するものが好ましいが、可撓性、弾性を有するものであってもよい。
このような転写体180の構成材料としては、各種合成樹脂または各種ガラス材が挙げられ、特に、各種合成樹脂や通常の(低融点の)安価なガラス材が好ましい。
合成樹脂としては、熱可塑性樹脂、熱硬化性樹脂のいずれでもよく、例えば、ポリエチレン、ポロプロピレン、エチレン−プレピレン共重合体、エチレン−酢酸ビニル共重合体(EVA)等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−(4−メチルベンテン−1)、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体(AS樹脂)、ブタジエン−スチレン共重合体、ポリオ共重合体(EVOH)、ポリエチレンテレフタレート(PET)、ポリプチレンテレフタレート(PBT)、プリシクロヘキサンテレフタレート(PCT)等のポリエステル、ポリエーテル、ポリエーテルケトン(PEK)、ポリエーテルエーテルケトン(PEEK)、ポリエーテルイミド、ポリアセタール(POM)、ポリフェニレンオキシド、変性ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル(液晶ポリマー)、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エボキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの1種または2種以上を組み合わせて(例えば2層以上の積層体として)用いることができる。
ガラス材としては、例えば、ケイ酸ガラス(石英ガラス)、ケイ酸アルカリガラス、ソーダ石灰ガラス、カリ石灰ガラス、鉛(アルカリ)ガラス、バリウムガラス、ホウケイ酸ガラス等が挙げられる。このうち、ケイ酸ガラス以外のものは、ケイ酸ガラスに比べて融点が低く、また、成形、加工も比較的容易であり、しかも安価であり、好ましい。
転写体180として合成樹脂で構成されたものを用いる場合には、大型の転写体180を一体的に成形することができるとともに、湾曲面や凹凸を有するもの等の複雑な形状であっても容易に製造することができ、また、材料コスト、製造コストも安価であるという種々の利点が享受できる。したがって、合成樹脂の使用は、大型で安価なデバイス(例えば、液晶ディスプレイ)を製造する上で有利である。
なお、転写体180は、例えば、液晶セルのように、それ自体独立したデバイスを構成するものや、例えばカラーフィルター、電極層、誘電体層、絶縁層、半導体素子のように、デバイスの一部を構成するものであってもよい。
さらに、転写体180は、金属、セラミックス、石材、木材紙等の物質であってもよいし、ある品物を構成する任意の面上(時計の面上、エアコンの表面上、プリント基板の上等)、さらには壁、柱、天井、窓ガラス等の構造物の表面上であってもよい。
[工程4]
次に、図4に示すように、基板100の裏面側から光を照射する。
この光は、基板100を透過した後に分離層120に照射される。これにより、分離層120に層内剥離および/または界面剥離が生じ、結合力が減少または消滅する。
分離層120の層内剥離および/または界面剥離が生じる原理は、分離層120の構成材料にアブレーションが生じること、また、分離層120に含まれているガスの放出、さらには照射直後に生じる溶融、蒸散等の相変化によるものであることが推定される。
ここで、アブレーションとは、照射光を吸収した固定材料(分離層120の構成材料)が光化学的または熱的に励起され、その表面や内部の原子または分子の結合が切断されて放出することをいい、主に、分離層120の構成材料の全部または一部が溶融、蒸散(気化)等の相変化を生じる現象として現れる。また、前記相変化によって微小な発砲状態となり、結合力が低下することもある。
分離層120が層内剥離を生じるか、界面剥離を生じるか、またはその両方であるかは、分離層120の組成や、その他種々の要因に左右され、その要因の1つとして、照射される光の種類、波長、強度、到達深さ等の条件が挙げられる。
ここで、本実施の形態では、分離層120の形成後に、この第4工程にて分離層120自体に剥離現象をより確実に生じさせるために、剥離促進用イオンが注入されている。
この剥離促進用イオンは、少なくとも以下の3つのいずれか或いは2つ以上の組合せの作用をなし、第4工程における分離層120の剥離現象を促進させる。
その一つは、この第4工程の実施により、分離層120に注入された剥離促進用イオン例えば水素(H)あるいは窒素(N)が気体化され、それにより分離層120の剥離が促進される。
他の一つは、剥離促進用イオン注入工程において、その剥離促進用イオン例えば水素(H)、窒素(N)あるいはシリコン(Si)により分離層120を構成する原子または分子の結合を切断して、分離層120に予めダメージを与えている。従って、予めダメージが与えられた分離層120では、第4工程の実施により比較的容易に剥離が生ずる。
さらに他の一つは、剥離促進用イオン注入工程において、その剥離促進用イオン例えば水素(H)、窒素(N)あるいはシリコン(Si)により分離層120の特性を変化させて、分離層120と基板100との密着性が予め弱められている。この場合にも、基板との密着性が弱められた分離層120では、第4工程の実施により比較的容易に剥離が生ずる。
第4工程にて照射される光としては、分離層120に層内剥離および/または界面剥離を起こさせるものであればいかなるものでもよく、例えば、X線、紫外線、可視光、赤外線(熱線)、レーザ光、ミリ波、マイクロ波、電子線、放射線(α線、β線、γ線)等が挙げられる。そのなかでも、分離層120の剥離(アブレーション)を生じさせ易いという点で、レーザ光が好ましい。
このレーザ光を発生させるレーザ装置としては、各種気体レーザ、固体レーザ(半導体レーザ)等が挙げられるが、エキシマレーザ、Nd−YAGレーザ、Arレーザ、COレーザ、COレーザ、He−Neレーザ等が好適に用いられ、その中でもエキシマレーザが特に好ましい。
エキシマレーザは、短波長域で高エネルギーを出力するため、極めて短時間で分離層120にアブレーションを生じさせることができ、よって隣接する転写体180や基板100等に温度上昇をほとんど生じさせることなく、すなわち劣化、損傷を生じさせることなく、分離層120を剥離することができる。
また、分離層120にアブレーションを生じさせるに際して、光の波長依存性がある場合、照射されるレーザ光の波長は、100nm〜350nm程度であるのが好ましい。
図7に、基板100の、光の波長に対する透過率の一例を示す。図示されるように、200nmの波長に対して透過率が急峻に増大する特性をもつ。このような場合には、210nm以上の波長の光、例えば、Xe−Clエキシマレーザー光(波長308nm)、KrFレーザー光(波長248nm)などを照射する。
また、分離層120に、例えばガス放出、気化、昇華等の相変化を起こさせて分離特性を与える場合、照射されるレーザ光の波長は、350から1200nm程度であるのが好ましい。
また、照射されるレーザ光のエネルギー密度、特に、エキシマレーザの場合のエネルギー密度は、10〜5000mJ/cm程度とするのが好ましく、100〜500mJ/cm程度とするのがより好ましい。また、照射時間は、1〜1000nsec程度とするのが好ましく、10〜100nsec程度とするのがより好ましい。エネルギー密度が低いかまたは照射時間が短いと、十分なアブレーション等が生じず、また、エネルギー密度が高いかまたは照射時間が長いと、分離層120を透過した照射光により被転写層140に悪影響を及ぼすおそれがある。
なお、分離層120を透過した照射光が被転写層140にまで達して悪影響を及ぼす場合の対策としては、例えば、図30に示すように、分離層(レーザー吸収層)120上にタンタル(Ta)等の金属膜124を形成する方法がある。これにより、分離層120を透過したレーザー光は、金属膜124の界面で完全に反射され、それよりの上の薄膜デバイスに悪影響を与えない。
次に、図5に示すように、基板100に力を加えて、この基板100を分離層120から離脱させる。図5では図示されないが、この離脱後、基板100上に分離層が付着することもある。
次に、図6に示すように、残存している分離層120を、例えば洗浄、エッチング、アッシング、研磨等の方法またはこれらを組み合わせた方法により除去する。これにより、被転写層(薄膜デバイス層)140が、転写体180に転写されたことになる。
なお、離脱した基板100にも分離層の一部が付着している場合には同様に除去する。なお、基板100が石英ガラスのような高価な材料、希少な材料で構成されている場合等には、基板100は、好ましくは再利用(リサイクル)に供される。すなわち、再利用したい基板100に対し、本発明を適用することができ、有用性が高い。
以上のような各工程を経て、被転写層(薄膜デバイス層)140の転写体180への転写が完了する。その後、被転写層(薄膜デバイス層)140に隣接するSiO膜の除去や、被転写層140上への配線等の導電層や所望の保護膜の形成等を行うこともできる。
このように、被剥離物である被転写層(薄膜デバイス層)140自体を直接に剥離するのではなく、被転写層(薄膜デバイス層)140に接合された分離層において剥離するため、被剥離物(被転写層140)の特性、条件等にかかわらず、容易かつ確実に、しかも均一に剥離(転写)することができ、剥離操作に伴う被剥離物(被転写層140)へのダメージもなく、被転写層140の高い信頼性を維持することができる。
次に、基板100及び分離層120上に、薄膜デバイス層140として例えばCMOS構造のTFTを形成し、これを転写体に転写する場合の具体的な製造プロセスの例を図8〜図18を用いて説明する。なお、このプロセス途中にて実施される剥離促進用イオン注入工程についても説明する。
(工程1)
図8に示すように、透光性基板(例えば石英基板)100上に、分離層(例えば、LPCVD法により形成されたアモルファスシリコン層)120と、中間層(例えば、SiO膜)142と、アモルファスシリコン層(例えばLPCVD法により形成される)143とを順次に積層形成し、続いて、アモルファスシリコン層143の全面に上方からレーザー光を照射し、アニールを施す。これにより、アモルファスシリコン層143は再結晶化してポリシリコン層となる。なお、この場合のレーザアニールをビームスキャンによって実施する場合には、上述の分離層120へのビームスキャンとは異なり、各回のビームのビーム中心同士が重なるように(ガウシアンビームの場合は除く)、同一箇所に2度以上光照射されることが好ましい。この場合には光漏れなどの弊害はなく、多重照射することでアモルファスシリコン層143を十分に再結晶化できるからである。
剥離促進用イオンの注入工程の実施時期としては、分離層120の形成後であって、結晶化のためのレーザアニール工程の前であれば、マスクを必要とせずにイオン注入が実施できる点で好ましい。
従って、その実施時期としては、
(A)図8の分離層120の形成後であって中間層142の形成前
(B)中間層142の形成後であってアモルファスシリコン層143の形成前
(C)アモルファスシリコン層143の形成後あって、その結晶化のためのレーザアニール工程の前
のいずれかとなる。この(A)〜(C)の中では、(C)の実施時期が最も好ましい。その理由は、アモルファスシリコン層143の形成工程すなわちチャネル層の形成工程は、現状で425℃程度のプロセス温度となる。この際、例えば剥離促進用イオンとして水素イオンを既に分離層120に注入してある場合には、水素が350℃以上の温度にて分離層120から抜け出る虞がある。従って、剥離促進用イオンの注入工程は、チャネル層形成後の実施時期(C)にて行うことが好ましい。ただし、剥離促進用イオンの種類によってはそのような制限がないため、実施時期(A)(B)でも実施可能である。また、アモルファスシリコン層143がレーザアニールされて多結晶化された後の層に、剥離促進用イオンの注入に起因したダメージが生じていないことが、トランジスタ特性上好ましい。(A)(B)の場合にはダメージの発生自体が無く、(C)の場合には、たとえアモルファスシリコン層143自体にダメージが生じたとしても、その後の結晶化工程によりそのダメージの影響が低減される。
なお、この剥離促進用イオン注入工程は、公知のイオン注入装置を用いて実施することができる。すなわち、例えば水素イオンを注入するのであれば、水素を含むガスをプラズマ化し、それによって生成された水素イオンを電界によって加速することで、分離層120に注入できる。
イオン注入工程の実施時期(D)としては、レーザアニール後であってもよい。この場合には、チャネル領域となる部分をマスクしてイオン注入すれば、トランジスタ特性を劣化させることがない。なお、イオン注入工程後にマスクは除去される。に
(工程2)
続いて、図9に示すように、レーザーアニールにより得られたポリシリコン層をパターニングして、チャネルパターンとしてアイランド144a,144bを形成する。
剥離促進用イオン注入工程は、その実施時期(E)として、上述した(A)〜(D)以外にも、第2工程(チャネルパターン形成工程)後に実施することができる。この場合には、図31に示すように、アイランド144a,144b上であって、アイランド144a,144b内のチャネル領域と対向する部分に、マスクパターン201を形成しておく。そして、その状態で剥離促進用イオン例えば水素イオンを、分離層120に向けて注入する。これにより、チャネル領域に水素が含有されることが無く、トランジスタ特性が劣化しない。なお、剥離促進用イオン注入工程が終了したら、マスクパターン201は除去される。
(工程3)
図10に示されるように、アイランド144a,144bを覆うゲート絶縁膜148a,148bを、例えば、CVD法により形成する。
剥離促進用イオン注入工程は、その実施時期(F)として、上述した(A)〜(E)以外にも、第3工程(ゲート絶縁膜)後に実施することができる。この場合には、図32に示すように、ゲート絶縁膜148a,148b上であって、アイランド144a,144b内のチャネル領域と対向する部分に、マスクパターン202を形成しておくことが好ましい。
(工程4)
図11に示されるように、ポリシリコンあるいはメタル等からなるゲート電極150a,150bを形成する。
(工程5)
図12に示すように、ポリイミド等からなるマスク層170を形成し、ゲート電極150bおよびマスク層170をマスクとして用い、セルフアラインで、例えばボロン(B)のイオン注入を行う。これによって、p層172a,172bが形成される。
剥離促進用イオン注入工程は、その実施時期(G)として、上述した(A)〜(F)以外にも、このボロンイオン注入工程と同時に実施することができる。この場合、例えばB(5%)+H(95%)の混合ガスをプラズマ化し、それにより生成されたボロンイオン及び水素イオンを加速して、質量分析器を介さずに基板に導く。そうすると、同じ加速電圧であっても、質量の重いボロンイオンは上層側の多結晶シリコン層に止まる一方で、質量の軽い水素イオンはより深く打ち込まれて、分離層120まで到達する。
なお、このときゲート電極150bが図31のマスクパターン201あるいは図32のマスクパターン202と同様に機能するが、加速電圧に応じてゲート電極150b上にさらにマスク層を設けることができる。
(工程6)
図13に示すように、ポリイミド等からなるマスク層174を形成し、ゲート電極150aおよびマスク層174をマスクとして用い、セルフアラインで、例えばリン(P)のイオン注入を行う。これによって、n層146a,146bが形成される。
剥離促進用イオン注入工程は、その実施時期(H)として、上述した(A)〜(G)以外にも、このリンイオン注入工程と同時に実施することができる。この場合も、例えばPH(5%)+H(95%)の混合ガスをプラズマ化し、それにより生成されたリンイオン及び水素イオンを加速して、質量分析器を介さずに基板に導く。そうすると、同じ加速電圧であっても、質量の重いリンイオンは上層側の多結晶シリコン層に止まる一方で、質量の軽い水素イオンはより深く打ち込まれて、分離層120まで到達する。
なお、この場合はゲート電極150aが図31のマスクパターン201あるいは図32のマスクパターン202と同様に機能するが、加速電圧に応じてゲート電極150a上にさらにマスク層を設けることができる。
また、上記の剥離促進用イオン注入工程の実施時期(G)(H)は、工程5及び工程6でのソース、ドレイン領域への不純物イオン注入工程と同時であったが、その前後で別個に行うものでも良い。
(工程7)
図14に示すように、層間絶縁膜154を形成し、選択的にコンタクトホール形成後、電極152a〜152dを形成する。
このようにして形成されたCMOS構造のTFTが、図2〜図6における被転写層(薄膜デバイス層)140に該当する。なお、層間絶縁膜154上に保護膜を形成してもよい。
(工程8)
図15に示すように、CMOS構成のTFT上に接着層としてのエポキシ樹脂層160を形成し、次に、そのエポキシ樹脂層160を介して、TFTを転写体(例えば、ソーダガラス基板)180に貼り付ける。続いて、熱を加えてエポキシ樹脂を硬化させ、転写体180とTFTとを接着(接合)する。
なお、接着層160は紫外線硬化型接着剤であるフォトポリマー樹脂でもよい。この場合は、熱ではなく転写体180側から紫外線を照射してポリマーを硬化させる。
(工程9)
図16に示すように、透光性基板100の裏面から、例えば、Xe−Clエキシマレーザー光を照射する。これにより、分離層120の層内および/または界面において剥離を生じせしめる。
(工程10)
図17に示すように、基板100を引き剥がす。
(工程11)
最後に、分離層120をエッチングにより除去する。これにより、図18に示すように、CMOS構成のTFTが、転写体180に転写されたことになる。
<第2の実施の形態>
次に、本発明の第2の実施の形態について、図33〜図35を参照して説明する。なお、この第2の実施の形態は、薄膜デバイス層から構成される被転写層140を2度転写するものであり、第1の実施の形態の図1〜図6の工程に加えて、図33〜図35の工程が追加される。
ここで、この第2の実施の形態では、図2〜図5に示す分離層120が第1分離層と称される。また、この第2の実施の形態では、図3〜図6の接着層160が第2分離層と称される。さらに、この第2の実施の形態では、図3〜図6の転写体180が一次転写体と称される。従って、この第2の実施の形態によれば、図6の工程が終了した段階では、被転写層140は第2分離層160を介して一次転写体180に転写されたことになる。
ここで、第2の実施の形態では、第2分離層160の材質は熱溶融性接着剤、水溶性接着剤だけでなく、第1分離層120と同じ材質のものを用いることができる。このとき、この第2分離層160での剥離を容易とするために、上述した第1の実施の形態にて説明したイオン注入を行うことができる。
以下、図6の工程後に実施される図33〜図35の追加工程1〜3について説明する。
[追加工程1]
図6の工程に続いて、図33に示すように、薄膜デバイス層140の下面(露出面)に、接着層190を介して、二次転写層200を接着する。
接着層190を構成する接着剤の好適な例としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気硬化型接着剤等の各種硬化型接着剤が挙げられる。接着剤の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等、いかなるものでもよい。このような接着層190の形成は、例えば、塗布法によりなされる。
前記硬化型接着剤を用いる場合、例えば被転写層(薄膜デバイス層)140の下面に硬化型接着剤を塗布し、さらに二次転写体200を接合した後、硬化型接着剤の特性に応じた硬化方法により前記硬化型接着剤を硬化させて、被転写層(薄膜デバイス層)140と二次転写体200とを接着し、固定する。
接着剤が光硬化型の場合、好ましくは光透過性の二次転写体200の外側から光を照射する。接着剤としては、薄膜デバイス層に影響を与えにくい紫外線硬化型などの光硬化型接着剤を用いれば、光透過性の一次転写体180側から、あるいは光透過性の一次、二次転写体180,200の両側から光照射しても良い。
なお、図示と異なり、二次転写体200側に接着層190を形成し、その上に被転写層(薄膜デバイス層)140を接着してもよい。なお、例えば二次転写体200自体が接着機能を有する場合等には、接着層190の形成を省略してもよい。
二次転写体200としては、特に限定されないが、基板(板材)、特に透明基板が挙げられる。なお、このような基板は平板であっても、湾曲板であってもよい。
また、二次転写体200は、前記基板100に比べ、耐熱性、耐食性等の特性が劣るものであってもよい。その理由は、本発明では、基板100側に被転写層(薄膜デバイス層)140を形成し、その後、被転写層(薄膜デバイス層)140を二次転写体200に転写するため、二次転写体200に要求される特性、特に耐熱性は、被転写層(薄膜デバイス層)140の形成の際の温度条件等に依存しないからである。この点は、一次転写体180についても同様である。
したがって、被転写層140の形成の際の最高温度をTmaxとしたとき、一次、二次転写体180,200の構成材料として、ガラス転移点(Tg)または軟化点がTmax以下のものを用いることができる。例えば、一次、二次転写体180,200は、ガラス転移点(Tg)または軟化点が好ましくは800℃以下、より好ましくは500℃以下、さらに好ましくは320℃以下の材料で構成することができる。
また、一次、二次転写体180,200の機械的特性としては、ある程度の剛(強度)を有するものが好ましいが、可撓性、弾性を有するものであってもよい。
このような一次、二次転写体180,200の構成材料としては、各種合成樹脂または各種ガラス材が挙げられ、特に、各種合成樹脂や通常の(低融点の)安価なガラス材が好ましい。
合成樹脂としては、熱可塑性樹脂、熱硬化性樹脂のいずれでもよく、例えば、ポリエチレン、ポロプロピレン、エチレン−プレピレン共重合体、エチレン−酢酸ビニル共重合体(EVA)等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−(4−メチルベンテン−1)、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体(AS樹脂)、ブタジエン−スチレン共重合体、ポリオ共重合体(EVOH)、ポリエチレンテレフタレート(PET)、ポリプチレンテレフタレート(PBT)、プリシクロヘキサンテレフタレート(PCT)等のポリエステル、ポリエーテル、ポリエーテルケトン(PEK)、ポリエーテルエーテルケトン(PEEK)、ポリエーテルイミド、ポリアセタール(POM)、ポリフェニレンオキシド、変性ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル(液晶ポリマー)、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エボキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの1種または2種以上を組み合わせて(例えば2層以上の積層体として)用いることができる。
ガラス材としては、例えば、ケイ酸ガラス(石英ガラス)、ケイ酸アルカリガラス、ソーダ石灰ガラス、カリ石灰ガラス、鉛(アルカリ)ガラス、バリウムガラス、ホウケイ酸ガラス等が挙げられる。このうち、ケイ酸ガラス以外のものは、ケイ酸ガラスに比べて融点が低く、また、成形、加工も比較的容易であり、しかも安価であり、好ましい。
二次転写体200として合成樹脂で構成されたものを用いる場合には、大型の二次転写体200を一体的に成形することができるとともに、湾曲面や凹凸を有するもの等の複雑な形状であっても容易に製造することができ、また、材料コスト、製造コストも安価であるという種々の利点が享受できる。したがって、合成樹脂の使用は、大型で安価なデバイス(例えば、液晶ディスプレイ)を製造する上で有利である。
なお、二次転写体200は、例えば、液晶セルのように、それ自体独立したデバイスを構成するものや、例えばカラーフィルター、電極層、誘電体層、絶縁層、半導体素子のように、デバイスの一部を構成するものであってもよい。
さらに、一次、二次転写体180,200は、金属、セラミックス、石材、木材紙等の物質であってもよいし、ある品物を構成する任意の面上(時計の面上、エアコンの表面上、プリント基板の上等)、さらには壁、柱、天井、窓ガラス等の構造物の表面上であってもよい。
[追加工程2]
次に、図34に示すように、第2分離層である熱溶融性接着層160を加熱し、熱溶融させる。この結果、熱溶融性接着層160の接着力が弱まるため、一次転写体180を、薄膜デバイス層140により離脱させることができる。なお、一次転写体180に付着した熱溶融性接着剤を除去することで、この一次転写体180を繰り返し再利用することができる。
第2分離層160として上述した水溶性接着剤を用いた場合には、少なくとも第2分離層160を含む領域を水と接触させればよく、好ましくは純水に浸せばよい。第2分離層160として上述した有機溶剤溶融性接着剤を用いた場合には、少なくとも第2分離層160を含む領域を有機溶剤と接触させればよい。第2分離層160として上述した加熱または紫外線照射により剥離作用を呈する接着剤を用いた場合には、少なくとも第2分離層160を含む領域を、他の層を介して加熱または紫外線照射すればよい。また、第2分離層として第1分離層120と同様にアブレーション層を用いた場合には、光照射によって第2分離層160に剥離現象を生じさせる。このとき、注入イオンの効果によりその剥離が促進される。
[追加工程3]
最後に、薄膜デバイス層140の表面に付着した第2分離層160を除去することで、図35に示すように、二次転写体200に転写された薄膜デバイス層140を得ることができる。ここで、この二次転写体200に対する薄膜デバイス層140の積層関係は、図2に示すように当初の基板100に対する薄膜デバイス層140の積層関係と同じとなる。
以上のような各工程を経て、被転写層(薄膜デバイス層)140の二次転写体200への転写が完了する。その後、被転写層(薄膜デバイス層)140に隣接するSiO膜の除去や、被転写層140上への配線等の導電層や所望の保護膜の形成等を行うこともできる。
第2の実施の形態では、被剥離物である被転写層(薄膜デバイス層)140自体を直接に剥離するのではなく、第1分離層120及び第2分離層160において分離して二次転写体200に転写するため、被分離物(被転写層140)の特性、条件等にかかわらず、容易かつ確実に、しかも均一に転写することができ、分離操作に伴う被分離物(被転写層140)へのダメージもなく、被転写層140の高い信頼性を維持することができる。
<第3の実施の形態>
上述の第1,第2の実施の形態で説明した技術を用いると、例えば、図19(a)に示すような、薄膜デバイスを用いて構成されたマイクロコンピュータを所望の基板上に形成できるようになる。
図19(a)では、プラスチック等からなるフレキシブル基板182上に、薄膜デバイスを用いて回路が構成されたCPU300,RAM320,入出力回路360ならびに、これらの回路の電源電圧を供給するための、アモルファスシリコンのPIN接合を具備する太陽電池340が搭載されている。
図19(a)のマイクロコンピュータはフレキシブル基板上に形成されているため、図19(b)に示すように曲げに強く、また、軽量であるために落下にも強いという特徴がある。
<第4の実施の形態>
本実施の形態では、上述の薄膜デバイスの転写技術を用いて、図20,図21に示されるような、アクティブマトリクス基板を用いたアクティブマトリクス型の液晶表示装置を作成する場合の製造プロセスの例について説明する。
(液晶表示装置の構成)
図20に示すように、アクティブマトリクス型の液晶表示装置は、バックライト等の照明光源400,偏光板420,アクティブマトリクス基板440,液晶460,対向基板480,偏光板500を具備する。
なお、本発明のアクティブマトリクス基板440と対向基板480にプラスチックフィルムのようなフレキシブル基板を用いる場合は、照明光源400に代えて反射板を採用した反射型液晶パネルとして構成すると、可撓性があって衝撃に強くかつ軽量なアクティブマトリクス型液晶パネルを実現できる。なお、画素電極を金属で形成した場合、反射板および偏光板420は不要となる。
本実施の形態で使用するアクティブマトリクス基板440は、画素部442にTFTを配置し、さらに、ドライバ回路(走査線ドライバおよびデータ線ドライバ)444を搭載したドライバ内蔵型のアクティブマトリクス基板である。
このアクティブマトリクス型液晶表示装置の要部の断面図が図21に示され、また、液晶表示装置の要部の回路構成が図22に示される。
図22に示されるように、画素部442は、ゲートがゲート線G1に接続され、ソース・ドレインの一方がデータ線D1に接続され、ソース・ドレインの他方が液晶460に接続されたTFT(M1)と、液晶460とを含む。
また、ドライバー部444は、画素部のTFT(M1)と同じプロセスにより形成されるTFT(M2)を含んで構成される。
図21の左側に示されるように、画素部442におけるTFT(M1)は、ソース・ドレイン層1100a,1100bと、チャンネル1100eと、ゲート絶縁膜1200aと、ゲート電極1300aと、絶縁膜1500と、ソース・ドレイン電極1400a,1400bとを含んで構成される。
なお、参照番号1700は画素電極であり、参照番号1702は画素電極1700が液晶460に電圧を印加する領域(液晶への電圧印加領域)を示す。図中、配向膜は省略してある。画素電極1700はITO(光透過型の液晶パネルの場合)あるいはアルミニュウム等の金属(反射型の液晶パネルの場合)により構成される。また、図21では、液晶への電圧印加領域1702において、画素電極1700の下の下地絶縁膜(中間層)1000は完全に除去されているが、必ずしもこれに限定されるものではなく、下地絶縁膜(中間層)1000が薄いために液晶への電圧印加の妨げにならない場合には残しておいてもよい。
また、図21の右側に示されるように、ドライバー部444を構成するTFT(M2)は、ソース,ドレイン層1100c,1100dと、チャンネル1100fと、ゲート絶縁膜1200bと、ゲート電極1300bと、絶縁膜1500と、ソース・ドレイン電極1400c,1400dとを含んで構成される。
なお、図21において、参照番号480は、例えば、対向基板(例えば、ソーダガラス基板)であり、参照番号482は共通電極である。また、参照番号1000はSiO膜であり、参照番号1600は層間絶縁膜(例えば、SiO膜)であり、参照番号1800は接着層である。また、参照番号1900は、例えばソーダガラス基板からなる基板(転写体)である。
(液晶表示装置の製造プロセス)
以下、図21の液晶表示装置の製造プロセスについて、図23〜図27を参照して説明する。
まず、図8〜図18と同様の製造プロセスを経て、図23のようなTFT(M1,M2)を、信頼性が高くかつレーザー光を透過する基板(例えば、石英基板)3000上に形成し、保護膜1600を構成する。なお、図23において、参照番号3100は、剥離促進用イオンが注入されている分離層(レーザー吸収層)である。また、図23では、TFT(M1,M2)は共にn型のMOSFETとしている。但し、これに限定されるものではなく、p型のMOSFETや、CMOS構造としてもよい。
次に、図24に示すように、保護膜1600および下地絶縁膜1000を選択的にエッチングし、選択的に開口部4000,4200を形成する。これらの2つの開口部は共通のエッチング工程を用いて同時に形成する。なお、図24では開口部4200において、下地絶縁膜(中間層)1000を完全に除去しているが、必ずしもこれに限定されるものではなく、下地絶縁膜(中間層)1000が薄いために液晶への電圧印加の妨げにならない場合には残しておいてもよい。
次に、図25に示すように、ITO膜あるいはアルミニュウム等の金属からなる画素電極1700を形成する。ITO膜を用いる場合には透過型の液晶パネルとなり、アルミニュウム等の金属を用いる場合には反射型の液晶パネルとなる。 次に、図26に示すように、接着層1800を介して基板1900を接合(接着)する。
次に、図26に示すように、基板3000の裏面からエキシマレーザー光を照射し、剥離促進用イオンによる作用も利用して分離層120に剥離現象を生じさせる。この後、基板3000を引き剥がす。このとき、引き剥がしにさほどの力を要しないので、TFTなどには機械的ダメージが生じない。
次に、分離層(レーザー吸収層)3100を除去する。これにより、図27に示すようなアクティブマトリクス基板440が完成する。画素電極1700の底面(参照番号1702の領域)は露出しており、液晶との電気的な接続が可能となっている。この後、アクティブマトリクス基板440の絶縁膜(SiOなどの中間層)1000の表面および画素電極1702表面に配向膜を形成して配向処理が施される。図27では、配向膜は省略してある。
そして、さらにその表面に画素電極1709と対向する共通電極が形成され、その表面が配向処理された対向基板480と図21のアクティブマトリク基板440とを封止材(シール材)で封止し、両基板の間に液晶を封入して、図21に示すような液晶表示装置が完成する。
<第5の実施の形態>
図28に本発明の第5の実施の形態を示す。
本実施の形態では、上述の薄膜デバイスの転写方法を複数回実行して、転写元の基板よりも大きい基板(転写体)上に薄膜デバイスを含む複数のパターンを転写し、最終的に大規模なアクティブマトリクス基板を形成する。
つまり、大きな基板7000上に、複数回の転写を実行し、画素部7100a〜7100Pを形成する。図28の上側に一点鎖線で囲んで示されるように、画素部には、TFTや配線が形成されている。図28において、参照番号7210は走査線であり、参照番号7200は信号線であり、参照番号7220はゲート電極であり、参照番号7230は画素電極である。
信頼性の高い基板を繰り返し使用し、あるいは複数の第1の基板を使用して薄膜パターンの転写を複数回実行することにより、信頼性の高い薄膜デバイスを搭載した大規模なアクティブマトリクス基板を作成できる。
<第6の実施の形態>
本発明の第6の実施の形態を図29に示す。
本実施の形態の特徴は、上述の薄膜デバイスの転写方法を複数回実行して、転写元の基板上よりも大きな基板上に、設計ルール(つまりパターン設計する上でのデザインルール)が異なる薄膜デバイス(つまり、最小線幅が異なる薄膜デバイス)を含む複数のパターンを転写することである。
図29では、ドライバー搭載のアクティブマトリクス基板において、画素部(7100a〜7100p)よりも、より微細な製造プロセスで作成されたドライバ回路(8000〜8032)を、複数回の転写によって基板6000の周囲に作成してある。
ドライバ回路を構成するシフトレジスタは、低電圧下においてロジックレベルの動作をするので画素TFTよりも耐圧が低くてよく、よって、画素TFTより微細なTFTとなるようにして高集積化を図ることができる。
本実施の形態によれば、設計ルールレベルの異なる(つまり製造プロセスが異なる)複数の回路を、一つの基板上に実現できる。なお、シフトレジスタの制御によりデータ信号をサンプリングするサンプリング手段(図22の薄膜トランジスタM2)は、画素TFT同様に高耐圧が必要なので、画素TFTと同一プロセス/同一設計ルールで形成してもよい。
〔実施例〕
次に、本発明の具体的実施例について説明する。
(実施例1)
縦50mm×横50mm×厚さ1.1mmの石英基板(軟化点:1630℃、歪点:1070℃、エキシマレーザの透過率:ほぼ100%)を用意し、この石英基板の片面に、分離層(レーザ光吸収層)として非晶質シリコン(a−Si)膜を低圧CVD法(Si ガス、425℃)により形成した。分離層の膜厚は、100nmであった。
次に、分離層上に、中間層としてSiO 膜をECR−CVD法(SiH +O ガス、100℃)により形成した。中間層の膜厚は、200nmであった。
次に、中間層上に、被転写層として膜厚50nmの非晶質シリコン膜を低圧CVD法(Si ガス、425℃)により形成し、この非晶質シリコン膜にレーザ光(波長308nm)を照射して、結晶化させ、ポリシリコン膜とした。その後、このポリシリコン膜に対し、所定のパターンニングを施し、薄膜トランジスタのソース・ドレイン・チャネルとなる領域を形成した。この後、TEOS−CVD法(SiH+Oガス)により1200nmのゲート絶縁膜SiOを形成した後、ゲート絶縁膜上にゲート電極(ポリシリコンにMo等の高融点金属が積層形成された構造)を形成し、ゲート電極をマスクとしてイオン注入することによって、自己整合的(セルファライン)にソース・ドレイン領域を形成し、薄膜トランジスタを形成した。このとき同時に、水素イオンを分離層に注入した。この後、必要に応じて、ソース・ドレイン領域に接続される電極及び配線、ゲート電極につながる配線が形成される。これらの電極や配線にはAlが使用されるが、これに限定されるものではない。また、後工程のレーザー照射によりAlの溶融が心配される場合は、Alよりも高融点の金属(後工程のレーザー照射により溶融しないもの)を使用してもよい。
次に、前記薄膜トランジスタの上に、紫外線硬化型接着剤を塗布し(膜厚:100μm )、さらにその塗膜に、転写体として縦200mm×横300mm×厚さ1.1mmの大型の透明なガラス基板(ソーダガラス、軟化点:740℃、歪点:511℃)を接合した後、ガラス基板側から紫外線を照射して接着剤を硬化させ、これらを接着固定した。
次に、Xe−Clエキシマレーザ(波長:308nm)を石英基板側から照射し、図31以降に示すビームスキャンを実施することで、分離層に剥離(層内剥離および界面剥離)を生じさせた。照射したXe−Clエキシマレーザのエネルギー密度は、250mJ/cm、照射時間は、20nsecであった。なお、エキシマレーザの照射は、スポットビーム照射とラインビーム照射とがあり、スポットビーム照射の場合は、所定の単位領域(例えば8mm×8mm)にスポット照射し、このスポット照射を、各回の照射領域が重ならないように(前後左右にて重ならないように)ビーム走査しながら照射していった。また、ラインビーム照射の場合は、所定の単位領域(例えば378mm×0.1mmや378mm×0.3mm(これらはエネルギーの90%以上が得られる領域))を同じく、各回の照射領域が重ならないようにビーム走査しながら照射していった。
この後、石英基板とガラス基板(転写体)とを分離層において引き剥がし、石英基板上に形成された薄膜トランジスタおよび中間層を、ガラス基板側に転写した。
その後、ガラス基板側の中間層の表面に付着した分離層を、エッチングや洗浄またはそれらの組み合わせにより除去した。また、石英基板についても同様の処理を行い、再使用に供した。
なお、転写体となるガラス基板が石英基板より大きな基板であれば、本実施例のような石英基板からガラス基板への転写を、平面的に異なる領域に繰り返して実施し、ガラス基板上に、石英基板に形成可能な薄膜トランジスタの数より多くの薄膜トランジスタを形成することができる。さらに、ガラス基板上に繰り返し積層し、同様により多くの薄膜トランジスタを形成することができる。
(実施例2)
分離層を、分離層形成プロセスにてH(水素)を20at%含有する非晶質シリコン膜とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
なお、非晶質シリコン膜中のH量の調整は、低圧CVD法による成膜時の条件を適宜設定することにより行った。
(実施例3)
分離層を、スピンコートによりゾル−ゲル法で形成したセラミックス薄膜(組成:PbTiO 、膜厚:200nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
(実施例4)
分離層を、スパッタリングにより形成したセラミックス薄膜(組成:BaTiO 、膜厚:400nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
(実施例5)
分離層を、レーザ−アブレーション法により形成したセラミックス薄膜(組成:Pb(Zr,Ti)O (PZT)、膜厚:50nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
(実施例6)
分離層を、スピンコートにより形成したポリイミド膜(膜厚:200nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
(実施例7)
分離層を、スピンコートにより形成したポリフェニレンサルファイド膜(膜厚:200nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
(実施例8)
分離層を、スパッタリングにより形成したAl層(膜厚:300nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
(実施例9)
照射光として、Kr−Fエキシマレーザ(波長:248nm)を用いた以外は実施例2と同様にして、薄膜トランジスタの転写を行った。なお、照射したレーザのエネルギー密度は、250mJ/cm、照射時間は、20nsecであった。
(実施例10)
照射光として、Nd−YAIGレーザ(波長:1068nm)を用いた以外は実施例2と同様にして薄膜トランジスタの転写を行った。なお、照射したレーザのエネルギー密度は、400mJ/cm、照射時間は、20nsecであった。
(実施例11)
被転写層として、高温プロセス1000℃によるポリシリコン膜(膜厚80nm)の薄膜トランジスタとした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
(実施例12)
転写体として、ポリカーボネート(ガラス転移点:130℃)製の透明基板を用いた以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
(実施例13)
転写体として、AS樹脂(ガラス転移点:70〜90℃)製の透明基板を用いた以外は実施例2と同様にして、薄膜トランジスタの転写を行った。
(実施例14)
転写体として、ポリメチルメタクリレート(ガラス転移点:70〜90℃)製の透明基板を用いた以外は実施例3と同様にして、薄膜トランジスタの転写を行った。
(実施例15)
転写体として、ポリエチレンテレフタレート(ガラス転移点:67℃)製の透明基板を用いた以外は、実施例5と同様にして、薄膜トランジスタの転写を行った。
(実施例16)
転写体として、高密度ポリエチレン(ガラス転移点:77〜90℃)製の透明基板を用いた以外は実施例6と同様にして、薄膜トランジスタの転写を行った。
(実施例17)
転写体として、ポリアミド(ガラス転移点:145℃)製の透明基板を用いた以外は実施例9と同様にして、薄膜トランジスタの転写を行った。
(実施例18)
転写体として、エポキシ樹脂(ガラス転移点:120℃)製の透明基板を用いた以外は実施例10と同様にして、薄膜トランジスタの転写を行った。
(実施例19)
転写体として、ポリメチルメタクリレート(ガラス転移点:70〜90℃)製の透明基板を用いた以外は実施例11と同様にして、薄膜トランジスタの転写を行った。
実施例1〜19について、それぞれ、転写された薄膜トランジスタの状態を肉眼と顕微鏡とで視観察したところ、いずれも、欠陥やムラがなく、均一に転写がなされていた。
以上述べたように、本発明の転写技術を用いれば、薄膜デバイス(被転写層)を種々の転写体へ転写することが可能となり、特に転写に必要な基板の剥離を過度の力を作用せずに無理なく行うことができた。これにより、例えば薄膜を直接形成することができないかまたは形成するのに適さない材料、成形が容易な材料、安価な材料等で構成されたものや、移動しにくい大型の物体等に対しても、転写によりそれを形成することができる。
特に、転写体は、各種合成樹脂や融点の低いガラス材のような、基板材料に比べ耐熱性、耐食性等の特性が劣るものを用いることができる。そのため、例えば、透明基板上に薄膜トランジスタ(特にポリシリコンTFT)を形成した液晶ディスプレイを製造するに際しては、基板として、耐熱性に優れる石英ガラス基板を用い、転写体として、各種合成樹脂や融点の低いガラス材のような安価でかつ加工のし易い材料の透明基板を用いることにより、大型で安価な液晶ディスプレイを容易に製造することができるようになる。このような利点は、液晶ディスプレイに限らず、他のデバイスの製造についても同様である。
また、以上のような利点を享受しつつも、信頼性の高い基板、特に石英ガラス基板のような耐熱性の高い基板に対し機能性薄膜のような被転写層を形成し、さらにはパターニングすることができるので、転写体の材料特性にかかわらず、転写体上に信頼性の高い機能性薄膜を形成することができる。
また、このような信頼性の高い基板は、高価であるが、それを再利用することも可能であり、よって、製造コストも低減される。
本発明の薄膜デバイスの転写方法の第1の実施の形態における第1の工程を示す断面図である。 本発明の薄膜デバイスの転写方法の第1の実施の形態における第2の工程を示す断面図である。 本発明の薄膜デバイスの転写方法の第1の実施の形態における第3の工程を示す断面図である。 本発明の薄膜デバイスの転写方法の第1の実施の形態における第4の工程を示す断面図である。 本発明の薄膜デバイスの転写方法の第1の実施の形態における第5の工程を示す断面図である。 本発明の薄膜デバイスの転写方法の第1の実施の形態における第6の工程を示す断面図である。 第1の基板(図1の基板100)のレーザー光の波長に対する透過率の変化を示す図である。 図2の薄膜デバイスを形成するための第1の工程を示す断面図である。 図2の薄膜デバイスを形成するための第2の工程を示す断面図である。 図2の薄膜デバイスを形成するための第3の工程を示す断面図である。 図2の薄膜デバイスを形成するための第4の工程を示す断面図である。 図2の薄膜デバイスを形成するための第5の工程を示す断面図である。 図2の薄膜デバイスを形成するための第6の工程を示す断面図である。 図2の薄膜デバイスを形成するための第7の工程を示す断面図である。 図3に示す工程を詳細に示すための断面図である。 図4に示す工程の詳細を示すための断面図である。 図5に示す工程の詳細を示すための断面図である。 図6に示す工程の詳細を示すための断面図である。 (a),(b)は共に、本発明を用いて製造されたマイクロコンピュータの斜視図である。 液晶表示装置の構成を説明するための図である。 液晶表示装置の要部の断面構造を示す図である。 液晶表示装置の要部の構成を説明するための図である。 本発明を用いたアクティブマトリクス基板の製造方法の第1の工程を示すデバイスの断面図である。 本発明を用いたアクティブマトリクス基板の製造方法の第2の工程を示すデバイスの断面図である。 本発明を用いたアクティブマトリクス基板の製造方法の第3の工程を示すデバイスの断面図である。 本発明を用いたアクティブマトリクス基板の製造方法の第4の工程を示すデバイスの断面図である。 本発明を用いたアクティブマトリクス基板の製造方法の第5の工程を示すデバイスの断面図である。 本発明の薄膜デバイスの転写方法の他の例を説明すための図である。 本発明の薄膜デバイスの転写方法のさらに他の例を説明すための図である。 本発明の薄膜デバイスの転写方法の変形例を説明すための図である。 図9の工程の後に実施される剥離促進用イオンの注入工程を示す断面図である。 図10の工程の後に実施される剥離促進用イオンの注入工程を示す断面図である。 図6の工程に引き続いて行われる二度転写時の追加工程1を示す概略断面図である。 図33の工程に引き続いて行われる二度転写時の追加工程2を示す概略断面図である。 図34の工程に引き続いて行われる二度転写時の追加工程3を示す概略断面図である。
符号の説明
100 基板、 120 第1分離層、 140 薄膜デバイス層、
160 第2分離層、180 一次転写体、190 接着層、200 二次転写体

Claims (6)

  1. 基板上に分離層を形成する第1工程と、
    前記分離層上に薄膜トランジスタ用のアモルファスシリコン層を形成する第2工程と、
    前記第工程後に、前記アモルファスシリコン層を結晶化する第3工程と、
    結晶化されたシリコン層のうち、チャネルとなる領域にマスクを形成する第4工程と、
    前記第4工程後であって、前記薄膜トランジスタの形成工程が完了する前に、前記分離層にイオンを注入する第5工程と、
    前記第5工程後に、前記薄膜トランジスタの形成工程を完了する第6工程と、
    前記第6工程後に、前記分離層に光を照射して、前記分離層の層内および/または界面において剥離現象を生じさせて、前記基板を前記薄膜トランジスタから剥離させる第7工程と、
    を有することを特徴とする薄膜トランジスタの剥離方法。
  2. 請求項1において、
    前記第7工程では、前記基板側より前記分離層に光を照射することを特徴とする薄膜トランジスタの剥離方法。
  3. 請求項2において、
    前記第1工程と前記第2工程との間に、前記分離層上に中間層を形成する工程をさらに有し、前記アモルファスシリコン層を前記中間層上に形成することを特徴とする薄膜トランジスタの剥離方法。
  4. 請求項1乃至3のいずれかにおいて、
    前記薄膜トランジスタの形成工程は、ゲート絶縁膜を形成する工程を含み、
    前記第5工程は、前記ゲート絶縁膜の形成後に実施されることを特徴とする薄膜トランジスタの剥離方法。
  5. 請求項1乃至3のいずれかにおいて、
    前記第4工程のマスクを形成する工程は、薄膜トランジスタの形成工程の一つであるゲート電極を形成する工程と兼用され、
    前記第5工程は、前記ゲート電極の形成後に前記ゲート電極を前記マスクとして用いて実施されることを特徴とする薄膜トランジスタの剥離方法。
  6. 請求項1乃至5のいずれかにおいて、
    前記第5工程は、前記シリコン層のうちソース領域及びドレイン領域の少なくとも一方に打ち込まれる不純物イオンと、前記不純物イオンよりも質量が軽く前記分離層に打ち込まれる前記イオンとを、同時に注入することを特徴とする薄膜デバイスの剥離方法。
JP2003410773A 1998-02-25 2003-12-09 薄膜トランジスタの剥離方法 Expired - Fee Related JP3849683B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003410773A JP3849683B2 (ja) 1998-02-25 2003-12-09 薄膜トランジスタの剥離方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6059498 1998-02-25
JP2003410773A JP3849683B2 (ja) 1998-02-25 2003-12-09 薄膜トランジスタの剥離方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP29621698A Division JP3809733B2 (ja) 1998-02-25 1998-10-02 薄膜トランジスタの剥離方法

Publications (2)

Publication Number Publication Date
JP2004165679A JP2004165679A (ja) 2004-06-10
JP3849683B2 true JP3849683B2 (ja) 2006-11-22

Family

ID=32827162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003410773A Expired - Fee Related JP3849683B2 (ja) 1998-02-25 2003-12-09 薄膜トランジスタの剥離方法

Country Status (1)

Country Link
JP (1) JP3849683B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055763B1 (ko) * 2004-11-24 2011-08-11 서울반도체 주식회사 이온주입층을 사용하여 기판에서 질화물 반도체층을분리하는 방법
US8021962B2 (en) 2005-06-07 2011-09-20 Fujifilm Corporation Functional film containing structure and method of manufacturing functional film
WO2008132895A1 (en) * 2007-04-20 2008-11-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and semiconductor device
JP5511173B2 (ja) * 2007-10-10 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8455331B2 (en) * 2007-10-10 2013-06-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5677136B2 (ja) * 2011-02-24 2015-02-25 富士フイルム株式会社 放射線画像検出装置及び放射線撮影用カセッテ
JP2013042052A (ja) * 2011-08-19 2013-02-28 Nec Corp 半導体装置の製造方法
KR101894330B1 (ko) * 2011-10-31 2018-09-04 엘지디스플레이 주식회사 플렉서블 디스플레이의 제조 방법
JP2013239650A (ja) * 2012-05-16 2013-11-28 Tokyo Ohka Kogyo Co Ltd 支持体分離方法および支持体分離装置
CN107112205B (zh) * 2015-01-16 2020-12-22 住友电气工业株式会社 半导体衬底及其制造方法,组合半导体衬底及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.

Also Published As

Publication number Publication date
JP2004165679A (ja) 2004-06-10

Similar Documents

Publication Publication Date Title
JP3809733B2 (ja) 薄膜トランジスタの剥離方法
JP4619462B2 (ja) 薄膜素子の転写方法
JP3809712B2 (ja) 薄膜デバイスの転写方法
KR100494479B1 (ko) 액티브 매트릭스 기판의 제조 방법
JP4478268B2 (ja) 薄膜デバイスの製造方法
JP3738798B2 (ja) アクティブマトリクス基板の製造方法及び液晶パネルの製造方法
KR100481994B1 (ko) 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
JP3738799B2 (ja) アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置
JP3809710B2 (ja) 薄膜素子の転写方法
JP2002217391A (ja) 積層体の製造方法及び半導体装置
JP4061846B2 (ja) 積層体の製造方法及び半導体装置の製造方法
JP3849683B2 (ja) 薄膜トランジスタの剥離方法
JP4619644B2 (ja) 薄膜素子の転写方法
JP4229107B2 (ja) アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置
JP2009076852A (ja) 薄膜素子、薄膜素子の製造方法、及び表示装置
JP4525603B2 (ja) 薄膜トランジスタの転写方法
JPH10177187A (ja) 転写された薄膜構造ブロック間の電気的導通をとる方法,アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶装置
JP4619645B2 (ja) 薄膜素子の転写方法
JP3809833B2 (ja) 薄膜素子の転写方法
JP2006072372A (ja) 液晶パネル用基板及び液晶パネル
JP3738850B2 (ja) アクティブマトリクス基板および液晶表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060130

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060502

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060821

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090908

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110908

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130908

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130908

Year of fee payment: 7

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130908

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130908

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees