JP3738799B2 - アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置 - Google Patents
アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置 Download PDFInfo
- Publication number
- JP3738799B2 JP3738799B2 JP33787597A JP33787597A JP3738799B2 JP 3738799 B2 JP3738799 B2 JP 3738799B2 JP 33787597 A JP33787597 A JP 33787597A JP 33787597 A JP33787597 A JP 33787597A JP 3738799 B2 JP3738799 B2 JP 3738799B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- active matrix
- pixel electrode
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0101—Neon [Ne]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01025—Manganese [Mn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0104—Zirconium [Zr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01054—Xenon [Xe]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01056—Barium [Ba]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01064—Gadolinium [Gd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
Description
【発明の属する技術分野】
本発明は、アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置に関する。
【0002】
【背景技術および発明が解決しようとする課題】
例えば、薄膜トランジスタ(TFT)を用いた液晶ディスプレイを製造するに際しては、基板上に薄膜トランジスタをCVD等により形成する工程を経る。薄膜トランジスタを基板上に形成する工程は高温処理を伴うため、基板は耐熱性に優れる材質のもの、すなわち、軟化点および融点が高いものを使用する必要がある。そのため、現在では、1000℃程度の温度に耐える基板としては石英ガラスが使用され、500℃前後の温度に耐える基板としては耐熱ガラスが使用されている。
【0003】
つまり、薄膜素子を搭載する基板は、それらの薄膜素子を製造するための条件を満足するものでなければならない。したがって、使用する基板は、搭載されるデバイスの製造条件を必ず満たすように決定される。
【0004】
しかし、TFT等の薄膜素子を搭載した基板が完成した後の段階のみに着目すると、上述の「基板」が必ずしも好ましくないこともある。
【0005】
例えば、上述のように、高温処理を伴う製造プロセスを経る場合には、石英基板や耐熱ガラス基板等が用いられるが、これらは非常に高価であり、したがって製品価格の上昇を招く。
【0006】
また、ガラス基板は重く、割れやすいという性質をもつ。パームトップコンピュータや携帯電話機等の携帯用電子機器に使用される液晶ディスプレイでは、可能な限り安価で、軽くて、多少の変形にも耐え、かつ落としても壊れにくいのが望ましいが、現実には、ガラス基板は重く、変形に弱く、かつ落下による破壊の恐れがあるのが普通である。
【0007】
つまり、製造条件からくる制約と製品に要求される好ましい特性との間に溝があり、これら双方の条件や特性を満足させることは極めて困難であった。
【0008】
本発明はこのような問題点に着目してなされたものであり、その目的の一つは、薄膜素子の製造時に使用する基板と、例えば製品の実使用時に使用する基板(製品の用途からみて好ましい性質をもった基板)とを、独立に自由に選択することを可能とする新規な技術を提供すると共に、その技術を用いて、優れた特性をもつアクティブマトリクス基板や液晶表示装置を効果的に製造する、まったく新しい方法を提供することにある。
【0009】
【課題を解決するための手段】
上述した課題を解決する本発明は、以下のような構成をしている。
【0010】
(1)請求項1に記載の本発明は、マトリクス状に配置された走査線と信号線とに接続された薄膜トランジスタ(TFT)と、その薄膜トランジスタの一端に接続された画素電極とを含んで画素部が構成されるアクティブマトリクス基板を製造する方法であって、
基板上に分離層を形成する工程と、
前記分離層上に前記薄膜トランジスタを形成する工程と、
前記薄膜トランジスタおよび前記分離層の上に絶縁膜を形成する工程と、
前記画素電極を形成するべき領域における前記絶縁膜の少なくとも一部を選択的に除去する工程と、
前記絶縁膜の少なくとも一部が除去された領域において画素電極を形成する工程と、
前記薄膜トランジスタを、接着層を介して転写体に接合する工程と、
前記基板を前記分離層から離脱させる工程と、
を具備し、これにより、前記転写体を新たな基板とするアクティブマトリクス基板を製造することを特徴とする。
【0011】
本請求項のアクティブマトリクス基板の製造方法は、本願出願人が開発したデバイス転写技術を用いて、所定の基板上に形成した薄膜トランジスタや画素電極を所望の転写体に転写して製造される。
【0012】
この場合、転写体上に転写されたデバイスは、通常のデバイスとは上下が逆になっているため、結果的に転写されたデバイスでは、転写前の状態における層間絶縁膜等の絶縁体層が画素電極上を覆うことになる。
【0013】
この絶縁膜の膜厚が厚い場合には、この部分での電圧損失が大きく、液晶への充分な電圧印加ができない。
【0014】
そこで、本請求項の製造方法では、転写元の基板上に薄膜トランジスタならびに画素電極を形成するに際し、画素電極を形成する前に、後の工程で問題となる層間絶縁膜等の絶縁体層の少なくとも一部を、あらかじめ除去しておくものである。この場合、絶縁体層の全部を除去しておくのが望ましい。しかしながら、除去されずに残った絶縁膜の厚みが薄い場合等には液晶への電圧印加が問題とならないので、絶縁体層の少なくとも一部の除去としてもよい。
【0015】
いずれにしても、デバイスを転写体に転写した後、転写元基板を離脱させると、画素電極の一部が、少なくともデバイスの表面の近傍にあらわれることになる。したがって、この部分から液晶層に充分に電圧を印加することが可能となる。
【0016】
なお、別工程(例えば、デバイスの転写後における工程)で、画素電極上に残存している絶縁膜の除去を別途行うこともできる。
【0017】
(2)マトリクス状に配置された走査線と信号線とに接続された薄膜トランジスタ(TFT)と、その薄膜トランジスタの一端に接続された画素電極とを含んで画素部が構成されるアクティブマトリクス基板を製造する方法であって、
基板上に分離層を形成する工程と、
前記分離層上に、所定の中間層を形成する工程と、
前記中間層上に前記薄膜トランジスタを形成する工程と、
前記薄膜トランジスタおよび前記中間層の上に絶縁膜を形成する工程と、
前記画素電極を形成するべき領域において、少なくとも前記絶縁膜の一部を選択的に除去する工程と、
前記絶縁膜の少なくとも一部が選択的に除去された領域に前記画素電極を形成する工程と、
前記薄膜トランジスタを、接着層を介して転写体に接合する工程と、
前記基板を前記分離層から離脱させる工程と、
を具備し、これにより、前記転写体を新たな基板とするアクティブマトリクス基板を製造することを特徴とする。
【0018】
本請求項の発明が請求項1に記載の発明と異なる点は、「中間層の形成工程を設けたこと」である。
【0019】
中間層は、例えばSiO2膜などの絶縁体の単層膜や、絶縁体と金属等を積層してなる多層膜により構成することができる。この中間層は、分離層との分離を容易としたり、分離層除去の際の汚染からトランジスタを保護したり、トランジスタの絶縁性を確保したり、レーザー光がトランジスタに照射されるのを抑制するなどの働きをするものである。
【0020】
そして、転写元の基板上に薄膜トランジスタならびに画素電極を形成するに際し、画素電極を形成する前に、後の工程で問題となる、層間絶縁膜等の絶縁膜の少なくとも一部を除去する。この場合、絶縁膜の全部およびその下側の中間層も同時に除去しておくことが、液晶に印加する電圧の損失を防ぐ観点から望ましい。但し、除去されずに残った絶縁膜の厚みが薄い場合等には、画素電極から液晶への充分な電圧印加が可能である。よって、少なくとも絶縁膜の一部を除去してもよい。
【0021】
本請求項の発明によれば、デバイスを転写体に転写した後、転写元基板を離脱させると、画素電極の一部が、少なくともデバイスの表面近傍にあらわれる。したがって、この部分から液晶層に充分に電圧を印加することが可能となる。
【0022】
なお、別工程(例えば、デバイスの転写後における工程)で、画素電極上に残存している絶縁膜の除去を別途行うこともできる。
【0023】
(3)請求項3に記載の本発明は、請求項2において、
前記絶縁膜の少なくとも一部の選択的除去は、前記薄膜トランジスタに前記画素電極を電気的に接続するためのコンタクトホールの形成工程を兼用して行われることを特徴とする。
【0024】
製造工程の兼用により、製造工程数の増加を防止できる。
【0025】
(4)請求項4に記載の本発明は、請求項3において、
前記コンタクトホールは、前記画素電極を、前記薄膜トランジスタを構成する不純物層に直接に接続するために使用されることを特徴とする。
【0026】
つまり、画素電極を薄膜トランジスタの一端(ソース層,ドレイン層)に直接に接続する構造の場合、その接続のためのコンタクトホール形成時に、上述の層間絶縁膜等の絶縁膜の除去も行うものである。
【0027】
(5)請求項5に記載の本発明は、請求項3において、
前記コンタクトホールは、前記画素電極を、前記薄膜トランジスタを構成する不純物層に接続されている電極に接続するために使用されることを特徴とする。つまり、画素電極を薄膜トランジスタの一端(ソース層,ドレイン層)に金属等からなる電極を介して接続する構造の場合(画素電極がトランジスタの電極よりも上層にあたる場合)、その接続のためのコンタクトホール形成時に、上述の層間絶縁膜等の絶縁膜の除去も行うものである。
【0028】
(6)請求項6に記載の本発明は、請求項1〜請求項5のいずれかにおいて、
前記画素電極を形成する工程の後に、さらに、カラーフィルタまたは遮光膜の少なくとも一方を形成する工程を具備することを特徴とする。
【0029】
通常の薄膜トランジスタの構造では、画素電極上にカラーフィルタや遮光膜を形成すると、これらが液晶層に対する画素電極からの電圧印加を妨げることになるので、このような構造は採用できない。
【0030】
しかし、本発明によれば、転写によって上下が逆転するために、画素電極からの液晶層への電圧印加領域は、従来とは反対の側(つまり、薄膜トランジスタ側)に形成されることになる。よって、あらかじめ、転写元の基板において、カラーフィルタや遮光膜を形成しておいても何ら不都合が生じない。この場合、対向基板には共通電極のみを形成すればよく、また、従来、対向基板上に形成されていたカラーフィルタや遮光膜を画素電極に厳格に位置合わせする必要もなくなり、液晶表示装置の組立が容易となる。
【0031】
(7)請求項7に記載の本発明は、請求項1〜請求項6のいずれかにおいて、
前記絶縁膜の少なくとも一部を選択的に除去する際に、外部接続端子が設けられるべき領域においても、前記絶縁膜の少なくとも一部を選択的に除去することを特徴とする。
【0032】
アクティブマトリクス基板において、外部接続端子(例えば、液晶駆動用のICを接続するための端子)が必要な場合、この端子も少なくともデバイスの表面近傍に位置していなければならない。
【0033】
そこで、外部接続端子が設けられるべき領域においても、上述の層間絶縁膜等の絶縁膜の除去を行うものである。なお、この場合は、下地絶縁膜(中間層)は、同一工程または別工程で除去されなければならない。
【0034】
(8)請求項8に記載の本発明は、請求項7において、
絶縁膜の少なくとも一部が選択的に除去された前記外部接続端子が設けられるべき領域において、前記画素電極と同一の材料からなる導電層または前記薄膜トランジスタを構成する不純物層に接続されている電極と同一の材料からなる導電層を形成することを特徴とする。
【0035】
外部接続端子となる導電層を形成するものである。
【0036】
(9)請求項9に記載の本発明は、マトリクス状に配置された走査線と信号線とに接続された薄膜トランジスタ(TFT)と、その薄膜トランジスタの一端に接続された画素電極とを含んで画素部が構成されるアクティブマトリクス基板を製造する方法であって、
透光性の基板上に分離層を形成する工程と、
前記分離層上、または前記分離層上に形成された所定の中間層上に前記薄膜トランジスタを形成する工程と、
前記薄膜トランジスタ上に絶縁膜を形成する工程と、
透明な導電性材料からなる前記画素電極を、前記絶縁膜上に形成する工程と、前記薄膜トランジスタと重なりを有し、かつ前記画素電極の少なくとも一部とは重なりを有しない形態で遮光層を形成する工程と、
前記薄膜トランジスタおよび前記遮光層を、透光性の接着層を介して透光性の転写体に接合する工程と、
前記透光性の基板を前記分離層から離脱させる工程と、
前記透光性の基板が離脱した面上あるいは残存している前記分離層の除去後に現れる層の表面上にフォトレジストを形成する工程と、
前記転写体側から光を照射し、前記遮光層をマスクとして用いて前記フォトレジストの所定の部分のみを露光し、現像することにより所望のフォトレジストマスクを形成する工程と、
前記フォトレジストマスクを用いて、前記中間層ならびに前記絶縁膜の少なくとも一部、または前記絶縁膜の少なくとも一部を選択的に除去する工程と、
前記フォトレジストマスクを除去する工程と、
を有し、これにより、前記転写体を新たな基板とするアクティブマトリクス基板を製造することを特徴とする。
【0037】
請求項1〜請求項8では、転写前にあらかじめ画素電極下の絶縁体層の少なくとも一部を除去していたが、本請求項では、転写後に、遮光膜を用いてセルフアラインで画素電極下の絶縁体層の少なくとも一部を除去する。
【0038】
つまり、遮光層を転写元基板上に形成しておき、この遮光層が画素電極の周囲に形成されることを利用し、転写後にこの遮光層を露光マスクとして用いて所望のレジストパターンを形成し、そのレジストパターンをエッチングマスクとして用いて画素電極下の絶縁膜の少なくとも一部を除去するものである。
【0039】
(10)請求項10に記載の本発明は、マトリクス状に配置された走査線と信号線とに接続された薄膜トランジスタ(TFT)と、その薄膜トランジスタの一端に接続された画素電極とを含んで画素部が構成されるアクティブマトリクス基板を製造する方法であって、
基板上に分離層を形成する工程と、
前記分離層上、または前記分離層上に形成された所定の中間層上に画素電極を形成する工程と、
前記画素電極上に絶縁膜を形成し、その絶縁膜上に薄膜トランジスタを形成し、その薄膜トランジスタの所定箇所を前記画素電極に接続する工程と、
前記薄膜トランジスタを、接着層を介して転写体に接合する工程と、
前記基板を前記分離層から離脱させる工程と、
を具備し、これにより、前記転写体を新たな基板とするアクティブマトリクス基板を製造することを特徴とする。
【0040】
本請求項の発明では、転写元基板上に薄膜トランジスタを形成する場合、画素電極を先に形成しておく。転写後に転写元基板を離脱させると、自動的に画素電極の表面が露出するか、あるいは画素電極が少なくともデバイスの表面に位置することになる。
【0041】
(11)請求項11に記載の本発明では、請求項10において、
外部接続端子を形成すべき位置における前記分離層上または前記中間層上に導電性材料層を形成することを特徴とする。
【0042】
転写元基板上に薄膜トランジスタを形成する場合、画素電極と同様に、外部接続端子となる導電性材料層も先に形成しておくものである。転写後に転写元基板を離脱させると、画素電極と同様に導電性材料層の表面も自動的に露出するか、あるいは中間層を残して導電性材料層が表面近傍に位置することになる。後者の場合、同一の工程、あるいは別工程で中間層を除去すれば導電性材料層の表面が露出する。表面が露出した導電性材料層が外部接続端子となる。
【0043】
(12)請求項12の発明では、請求項1〜請求項11のいずれかにおいて、
前記基板の離脱後に、前記転写体側に残存している前記分離層を除去する工程をさらに有することを特徴とする。
【0044】
分離層は、転写元基板を離脱させた後は不要となることが多く、この場合には転写元基板の除去後に分離層も除去することが好ましい。
【0045】
(13)請求項13に記載の本発明は、請求項1〜請求項12のいずれかに記載のアクティブマトリクス基板の製造方法により製造されたアクティブマトリクス基板である。
【0046】
製造条件からくる制約を排して自由に基板を選択できるため、従来にない新規なアクティブマトリクス基板を実現することもできる。
【0047】
(14)請求項14に記載の本発明は、請求項1〜請求項12のいずれかに記載のアクティブマトリクス基板の製造方法により製造されたアクティブマトリクス基板を用いて構成された液晶表示装置である。
【0048】
例えば、プラスチック基板を用いた、しなやかに曲がる性質をもったアクティブマトリクス型の液晶表示装置も実現可能である。
【0049】
【発明の実施の形態】
本発明では、本願出願人が開発した「デバイス転写技術」を用いてアクティブマトリクス基板を作成する。そこで、まず、「デバイス転写技術」の内容を説明する。
【0050】
(デバイス転写技術の内容)
図1〜図6はデバイス転写技術の内容を説明するための図である。
【0051】
[工程1]
図1に示すように、基板100上に分離層120を形成する。
【0052】
以下、基板100および分離層120について説明する。
【0053】
▲1▼基板100についての説明
基板100の材質としては、後述する薄膜ディバイス層140の成膜プロセスに耐え得る材質であれば特に制限はないが、以下のような特性を有することとが好ましい。
【0054】
まず、分離層120が後述する通り光照射により結合力が減少または消滅するものである場合には、基板100は分離層120に向けて光が透過し得る透光性を有するものであるのが好ましい。
【0055】
この場合、光の透過率は10%以上であるのが好ましく、50%以上であるのがより好ましい。この透過率が低過ぎると、光の減衰(ロス)が大きくなり、分離層120を剥離するのにより大きな光量を必要とする。
【0056】
また、基板100は、信頼性の高い材料で構成されているのが好ましく、特に、耐熱性に優れた材料で構成されているのが好ましい。その理由は、例えば後述する被転写層140や中間層142を形成する際に、その種類や形成方法によってはプロセス温度が高くなる(例えば350〜1000℃程度)ことがあるが、その場合でも、基板100が耐熱性に優れていれば、基板100上への被転写層140等の形成に際し、その温度条件等の成膜条件の設定の幅が広がるからである。
【0057】
従って、基板100は、被転写層140の形成の際の最高温度をTmaxとしたとき、歪点がTmax以上の材料で構成されているのものが好ましい。具体的には、基板100の構成材料は、歪点が350℃以上のものが好ましく、500℃以上のものがより好ましい。このようなものとしては、例えば、石英ガラス、コーニング7059、日本電気ガラスOA−2等の耐熱性ガラスが挙げられる。
【0058】
また、基板100の厚さは、特に限定されないが、通常は、0.1〜5.0mm程度であるのが好ましく、0.5〜1.5mm程度であるのがより好ましい。基板100の厚さが薄すぎると強度の低下を招き、厚すぎると、基板100の透過率が低い場合に、光の減衰を生じ易くなる。なお、基板100の光の透過率が高い場合には、その厚さは、前記上限値を超えるものであってもよい。なお、光を均一に照射できるように、基板100の厚さは、均一であるのが好ましい。
【0059】
▲2▼分離層120の説明
分離層120は、物理的作用(光、熱など)、化学的作用(薬液との化学反応など)あるいは機械的作用(引っ張り力、振動など)のいずれか一つあるいは複数の作用を受けることで、その結合力が減少されあるいは消滅され、それによりこの分離層120を介して基板100の分離を促すものである。
【0060】
この分離層120として、たとえば照射される光を吸収し、その層内および/または界面において剥離(以下、「層内剥離」、「界面剥離」と言う)を生じるような性質を有するものを挙げることができる。好ましくは、光の照射により、分離層120を構成する物質の原子間または分子間の結合力が消失または減少すること、すなわち、アブレーションが生じて層内剥離および/または界面剥離に至るものがよい。
【0061】
さらに、光の照射により、分離層120から気体が放出され、分離効果が発現される場合もある。すなわち、分離層120に含有されていた成分が気体となって放出される場合と、分離層120が光を吸収して一瞬気体になり、その蒸気が放出され、分離に寄与する場合とがある。このような分離層120の組成としては、例えば、次のA〜Eに記載されるものが挙げられる。
【0062】
A.アモルファスシリコン(a−Si)
このアモルファスシリコン中には、水素(H)が含有されていてもよい。この場合、Hの含有量は、2原子%以上程度であるのが好ましく、2〜20原子%程度であるのがより好ましい。このように、水素(H)が所定量含有されていると、光の照射によって水素が放出され、分離層120に内圧が発生し、それが上下の薄膜を剥離する力となる。アモルファスシリコン中の水素(H)の含有量は、成膜条件、例えばCVDにおけるガス組成、ガス圧、ガス雰囲気、ガス流量、温度、基板温度、投入パワー等の条件を適宜設定することにより調整することができる。
【0063】
B.酸化ケイ素又はケイ酸化合物、酸化チタンまたはチタン酸化合物、酸化ジルコニウムまたはジルコン酸化合物、酸化ランタンまたはランタン酸化化合物等の各種酸化物セラミックス、透電体(強誘電体)あるいは半導体
酸化ケイ素としては、SiO、SiO2、Si3O2が挙げられ、ケイ酸化合物としては、例えばK2SiO3、Li2SiO3、CaSiO3、ZrSiO4、Na2SiO3が挙げられる。
【0064】
酸化チタンとしては、TiO、Ti203、Ti02が挙げられ、チタン酸化合物としては、例えば、BaTi04、BaTiO3、Ba2Ti9O20、BaTi5O11、CaTiO3、SrTiO3、PbTiO3、MgTiO3、ZrTiO2、SnTiO4、Al2TiO5、FeTiO3が挙げられる。
【0065】
酸化ジルコニウムとしては、ZrO2が挙げられ、ジルコン酸化合物としては、例えばBaZrO3、ZrSiO4、PbZrO3、MgZrO3、K2ZrO3が挙げられる。
【0066】
C.PZT、PLZT、PLLZT、PBZT等のセラミックスあるいは誘電体(強誘電体)
D.窒化珪素、窒化アルミ、窒化チタン等の窒化物セラミックス
E.有機高分子材料
有機高分子材料としては、−CH−、−CO−(ケトン)、−CONH−(アミド)、−NH−(イミド)、−COO−(エステル)、−N=N−(アゾ)、ーCH=N−(シフ)等の結合(光の照射によりこれらの結合が切断される)を有するもの、特に、これらの結合を多く有するものであればいかなるものでもよい。また、有機高分子材料は、構成式中に芳香族炭化水素(1または2以上のベンゼン環またはその縮合環)を有するものであってもよい。
【0067】
このような有機高分子材料の具体例としては、ポリエチレン,ポリプロピレンのようなポリオレフィン,ポリイミド,ポリアミド,ポリエステル,ポリメチルメタクリレート(PMMA),ポリフェニレンサルファイド(PPS),ポリエーテルスルホン(PES),エポキシ樹脂等があげられる。
【0068】
F.金属
金属としては、例えば、Al,Li,Ti,Mn,In,Sn,Y,La,Ce,Nd,Pr,Gd,Smまたはこれらのうちの少なくとも1種を含む合金が挙げられる。
【0069】
また、分離層120の厚さは、剥離目的や分離層120の組成、層構成、形成方法等の諸条件により異なるが、通常は、1nm〜20μm程度であるのが好ましく、10nm〜2μm程度であるのがより好ましく、40nm〜1μm程度であるのがさらに好ましい。分離層120の膜厚が小さすぎると、成膜の均一性が損なわれ、剥離にムラが生じることがあり、また、膜厚が厚すぎると、分離層120の良好な剥離性を確保するために、光のパワー(光量)を大きくする必要があるとともに、後に分離層120を除去する際に、その作業に時間がかかる。なお、分離層120の膜厚は、できるだけ均一であるのが好ましい。
【0070】
分離層2の形成方法は、特に限定されず、膜組成や膜厚等の諸条件に応じて適宜選択される。たとえば、CVD(MOCVD、低圧CVD、ECR−CVDを含む)、蒸着、分子線蒸着(MB)、スパッタリング、イオンプレーティング、PVD等の各種気相成膜法、電気メッキ、浸漬メッキ(ディッピング)、無電解メッキ等の各種メッキ法、ラングミュア・プロジェット(LB)法、スピンコート、スプレーコート、ロールコート等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等が挙げられ、これらのうちの2以上を組み合わせて形成することもできる。
【0071】
例えば、分離層120の組成がアモルファスシリコン(a−Si)の場合には、CVD、特に低圧CVDやプラズマCVDにより成膜するのが好ましい。
【0072】
また、分離層120をゾルーゲル法によるセラミックスで構成する場合や、有機高分子材料で構成する場合には、塗布法、特に、スピンコートにより成膜するのが好ましい。
【0073】
光吸収層以外の分離層120として、たとえば高融点金属、モリブデン、タングステン、チタン、タンタルなどを挙げることができる。たとえばモリブデン、タングステンは、硫酸と過酸化水素との混合液などの薬液を用いることで、その結合力が低減あるいは消滅し、基板100の除去を実現できる。
【0074】
なお、以下の説明においては、分離層120を光吸収層にて形成したものとする。
【0075】
[工程2]
次に、図2に示すように、分離層120上に、被転写層(薄膜デバイス層)140を形成する。
【0076】
この薄膜デバイス層140のK部分(図2において1点線鎖線で囲んで示される部分)の拡大断面図を、図2の右側に示す。図示されるように、薄膜デバイス層140は、例えば、SiO2膜(中間層)142上に形成されたTFT(薄膜トランジスタ)を含んで構成され、このTFTは、ポリシリコン層にn型不純物を導入して形成されたソース,ドレイン層146と、チャネル層144と、ゲート絶縁膜148と、ポリシリコンゲート150と、保護膜154と、例えばアルミニュウムからなる電極152とを具備する。
【0077】
本実施の形態では、分離層120に接して設けられる中間層としてSi02膜を使用しているが、その他の絶縁膜を使用することもできる。Si02膜(中間層)の厚みは、その形成目的や発揮し得る機能の程度に応じて適宜決定されるが、通常は、10nm〜5μm程度であるのが好ましく、40nm〜1μm程度であるのがより好ましい。中間層は、種々の目的で形成され、例えば、被転写層140を物理的または化学的に保護する保護層,絶縁層,導電層,レーザー光の遮光層,マイグレーション防止用のバリア層,反射層としての機能の内の少なくとも1つを発揮するものが挙げられる。
【0078】
なお、場合によっては、Si02膜等の中間層を形成せず、分離層120上に直接被転写層(薄膜デバイス層)140を形成してもよい。中間層を設けなくてもよい場合としては、例えば、被転写層におけるTFTがボトムゲート構造のトランジスタであって、転写後にボトムゲートが表面に露出しても汚染が問題とならない場合があげられる。
【0079】
被転写層140(薄膜デバイス層)は、図2の右側に示されるようなTFT等の薄膜素子を含む層である。薄膜素子としては、TFTの他に、例えば、薄膜ダイオードやその他の薄膜半導体デバイス、電極(例:ITO、メサ膜のような透明電極)、スイッチング素子、メモリー、圧電素子等のアクチュエータ、マイクロミラー(ピエゾ薄膜セラミックス)、磁気記録薄膜ヘッド、コイル、インダクター、薄膜高透磁材料およびそれらを組み合わせたマイクロ磁気デバイス、フィルター、反射膜、ダイクロイックミラー等がある。
【0080】
このような薄膜素子(薄膜デバイス)は、その形成方法との関係で、通常、比較的高いプロセス温度を経て形成される。したがって、この場合、前述したように、基板100としては、そのプロセス温度に耐え得る信頼性の高いものが必要となる。
【0081】
[工程3]
次に、図3に示すように、薄膜デバイス層140を、接着層160を介して転写体180に接合(接着)する。
【0082】
接着層160を構成する接着剤の好適な例としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気硬化型接着剤等の各種硬化型接着剤が挙げられる。接着剤の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等、いかなるものでもよい。このような接着層160の形成は、例えば、塗布法によりなされる。
【0083】
前記硬化型接着剤を用いる場合、例えば被転写層(薄膜デバイス層)140上に硬化型接着剤を塗布し、その上に転写体180を接合した後、硬化型接着剤の特性に応じた硬化方法により前記硬化型接着剤を硬化させて、被転写層(薄膜デバイス層)140と転写体180とを接着し、固定する。
【0084】
なお、図示と異なり、転写体180側に接着層160を形成し、その上に被転写層(薄膜デバイス層)140を接着してもよい。なお、例えば転写体180自体が接着機能を有する場合等には、接着層160の形成を省略してもよい。
【0085】
転写体180としては、特に限定されないが、基板(板材)、特に透明基板が挙げられる。なお、このような基板は平板であっても、湾曲板であってもよい。また、転写体180は、前記基板100に比べ、耐熱性、耐食性等の特性が劣るものであってもよい。その理由は、本発明では、基板100側に被転写層(薄膜デバイス層)140を形成し、その後、被転写層(薄膜デバイス層)140を転写体180に転写するため、転写体180に要求される特性、特に耐熱性は、被転写層(薄膜デバイス層)140の形成の際の温度条件等に依存しないからである。
【0086】
したがって、被転写層140の形成の際の最高温度をTmaxとしたとき、転写体0の構成材料として、ガラス転移点(Tg)または軟化点がTmax以下のものを用いることができる。例えば、転写体180は、ガラス転移点(Tg)または軟化点が好ましくは800℃以下、より好ましくは500℃以下、さらに好ましくは320℃以下の材料で構成することができる。
【0087】
また、転写体180の機械的特性としては、ある程度の剛性(強度)を有するものが好ましいが、可撓性、弾性を有するものであってもよい。
【0088】
このような転写体180の構成材料としては、各種合成樹脂または各種ガラス材が挙げられ、特に、各種合成樹脂や通常の(低融点の)安価なガラス材が好ましい。
【0089】
合成樹脂としては、熱可塑性樹脂、熱硬化性樹脂のいずれでもよく、例えば、ポリエチレン、ポロプロピレン、エチレン−プレピレン共重合体、エチレン−酢酸ビニル共重合体(EVA)等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−(4−メチルベンテン−1)、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体(AS樹脂)、ブタジエン−スチレン共重合体、ポリオ共重合体(EVOH)、ポリエチレンテレフタレート(PET)、ポリプチレンテレフタレート(PBT)、プリシクロヘキサンテレフタレート(PCT)等のポリエステル、ポリエーテル、ポリエーテルケトン(PEK)、ポリエーテルエーテルケトン(PEEK)、ポリエーテルイミド、ポリアセタール(POM)、ポリフェニレンオキシド、変性ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル(液晶ポリマー)、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エボキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの1種または2種以上を組み合わせて(例えば2層以上の積層体として)用いることができる。
【0090】
ガラス材としては、例えば、ケイ酸ガラス(石英ガラス)、ケイ酸アルカリガラス、ソーダ石灰ガラス、カリ石灰ガラス、鉛(アルカリ)ガラス、バリウムガラス、ホウケイ酸ガラス等が挙げられる。このうち、ケイ酸ガラス以外のものは、ケイ酸ガラスに比べて融点が低く、また、成形、加工も比較的容易であり、しかも安価であり、好ましい。
【0091】
転写体180として合成樹脂で構成されたものを用いる場合には、大型の転写体180を一体的に成形することができるとともに、湾曲面や凹凸を有するもの等の複雑な形状であっても容易に製造することができ、また、材料コスト、製造コストも安価であるという種々の利点が享受できる。したがって、合成樹脂の使用は、大型で安価なデバイス(例えば、液晶ディスプレイ)を製造する上で有利である。
【0092】
なお、転写体180は、例えば、液晶セルのように、それ自体独立したデバイスを構成するものや、例えばカラーフィルター、電極層、誘電体層、絶縁層、半導体素子のように、デバイスの一部を構成するものであってもよい。
【0093】
さらに、転写体180は、金属、セラミックス、石材、木材紙等の物質であってもよいし、ある品物を構成する任意の面上(時計の面上、エアコンの表面上、プリント基板の上等)、さらには壁、柱、天井、窓ガラス等の構造物の表面上であってもよい。
【0094】
[工程4]
次に、分離層120の結合力を減少または消滅させた後に基板100を離脱させ、転写体180に転写された薄膜ディバイス層140を得る(図4〜図6参照)。
【0095】
このために、本実施の形態ではまず、図4に示すように、基板100の裏面側から光を照射する。
【0096】
この光は、基板100を透過した後に分離層120に照射される。これにより、分離層120に層内剥離および/または界面剥離が生じ、結合力が減少または消滅する。
【0097】
分離層120の層内剥離および/または界面剥離が生じる原理は、分離層120の構成材料にアブレーションが生じること、また、分離層120に含まれているガスの放出、さらには照射直後に生じる溶融、蒸散等の相変化によるものであることが推定される。
【0098】
ここで、アブレーションとは、照射光を吸収した固定材料(分離層120の構成材料)が光化学的または熱的に励起され、その表面や内部の原子または分子の結合が切断されて放出することをいい、主に、分離層120の構成材料の全部または一部が溶融、蒸散(気化)等の相変化を生じる現象として現れる。また、前記相変化によって微小な発砲状態となり、結合力が低下することもある。
【0099】
分離層120が層内剥離を生じるか、界面剥離を生じるか、またはその両方であるかは、分離層120の組成や、その他種々の要因に左右され、その要因の1つとして、照射される光の種類、波長、強度、到達深さ等の条件が挙げられる。
【0100】
照射する光としては、分離層120に層内剥離および/または界面剥離を起こさせるものであればいかなるものでもよく、例えば、X線、紫外線、可視光、赤外線(熱線)、レーザ光、ミリ波、マイクロ波、電子線、放射線(α線、β線、γ線)等が挙げられる。そのなかでも、分離層120の剥離(アブレーション)を生じさせ易いという点で、レーザ光が好ましい。
【0101】
このレーザ光を発生させるレーザ装置としては、各種気体レーザ、固体レーザ(半導体レーザ)等が挙げられるが、エキシマレーザ、Nd−YAGレーザ、Arレーザ、CO2レーザ、COレーザ、He−Neレーザ等が好適に用いられ、その中でもエキシマレーザが特に好ましい。
【0102】
エキシマレーザは、短波長域で高エネルギーを出力するため、極めて短時間で分離層2にアブレーションを生じさせることができ、よって隣接する転写体180や基板100等に温度上昇をほとんど生じさせることなく、すなわち劣化、損傷を生じさせることなく、分離層120を剥離することができる。
【0103】
また、分離層120にアブレーションを生じさせるに際して、光の波長依存性がある場合、照射されるレーザ光の波長は、100nm〜350nm程度であるのが好ましい。
【0104】
基板100の光の波長に対する透過率として、本実施の形態にて用いた基板は、200nm以上の波長に対して透過率が急峻に増大する特性をもつことがわかった。このような場合には、210nm以上の波長の光、例えばXe−Clエキシマレーザー光(308nm)、KrFレーザ光(248nm)などを照射する。
【0105】
また、分離層120に、例えばガス放出、気化、昇華等の相変化を起こさせて分離特性を与える場合、照射されるレーザ光の波長は、350から1200nm程度であるのが好ましい。
【0106】
また、照射されるレーザ光のエネルギー密度、特に、エキシマレーザの場合のエネルギー密度は、10〜5000mJ/cm2程度とするのが好ましく、100〜500mJ/cm2程度とするのがより好ましい。また、照射時間は、1〜1000nsec程度とするのが好ましく、10〜100nsec程度とするのがより好ましい。エネルギー密度が低いかまたは照射時間が短いと、十分なアブレーション等が生じず、また、エネルギー密度が高いかまたは照射時間が長いと、分離層120を透過した照射光により被転写層140に悪影響を及ぼすおそれがある。
【0107】
なお、分離層120を透過した照射光が被転写層140にまで達して悪影響を及ぼす場合の対策としては、分離層(レーザー吸収層)120上にタンタル(Ta)等の金属膜を形成する方法がある。これにより、分離層120を透過したレーザー光は、金属膜の界面で完全に反射され、それよりの上の薄膜素子に悪影響を与えない。
【0108】
レーザ光に代表される照射光は、その強度が均一となるように照射されるのが好ましい。照射光の照射方向は、分離層120に対し垂直な方向に限らず、分離層120に対し所定角度傾斜した方向であってもよい。
【0109】
また、分離層120の面積が照射光の1回の照射面積より大きい場合には、分離層120の全領域に対し、複数回に分けて照射光を照射することもできる。また、同一箇所に2回以上照射してもよい。また、異なる種類、異なる波長(波長域)の照射光(レーザ光)を同一領域または異なる領域に2回以上照射してもよい。
【0110】
次に、図5に示すように、基板100に力を加えて、この基板100を分離層120から離脱させる。図5では図示されないが、この離脱後、基板100上に分離層が付着することもある。
【0111】
次に、図6に示すように、残存している分離層120を、例えば洗浄、エッチング、アッシング、研磨等の方法またはこれらを組み合わせた方法により除去する。これにより、被転写層(薄膜デバイス層)140が、転写体180に転写されたことになる。
【0112】
なお、離脱した基板100にも分離層の一部が付着している場合には同様に除去する。なお、基板100が石英ガラスのような高価な材料、希少な材料で構成されている場合等には、基板100は、好ましくは再利用(リサイクル)に供される。すなわち、再利用したい基板100に対し、本発明を適用することができ、有用性が高い。
【0113】
以上のような各工程を経て、被転写層(薄膜デバイス層)140の転写体180への転写が完了する。その後、被転写層(薄膜デバイス層)140に隣接するSiO2膜の除去や所望の保護膜の形成等を行うこともできる。
【0114】
本発明では、被剥離物である被転写層(薄膜デバイス層)140自体を直接に剥離するのではなく、被転写層(薄膜デバイス層)140に接合された分離層において剥離するため、被剥離物(被転写層140)の特性、条件等にかかわらず、容易かつ確実に、しかも均一に剥離(転写)することができ、剥離操作に伴う被剥離物(被転写層140)へのダメージもなく、被転写層140の高い信頼性を維持することができる。
【0115】
以上が、デバイス転写技術の概要である。
【0116】
次に、上述のデバイス転写技術を用いた液晶表示装置の製造方法の例について説明する。
【0117】
(第1の実施の形態)
本実施の形態では、上述の薄膜デバイスの転写技術を用いて、図7,図8,図9に示されるような、アクティブマトリクス基板を用いたアクティブマトリクス型の液晶表示装置を作成する場合の製造プロセスの例について説明する。
【0118】
(液晶表示装置の構成)
図7に示すように、アクティブマトリクス型の液晶表示装置は、バックライト400,偏光板420,アクティブマトリクス基板440,液晶460,対向基板480,偏光板500を具備する。
【0119】
なお、本発明のアクティブマトリクス基板440と対向基板480にフレキシブル基板を用いる場合は、照明光源400に代えて反射板を採用した反射型液晶パネルとして構成すると、可撓性があって衝撃に強くかつ軽量なアクティブマトリクス型液晶パネルが実現できる。
【0120】
本実施の形態で使用するアクティブマトリクス基板440は、画素部442にTFTを配置し、さらに、ドライバ回路(走査線ドライバおよびデータ線ドライバ)444を搭載したドライバ内蔵型のアクティブマトリクス基板である。
【0121】
つまり、図8に示すように、アクティブマトリクス板440上の画素部442には、ゲートが走査線S1に接続され、一端がデータ線D1に接続され、他端が液晶460に接続されたTFT(M1)が設けられている。一方、ドライバー部444も同様に、TFT(M2)等を含んで構成されている。
【0122】
このアクティブマトリクス型液晶表示装置の要部の断面図が図9に示されている。
【0123】
図9の左側に示されるように、画素部442におけるTFT(M1)は、ソース・ドレイン層1100a,1100bと、ゲート絶縁膜1200aと、ゲート電極1300aと、絶縁膜1500と、ソース・ドレイン電極1400a,1400bとを含んで構成される。なお、参照番号1700はITO膜あるいは金属膜からなる画素電極である。ITO膜を用いる場合は透過型の液晶パネルとなり、金属膜を用いる場合は反射型の液晶パネルとなる。
【0124】
参照番号1702は画素電極1700が液晶460に電圧を印加する領域(電圧印加領域)を示す。なお、図9では図示していないが、液晶460と接する上下位置には配向膜が形成され、液晶460が封入される前にラビング処理されている。
【0125】
また、図9の右側に示されるように、ドライバー部444を構成するTFT(M2)は、ソース,ドレイン層1100c,1100dと、ゲート絶縁膜1200bと、ゲート電極1300bと、層間絶縁膜1500と、ソース・ドレイン電極1400c,1400dとを含んで構成される。
【0126】
なお、図9において、参照番号480は、例えば、対向基板(例えば、ソーダガラス基板)であり、参照番号482は共通電極である。
【0127】
また、参照番号1000は下地SiO2膜であり、この膜が「中間層」に相当する。また、参照番号1600は絶縁膜(例えば、CVDSiO2膜)であり、参照番号1800は接着層である。また、参照番号1900は、例えばソーダガラスからなる基板(転写体)である。
【0128】
ここで注目すべきは、絶縁膜1600ならびに下地SiO2膜1000に選択的に凹部(貫通孔)が設けられ、画素電極1700がその凹部の表面に沿って下側に折れ曲がり、かつその底面部の裏面が露出して、液晶460に対する電圧印加領域1702となっていることである。これにより、画素電極1700と液晶層460との間に絶縁膜(下地SiO2膜(中間層)1000,層間絶縁膜1500)の介在がなく、電圧の損失が防止されている。
【0129】
なお、画素電極上に絶縁膜が残っていても液晶の駆動に問題がないのであれば、必ずしも絶縁膜を全部除去する必要はない。例えば、図9では、領域1702において下地SiO2膜(中間層)1000が完全に除去されているが、膜厚が薄くて電圧損失が少ないのであれば、下地SiO2膜(中間層)1000は除去しないで残しても問題はない。
【0130】
以下、具体的に説明する。
【0131】
本実施の形態において、アクティブマトリクス基板は、所定の基板上に形成した薄膜トランジスタや画素電極を所望の転写体に転写して製造される。この場合、転写体上に転写されたデバイスは、通常のデバイスとは上下が逆になっているため、結果的に転写されたデバイスでは、転写前の状態における層間絶縁膜等の絶縁体層が画素電極上を覆うことになる。
【0132】
この状態で液晶表示装置(液晶パネル)を組み立てると、画素電極と液晶層との間に上述の絶縁体層が介在することになり、この部分における電圧損失が無視できない場合がある。
【0133】
そこで、アクティブマトリクス基板の製造時において、転写元の基板上に薄膜トランジスタならびに画素電極を形成するに際し、画素電極を形成する前に、後の工程で問題となる層間絶縁膜等の絶縁体層の少なくとも一部を、あらかじめ除去しておくという方法を採用する。これにより、デバイスを転写体に転写した後、転写元基板を離脱させると、画素電極の一部が表面あるいは表面近傍にあらわれる。この部分から液晶層に電圧を印加することが可能となる。よって、上述の不都合(電圧損失)が生じない。
【0134】
また、仮に薄膜トランジスタ転写後において、画素電極上に不要な絶縁膜が残存している場合でも、別工程でその残存している絶縁膜を除去してしまえば問題はなくなる。
【0135】
このようにして製造されたアクティブマトリクス基板を用いて製造されたのが、図9の液晶表示装置である。
【0136】
(液晶表示装置の製造プロセス)
以下、図9の液晶表示装置の要部の製造プロセスについて、図10〜図14を参照して説明する。
【0137】
まず、図1,図2で説明した製造プロセスを経て、図10のようなTFT(M1,M2)を、信頼性が高くかつレーザー光を透過する基板(例えば、石英基板)3000上に形成し、絶縁膜1600を構成する。なお、図10において、参照番号3100は分離層(レーザー吸収層)であり、例えば、アモルファスシリコンにより構成される。また、参照番号1400a,1400bは、画素部のTFTを構成するn+層1100a,1100bに接続される、例えばアルミニュウムからなる電極(トランジスタ電極)である。
【0138】
また、図10では、TFT(M1,M2)は共にn型のMOSFETとしている。但し、これに限定されるものではなく、p型のMOSFETや、CMOS構造としてもよい。
【0139】
次に、図11に示すように、絶縁膜1600を選択的にエッチングしてコンタクトホール(開口部)1620を形成すると共に、絶縁膜1600および下地SiO2膜1000を選択的にエッチングして開口部(貫通孔)1610を設ける。
【0140】
これらの2つの開口部(1610,1620)は共通のエッチング工程を用いて同時に形成される。つまり、画素電極をTFTに接続するためのコンタクトホール1620を形成する際に、絶縁膜1600および下地SiO2膜(中間層)1000も選択的に除去する。したがって、開口部1610を形成するための特別な工程が不要であり、よって、製造工程の増加が防止される。
【0141】
なお、図11では、開口部1610を形成する際に、絶縁膜1600および下地SiO2膜(中間層)1000を全部除去しているが、液晶への充分な電圧印加が可能であれば、それらの膜は残存してもよい。例えば、下地SiO2膜(中間層)1000は残してもよい。
【0142】
また、開口部1610を形成する際に、絶縁膜1600および下地SiO2膜(中間層)1000を全部除去する場合でも、本工程で一度に除去するのではなく、本工程ではそれらの膜の一部を除去しておき、後の工程(例えば、薄膜トランジスタ転写後の工程)において、画素電極上に残存している膜を除去して画素電極の表面を露出させるという方法を採用してもよい。
【0143】
次に、図12に示すように、ITO膜からなる画素電極1700を形成する。
【0144】
次に、図13に示すように、接着層1800を介して基板1900(転写体)を接合(接着)する。次に、同じく図13に示すように、基板3000の裏面からエキシマレーザー光を照射し、この後、基板3000を引き剥がす。
【0145】
次に、分離層(レーザー吸収層)3100を除去する。これにより、図14に示すようなアクティブマトリクス基板が完成する。画素電極1700の底面(参照番号1702の領域)は露出しており、液晶への充分な電圧印加が可能となっている。
【0146】
この後、対向基板480と図14のアクティブマトリク基板440とを封止材で封止し、両基板の間に液晶を封入して、図9に示すような液晶表示装置が完成する。
【0147】
なお、以上の説明では、画素部のTFTを構成するn+層1100a,1100bに接続されるトランジスタ電極層1400a,1400bと、画素電極1700とが異なる層に属するデバイス構造(画素電極が上層,トランジスタ電極が下層)を基に説明したが、これに限定されるものではなく、図15〜図17に示されるように、画素電極とトランジスタ電極とが同層の場合でも、上述の製造方法を同様に適用可能である。
【0148】
つまり、図15に示すように、TFTの電極コンタクト1622,1630を形成する際に、開口部1612も併せて形成する。これにより、開口部1612を形成するための特別な工程が不要である。
【0149】
なお、図15では、開口部1612を形成する際に、層間絶縁膜1500および下地SiO2膜(中間層)1000を全部除去しているが、液晶への充分な電圧印加が可能であれば、それらの膜は残存してもよい。例えば、下地SiO2膜(中間層)1000は残してもよい。
【0150】
また、開口部1610を形成する際に、層間絶縁膜1500および下地SiO2膜(中間層)1000を全部除去する場合でも、本工程で一度に除去するのではなく、本工程ではそれらの膜の一部を除去しておき、後の工程(例えば、薄膜トランジスタ転写後の工程)において、画素電極上に残存している膜を除去して画素電極の表面を露出させるという方法を採用してもよい。
【0151】
次に、図16に示すように、アルミニュウム電極1402と、画素電極(ITO)1702とを形成する。
【0152】
その後、図13,図14の場合と同様に、接着層1800を介して転写体1900に薄膜トランジスタおよび画素電極を接合し、光照射後、基板3000を離脱させることにより、図17に示すような、アクティブマトリクス基板が完成する。
【0153】
(第2の実施の形態)
図18,図19に、本発明の第2の実施の形態に係るデバイスの断面図が示すされる。
【0154】
本実施の形態の特徴は、ITOあるいは金属からなる画素電極を形成する工程の後に、さらに、カラーフィルタおよび遮光膜(例えば、ブラックマトリクス)を形成する工程を追加して、カラーフィルタおよび遮光膜(例えば、ブラックマトリクス)つきのアクティブマトリクス基板を形成することである。
【0155】
以下、遮光膜としてブラックマトリクスを採用した場合について説明する。
【0156】
通常の薄膜トランジスタの構造では、画素電極上にカラーフィルタやブラックマトリクスを形成すると、これらが液晶層と画素電極とを遠ざけることになるので、このような構造は採用できない。
【0157】
しかし、本発明によれば、転写によって通常のデバイスとは上下が逆転するために、画素電極と液晶層との接触領域は、従来とは反対の側(つまり、TFT側)に形成されることになる。
【0158】
よって、あらかじめ、転写元の基板において、カラーフィルタやブラックマトリクスを形成しておいても何ら不都合が生じない。この場合、対向基板には共通電極のみを形成すればよく、また、従来対向基板側に形成されていたカラーフィルタやブラックマトリクスを画素電極に厳格に位置合わせする必要もなくなり、液晶表示装置の組立が容易となるという特別な効果も得られる。
【0159】
図18に示すように、カラーフィルタ1770は、顔料分散法や染色法や電着法などにより、画素電極1700の要部を覆うように形成され、かつ、遮光用のブラックマトリクス1750がTFTを覆うように形成されている。
【0160】
そして、図19に示すように、接着層1800を介して転写体1900にデバイスを接合し、その後、基板3000を離脱させることにより、カラーフィルタおよびブラックマトリクスを具備するアクティブマトリクス基板が完成する。
【0161】
上述のとおり、本アクティブマトリクス基板を用いて液晶表示装置を形成する場合、対向基板との厳格な位置合わせが不要となり、組立が容易となる。
【0162】
(第3の実施の形態)
図20に、本発明の第3の実施の形態にかかる液晶表示装置の要部断面が示されている。
【0163】
図20の液晶表示装置の特徴は、ドライバーIC4200を接続するための端子(外部接続端子)1404(ITOあるいは金属からなる)が、画素電極と同様の製造工程を経てアクティブマトリクス基板に形成されていることである。
【0164】
つまり、アクティブマトリクス基板において、外部接続端子(例えば、液晶駆動用のICを接続するための端子)が必要な場合、この端子も表面に露出していなければならない。
【0165】
そこで、外部接続端子が設けられるべき領域においても、上述の「下地絶縁膜(中間層)や層間絶縁膜等の絶縁体層の除去」を行うものである。
【0166】
但し、画素電極領域における開口の形成と同一の工程のみで、外部接続端子1404の表面を露出させる必要は必ずしもなく、別のエッチング工程を付加し、その工程にて外部接続端子1404の表面に残存している膜を除去して表面を露出させるようにしてもよい。
【0167】
図20中、「領域P1」が、ドライバーIC4200のリード4100が接続される領域(ボンディングパッド)である。
【0168】
つまり、図21に示すように、ドライバーIC4200は、パッドP1を介してデータ線D1に接続されている。
【0169】
図20において、ドライバーICはテープキャリアパッケージ(TCP)型のICであり、一方のリード4100は異方性導電膜(導電異方性接着剤)4000を介してパッドP1(外部接続端子1404)に接続され、他方のリード4104は、半田4004を介してプリント基板4300に接続されている。
【0170】
なお、図20中、参照番号484は封止材(シール材)であり、参照番号4102はテープキャリアであり、参照番号4002は導電性フィラーである。なお、図9と同じ部分には同じ参照番号を付してある。また、参照符号1010,1012はそれぞれ配向膜であり、液晶460が封入される前にラビング処理されている。すなわち、液晶表示装置を組み立てるには、ラビング処理された配向膜1010を有するアクティブマトリクス基板と、配向膜1012を有する対向基板480とを所定のギャップを有するように対向させ、その後液晶460が封入される。
【0171】
以下、図22〜図27を用いて、図20に示されるアクティブマトリクス基板の製造プロセスを説明する。なお、本製造プロセスは図10〜図14の製造プロセスと共通するため、同じ部分には同じ参照番号を付してある。
【0172】
まず、図22に示すように、TFT(M1),データ線D1,走査線S1(不図示)を基板3000上に形成する。図22において、左側が画素部であり、右端が、外部接続端子が形成される端子部である。
【0173】
次に、図23に示すように、コンタクトホール1620および1630の形成と同時に、開口部1610,1640を形成する。これにより、開口部1610,1640の底面部においては分離層3100の表面が露出する。開口部1610,1640を形成するための特別な工程は不要である。
【0174】
なお、図23では、開口部1610を形成する際に、絶縁膜1600,層間絶縁膜1500および下地SiO2膜(中間層)1000を全部除去しているが、液晶への充分な電圧印加が可能であれば、それらの膜の一部は残存してもよい。例えば、下地SiO2膜(中間層)1000は残してもよい。但し、開口部1640においては、同一工程あるいは別工程のエッチングによって、絶縁膜1600,層間絶縁膜1500および下地SiO2膜(中間層)1000を全部除去する必要がある。
【0175】
また、開口部1610(1640)形成する際に、絶縁膜1600,層間絶縁膜1500および下地SiO2膜(中間層)1000を全部除去する場合でも、本工程で一度に除去するのではなく、本工程ではそれらの膜の一部を除去しておき、後の工程(例えば、薄膜トランジスタ転写後の工程)において、画素電極上に残存している膜を除去して画素電極の表面を露出させるという方法を採用してもよい。
【0176】
次に、図24に示すように、ITOからなる画素電極1700と、同じくITOからなる外部接続端子1404とを同時に形成する。
【0177】
次に、図25に示すように、接着層1800を介して転写体1900にデバイスを接合する。
【0178】
次に、図26に示すように、基板3000側からレーザー光を照射して分離層3100においてアブレーションを生じさせる。
【0179】
次に、基板3000を離脱させ、分離層3100を完全に除去することにより、図27に示すようなアクティブマトリクス基板が形成される。図中、参照番号1710が液晶に対する電圧印加領域であり、領域P1がドライバーICとの接続用のパッドである。
【0180】
なお、以上の説明では、画素部のTFTを構成するn+層1100a,1100bに接続されるトランジスタ電極層1400a,1400bと、画素電極1700および外部接続端子1404とが異なる層に属するデバイス構造(画素電極および外部接続端子が上層,トランジスタ電極が下層)を基に説明したが、これに限定されるものではなく、図28〜図30に示されるように、画素電極および外部接続端子とトランジスタ電極とが同層の場合でも、上述の製造方法を同様に適用可能である。
【0181】
つまり、図28に示すように、TFTの電極コンタクト1622,1630を形成する際に、開口部1612,1642も併せて形成する。これにより、開口部1612,1642を形成するための特別な工程が不要である。
【0182】
次に、図29に示すように、アルミニュウム電極1402と、同じくアルミニュウムからなるデータ線D1(および図示しないが走査線S1)と、ITOからなる画素電極(ITO)1702と、同じくITOからなる外部接続端子1406とを形成する。
【0183】
その後、接着層1800を介して転写体1900にデバイスを接合し、光照射後、基板3000を離脱させることにより、図30に示すような、アクティブマトリクス基板が完成する。
【0184】
なお、以上の画素電極および外部接続端子はITOでなくてもよく、アルミニュウム等の金属電極で形成し、反射型の画素電極とすることもできる。画素電極を金属電極とした場合には、配線抵抗を小さくできる利点がある。このとき、外部接続端子も同一の金属材料で構成されるため、電気的な特性の点で有利である。
【0185】
(第4の実施の形態)
図31〜図38に本発明の第4の実施の形態にかかるデバイスの断面構造を示す。
【0186】
前掲の実施の形態では、デバイスの転写前にあらかじめ画素電極下の絶縁体層を除去していたが、本実施の形態では、転写後に、ブラックマトリクスを用いてセルフアラインで画素電極下の絶縁体層の少なくとも一部を除去する。
【0187】
つまり、ブラックマトリクスを転写元の基板上に形成しておき、このブラックマトリクスが画素電極の周囲に形成されることを利用し、転写後にこのブラックマトリクスを露光マスクとして用いて露光を行い、現像することにより所望のレジストパターンを形成し、そのレジストパターンをエッチングマスクとして用いて画素電極下の絶縁体層を除去するものである。
【0188】
以下、具体的に説明する。
【0189】
まず、図31に示すように、図10と同様にTFT(M1)を形成し、続いてTFT(M1)を覆うように絶縁膜1600を形成し、その絶縁膜1600にコンタクトホールを開口した後、画素電極(ITO膜あるいは金属膜)1790を形成する。ここで注目すべき点は、図11や図15と異なり、絶縁膜1600に開口部を形成しないことである。
【0190】
続いて、ブラックマトリクス1750を形成する。このブラックマトリクス1750は、図34の下側に示されるように、画素電極の主要部(液晶への電圧印加領域)を除いて、その周囲を遮光するべく設けられる。
【0191】
次に、図32に示すように、接着層1800を介してデバイスを転写体1900に接合し、基板300側からレーザー光を照射する。
【0192】
次に、図33に示すように、基板3000を離脱させ、残存する分離層3100も除去する。
【0193】
次に、図34に示すように、基板3000を離脱させて新たに得られた面上に、フォトレジスト5000を形成し、続いて、転写体1900側から露光する。この場合、ブラックマトリクス1750が露光マスクの役目を果たし、画素電極が液晶と接触する領域のみに、自動的に光が照射される。
【0194】
次に、図35に示すように、現像して、フォトレジスト5000をパターニングする。
【0195】
次に、図36に示すように、パターニングされたフォトレジスト5000をマスクとして用いて下地絶縁膜(中間層)1000,ゲート絶縁膜1500,絶縁膜1600をエッチングし、開口部8002を形成する。これにより、画素電極1790の表面が露出する。
【0196】
なお、前掲の実施の形態と同様に、液晶駆動に支障がなければ、画素電極上には、膜が残存していてもよい。また、残存している膜を、別の工程で除去して画素電極の表面を露出させるようにしてもよい。
【0197】
次に、図37に示すように、フォトレジスト5000を除去する。これにより、アクティブマトリクス基板が完成する。
【0198】
そして、このアクティブマトリクス基板を用いて、図38に示すような液晶表示装置を製造する。図38において、図9と同じ部分には同じ参照番号を付してある。
【0199】
なお、上述の例ではブラックマトリクスのみを形成したが、フォトレジストの露光条件さえ満たせば、図18,図19の場合と同様に、カラーフィルタをアクティブマトリクス基板上に形成してもよい。
【0200】
また、同様の方法により、前掲の実施の形態と同様に、画素電極のみならず外部接続端子を形成することも可能である。
【0201】
(第5の実施の形態)
図39〜図42に本発明の第5の実施の形態にかかるデバイスの断面構造が示される。
【0202】
本実施の形態では、転写元基板上に薄膜トランジスタを形成する場合、画素電極を先に形成しておく。これにより、デバイスの転写後に、転写元基板を離脱させると、画素電極の表面が自動的に露出することになる。
【0203】
つまり、図39に示すように、分離層3100上にアルミニュウム電極7100およびITOからなる画素電極7000を形成する。画素電極7000はアルミニュウム等の金属で形成してもよく、この場合は、画素電極7000は、アルミニュウム電極7100と同時に形成することができる。
【0204】
次に、図40に示すように、層間絶縁膜7200、ソース,ドレイン層7300a,7300b、ゲート絶縁膜7400,ゲート電極7500を形成した後、接着層7600を介して転写体7700にデバイスを接合する。次に、基板3000側からレーザー光を照射する。
【0205】
次に、図41に示すように、基板3000を離脱させ、残存する分離層3100を除去する。これにより、アクティブマトリクス基板が完成する。
【0206】
そして、このアクティブマトリクス基板を用いて、図42に示すような液晶表示装置を製造する。図42において、図9と同じ部分には同じ参照番号を付してある。
【0207】
図42において、参照番号4100はドライバーICのリードであり、参照番号4102はテープキャリアであり、参照番号4000は導電異方性接着剤であり、参照番号4002は導電性フィラーである。
【0208】
以上説明したように、本発明によれば、転写技術を用いる結果としてデバイスの上下が逆転することに起因する不都合を効果的に除去できる。よって、薄膜素子の製造時に使用する基板と、例えば製品の実使用時に使用する基板(製品の用途からみて好ましい性質をもった基板)とを、独立に自由に選択することが可能となる。例えばフレキシブルなプラスチック基板を用いたアクティブマトリクス基板も形成可能である。
【0209】
アクティブマトリクス基板は、液晶表示装置のみならずその他の用途にも使用可能である。例えば、TFTにより構成された電子回路(コンピュータ等)を搭載したアクティブマトリクス基板等も形成できる。
【0210】
なお、本発明は前掲の実施の形態に限定されるものではなく、種々に変形可能である。例えば、前掲の各実施の形態においては、薄膜トランジスタ(TFT)の構造として、チャネルの形成後にゲート電極をチャネルの上方に配置するタイプ(トップゲート型)を例にとって説明しているが、ゲート電極をチャネル形成の前に形成するタイプ(ボトムゲート型)のTFTを使用することもできる。
【0211】
【図面の簡単な説明】
【図1】薄膜素子の転写方法の第1の工程を示す断面図である。
【図2】薄膜素子の転写方法の第2の工程を示す断面図である。
【図3】薄膜素子の転写方法の第3の工程を示す断面図である。
【図4】薄膜素子の転写方法の第4の工程を示す断面図である。
【図5】薄膜素子の転写方法の第5の工程を示す断面図である。
【図6】薄膜素子の転写方法の第6の工程を示す断面図である。
【図7】液晶表示装置の全体構成を説明するための図である。
【図8】液晶表示装置の要部の構成を示す図である。
【図9】液晶表示装置の要部の構造を示す断面図である。
【図10】本発明の第1の実施の形態にかかるアクティブマトリクス基板の製造方法の第1の工程を示す断面図である。
【図11】 本発明の第1の実施の形態にかかるアクティブマトリクス基板の製造方法の第2の工程を示す断面図である。
【図12】本発明の第1の実施の形態にかかるアクティブマトリクス基板の製造方法の第3の工程を示す断面図である。
【図13】本発明の第1の実施の形態にかかるアクティブマトリクス基板の製造方法の第4の工程を示す断面図である。
【図14】本発明の第1の実施の形態にかかるアクティブマトリクス基板の製造方法の第5の工程を示す断面図である。
【図15】第1の実施の形態に関連する変形例にかかるアクティブマトリクス基板の製造方法の第1の工程を示す断面図である。
【図16】第1の実施の形態に関連する変形例にかかるアクティブマトリクス基板の製造方法の第2の工程を示す断面図である。
【図17】第1の実施の形態に関連する変形例にかかるアクティブマトリクス基板の製造方法の第3の工程を示す断面図である。
【図18】本発明の第2の実施の形態にかかるアクティブマトリクス基板の製造方法の第1の工程を示す断面図である。
【図19】本発明の第2の実施の形態にかかるアクティブマトリクス基板の製造方法の第2の工程を示す断面図である。
【図20】本発明の第3の実施の形態にかかる液晶表示装置の要部の構造を示す断面図である。
【図21】図20の液晶表示装置の電気的な接続を示す図である。
【図22】本発明の第3の実施の形態にかかるアクティブマトリクス基板の製造方法の第1の工程を示す断面図である。
【図23】本発明の第3の実施の形態にかかるアクティブマトリクス基板の製造方法の第2の工程を示す断面図である。
【図24】本発明の第3の実施の形態にかかるアクティブマトリクス基板の製造方法の第3の工程を示す断面図である。
【図25】本発明の第3の実施の形態にかかるアクティブマトリクス基板の製造方法の第4の工程を示す断面図である。
【図26】本発明の第3の実施の形態にかかるアクティブマトリクス基板の製造方法の第5の工程を示す断面図である。
【図27】本発明の第3の実施の形態にかかるアクティブマトリクス基板の製造方法の第6の工程を示す断面図である。
【図28】第3の実施の形態に関連する変形例にかかるアクティブマトリクス基板の製造方法の第1の工程を示す断面図である。
【図29】第3の実施の形態に関連する変形例にかかるアクティブマトリクス基板の製造方法の第2の工程を示す断面図である。
【図30】第3の実施の形態に関連する変形例にかかるアクティブマトリクス基板の製造方法の第3の工程を示す断面図である。
【図31】本発明の第4の実施の形態にかかるアクティブマトリクス基板の製造方法の第1の工程を示す断面図である。
【図32】本発明の第4の実施の形態にかかるアクティブマトリクス基板の製造方法の第2の工程を示す断面図である。
【図33】本発明の第4の実施の形態にかかるアクティブマトリクス基板の製造方法の第3の工程を示す断面図である。
【図34】本発明の第4の実施の形態にかかるアクティブマトリクス基板の製造方法の第4の工程を示す断面図である。
【図35】本発明の第4の実施の形態にかかるアクティブマトリクス基板の製造方法の第5の工程を示す断面図である。
【図36】本発明の第4の実施の形態にかかるアクティブマトリクス基板の製造方法の第6の工程を示す断面図である。
【図37】本発明の第4の実施の形態にかかるアクティブマトリクス基板の製造方法の第7の工程を示す断面図である。
【図38】本発明の第4の実施の形態にかかる液晶表示装置の断面図である。
【図39】本発明の第5の実施の形態にかかるアクティブマトリクス基板の製造方法の第1の工程を示す断面図である。
【図40】本発明の第5の実施の形態にかかるアクティブマトリクス基板の製造方法の第2の工程を示す断面図である。
【図41】本発明の第5の実施の形態にかかるアクティブマトリクス基板の製造方法の第3の工程を示す断面図である。
【図42】本発明の第5の実施の形態にかかる液晶表示装置の断面図である。
【符号の説明】
100 基板
120 アモルファスシリコン層(レーザー吸収層)
140 薄膜デバイス層
160 接着層
180 転写体
1000 下地SiO2膜(中間層)
1500,1600 絶縁膜
1700 画素電極(ITOあるいは金属電極)
1800 接着層
1900 転写体(プラスチック基板等)
Claims (11)
- マトリクス状に配置された走査線と信号線とに接続された薄膜トランジスタと、その薄膜トランジスタに接続された画素電極とを含んで画素部が構成されるアクティブマトリクス基板を製造する方法であって、基板上に分離層を形成する工程と、
前記分離層上に前記薄膜トランジスタを形成する工程と、
前記薄膜トランジスタおよび前記分離層の上に絶縁膜を形成する工程と、
前記画素電極を形成すべき電圧印加領域と対応する位置にて、前記絶縁膜の少なくとも一部を選択的に除去して開口部を形成する工程と、
前記開口部に前記画素電極を形成し、前記開口部領域にて前記画素電極を露出させて前記電圧印加領域を形成する工程と、
前記薄膜トランジスタを、接着層を介して転写体に接合する工程と、
前記基板を前記分離層から離脱させる工程と、
を具備し、これにより、前記転写体を新たな基板とするアクティブマトリクス基板を製造することを特徴とするアクティブマトリクス基板の製造方法。 - マトリクス状に配置された走査線と信号線とに接続された薄膜トランジスタと、その薄膜トランジスタに接続された画素電極とを含んで画素部が構成されるアクティブマトリクス基板を製造する方法であって、
基板上に分離層を形成する工程と、
前記分離層上に、所定の中間層を形成する工程と、
前記中間層上に前記薄膜トランジスタを形成する工程と、
前記薄膜トランジスタおよび前記中間層の上に絶縁膜を形成する工程と、
前記画素電極を形成すべき電圧印加領域と対応する位置にて、前記絶縁膜及び前記中間層の少なくとも一部を選択的に除去して開口部を形成する工程と、
前記開口部に前記画素電極を形成し、前記開口部領域にて前記画素電極を露出させて前記電圧印加領域を形成する工程と、
前記薄膜トランジスタを、接着層を介して転写体に接合する工程と、
前記基板を前記分離層から離脱させる工程と、
を具備し、これにより、前記転写体を新たな基板とするアクティブマトリクス基板を製造することを特徴とするアクティブマトリクス基板の製造方法。 - 請求項1または請求項2のいずれかにおいて、
前記開口部の形成は、前記薄膜トランジスタに前記画素電極を電気的に接続するためのコンタクトホールの形成工程を兼用して行われることを特徴とするアクティブマトリクス基板の製造方法。 - 請求項3において、
前記コンタクトホールは、前記画素電極を、前記薄膜トランジスタを構成する不純物層に直接に接続するために使用されることを特徴とするアクティブマトリクス基板の製造方法。 - 請求項3において、
前記コンタクトホールは、前記画素電極を、前記薄膜トランジスタを構成する不純物層に接続されている電極に接続するために使用されることを特徴とするアクティブマトリクス基板の製造方法。 - 請求項1〜請求項5のいずれかにおいて、
前記画素電極を形成する工程の後に、さらに、カラーフィルタまたは遮光膜の少なくとも一方を形成する工程を具備することを特徴とするアクティブマトリクス基板の製造方法。 - 請求項1において、
前記薄膜トランジスタが形成されていない位置であって、前記電圧印加領域と対応しない位置にて、前記絶縁膜の少なくとも一部を選択的に除去して他の開口部を形成する工程と、
前記他の開口部に外部接続端子を形成し、前記他の開口部領域にて前記外部接続端子を 露出させる工程と、
をさらに具備することを特徴とするアクティブマトリクス基板の製造方法。 - 請求項7において、
前記他の開口部に、前記画素電極と同一の材料からなる導電層または前記薄膜トランジスタを構成する不純物層に接続されている電極と同一の材料からなる導電層を形成することを特徴とするアクティブマトリクス基板の製造方法。 - 請求項1〜請求項8のいずれかにおいて、
前記基板の離脱後に、前記転写体側に残存している前記分離層を除去する工程をさらに有することを特徴とするアクティブマトリクス基板の製造方法。 - 請求項1〜請求項9のいずれかに記載のアクティブマトリクス基板の製造方法により製造されたアクティブマトリクス基板。
- 請求項10に記載のアクティブマトリクス基板を具備する液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33787597A JP3738799B2 (ja) | 1996-11-22 | 1997-11-21 | アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8-327688 | 1996-11-22 | ||
JP32768896 | 1996-11-22 | ||
JP33787597A JP3738799B2 (ja) | 1996-11-22 | 1997-11-21 | アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003424183A Division JP3738850B2 (ja) | 1996-11-22 | 2003-12-22 | アクティブマトリクス基板および液晶表示装置 |
JP2005255679A Division JP4229107B2 (ja) | 1996-11-22 | 2005-09-02 | アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10206896A JPH10206896A (ja) | 1998-08-07 |
JP3738799B2 true JP3738799B2 (ja) | 2006-01-25 |
Family
ID=26572601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33787597A Expired - Fee Related JP3738799B2 (ja) | 1996-11-22 | 1997-11-21 | アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3738799B2 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3682714B2 (ja) * | 2000-06-16 | 2005-08-10 | 共同印刷株式会社 | アクティブマトリックス層および転写方法 |
JP3862202B2 (ja) * | 2000-06-16 | 2006-12-27 | 共同印刷株式会社 | アクティブマトリックス層および転写方法 |
JP4019305B2 (ja) * | 2001-07-13 | 2007-12-12 | セイコーエプソン株式会社 | 薄膜装置の製造方法 |
US6814832B2 (en) | 2001-07-24 | 2004-11-09 | Seiko Epson Corporation | Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance |
TW586231B (en) | 2001-07-24 | 2004-05-01 | Seiko Epson Corp | Transfer method, methods of manufacturing thin film devices and integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, manufacturing methods of IC card and electronic appliance |
JP2004072049A (ja) * | 2002-08-09 | 2004-03-04 | Ricoh Co Ltd | 有機tft素子及びその製造方法 |
JP4637477B2 (ja) * | 2002-12-27 | 2011-02-23 | 株式会社半導体エネルギー研究所 | 剥離方法 |
WO2004064018A1 (ja) * | 2003-01-15 | 2004-07-29 | Semiconductor Energy Laboratory Co., Ltd. | 剥離方法及びその剥離方法を用いた表示装置の作製方法 |
JP2004349513A (ja) * | 2003-05-22 | 2004-12-09 | Seiko Epson Corp | 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器 |
JP4310685B2 (ja) * | 2003-09-03 | 2009-08-12 | セイコーエプソン株式会社 | 転写装置 |
JP5153058B2 (ja) * | 2005-02-25 | 2013-02-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4650066B2 (ja) * | 2005-04-01 | 2011-03-16 | セイコーエプソン株式会社 | 転写用基板、可撓性配線基板の製造方法および電子機器の製造方法 |
CN101385039B (zh) * | 2006-03-15 | 2012-03-21 | 株式会社半导体能源研究所 | 半导体器件 |
WO2009037797A1 (ja) * | 2007-09-20 | 2009-03-26 | Sharp Kabushiki Kaisha | 表示装置の製造方法及び積層構造体 |
JP5309672B2 (ja) * | 2008-04-21 | 2013-10-09 | カシオ計算機株式会社 | 薄膜素子およびその製造方法 |
KR101824425B1 (ko) | 2008-12-17 | 2018-02-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 전자 기기 |
US7994714B2 (en) * | 2009-02-11 | 2011-08-09 | Global Oled Technology Llc | Display device with chiplets and light shields |
JP5483151B2 (ja) * | 2009-03-05 | 2014-05-07 | カシオ計算機株式会社 | 薄膜素子およびその製造方法 |
US10586817B2 (en) | 2016-03-24 | 2020-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and separation apparatus |
KR102340066B1 (ko) | 2016-04-07 | 2021-12-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박리 방법 및 플렉시블 디바이스의 제작 방법 |
KR102318625B1 (ko) * | 2016-04-12 | 2021-10-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박리 방법 및 플렉시블 디바이스의 제작 방법 |
KR102378976B1 (ko) | 2016-05-18 | 2022-03-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박리 방법, 표시 장치, 모듈, 및 전자 기기 |
KR102515871B1 (ko) | 2016-10-07 | 2023-03-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 유리 기판의 세정 방법, 반도체 장치의 제작 방법, 및 유리 기판 |
JP6910127B2 (ja) * | 2016-10-21 | 2021-07-28 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
JP6792405B2 (ja) * | 2016-10-21 | 2020-11-25 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
JP6931985B2 (ja) * | 2016-10-21 | 2021-09-08 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
WO2018087631A1 (en) * | 2016-11-09 | 2018-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device, display module, electronic device, and method for manufacturing the display device |
-
1997
- 1997-11-21 JP JP33787597A patent/JP3738799B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10206896A (ja) | 1998-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3738799B2 (ja) | アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置 | |
USRE40601E1 (en) | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device | |
US6127199A (en) | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device | |
JP4619462B2 (ja) | 薄膜素子の転写方法 | |
JP3809733B2 (ja) | 薄膜トランジスタの剥離方法 | |
JP3809712B2 (ja) | 薄膜デバイスの転写方法 | |
JP3738798B2 (ja) | アクティブマトリクス基板の製造方法及び液晶パネルの製造方法 | |
JP4042182B2 (ja) | Icカードの製造方法及び薄膜集積回路装置の製造方法 | |
US6645830B2 (en) | Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device and liquid crystal display device produced by the same | |
KR100494479B1 (ko) | 액티브 매트릭스 기판의 제조 방법 | |
JP3809710B2 (ja) | 薄膜素子の転写方法 | |
JP4229107B2 (ja) | アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置 | |
JP3837807B2 (ja) | 転写された薄膜構造ブロック間の電気的導通をとる方法,アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶装置 | |
JP4619644B2 (ja) | 薄膜素子の転写方法 | |
JP2009076852A (ja) | 薄膜素子、薄膜素子の製造方法、及び表示装置 | |
JP3849683B2 (ja) | 薄膜トランジスタの剥離方法 | |
JP4525603B2 (ja) | 薄膜トランジスタの転写方法 | |
JP4619645B2 (ja) | 薄膜素子の転写方法 | |
JP3738850B2 (ja) | アクティブマトリクス基板および液晶表示装置 | |
JP3809833B2 (ja) | 薄膜素子の転写方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051012 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051025 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131111 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |