JP3809712B2 - 薄膜デバイスの転写方法 - Google Patents
薄膜デバイスの転写方法 Download PDFInfo
- Publication number
- JP3809712B2 JP3809712B2 JP24219897A JP24219897A JP3809712B2 JP 3809712 B2 JP3809712 B2 JP 3809712B2 JP 24219897 A JP24219897 A JP 24219897A JP 24219897 A JP24219897 A JP 24219897A JP 3809712 B2 JP3809712 B2 JP 3809712B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- substrate
- amorphous silicon
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の属する技術分野】
本発明は、薄膜デバイスの転写方法に関する。
【0002】
【背景技術】
例えば、薄膜トランジスタ(TFT)を用いた液晶ディスプレイを製造するに際しては、基板上に薄膜トランジスタをCVD等により形成する工程を経る。薄膜トランジスタを基板上に形成する工程は高温処理を伴うため、基板は耐熱性に優れる材質のもの、すなわち、軟化点および融点が高いものを使用する必要がある。そのため、現在では、1000℃程度の温度に耐える基板としては石英ガラスが使用され、500℃前後の温度に耐える基板としては耐熱ガラスが使用されている。
【0003】
【発明が解決しようとする課題】
上述のように、薄膜デバイスを搭載する基板は、それらの薄膜デバイスを製造するための条件を満足するものでなければならない。つまり、使用する基板は、搭載されるデバイスの製造条件を必ず満たすように決定される。
【0004】
しかし、TFT等の薄膜デバイスを搭載した基板が完成した後の段階のみに着目すると、上述の「基板」が必ずしも好ましくないこともある。
【0005】
例えば、上述のように、高温処理を伴う製造プロセスを経る場合には、石英基板や耐熱ガラス基板等が用いられるが、これらは非常に高価であり、したがって製品価格の上昇を招く。
【0006】
また、ガラス基板は重く、割れやすいという性質をもつ。パームトップコンピュータや携帯電話機等の携帯用電子機器に使用される液晶ディスプレイでは、可能な限り安価で、軽くて、多少の変形にも耐え、かつ落としても壊れにくいのが望ましいが、現実には、ガラス基板は重く、変形に弱く、かつ落下による破壊の恐れがあるのが普通である。
【0007】
つまり、製造条件からくる制約と製品に要求される好ましい特性との間に溝があり、これら双方の条件や特性を満足させることは極めて困難であった。
【0008】
そこで本発明者等は、薄膜デバイスを含む被転写層を従来のプロセスにて第1の基板上に形成した後に、この薄膜デバイスを含む被転写層を第1の基板から離脱させて、第2の基板に転写させる技術を提案している(特願平8−225643号)。このために、第1の基板と被転写層である薄膜デバイスとの間に、分離層を形成している。この分離層に光を照射することで、分離層の層内および/または界面を剥離させて、第1の基板と被転写層との結合力を弱めることで、被転写層を第1の基板から離脱させることを可能としている。
【0009】
ここで、本発明者のさらなる解析によると、分離層に光を照射する際に、その光エネルギーを過度に高めると、分離層に剥離を生じさせるに足るエネルギー以上の光が、分離層から漏れて、被転写層の薄膜デバイスに入射することが判明した。この光漏れにより、第2の基板に転写された薄膜デバイスの特性例えば電気的特性が、第1の基板に形成された薄膜デバイスと比較して劣化する場合が生ずることが判明した。
【0010】
この劣化する特性としては、例えば薄膜デバイスとしてTFTを形成した場合、
分離層に光を照射する工程において、照射した光がチャネル層にダメージを与え、オン電流の減少、オフ電流の増大を引き起こし、最悪の場合には、TFTを破壊してしまうことを突き止めた。
【0011】
さらには、本発明者等の実験によれば、分離層の層内および/または界面に剥離を生じさせる工程にて、薄膜デバイスを含む被転写層が変形または破壊されることがあった。
【0012】
本発明は、上記事情に鑑みてなされたものであり、その目的の一つは、薄膜デバイスの製造時に使用する第1の基板と、例えば製品の実使用時に使用する第2の基板(製品の用途からみて好ましい性質をもった基板)とを、独立に自由に選択することを可能とし、かつ、分離層に照射される光エネルギーを低減させることができる構造を備えた薄膜デバイスの転写方法を提供することにある。
【0015】
【課題を解決するための手段】
上述した課題を解決する本発明は、以下のような構成をしている。
【0016】
請求項1に記載の発明は、透光性の基板上の薄膜デバイスを含む被転写層を転写体に転写する方法であって、
前記透光性の基板上にアモルファスシリコン層を形成する第1工程と、
前記アモルファスシリコン層上に前記薄膜デバイスを含む前記被転写層を形成する第2工程と、
前記薄膜デバイスを含む前記被転写層を接着層を介して前記転写体に接合する第3工程と、
前記透光性の基板を介して前記アモルファスシリコン層に光を照射し、前記アモルファスシリコン層の層内および/または界面において剥離を生じさせて、前記透光性の基板と前記被転写層との結合力を低下させる第4工程と、
前記第3及び第4工程後に、前記基板を前記被転写層から離脱させる第5工程と、
を有し、
前記第2工程にて形成される前記被転写層は薄膜トランジスタを含み、前記第1工程にて形成される前記アモルファスシリコン層の膜厚は、前記第2工程にて形成される前記薄膜トランジスタのチャネル層の膜厚よりも薄く形成されることを特徴とする。
【0017】
デバイス製造における信頼性が高い例えば石英基板などの基板上に、例えば、光を吸収する特性をもつ分離層を設けておき、その基板上にTFT等の薄膜デバイスを形成する。次に、特に限定されないが、例えば接着層を介して薄膜デバイスを所望の転写体に接合し、その後に分離層に光を照射し、これによって、その分離層において剥離現象を生じせしめて、その分離層と前記基板との間の密着性を低下させる。そして、基板に力を加えてその基板を薄膜デバイスから離脱させる。これにより、どのような転写体にでも、所望の、信頼性の高いデバイスを転写(形成)できることになる。
【0018】
ここで、請求項1の発明では第1工程にて基板上に形成され、第4工程にて光照射により剥離を生ずる層として、アモルファスシリコン層を用いている。このアモルファスシリコン層は、図31に示すように、膜厚が薄くなるほど、該アモルファスシリコン層に光照射されて剥離(図31ではアブレーションと称している)を生じさせるに必要な光エネルギーを小さくできる。
【0019】
ここで、第2工程にて形成される被転写層は、薄膜デバイスとして薄膜トランジスタを含んでおり、そのチャネル層はポリシリコンあるいはアモルファスシリコンなどのシリコン層にて形成され、一般に25nmを越える例えば50nm程度の膜厚にて形成される。請求項1の発明では、第1工程にて形成される分離層(アブレーション層)としてのアモルファスシリコンの膜厚を、被転写層中の薄膜トランジスタのチャネル層よりも薄く形成している。従って、光照射工程での消費エネルギーが低減すると共に、それに用いる光源装置の小型化が図れる。さらには、照射される光エネルギーが少ないために、万一アモルファスシリコン層から光漏れして、その漏れた光が薄膜デバイスに入射しても、光エネルギーが少ない分だけ薄膜デバイスの特性の劣化が低減する。
【0020】
請求項2の発明は、請求項1の発明でのアモルファスシリコン層の膜厚の定義に代えて、該層の膜厚を25nm以下と定義したものである。
【0021】
上述した通り、アモルファスシリコン層は、図31に示すように、膜厚が薄くなるほど、該アモルファスシリコン層に光照射されて剥離を生じさせるに必要な光エネルギーを小さくでき、請求項2にて定義した膜厚であれば、光エネルギーを十分小さくできる。なお、アモルファスシリコン層の膜厚範囲は、5〜25nmとすることが好ましく、さらに好ましくは15nm以下、あるいは請求項3に示すように11nm以下とすると、アモルファスシリコン層に光照射されて剥離を生じさせるに必要な光エネルギーをさらに小さくできる。
【0022】
請求項4の発明は、請求項1乃至3のいずれかにおいて、
前記第2工程では、低圧気相成長法(LPCVD)にて前記アモルファスシリコン層を形成することを特徴とする。
【0023】
LPCVDにてアモルファスシリコン層を形成すると、プラズマCVD、大気圧(AP)CVD、ECRなどと比較して、密着性が高く、前記薄膜デバイスを含む被転写層を形成する際に、水素が発生し、膜剥がれ等の不良が発生する危険が少ない。
【0035】
また、薄膜デバイスの転写体への接合に用いられる接着層として、例えば、平坦化作用をもつ物質(例えば、熱硬化性樹脂)を用いれば、薄膜デバイスを含む被転写層の表面に多少の段差が生じていたとしても、その段差は平坦化されて無視できるようになり、よって常に良好な転写体への接合が可能となり、便利である。
【0036】
前記転写体に付着している前記分離層を除去する工程を、さらに有することが好ましい。
【0037】
不要な分離層を完全に除去するものである。
【0038】
ここで、転写体の好まし材質、特性などについて言及すれば、まず前記転写体は、透明基板であることが好ましい。
【0039】
この透明基板として、例えば、ソーダガラス基板等の安価な基板や、可撓性を有する透明なプラスチックフィルム等を挙げることができる。透明基板とすれば、例えば薄膜デバイスがTFTであれば、これが転写された転写体を液晶パネル用の基板として利用できる。
【0040】
また、前記転写体は、被転写層の形成の際の最高温度をTmaxとしたとき、ガラス転移点(Tg)または軟化点が前記Tmax以下の材料で構成されていることが好ましい。
【0041】
デバイス製造時の最高温度に耐えられず、従来は使用できなかった安価なガラス基板等を、自由に使用できるようになるからである。
【0042】
本発明によれば、前記転写体は、ガラス転移点(Tg)または軟化点が、前記薄膜デバイスの形成プロセスの最高温度以下であってもよく、なぜなら、薄膜デバイスの形成時に転写体がその最高温度に晒されることがないからである。
【0043】
前記転写体は、合成樹脂またはガラス材で構成することができる。
【0044】
例えば、プラスチックフィルム等の撓み性(可撓性)を有する合成樹脂板に薄膜デバイスを転写すれば、剛性の高いガラス基板では得られないような優れた特性が実現可能である。本発明を液晶表示装置に適用すれば、しなやかで、軽くかつ落下にも強いディスプレイ装置が実現する。
【0045】
また、例えば、ソーダガラス基板等の安価な基板も転写体として使用できる。ソーダガラス基板は低価格であり、経済的に有利な基板である。ソーダガラス基板は、TFT製造時の熱処理によりアルカリ成分が溶出するといった問題があり、従来は、アクティブマトリクス型の液晶表示装置への適用が困難であった。しかし、本発明によれば、すでに完成した薄膜デバイスを転写するため、上述の熱処理に伴う問題は解消される。よってアクティブマトリクス型の液晶表示装置の分野において、ソーダガラス基板等の従来問題があった基板も使用可能となる。
【0046】
次に、分離層及び被転写層が形成される基板の材質、特性などについて言及すれば、前記透光性基板は耐熱性を有することが好ましい。
【0047】
薄膜デバイスの製造時に所望の高温処理が可能となり、信頼性が高く高性能の薄膜デバイスを製造することができるからである。
【0048】
また、前記基板は、310nmの光を10%以上透過することが好ましい。このとき、前記光照射工程では、310nmの波長を含む光を照射する。
【0049】
分離層においてアブレーションを生じさせるに足る光エネルギーを、基板を介して効率よく行うものである。
【0050】
次に、分離層の好ましい材質、特性などについて説明すると、前記分離層は、アモルファスシリコンで構成されていることが好ましい。
【0051】
アモルファスシリコンは光を吸収し、また、その製造も容易であり、実用性が高い。
【0052】
さらには、前記アモルファスシリコンは、水素(H)を2原子%以上含有することが好ましい。
【0053】
水素を含むアモルファスシリコンを用いた場合、光の照射に伴い水素が放出され、これによって分離層内に内圧が生じて、分離層における剥離を促す作用がある。
【0054】
あるいは、前記アモルファスシリコンは、水素(H)を10原子%以上含有することができる。
【0055】
水素の含有率が増えることにより、分離層における剥離を促す作用がより顕著になる。
【0056】
分離層の他の材質として、窒化シリコンを挙げることができる。
【0057】
分離層のさらに他の材質として、水素含有合金を挙げることができる。
【0058】
分離層として水素含有合金を用いると、光の照射に伴い水素が放出され、これによって分離層における剥離が促進される。
【0059】
分離層のさらに他の材質として、窒素含有金属合金を挙げることができる。
【0060】
分離層として窒素含有合金を用いると、光の照射に伴い窒素が放出され、これによって分離層における剥離が促進される。
【0061】
この分離層は、多層膜とすることもできる。
【0062】
単層膜に限定されないことを明らかとしたものである。
【0063】
この多層膜は、アモルファスシリコン膜とその上に形成された金属膜とから構成することができる。
【0064】
分離層のさらに他の材質として、セラミックス,金属,有機高分子材料の少なくとも一種から構成することができる。
【0065】
分離層として実際に使用可能なものをまとめて例示したものである。金属としては、例えば、水素含有合金や窒素含有合金も使用可能である。この場合、アモルファスシリコンの場合と同様に、光の照射に伴う水素ガスや窒素ガスの放出によって、分離層における剥離が促進される。
【0066】
次に、光照射工程にて用いる光について説明すると、レーザー光を用いることが好ましい。
【0067】
レーザー光はコヒーレント光であり、分離層内において剥離を生じさせるのに適する。
【0068】
このレーザ光は、その波長を、100nm〜350nmとすることができる。
【0069】
短波長で光エネルギーのレーザー光を用いることにより、分離層における剥離を効果的に行うことができる。
【0070】
上述の条件を満たすレーザーとしては、例えば、エキシマレーザーがある。エキシマレーザーは、短波長紫外域の高エネルギーのレーザー光出力が可能なガスレーザーであり、レーザー媒質として希ガス(Ar,Kr,Xe)とハロゲンガス(F2,HCl)とを組み合わせたものを用いることにより、代表的な4種類の波長のレーザー光を出力することができる(XeF=351nm,XeCl=308nm,KrF=248nm,ArF=193nm)。
【0071】
エキシマレーザー光の照射により、基板上に設けられている分離層において、熱影響のない分子結合の直接の切断やガスの蒸発等の作用を生じせしめることができる。
【0072】
レーザ光の波長としては、350nm〜1200nmを採用することもできる。
【0073】
分離層において、例えばガス放出,気化,昇華等の相変化を起こさせて分離特性を与える場合には、波長が350nm〜1200nm程度のレーザー光も使用可能である。
【0074】
次に、薄膜デバイスについて説明すると、前記薄膜デバイスを薄膜トランジスタ(TFT)とすることができる。
【0075】
高性能なTFTを、所望の転写体上に自由に転写(形成)できる。よって、種々の電子回路をその転写体上に搭載することも可能となる。
【0091】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【0092】
(第1の実施の形態)
図1〜図6は本発明の第1の実施の形態(薄膜デバイスの転写方法)を説明するための図である。
【0093】
[工程1]
図1に示すように、基板100上に分離層(光吸収層)120を形成する。
【0094】
以下、基板100および分離層120について説明する。
【0095】
▲1▼基板100についての説明
基板100は、光が透過し得る透光性を有するものであるのが好ましい。
【0096】
この場合、光の透過率は10%以上であるのが好ましく、50%以上であるのがより好ましい。この透過率が低過ぎると、光の減衰(ロス)が大きくなり、分離層120を剥離するのにより大きな光量を必要とする。
【0097】
また、基板100は、信頼性の高い材料で構成されているのが好ましく、特に、耐熱性に優れた材料で構成されているのが好ましい。その理由は、例えば後述する被転写層140や中間層142を形成する際に、その種類や形成方法によってはプロセス温度が高くなる(例えば350〜1000℃程度)ことがあるが、その場合でも、基板100が耐熱性に優れていれば、基板100上への被転写層140等の形成に際し、その温度条件等の成膜条件の設定の幅が広がるからである。
【0098】
従って、基板100は、被転写層140の形成の際の最高温度をTmaxとしたとき、歪点がTmax以上の材料で構成されているのものが好ましい。具体的には、基板100の構成材料は、歪点が350℃以上のものが好ましく、500℃以上のものがより好ましい。このようなものとしては、例えば、石英ガラス、コーニング7059、日本電気ガラスOA−2等の耐熱性ガラスが挙げられる。
【0099】
また、基板100の厚さは、特に限定されないが、通常は、0.1〜5.0mm程度であるのが好ましく、0.5〜1.5mm程度であるのがより好ましい。基板100の厚さが薄すぎると強度の低下を招き、厚すぎると、基板100の透過率が低い場合に、光の減衰を生じ易くなる。なお、基板100の光の透過率が高い場合には、その厚さは、前記上限値を超えるものであってもよい。なお、光を均一に照射できるように、基板100の厚さは、均一であるのが好ましい。
【0100】
▲2▼分離層120の説明
分離層120は、照射される光を吸収し、その層内および/または界面において剥離(以下、「層内剥離」、「界面剥離」と言う)を生じるような性質を有するものであり、好ましくは、光の照射により、分離層120を構成する物質の原子間または分子間の結合力が消失または減少すること、すなわち、アブレーションが生じて層内剥離および/または界面剥離に至るものがよい。
【0101】
さらに、光の照射により、分離層120から気体が放出され、分離効果が発現される場合もある。すなわち、分離層120に含有されていた成分が気体となって放出される場合と、分離層120が光を吸収して一瞬気体になり、その蒸気が放出され、分離に寄与する場合とがある。このような分離層120の組成としては、例えば、次のA〜Eに記載されるものが挙げられる。
【0102】
A.アモルファスシリコン(a−Si)
このアモルファスシリコン中には、水素(H)が含有されていてもよい。この場合、Hの含有量は、2原子%以上程度であるのが好ましく、2〜20原子%程度であるのがより好ましい。このように、水素(H)が所定量含有されていると、光の照射によって水素が放出され、分離層120に内圧が発生し、それが上下の薄膜を剥離する力となる。アモルファスシリコン中の水素(H)の含有量は、成膜条件、例えばCVDにおけるガス組成、ガス圧、ガス雰囲気、ガス流量、温度、基板温度、投入パワー等の条件を適宜設定することにより調整することができる。
【0103】
B.酸化ケイ素又はケイ酸化合物、酸化チタンまたはチタン酸化合物、酸化ジルコニウムまたはジルコン酸化合物、酸化ランタンまたはランタン酸化化合物等の各種酸化物セラミックス、透電体(強誘電体)あるいは半導体
酸化ケイ素としては、SiO、SiO2、Si3O2が挙げられ、ケイ酸化合物としては、例えばK2SiO3、Li2SiO3、CaSiO3、ZrSiO4、Na2SiO3が挙げられる。
【0104】
酸化チタンとしては、TiO、Ti203、Ti02が挙げられ、チタン酸化合物としては、例えば、BaTi04、BaTiO3、Ba2Ti9O20、BaTi5O11、CaTiO3、SrTiO3、PbTiO3、MgTiO3、ZrTiO2、SnTiO4、Al2TiO5、FeTiO3が挙げられる。
【0105】
酸化ジルコニウムとしては、ZrO2が挙げられ、ジルコン酸化合物としては、例えばBaZrO3、ZrSiO4、PbZrO3、MgZrO3、K2ZrO3が挙げられる。
【0106】
C.PZT、PLZT、PLLZT、PBZT等のセラミックスあるいは誘電体(強誘電体)
D.窒化珪素、窒化アルミ、窒化チタン等の窒化物セラミックス
E.有機高分子材料
有機高分子材料としては、−CH−、−CO−(ケトン)、−CONH−(アミド)、−NH−(イミド)、−COO−(エステル)、−N=N−(アゾ)、ーCH=N−(シフ)等の結合(光の照射によりこれらの結合が切断される)を有するもの、特に、これらの結合を多く有するものであればいかなるものでもよい。また、有機高分子材料は、構成式中に芳香族炭化水素(1または2以上のベンゼン環またはその縮合環)を有するものであってもよい。
【0107】
このような有機高分子材料の具体例としては、ポリエチレン,ポリプロピレンのようなポリオレフィン,ポリイミド,ポリアミド,ポリエステル,ポリメチルメタクリレート(PMMA),ポリフェニレンサルファイド(PPS),ポリエーテルスルホン(PES),エポキシ樹脂等があげられる。
【0108】
F.金属
金属としては、例えば、Al,Li,Ti,Mn,In,Sn,Y,La,Ce,Nd,Pr,Gd,Smまたはこれらのうちの少なくとも1種を含む合金が挙げられる。
【0109】
また、分離層120の厚さは、剥離目的や分離層120の組成、層構成、形成方法等の諸条件により異なるが、通常は、1nm〜20μm程度であるのが好ましく、10nm〜2μm程度であるのがより好ましく、40nm〜1μm程度であるのがさらに好ましい。分離層120の膜厚が小さすぎると、成膜の均一性が損なわれ、剥離にムラが生じることがあり、また、膜厚が厚すぎると、分離層120の良好な剥離性を確保するために、光のパワー(光量)を大きくする必要があるとともに、後に分離層120を除去する際に、その作業に時間がかかる。なお、分離層120の膜厚は、できるだけ均一であるのが好ましい。
【0110】
分離層120の形成方法は、特に限定されず、膜組成や膜厚等の諸条件に応じて適宜選択される。たとえば、CVD(MOCVD、低圧CVD、ECR−CVDを含む)、蒸着、分子線蒸着(MB)、スパッタリング、イオンプレーティング、PVD等の各種気相成膜法、電気メッキ、浸漬メッキ(ディッピング)、無電解メッキ等の各種メッキ法、ラングミュア・プロジェット(LB)法、スピンコート、スプレーコート、ロールコート等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等が挙げられ、これらのうちの2以上を組み合わせて形成することもできる。
【0111】
なお、分離層120をゾルーゲル法によるセラミックスで構成する場合や、有機高分子材料で構成する場合には、塗布法、特に、スピンコートにより成膜するのが好ましい。
【0112】
[工程1でのアモルファスシリコン層の形成]
分離層120の組成がアモルファスシリコン(a−Si)の場合には、気相成長法(CVD)、特に低圧(LP)CVDが、プラズマCVD、大気圧(AP)CVD及びECRよりも優れている。
【0113】
例えばプラズマCVDにより形成されたアモルファスシリコン層中には、比較的多く水素が含有される。この水素の存在により、アモルファスシリコン層をアブレーションさせ易くなるが、成膜時の基板温度が例えば350℃を越えると、そのアモルファスシリコン層より水素が放出される。この薄膜デバイスの形成工程中に離脱する水素により、膜剥がれが生ずることがある。
【0114】
また、プラズマCVD膜は密着性が比較的弱く、デバイス製造工程の中のウェット洗浄工程にて、基板100と被転写層140とが分離される虞がある。
【0115】
この点、LPCVD膜は、水素が放出される虞が無く、しかも十分な密着性を確保できる点で優れている。
【0116】
次に、分離層としてのアモルファスシリコン層120の膜厚について、図31を参照して説明する。
【0117】
図31は、横軸にアモルファスシリコン層の膜厚を示し、縦軸に該層にて吸収される光エネルギーを示している。上述したように、アモルファスシリコン層に光照射すると、アブレーションを生ずる。
【0118】
ここで、アブレーションとは、照射光を吸収した固定材料(分離層120の構成材料)が光化学的または熱的に励起され、その表面や内部の原子または分子の結合が切断されて放出することをいい、主に、分離層120の構成材料の全部または一部が溶融、蒸散(気化)等の相変化を生じる現象として現れる。また、前記相変化によって微小な発砲状態となり、結合力が低下することもある。
【0119】
そして、このアブレーションに到達するのに必要な吸収エネルギーが、膜厚が薄い程低くて済むことが、図31から分かる。
【0120】
以上のことから、本実施の形態では、分離層としてのアモルファスシリコン層120の膜厚を薄くしている。これにより、アモルファスシリコン層120に照射される光のエネルギーを小さくでき、省エネルギー化と共に、光源装置の小型化が図れる。
【0121】
次に、分離層としてのアモルファスシリコン層120の膜厚の数値について考察する。図31の通り、アブレーションに到達するのに必要な吸収エネルギーが、アモルファスシリコンの膜厚が薄い程低くて済むことが分かり、本発明者の考察によると25nm以下が好ましく、一般の光源装置のパワーにより十分にアブレーションを生じさせることができた。膜厚の下限については特に制限はないが、その下限を好ましくは5nmとすると、アモルファスシリコン層の形成を確実に行い、かつ、所定の密着力を確保できる観点から定められる。従って、分離層としてのアモルファスシリコン層120の膜厚の好適な範囲は、5〜25nmとなる。さらに好ましい膜厚は、15nm以下であり、さらなる省エネルギー化と密着力の確保が得られる。最も好適な膜厚範囲は、11nm以下であり、この付近であり、アブレーションに必要な吸収エネルギーを格段に低くできる。
【0122】
[工程2]
次に、図2に示すように、分離層120上に、被転写層(薄膜デバイス層)140を形成する。
【0123】
この薄膜デバイス層140のK部分(図2において1点線鎖線で囲んで示される部分)の拡大断面図を、図2の右側に示す。図示されるように、薄膜デバイス層140は、例えば、SiO2膜(中間層)142上に形成されたTFT(薄膜トランジスタ)を含んで構成され、このTFTは、ポリシリコン層にn型不純物を導入して形成されたソース,ドレイン層146と、チャネル層144と、ゲート絶縁膜148と、ゲート電極150と、層間絶縁膜154と、例えばアルミニュウムからなる電極152とを具備する。
【0124】
本実施の形態では、分離層120に接して設けられる中間層としてSi02膜を使用しているが、Si3N4などのその他の絶縁膜を使用することもできる。Si02膜(中間層)の厚みは、その形成目的や発揮し得る機能の程度に応じて適宜決定されるが、通常は、10nm〜5μm程度であるのが好ましく、40nm〜1μm程度であるのがより好ましい。中間層は、種々の目的で形成され、例えば、被転写層140を物理的または化学的に保護する保護層,絶縁層,導電層,レーザー光の遮光層,マイグレーション防止用のバリア層,反射層としての機能の内の少なくとも1つを発揮するものが挙げられる。
【0125】
なお、場合によっては、Si02膜等の中間層を形成せず、分離層120上に直接被転写層(薄膜デバイス層)140を形成してもよい。
【0126】
被転写層140(薄膜デバイス層)は、図2の右側に示されるようなTFT等の薄膜デバイスを含む層である。
【0127】
薄膜デバイスとしては、TFTの他に、例えば、薄膜ダイオードや、シリコンのPIN接合からなる光電変換素子(光センサ、太陽電池)やシリコン抵抗素子、その他の薄膜半導体デバイス、電極(例:ITO、メサ膜のような透明電極)、スイッチング素子、メモリー、圧電素子等のアクチュエータ、マイクロミラー(ピエゾ薄膜セラミックス)、磁気記録薄膜ヘッド、コイル、インダクター、薄膜高透磁材料およびそれらを組み合わせたマイクロ磁気デバイス、フィルター、反射膜、ダイクロイックミラー等がある。
【0128】
このような薄膜デバイスは、その形成方法との関係で、通常、比較的高いプロセス温度を経て形成される。したがって、この場合、前述したように、基板100としては、そのプロセス温度に耐え得る信頼性の高いものが必要となる。
【0129】
[工程3]
次に、図3に示すように、薄膜デバイス層140を、接着層160を介して転写体180に接合(接着)する。
【0130】
接着層160を構成する接着剤の好適な例としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気硬化型接着剤等の各種硬化型接着剤が挙げられる。接着剤の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等、いかなるものでもよい。このような接着層160の形成は、例えば、塗布法によりなされる。
【0131】
前記硬化型接着剤を用いる場合、例えば被転写層(薄膜デバイス層)140上に硬化型接着剤を塗布し、その上に転写体180を接合した後、硬化型接着剤の特性に応じた硬化方法により前記硬化型接着剤を硬化させて、被転写層(薄膜デバイス層)140と転写体180とを接着し、固定する。
【0132】
接着剤が光硬化型の場合、光透過性の基板100または光透過性の転写体180の一方の外側から(あるいは光透過性の基板及び転写体の両外側から)光を照射する。接着剤としては、薄膜デバイス層に影響を与えにくい紫外線硬化型などの光硬化型接着剤が好ましい。
【0133】
なお、図示と異なり、転写体180側に接着層160を形成し、その上に被転写層(薄膜デバイス層)140を接着してもよい。なお、例えば転写体180自体が接着機能を有する場合等には、接着層160の形成を省略してもよい。
【0134】
転写体180としては、特に限定されないが、基板(板材)、特に透明基板が挙げられる。なお、このような基板は平板であっても、湾曲板であってもよい。また、転写体180は、前記基板100に比べ、耐熱性、耐食性等の特性が劣るものであってもよい。その理由は、本発明では、基板100側に被転写層(薄膜デバイス層)140を形成し、その後、被転写層(薄膜デバイス層)140を転写体180に転写するため、転写体180に要求される特性、特に耐熱性は、被転写層(薄膜デバイス層)140の形成の際の温度条件等に依存しないからである。
【0135】
したがって、被転写層140の形成の際の最高温度をTmaxとしたとき、転写体0の構成材料として、ガラス転移点(Tg)または軟化点がTmax以下のものを用いることができる。例えば、転写体180は、ガラス転移点(Tg)または軟化点が好ましくは800℃以下、より好ましくは500℃以下、さらに好ましくは320℃以下の材料で構成することができる。
【0136】
また、転写体180の機械的特性としては、ある程度の剛性(強度)を有するものが好ましいが、可撓性、弾性を有するものであってもよい。転写体180の機械的特性は、特に下記の点を考慮するとよい。
【0137】
この分離層120に光照射すると、分離層120を構成する物質が光化学的または熱的に励起され、その表面や内部の分子または原子の結合が切断されて、該分子または原子が外部に放出される。この分子または原子の放出に伴い分離層120の上層に作用する応力を、転写体180にて受けとめられるように、転写体180の機械的強度によりその耐力を確保することが好ましい。それにより、分離層120の上層の変形または破壊が防止されるからである。
【0138】
このような耐力を、転写体180の機械的強度だけで確保するものに限らず、分離層120よりも上層に位置する層、すなわち、被転写層140、接着層160及び転写体180のいずれか一つまたは複数の層の機械的強度により確保すればよい。このような耐力を確保するために、被転写層140、接着層160及び転写体180の材質及び厚さを適宜選択できる。
【0139】
被転写層140、接着層160及び転写体180のみでは上記の耐力を確保できない場合には、図35(A)〜(E)に示すように、分離層120よりも上層となるいずれかの位置に、補強層132を形成することもできる。
【0140】
図35(A)に示す補強層132は、分離層120と被転写層140との間に設けられている。こうすると、分離層120にて剥離を生じさせ、その後基板100を離脱させた後に、残存する分離層120と共に補強層132を、被転写層140から除去することもできる。図35(B)のように、転写体180の上層に設けられた補強層132も、少なくとも分離層120にて剥離を生じさせた後は、転写体180より除去することができる。
【0141】
図35(C)に示す補強層132は、被転写層140を構成する複数層の中に、例えば絶縁層として介在されている。図35(D)(E)の各補強層132は、接着層140の下層または上層に配置されている。これらの場合には、後に除去することは不能となる。
【0142】
転写体180の構成材料としては、各種合成樹脂または各種ガラス材が挙げられ、特に、各種合成樹脂や通常の(低融点の)安価なガラス材が好ましく、上記の耐力を考慮して厚さを決定することもできる。
【0143】
合成樹脂としては、熱可塑性樹脂、熱硬化性樹脂のいずれでもよく、例えば、ポリエチレン、ポロプロピレン、エチレン−プレピレン共重合体、エチレン−酢酸ビニル共重合体(EVA)等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−(4−メチルベンテン−1)、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体(AS樹脂)、ブタジエン−スチレン共重合体、ポリオ共重合体(EVOH)、ポリエチレンテレフタレート(PET)、ポリプチレンテレフタレート(PBT)、プリシクロヘキサンテレフタレート(PCT)等のポリエステル、ポリエーテル、ポリエーテルケトン(PEK)、ポリエーテルエーテルケトン(PEEK)、ポリエーテルイミド、ポリアセタール(POM)、ポリフェニレンオキシド、変性ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル(液晶ポリマー)、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エボキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの1種または2種以上を組み合わせて(例えば2層以上の積層体として)用いることができる。
【0144】
ガラス材としては、例えば、ケイ酸ガラス(石英ガラス)、ケイ酸アルカリガラス、ソーダ石灰ガラス、カリ石灰ガラス、鉛(アルカリ)ガラス、バリウムガラス、ホウケイ酸ガラス等が挙げられる。このうち、ケイ酸ガラス以外のものは、ケイ酸ガラスに比べて融点が低く、また、成形、加工も比較的容易であり、しかも安価であり、好ましい。
【0145】
転写体180として合成樹脂で構成されたものを用いる場合には、大型の転写体180を一体的に成形することができるとともに、湾曲面や凹凸を有するもの等の複雑な形状であっても容易に製造することができ、また、材料コスト、製造コストも安価であるという種々の利点が享受できる。したがって、合成樹脂の使用は、大型で安価なデバイス(例えば、液晶ディスプレイ)を製造する上で有利である。
【0146】
なお、転写体180は、例えば、液晶セルのように、それ自体独立したデバイスを構成するものや、例えばカラーフィルター、電極層、誘電体層、絶縁層、半導体素子のように、デバイスの一部を構成するものであってもよい。
【0147】
さらに、転写体180は、金属、セラミックス、石材、木材紙等の物質であってもよいし、ある品物を構成する任意の面上(時計の面上、エアコンの表面上、プリント基板の上等)、さらには壁、柱、天井、窓ガラス等の構造物の表面上であってもよい。
【0148】
[工程4]
次に、図4に示すように、基板100の裏面側から光を照射する。
【0149】
この光は、基板100を透過した後に分離層120に照射される。これにより、分離層120に層内剥離および/または界面剥離が生じ、結合力が減少または消滅する。
【0150】
分離層120の層内剥離および/または界面剥離が生じる原理は、分離層120の構成材料にアブレーションが生じること、また、分離層120に含まれているガスの放出、さらには照射直後に生じる溶融、蒸散等の相変化によるものであることが推定される。
【0151】
分離層120が層内剥離を生じるか、界面剥離を生じるか、またはその両方であるかは、分離層120の組成や、その他種々の要因に左右され、その要因の1つとして、照射される光の種類、波長、強度、到達深さ等の条件が挙げられる。
【0152】
照射する光としては、分離層120に層内剥離および/または界面剥離を起こさせるものであればいかなるものでもよく、例えば、X線、紫外線、可視光、赤外線(熱線)、レーザ光、ミリ波、マイクロ波、電子線、放射線(α線、β線、γ線)等が挙げられる。そのなかでも、分離層120の剥離(アブレーション)を生じさせ易いという点で、レーザ光が好ましい。
【0153】
このレーザ光を発生させるレーザ装置としては、各種気体レーザ、固体レーザ(半導体レーザ)等が挙げられるが、エキシマレーザ、Nd−YAGレーザ、Arレーザ、CO2レーザ、COレーザ、He−Neレーザ等が好適に用いられ、その中でもエキシマレーザが特に好ましい。
【0154】
エキシマレーザは、短波長域で高エネルギーを出力するため、極めて短時間で分離層2にアブレーションを生じさせることができ、よって隣接する転写体180や基板100等に温度上昇をほとんど生じさせることなく、すなわち劣化、損傷を生じさせることなく、分離層120を剥離することができる。
【0155】
また、分離層120にアブレーションを生じさせるに際して、光の波長依存性がある場合、照射されるレーザ光の波長は、100nm〜350nm程度であるのが好ましい。
【0156】
図7に、基板100の、光の波長に対する透過率の一例を示す。図示されるように、300nmの波長に対して透過率が急峻に増大する特性をもつ。このような場合には、300nm以上の波長の光(例えば、波長308nmのXe−Clエキシマレーザー光)を照射する。
【0157】
また、分離層120に、例えばガス放出、気化、昇華等の相変化を起こさせて分離特性を与える場合、照射されるレーザ光の波長は、350から1200nm程度であるのが好ましい。
【0158】
また、照射されるレーザ光のエネルギー密度、特に、エキシマレーザの場合のエネルギー密度は、10〜5000mJ/cm2程度とするのが好ましく、100〜1000mJ/cm2程度とするのがより好ましい。また、照射時間は、1〜1000nsec程度とするのが好ましく、10〜100nsec程度とするのがより好ましい。エネルギー密度が低いかまたは照射時間が短いと、十分なアブレーション等が生じず、また、エネルギー密度が高いかまたは照射時間が長いと、分離層120を透過した照射光により被転写層140に悪影響を及ぼすおそれがある。
【0159】
ここで、本実施の形態では、分離層120を例えば10nmの膜厚のアモルファスシリコン層にて形成しているので、比較的小さな光エネルギーの吸収により、アモルファスシリコン層120にアブレーションを起こすことができる。このように比較的小さな光エネルギーをアモルファスシリコン層120に吸収させる好適な方法を、図32を用いて説明する。
【0160】
図32は、ラインビームを間欠的に走査させて、基板100を介して分離層120のほぼ全面に光照射する方法を示している。各図において、ラインビームをビームスキャンした回数をNで表した時、N回目のラインビームの照射領域20(N)と、N+1回目のラインビームの照射領域20(N+1)とは重ならないようにして、各回のビームスキャンが実施されている。このため、隣り合う照射領域20(N)と20(N+1)との間には、各回の照射領域よりも十分に狭い低照射領域あるいは非照射領域30が形成される。
【0161】
ここで、ラインビーム10を基板100に対して相対的に移動させる時に、その移動時にもビームを出射し続けると、符号30の領域は低照射領域となる。一方、移動時にはラインビーム10を出射しないようにすると、符号30の領域は非照射領域となる。
【0162】
図32の方式とは異なり、もし各回のビーム照射領域同士を重ならせると、分離層120の層内および/または界面において剥離を生じさせるに足る光以上の過度の光が照射されることになる。この過度の光の一部が漏れて分離層120を介して薄膜デバイスを含む被転写層140に入射すると、その薄膜デバイスの特性例えば電気的特性を劣化する原因となる。
【0163】
図32の方式では、そのような過度の光が分離層120に照射されないため、薄膜デバイスが転写体に転写された後も、その薄膜デバイスの本来の特性を維持することができる。なお、低照射領域あるいは非照射領域30に対応する分離層120では剥離が生じないが、その両側のビーム照射領域での剥離により、分離層120と基板100との密着性を十分に低減させることができる。
【0164】
なお、分離層120を透過した照射光が被転写層140にまで達して悪影響を及ぼす場合の対策としては、例えば、図30に示すように、分離層(レーザー吸収層)120上にタンタル(Ta)等の金属膜124を形成する方法がある。これにより、分離層120を透過したレーザー光は、金属膜124の界面で完全に反射され、それより上の薄膜デバイスに悪影響を与えない。
【0165】
ただし、図30のように、金属膜124を形成すると、その上に薄膜デバイスを形成する必要があり、金属膜124と薄膜デバイスとの間にシリコン系の絶縁層を介在させたとしても、薄膜デバイスが金属汚染される虞がある。
【0166】
そこで、図30に代わる方法として、図33、図34に示すよう方法を採用することが好ましい。
【0167】
図33は、分離層としてのアモルファスシリコン層120を用いた例であり、被転写層140の下層に、シリコン系光吸収層として用いられるアモルファスシリコン層126をさらに設けている。この2つのアモルファスシリコン層120、126を分離するために、シリコン系介在層として例えばシリコン酸化膜(SiO2)が介在されている。
【0168】
こうすると、万一照射光が分離層であるアモルファスシリコン層120を透過しても、その透過光はシリコン系光吸収層としてのアモルファスシリコン層126に吸収される。この結果、それより上の薄膜デバイスに悪影響を与えない。
【0169】
しかも、追加された2つの層126,128は共にシリコン系の層であるので、従来の薄膜形成技術にて確立されているように、金属汚染などを引き起こすことがない。
【0170】
なお、分離層としてのアモルファスシリコン層120の膜厚よりも、光吸収層としてのアモルファスシリコン層126の膜厚を厚くしておけば、アモルファスシリコン層126にてアブレーションが生ずる虞を確実に防止できる。しかし、上記の膜厚の関係に限らず、アモルファスシリコン層126に入射する光エネルギーは、分離層としてのアモルファスシリコン層120に直接入射する光エネルギーよりも十分に少ないため、アモルファスシリコン層126にてアブレーションが生ずることを防止できる。
【0171】
なお、図34に示すように、分離層120と異なる材質のシリコン系光吸収層130を設けた例を示し、この場合にはシリコン系介在層128は必ずしも設ける必要はない。
【0172】
図33、図34の通り構成して分離層120での光漏れ対策を行った場合には、分離層120にて剥離が生ずるための光吸収エネルギーが大きい場合であっても、
薄膜デバイスへの悪影響を確実に防止できる利点がある。
【0173】
レーザ光に代表される照射光は、その強度が均一となるように照射されるのが好ましい。照射光の照射方向は、分離層120に対し垂直な方向に限らず、分離層120に対し所定角度傾斜した方向であってもよい。
【0174】
次に、図5に示すように、基板100に力を加えて、この基板100を分離層120から離脱させる。図5では図示されないが、この離脱後、基板100上に分離層が付着することもある。
【0175】
次に、図6に示すように、残存している分離層120を、例えば洗浄、エッチング、アッシング、研磨等の方法またはこれらを組み合わせた方法により除去する。これにより、被転写層(薄膜デバイス層)140が、転写体180に転写されたことになる。
【0176】
なお、離脱した基板100にも分離層の一部が付着している場合には同様に除去する。なお、基板100が石英ガラスのような高価な材料、希少な材料で構成されている場合等には、基板100は、好ましくは再利用(リサイクル)に供される。すなわち、再利用したい基板100に対し、本発明を適用することができ、有用性が高い。
【0177】
以上のような各工程を経て、被転写層(薄膜デバイス層)140の転写体180への転写が完了する。その後、被転写層(薄膜デバイス層)140に隣接するSiO2膜の除去や、被転写層140上への配線等の導電層や所望の保護膜の形成等を行うこともできる。
【0178】
本発明では、被剥離物である被転写層(薄膜デバイス層)140自体を直接に剥離するのではなく、被転写層(薄膜デバイス層)140に接合された分離層において剥離するため、被剥離物(被転写層140)の特性、条件等にかかわらず、容易かつ確実に、しかも均一に剥離(転写)することができ、剥離操作に伴う被剥離物(被転写層140)へのダメージもなく、被転写層140の高い信頼性を維持することができる。
【0179】
(第2の実施の形態)
基板上にCMOS構造のTFTを形成し、これを転写体に転写する場合の具体的な製造プロセスの例を図8〜図18を用いて説明する。
【0180】
(工程1)
図8に示すように、基板(例えば石英基板)100上に、分離層としてLPCVD法により形成されたアモルファスシリコン層120を形成する。このアモルファスシリコン層120の膜厚は、例えば10nmである。その上に、中間層(例えば、SiO2膜)142と、アモルファスシリコン層(例えばLPCVD法により形成される)143とを順次に積層形成し、続いて、アモルファスシリコン層143の全面に上方からレーザー光を照射し、アニールを施す。これにより、アモルファスシリコン層143は再結晶化してポリシリコン層となる。ここで、図33に示したように、分離層となるアモルファスシリコン層120と中間層142との間に、シリコン系介在層例えばシリコン酸化膜128と、光吸収用の別のアモルファスシリコン層126を形成することもできる。
【0181】
(工程2)
続いて、図9に示すように、レーザーアニールにより得られたポリシリコン層をパターニングして、アイランド144a,144bを形成する。
【0182】
(工程3)
図10に示されるように、アイランド144a,144bを覆うゲート絶縁膜148a,148bを、例えば、CVD法により形成する。
【0183】
(工程4)
図11に示されるように、ポリシリコンあるいはメタル等からなるゲート電極150a,150bを形成する。
【0184】
(工程5)
図12に示すように、ポリイミド等からなるマスク層170を形成し、ゲート電極150bおよびマスク層170をマスクとして用い、セルフアラインで、例えばボロン(B)のイオン注入を行う。これによって、p+層172a,172bが形成される。
【0185】
(工程6) 図13に示すように、ポリイミド等からなるマスク層174を形成し、ゲート電極150aおよびマスク層174をマスクとして用い、セルフアラインで、例えばリン(P)のイオン注入を行う。これによって、n+層146a,146bが形成される。
【0186】
(工程7) 図14に示すように、層間絶縁膜154を形成し、選択的にコンタクトホール形成後、電極152a〜152dを形成する。
【0187】
このようにして形成されたCMOS構造のTFTが、図2〜図6における被転写層(薄膜デバイス層)140に該当する。なお、層間絶縁膜154上に保護膜を形成してもよい。
【0188】
(工程8)
図15に示すように、CMOS構成のTFT上に接着層としてのエポキシ樹脂層160を形成し、次に、そのエポキシ樹脂層160を介して、TFTを転写体(例えば、ソーダガラス基板)180に貼り付ける。続いて、熱を加えてエポキシ樹脂を硬化させ、転写体180とTFTとを接着(接合)する。
【0189】
なお、接着層160は紫外線硬化型接着剤であるフォトポリマー樹脂でもよい。この場合は、熱ではなく転写体180側から紫外線を照射してポリマーを硬化させる。
【0190】
(工程9)
図16に示すように、基板100の裏面から、例えば、Xe−Clエキシマレーザー光を、例えば図32のビームスキャンにより照射する。これにより、分離層120の層内および/または界面において剥離を生じせしめる。このとき、分離層であるアモルファスシリコン層120の膜厚が10nmであるため、剥離を生じさせるための光エネルギーを十分低減できた。また、アモルファスシリコン層120の剥離の際に、そのアモルファスシリコン層120よりも上層の各層142、154、160、180に応力が作用するが、この応力はその上層に142、154、160、180よって受けとめられ、薄膜デバイスの変形及び破壊が防止される。
【0191】
(工程10)
図17に示すように、基板100を引き剥がす。
【0192】
(工程11)
最後に、分離層120をエッチングにより除去する。これにより、図18に示すように、CMOS構成のTFTが、転写体180に転写されたことになる。なお、図33に示したように、シリコン系介在層例えばシリコン酸化膜128と、光吸収用の別のアモルファスシリコン層126とが分離層120上に形成されている場合には、分離層120のエッチング除去工程の前に、次の2工程を追加することもできる。その一つは、例えばドライエッチングにて光吸収層であるアモルファスシリコン層126を除去する工程であり、他の一つは、例えばフッ酸などでシリコン酸化物128を除去する工程である。
【0193】
(第3の実施の形態)
上述の第1の実施の形態および第2の実施の形態で説明した技術を用いると、例えば、図19(a)に示すような、薄膜デバイスを用いて構成されたマイクロコンピュータを所望の基板上に形成できるようになる。
【0194】
図19(a)では、プラスチック等からなるフレキシブル基板182上に、薄膜デバイスを用いて回路が構成されたCPU300,RAM320,入出力回路360ならびに、これらの回路の電源電圧を供給するための、アモルファスシリコンのPIN接合を具備する太陽電池340が搭載されている。
【0195】
図19(a)のマイクロコンピュータはフレキシブル基板上に形成されているため、図19(b)に示すように曲げに強く、また、軽量であるために落下にも強いという特徴がある。
【0196】
(第4の実施の形態)
本実施の形態では、上述の薄膜デバイスの転写技術を用いて、図20,図21に示されるような、アクティブマトリクス基板を用いたアクティブマトリクス型の液晶表示装置を作成する場合の製造プロセスの例について説明する。
【0197】
(液晶表示装置の構成)
図20に示すように、アクティブマトリクス型の液晶表示装置は、バックライト等の照明光源400,偏光板420,アクティブマトリクス基板440,液晶460,対向基板480,偏光板500を具備する。
【0198】
なお、本発明のアクティブマトリクス基板440と対向基板480にプラスチックフィルムのようなフレキシブル基板を用いる場合は、照明光源400に代えて反射板を採用した反射型液晶パネルとして構成すると、可撓性があって衝撃に強くかつ軽量なアクティブマトリクス型液晶パネルを実現できる。なお、画素電極を金属で形成した場合、反射板および偏光板420は不要となる。
【0199】
本実施の形態で使用するアクティブマトリクス基板440は、画素部442にTFTを配置し、さらに、ドライバ回路(走査線ドライバおよびデータ線ドライバ)444を搭載したドライバ内蔵型のアクティブマトリクス基板である。
【0200】
このアクティブマトリクス型液晶表示装置の要部の断面図が図21に示され、また、液晶表示装置の要部の回路構成が図22に示される。
【0201】
図22に示されるように、画素部442は、ゲートがゲート線G1に接続され、ソース・ドレインの一方がデータ線D1に接続され、ソース・ドレインの他方が液晶460に接続されたTFT(M1)と、液晶460とを含む。
【0202】
また、ドライバー部444は、画素部のTFT(M1)と同じプロセスにより形成されるTFT(M2)を含んで構成される。
【0203】
図21の左側に示されるように、画素部442におけるTFT(M1)は、ソース・ドレイン層1100a,1100bと、チャンネル1100eと、ゲート絶縁膜1200aと、ゲート電極1300aと、絶縁膜1500と、ソース・ドレイン電極1400a,1400bとを含んで構成される。
【0204】
なお、参照番号1700は画素電極であり、参照番号1702は画素電極1700が液晶460に電圧を印加する領域(液晶への電圧印加領域)を示す。図中、配向膜は省略してある。画素電極1700はITO(光透過型の液晶パネルの場合)あるいはアルミニュウム等の金属(反射型の液晶パネルの場合)により構成される。また、図21では、液晶への電圧印加領域1702において、画素電極1700の下の下地絶縁膜(中間層)1000は完全に除去されているが、必ずしもこれに限定されるものではなく、下地絶縁膜(中間層)1000が薄いために液晶への電圧印加の妨げにならない場合には残しておいてもよい。
【0205】
また、図21の右側に示されるように、ドライバー部444を構成するTFT(M2)は、ソース,ドレイン層1100c,1100dと、チャンネル1100fと、ゲート絶縁膜1200bと、ゲート電極1300bと、絶縁膜1500と、ソース・ドレイン電極1400c,1400dとを含んで構成される。
【0206】
なお、図21において、参照番号480は、例えば、対向基板(例えば、ソーダガラス基板)であり、参照番号482は共通電極である。また、参照番号1000はSiO2膜であり、参照番号1600は層間絶縁膜(例えば、SiO2膜)であり、参照番号1800は接着層である。また、参照番号1900は、例えばソーダガラス基板からなる基板(転写体)である。
【0207】
(液晶表示装置の製造プロセス)
以下、図21の液晶表示装置の製造プロセスについて、図23〜図27を参照して説明する。
【0208】
まず、図8〜図18と同様の製造プロセスを経て、図23のようなTFT(M1,M2)を、信頼性が高くかつレーザー光を透過する基板(例えば、石英基板)3000上に形成し、保護膜1600を構成する。なお、図23において、参照番号3100は分離層(レーザー吸収層)である。また、図23では、TFT(M1,M2)は共にn型のMOSFETとしている。但し、これに限定されるものではなく、p型のMOSFETや、CMOS構造としてもよい。
【0209】
次に、図24に示すように、保護膜1600および下地絶縁膜1000を選択的にエッチングし、選択的に開口部4000,4200を形成する。これらの2つの開口部は共通のエッチング工程を用いて同時に形成する。なお、図24では開口部4200において、下地絶縁膜(中間層)1000を完全に除去しているが、必ずしもこれに限定されるものではなく、下地絶縁膜(中間層)1000が薄いために液晶への電圧印加の妨げにならない場合には残しておいてもよい。
【0210】
次に、図25に示すように、ITO膜あるいはアルミニュウム等の金属からなる画素電極1700を形成する。ITO膜を用いる場合には透過型の液晶パネルとなり、アルミニュウム等の金属を用いる場合には反射型の液晶パネルとなる。次に、図26に示すように、接着層1800を介して基板1900を接合(接着)する。
【0211】
次に、図26に示すように、基板3000の裏面からエキシマレーザー光を照射し、この後、基板3000を引き剥がす。
【0212】
次に、分離層(レーザー吸収層)3100を除去する。これにより、図27に示すようなアクティブマトリクス基板440が完成する。画素電極1700の底面(参照番号1702の領域)は露出しており、液晶との電気的な接続が可能となっている。この後、アクティブマトリクス基板440の絶縁膜(SiO2などの中間層)1000の表面および画素電極1702表面に配向膜を形成して配向処理が施される。図27では、配向膜は省略してある。
【0213】
そして、さらにその表面に画素電極1709と対向する共通電極が形成され、その表面が配向処理された対向基板480と図21のアクティブマトリク基板440とを封止材(シール材)で封止し、両基板の間に液晶を封入して、図21に示すような液晶表示装置が完成する。
【0214】
(第5の実施の形態)
図28に本発明の第5の実施の形態を示す。
【0215】
本実施の形態では、上述の薄膜デバイスの転写方法を複数回実行して、転写元の基板よりも大きい基板(転写体)上に薄膜デバイスを含む複数のパターンを転写し、最終的に大規模なアクティブマトリクス基板を形成する。
【0216】
つまり、大きな基板7000上に、複数回の転写を実行し、画素部7100a〜7100Pを形成する。図28の上側に一点鎖線で囲んで示されるように、画素部には、TFTや配線が形成されている。図28において、参照番号7210は走査線であり、参照番号7200は信号線であり、参照番号7220はゲート電極であり、参照番号7230は画素電極である。
【0217】
信頼性の高い基板を繰り返し使用し、あるいは複数の第1の基板を使用して薄膜パターンの転写を複数回実行することにより、信頼性の高い薄膜デバイスを搭載した大規模なアクティブマトリクス基板を作成できる。
【0218】
(第6の実施の形態)
本発明の第6の実施の形態を図29に示す。
【0219】
本実施の形態の特徴は、上述の薄膜デバイスの転写方法を複数回実行して、転写元の基板上よりも大きな基板上に、設計ルール(つまりパターン設計する上でのデザインルール)が異なる薄膜デバイス(つまり、最小線幅が異なる薄膜デバイス)を含む複数のパターンを転写することである。
【0220】
図29では、ドライバー搭載のアクティブマトリクス基板において、画素部(7100a〜7100p)よりも、より微細な製造プロセスで作成されたドライバ回路(8000〜8032)を、複数回の転写によって基板6000の周囲に作成してある。
【0221】
ドライバ回路を構成するシフトレジスタは、低電圧下においてロジックレベルの動作をするので画素TFTよりも耐圧が低くてよく、よって、画素TFTより微細なTFTとなるようにして高集積化を図ることができる。
【0222】
本実施の形態によれば、設計ルールレベルの異なる(つまり製造プロセスが異なる)複数の回路を、一つの基板上に実現できる。なお、シフトレジスタの制御によりデータ信号をサンプリングするサンプリング手段(図22の薄膜トランジスタM2)は、画素TFT同様に高耐圧が必要なので、画素TFTと同一プロセス/同一設計ルールで形成するとよい。
【0223】
【実施例】
次に、本発明の具体的実施例について説明する。
【0224】
(実施例1)
縦50mm×横50mm×厚さ1.1mmの石英基板(軟化点:1630℃、歪点:1070℃、エキシマレーザの透過率:ほぼ100%)を用意し、この石英基板の片面に、分離層(レーザ光吸収層)として非晶質シリコン(a−Si)膜を低圧CVD法(Si2 H6 ガス、425℃)により形成した。分離層の膜厚としては、10nmと100nmの2種類のものを形成した。
【0225】
次に、分離層上に、中間層としてSiO2 膜をECR−CVD法(SiH4 +O2 ガス、100℃)により形成した。中間層の膜厚は、200nmであった。
【0226】
次に、中間層上に、被転写層として膜厚50nmの非晶質シリコン膜を低圧CVD法(Si2 H6 ガス、425℃)により形成し、この非晶質シリコン膜にレーザ光(波長308nm)を照射して、結晶化させ、ポリシリコン膜とした。その後、このポリシリコン膜に対し、所定のパターンニングを施し、薄膜トランジスタのソース・ドレイン・チャネルとなる領域を形成した。この後、1000°C以上の高温によりポリシリコン膜表面を熱酸化してゲート絶縁膜SiO2 を形成した後、ゲート絶縁膜上にゲート電極(ポリシリコンにMo等の高融点金属が積層形成された構造)を形成し、ゲート電極をマスクとしてイオン注入することによって、自己整合的(セルファライン)にソース・ドレイン領域を形成し、薄膜トランジスタを形成した。この後、必要に応じて、ソース・ドレイン領域に接続される電極及び配線、ゲート電極につながる配線が形成される。これらの電極や配線にはAlが使用されるが、これに限定されるものではない。また、後工程のレーザー照射によりAlの溶融が心配される場合は、Alよりも高融点の金属(後工程のレーザー照射により溶融しないもの)を使用してもよい。
【0227】
次に、前記薄膜トランジスタの上に、紫外線硬化型接着剤を塗布し(膜厚:100μm )、さらにその塗膜に、転写体として縦200mm×横300mm×厚さ1.1mmの大型の透明なガラス基板(ソーダガラス、軟化点:740℃、歪点:511℃)を接合した後、ガラス基板側から紫外線を照射して接着剤を硬化させ、これらを接着固定した。
【0228】
次に、Xe−Clエキシマレーザ(波長:308nm)を石英基板側から照射し、分離層に剥離(層内剥離および界面剥離)を生じさせた。照射したXe−Clエキシマレーザのエネルギー密度は、300mJ/cm2、照射時間は、20nsecであった。なお、エキシマレーザの照射は、スポットビーム照射とラインビーム照射とがあり、スポットビーム照射の場合は、所定の単位領域(例えば8mm×8mm)にスポット照射し、このスポット照射を単位領域の1/10程度ずつずらしながら照射していく。また、ラインビーム照射の場合は、所定の単位領域(例えば378mm×0.1mmや378mm×0.3mm(これらはエネルギーの90%以上が得られる領域))を同じく1/10程度ずつずらしながら照射していく。これにより、分離層の各点は少なくとも10回の照射を受ける。このレーザ照射は、石英基板全面に対して、照射領域をずらしながら実施される。以上の方法は、分離層の膜厚を100nmとし、アブレーションのために光エネルギー吸収を多くする場合に有効である。分離層の膜厚を10nmとした場合には、図32のように、ビームスキャンにより隣り合う2つのビーム照射領域(例えば図32の20(N)と20(N+1)の2つのビーム照射領域)を互いに重ね合わせないようにしても、アブレーションを生じさせることができ、しかも薄膜デバイスへの悪影響を低減できる。なお、このとき、分離層の上層の各層のトータルの耐力により、薄膜デバイスが変形することも破壊されることもなかった。
【0229】
この後、石英基板とガラス基板(転写体)とを分離層において引き剥がし、石英基板上に形成された薄膜トランジスタおよび中間層を、ガラス基板側に転写した。
【0230】
その後、ガラス基板側の中間層の表面に付着した分離層を、エッチングや洗浄またはそれらの組み合わせにより除去した。また、石英基板についても同様の処理を行い、再使用に供した。
【0231】
なお、転写体となるガラス基板が石英基板より大きな基板であれば、本実施例のような石英基板からガラス基板への転写を、平面的に異なる領域に繰り返して実施し、ガラス基板上に、石英基板に形成可能な薄膜トランジスタの数より多くの薄膜トランジスタを形成することができる。さらに、ガラス基板上に繰り返し積層し、同様により多くの薄膜トランジスタを形成することができる。
【0232】
(実施例2)
分離層を、H(水素)を20at%含有する非晶質シリコン膜とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
【0233】
なお、非晶質シリコン膜中のH量の調整は、低圧CVD法による成膜時の条件を適宜設定することにより行った。
【0234】
(実施例3)
分離層を、スピンコートによりゾル−ゲル法で形成したセラミックス薄膜(組成:PbTiO3 、膜厚:200nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
【0235】
(実施例4)
分離層を、スパッタリングにより形成したセラミックス薄膜(組成:BaTiO3 、膜厚:400nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
【0236】
(実施例5)
分離層を、レーザ−アブレーション法により形成したセラミックス薄膜(組成:Pb(Zr,Ti)O3 (PZT)、膜厚:50nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
【0237】
(実施例6)
分離層を、スピンコートにより形成したポリイミド膜(膜厚:200nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
【0238】
(実施例7)
分離層を、スピンコートにより形成したポリフェニレンサルファイド膜(膜厚:200nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
【0239】
(実施例8)
分離層を、スパッタリングにより形成したAl層(膜厚:300nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
【0240】
(実施例9)
照射光として、Kr−Fエキシマレーザ(波長:248nm)を用いた以外は実施例2と同様にして、薄膜トランジスタの転写を行った。なお、照射したレーザのエネルギー密度は、250mJ/cm2、照射時間は、20nsecであった。
【0241】
(実施例10)
照射光として、Nd−YAIGレーザ(波長:1068nm)を用いた以外は実施例2と同様にして薄膜トランジスタの転写を行った。なお、照射したレーザのエネルギー密度は、400mJ/cm2、照射時間は、20nsecであった。
【0242】
(実施例11)
被転写層として、高温プロセス1000℃によるポリシリコン膜(膜厚80nm)の薄膜トランジスタとした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
【0243】
(実施例12)
転写体として、ポリカーボネート(ガラス転移点:130℃)製の透明基板を用いた以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
【0244】
(実施例13)
転写体として、AS樹脂(ガラス転移点:70〜90℃)製の透明基板を用いた以外は実施例2と同様にして、薄膜トランジスタの転写を行った。
【0245】
(実施例14)
転写体として、ポリメチルメタクリレート(ガラス転移点:70〜90℃)製の透明基板を用いた以外は実施例3と同様にして、薄膜トランジスタの転写を行った。
【0246】
(実施例15)
転写体として、ポリエチレンテレフタレート(ガラス転移点:67℃)製の透明基板を用いた以外は、実施例5と同様にして、薄膜トランジスタの転写を行った。
【0247】
(実施例16)
転写体として、高密度ポリエチレン(ガラス転移点:77〜90℃)製の透明基板を用いた以外は実施例6と同様にして、薄膜トランジスタの転写を行った。(実施例17)
転写体として、ポリアミド(ガラス転移点:145℃)製の透明基板を用いた以外は実施例9と同様にして、薄膜トランジスタの転写を行った。
【0248】
(実施例18)
転写体として、エポキシ樹脂(ガラス転移点:120℃)製の透明基板を用いた以外は実施例10と同様にして、薄膜トランジスタの転写を行った。
【0249】
(実施例19)
転写体として、ポリメチルメタクリレート(ガラス転移点:70〜90℃)製の透明基板を用いた以外は実施例11と同様にして、薄膜トランジスタの転写を行った。
【0250】
実施例1〜19について、それぞれ、転写された薄膜トランジスタの状態を肉眼と顕微鏡とで視観察したところ、いずれも、欠陥やムラがなく、均一に転写がなされていた。
【0251】
以上述べたように、本発明の転写技術を用いれば、薄膜デバイス(被転写層)を種々の転写体へ転写することが可能となる。例えば、薄膜を直接形成することができないかまたは形成するのに適さない材料、成形が容易な材料、安価な材料等で構成されたものや、移動しにくい大型の物体等に対しても、転写によりそれを形成することができる。
【0252】
特に、転写体は、各種合成樹脂や融点の低いガラス材のような、基板材料に比べ耐熱性、耐食性等の特性が劣るものを用いることができる。そのため、例えば、透明基板上に薄膜トランジスタ(特にポリシリコンTFT)を形成した液晶ディスプレイを製造するに際しては、基板として、耐熱性に優れる石英ガラス基板を用い、転写体として、各種合成樹脂や融点の低いガラス材のような安価でかつ加工のし易い材料の透明基板を用いることにより、大型で安価な液晶ディスプレイを容易に製造することができるようになる。このような利点は、液晶ディスプレイに限らず、他のデバイスの製造についても同様である。
【0253】
また、以上のような利点を享受しつつも、信頼性の高い基板、特に石英ガラス基板のような耐熱性の高い基板に対し機能性薄膜のような被転写層を形成し、さらにはパターニングすることができるので、転写体の材料特性にかかわらず、転写体上に信頼性の高い機能性薄膜を形成することができる。
【0254】
また、このような信頼性の高い基板は、高価であるが、それを再利用することも可能であり、よって、製造コストも低減される。
【0255】
【図面の簡単な説明】
【図1】本発明の薄膜デバイスの転写方法の第1の実施の形態における第1の工程を示す断面図である。
【図2】本発明の薄膜デバイスの転写方法の第1の実施の形態における第2の工程を示す断面図である。
【図3】本発明の薄膜デバイスの転写方法の第1の実施の形態における第3の工程を示す断面図である。
【図4】本発明の薄膜デバイスの転写方法の第1の実施の形態における第4の工程を示す断面図である。
【図5】本発明の薄膜デバイスの転写方法の第1の実施の形態における第5の工程を示す断面図である。
【図6】本発明の薄膜デバイスの転写方法の第1の実施の形態における第6の工程を示す断面図である。
【図7】第1の基板(図1の基板100)のレーザー光の波長に対する透過率の変化を示す図である。
【図8】本発明の薄膜デバイスの転写方法の第2の実施の形態における第1の工程を示す断面図である。
【図9】本発明の薄膜デバイスの転写方法の第2の実施の形態における第2の工程を示す断面図である。
【図10】本発明の薄膜デバイスの転写方法の第2の実施の形態における第3の工程を示す断面図である。
【図11】本発明の薄膜デバイスの転写方法の第2の実施の形態における第4の工程を示す断面図である。
【図12】本発明の薄膜デバイスの転写方法の第2の実施の形態における第5の工程を示す断面図である。
【図13】本発明の薄膜デバイスの転写方法の第2の実施の形態における第6の工程を示す断面図である。
【図14】本発明の薄膜デバイスの転写方法の第2の実施の形態における第7の工程を示す断面図である。
【図15】本発明の薄膜デバイスの転写方法の第2の実施の形態における第8の工程を示す断面図である。
【図16】本発明の薄膜デバイスの転写方法の第2の実施の形態における第9の工程を示す断面図である。
【図17】本発明の薄膜デバイスの転写方法の第2の実施の形態における第10の工程を示す断面図である。
【図18】本発明の薄膜デバイスの転写方法の第2の実施の形態における第11の工程を示す断面図である。
【図19】(a),(b)は共に、本発明を用いて製造されたマイクロコンピュータの斜視図である。
【図20】液晶表示装置の構成を説明するための図である。
【図21】液晶表示装置の要部の断面構造を示す図である。
【図22】液晶表示装置の要部の構成を説明するための図である。
【図23】本発明を用いたアクティブマトリクス基板の製造方法の第1の工程を示すデバイスの断面図である。
【図24】本発明を用いたアクティブマトリクス基板の製造方法の第2の工程を示すデバイスの断面図である。
【図25】本発明を用いたアクティブマトリクス基板の製造方法の第3の工程を示すデバイスの断面図である。
【図26】本発明を用いたアクティブマトリクス基板の製造方法の第4の工程を示すデバイスの断面図である。
【図27】本発明を用いたアクティブマトリクス基板の製造方法の第5の工程を示すデバイスの断面図である。
【図28】本発明の薄膜デバイスの転写方法の他の例を説明すための図である。
【図29】本発明の薄膜デバイスの転写方法のさらに他の例を説明すための図である。
【図30】本発明の薄膜デバイスの転写方法の変形例を説明すための図である。
【図31】分離層をアモルファスシリコンにて形成した場合の、アブレーションするに至る経緯の、分離層の光吸収エネルギーと膜厚との相関を示す図である。
【図32】分離層へのビームスキャンの一例を示す平面図である。
【図33】分離層であるアモルファスシリコン層の上に、シリコン系介在層を介して光吸収層となるアモルファスシリコン層を配置した変形例を示す図である。
【図34】分離層の上に、分離層とは異なる材質のシリコン系光吸収層を配置した変形例を示す図である。
【図35】(A)〜(E)はそれぞれ、分離層の剥離時に薄膜デバイスの変形または破壊を防止するための補強層を配置した変形例を示す図である。
【符号の説明】
20(N) N回目のビーム照射領域
30 非照射領域(低照射領域)
100 基板
120 アモルファスシリコン層(レーザー吸収層)
126 シリコン系光吸収層
128 シリコン系介在層
130 シリコン系光吸収層
132 補強層
140 薄膜デバイス層
160 接着層
180 転写体
Claims (4)
- 透光性の基板上の薄膜デバイスを含む被転写層を転写体に転写する方法であって、
前記透光性の基板上にアモルファスシリコン層を形成する第1工程と、
前記アモルファスシリコン層上に前記薄膜デバイスを含む前記被転写層を形成する第2工程と、
前記薄膜デバイスを含む前記被転写層を接着層を介して前記転写体に接合する第3工程と、
前記透光性の基板を介して前記アモルファスシリコン層に光を照射し、前記アモルファスシリコン層の層内および/または界面において剥離を生じさせて、前記透光性の基板と前記被転写層との結合力を低下させる第4工程と、
前記第3及び第4工程後に、前記基板を前記被転写層から離脱させる第5工程と、
を有し、
前記第2工程にて形成される前記被転写層は薄膜トランジスタを含み、前記第1工程にて形成される前記アモルファスシリコン層の膜厚は、前記第2工程にて形成される前記薄膜トランジスタのチャネル層の膜厚よりも薄く形成されることを特徴とする薄膜デバイスの転写方法。 - 透光性の基板上の薄膜デバイスを含む被転写層を転写体に転写する方法であって、
前記透光性の基板上に25nm以下の膜厚にてアモルファスシリコン層を形成する第1工程と、
前記アモルファスシリコン層上に前記薄膜デバイスを含む前記被転写層を形成する第2工程と、
前記薄膜デバイスを含む前記被転写層を接着層を介して前記転写体に接合する第3工程と、
前記透光性の基板を介して前記アモルファスシリコン層に光を照射し、前記アモルファスシリコン層の層内および/または界面において剥離を生じさせて、前記透光性の基板と前記被転写層との結合力を低下させる第4工程と、
前記第3及び第4工程後に、前記透光性の基板を前記被転写層から離脱させる第5工程と、
を有することを特徴とする薄膜デバイスの転写方法。 - 請求項2において、
前記第2工程では、前記アモルファスシリコン層の膜厚を、11nm以下の膜厚にて形成することを特徴とする薄膜デバイスの転写方法。 - 請求項1乃至3のいずれかにおいて、
前記第2工程では、低圧気相成長法にて前記アモルファスシリコン層を形成することを特徴とする薄膜デバイスの転写方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24219897A JP3809712B2 (ja) | 1996-08-27 | 1997-08-22 | 薄膜デバイスの転写方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8-225643 | 1996-08-27 | ||
JP22564396 | 1996-08-27 | ||
JP9-193082 | 1997-07-03 | ||
JP19308297 | 1997-07-03 | ||
JP24219897A JP3809712B2 (ja) | 1996-08-27 | 1997-08-22 | 薄膜デバイスの転写方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006021339A Division JP4525603B2 (ja) | 1996-08-27 | 2006-01-30 | 薄膜トランジスタの転写方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1174533A JPH1174533A (ja) | 1999-03-16 |
JP3809712B2 true JP3809712B2 (ja) | 2006-08-16 |
Family
ID=27326715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24219897A Expired - Fee Related JP3809712B2 (ja) | 1996-08-27 | 1997-08-22 | 薄膜デバイスの転写方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3809712B2 (ja) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010011182A (ko) * | 1999-07-26 | 2001-02-15 | 김대식 | 재료막 제조 방법 |
JP3994593B2 (ja) * | 1999-08-18 | 2007-10-24 | セイコーエプソン株式会社 | 薄膜素子の転写方法 |
WO2001063758A1 (en) * | 2000-02-22 | 2001-08-30 | Koninklijke Philips Electronics N.V. | Method of manufacturing a hybrid integrated circuit comprising a semiconductor element and a piezoelectric filter |
JP4820520B2 (ja) * | 2000-02-22 | 2011-11-24 | エヌエックスピー ビー ヴィ | 担体基板上の音響反射層に音響共振子を備えた圧電フィルタの製造方法 |
JP3682714B2 (ja) * | 2000-06-16 | 2005-08-10 | 共同印刷株式会社 | アクティブマトリックス層および転写方法 |
GB0108309D0 (en) * | 2001-04-03 | 2001-05-23 | Koninkl Philips Electronics Nv | Matrix array devices with flexible substrates |
JP4524561B2 (ja) | 2001-07-24 | 2010-08-18 | セイコーエプソン株式会社 | 転写方法 |
US6814832B2 (en) | 2001-07-24 | 2004-11-09 | Seiko Epson Corporation | Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance |
JP2003162231A (ja) * | 2001-11-26 | 2003-06-06 | Sony Corp | 素子の製造方法、素子の配列方法及び画像表示装置の製造方法 |
TWI264121B (en) | 2001-11-30 | 2006-10-11 | Semiconductor Energy Lab | A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device |
JP4366921B2 (ja) | 2002-07-12 | 2009-11-18 | セイコーエプソン株式会社 | 本人照合装置、カード型情報記録媒体及びそれを用いた情報処理システム |
JPWO2004017410A1 (ja) | 2002-08-19 | 2005-12-08 | セイコーエプソン株式会社 | 強誘電体メモリおよびその製造方法 |
TWI313062B (en) * | 2002-09-13 | 2009-08-01 | Ind Tech Res Inst | Method for producing active plastic panel displayers |
JP2004173841A (ja) * | 2002-11-26 | 2004-06-24 | Seiko Epson Corp | 本人照合装置、カード型情報記録媒体及びそれを用いた情報処理システム |
JP4101643B2 (ja) | 2002-12-26 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7436050B2 (en) | 2003-01-22 | 2008-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a flexible printed circuit |
JP4574118B2 (ja) * | 2003-02-12 | 2010-11-04 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
JP2004349540A (ja) | 2003-05-23 | 2004-12-09 | Seiko Epson Corp | 薄膜装置の製造方法、電気光学装置、及び電子機器 |
JP4939742B2 (ja) * | 2003-10-28 | 2012-05-30 | 株式会社半導体エネルギー研究所 | 光学フィルムの作製方法 |
CN100489569C (zh) | 2003-10-28 | 2009-05-20 | 株式会社半导体能源研究所 | 制作光学膜的方法 |
JP2004341557A (ja) * | 2004-08-23 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP4748351B2 (ja) * | 2005-04-20 | 2011-08-17 | セイコーエプソン株式会社 | 薄膜素子の製造方法 |
JP2007305678A (ja) * | 2006-05-09 | 2007-11-22 | Seiko Epson Corp | 積層体の製造方法、電気光学装置及び電子機器 |
KR101046064B1 (ko) | 2008-12-11 | 2011-07-01 | 삼성전기주식회사 | 박막소자 제조방법 |
CN102652354B (zh) | 2009-12-15 | 2015-02-18 | 索泰克公司 | 用于重复利用衬底的处理 |
EP2624326A4 (en) * | 2010-09-29 | 2017-05-10 | Posco | Method for manufacturing a flexible electronic device using a roll-shaped motherboard, flexible electronic device, and flexible substrate |
KR102411905B1 (ko) | 2013-12-02 | 2022-06-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 그 제조방법 |
JP2016038556A (ja) * | 2014-08-11 | 2016-03-22 | 株式会社ジャパンディスプレイ | フレキシブル表示装置の製造方法 |
KR102340066B1 (ko) | 2016-04-07 | 2021-12-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박리 방법 및 플렉시블 디바이스의 제작 방법 |
JP6100950B2 (ja) * | 2016-04-25 | 2017-03-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP6395786B2 (ja) * | 2016-10-03 | 2018-09-26 | 株式会社半導体エネルギー研究所 | 電子機器の作製方法 |
JP6378372B2 (ja) * | 2017-01-17 | 2018-08-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
CN113161479A (zh) * | 2021-03-08 | 2021-07-23 | 复旦大学 | 一种剥离式自支撑的神经突触仿生器件的制备方法 |
-
1997
- 1997-08-22 JP JP24219897A patent/JP3809712B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1174533A (ja) | 1999-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3809712B2 (ja) | 薄膜デバイスの転写方法 | |
JP4619462B2 (ja) | 薄膜素子の転写方法 | |
JP3809733B2 (ja) | 薄膜トランジスタの剥離方法 | |
KR100494479B1 (ko) | 액티브 매트릭스 기판의 제조 방법 | |
US6645830B2 (en) | Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device and liquid crystal display device produced by the same | |
JP4619461B2 (ja) | 薄膜デバイスの転写方法、及びデバイスの製造方法 | |
JP3809710B2 (ja) | 薄膜素子の転写方法 | |
JP4619644B2 (ja) | 薄膜素子の転写方法 | |
JP3849683B2 (ja) | 薄膜トランジスタの剥離方法 | |
JP4525603B2 (ja) | 薄膜トランジスタの転写方法 | |
JP4619645B2 (ja) | 薄膜素子の転写方法 | |
JP3809833B2 (ja) | 薄膜素子の転写方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060130 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060502 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060515 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 7 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |