JPH1174533A - 薄膜デバイスの転写方法,薄膜デバイス,薄膜集積回路装置,アクティブマトリクス基板および液晶表示装置 - Google Patents

薄膜デバイスの転写方法,薄膜デバイス,薄膜集積回路装置,アクティブマトリクス基板および液晶表示装置

Info

Publication number
JPH1174533A
JPH1174533A JP24219897A JP24219897A JPH1174533A JP H1174533 A JPH1174533 A JP H1174533A JP 24219897 A JP24219897 A JP 24219897A JP 24219897 A JP24219897 A JP 24219897A JP H1174533 A JPH1174533 A JP H1174533A
Authority
JP
Japan
Prior art keywords
layer
thin film
substrate
film device
separation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24219897A
Other languages
English (en)
Other versions
JP3809712B2 (ja
Inventor
Satoshi Inoue
聡 井上
Tatsuya Shimoda
達也 下田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP24219897A priority Critical patent/JP3809712B2/ja
Publication of JPH1174533A publication Critical patent/JPH1174533A/ja
Application granted granted Critical
Publication of JP3809712B2 publication Critical patent/JP3809712B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate

Abstract

(57)【要約】 【課題】 薄膜デバイスの製造時に使用する基板と、製
品の実使用時に使用する基板とを、独立に自由に選択す
ることができ、しかも、薄膜デバイスの特性を劣化させ
ない新規な技術を提供することである。 【解決手段】 信頼性が高く、かつレーザー光が透過可
能な基板(100)上に分離層となるアモルファスシリ
コン層(120)を設けておき、その基板上にTFT等
の薄膜デバイス(140)を形成する。基板側からレー
ザー光を照射し、これによって分離層において剥離を生
じせしめる。その薄膜デバイスを接着層(160)を介
して転写体(180)に接合し、基板(100)を離脱
させる。これにより、どのような基板にでも所望の薄膜
デバイスを転写できる。分離層の膜厚は、光照射時にア
ブレーションを生ずる膜厚例えば10nm程度としてお
く。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄膜デバイスの転
写方法,薄膜デバイス,薄膜集積回路装置,アクティブ
マトリクス基板および液晶表示装置に関する。
【0002】
【背景技術】例えば、薄膜トランジスタ(TFT)を用
いた液晶ディスプレイを製造するに際しては、基板上に
薄膜トランジスタをCVD等により形成する工程を経
る。薄膜トランジスタを基板上に形成する工程は高温処
理を伴うため、基板は耐熱性に優れる材質のもの、すな
わち、軟化点および融点が高いものを使用する必要があ
る。そのため、現在では、1000℃程度の温度に耐え
る基板としては石英ガラスが使用され、500℃前後の
温度に耐える基板としては耐熱ガラスが使用されてい
る。
【0003】
【発明が解決しようとする課題】上述のように、薄膜デ
バイスを搭載する基板は、それらの薄膜デバイスを製造
するための条件を満足するものでなければならない。つ
まり、使用する基板は、搭載されるデバイスの製造条件
を必ず満たすように決定される。
【0004】しかし、TFT等の薄膜デバイスを搭載し
た基板が完成した後の段階のみに着目すると、上述の
「基板」が必ずしも好ましくないこともある。
【0005】例えば、上述のように、高温処理を伴う製
造プロセスを経る場合には、石英基板や耐熱ガラス基板
等が用いられるが、これらは非常に高価であり、したが
って製品価格の上昇を招く。
【0006】また、ガラス基板は重く、割れやすいとい
う性質をもつ。パームトップコンピュータや携帯電話機
等の携帯用電子機器に使用される液晶ディスプレイで
は、可能な限り安価で、軽くて、多少の変形にも耐え、
かつ落としても壊れにくいのが望ましいが、現実には、
ガラス基板は重く、変形に弱く、かつ落下による破壊の
恐れがあるのが普通である。
【0007】つまり、製造条件からくる制約と製品に要
求される好ましい特性との間に溝があり、これら双方の
条件や特性を満足させることは極めて困難であった。
【0008】そこで本発明者等は、薄膜デバイスを含む
被転写層を従来のプロセスにて第1の基板上に形成した
後に、この薄膜デバイスを含む被転写層を第1の基板か
ら離脱させて、第2の基板に転写させる技術を提案して
いる(特願平8−225643号)。このために、第1
の基板と被転写層である薄膜デバイスとの間に、分離層
を形成している。この分離層に光を照射することで、分
離層の層内および/または界面を剥離させて、第1の基
板と被転写層との結合力を弱めることで、被転写層を第
1の基板から離脱させることを可能としている。
【0009】ここで、本発明者のさらなる解析による
と、分離層に光を照射する際に、その光エネルギーを過
度に高めると、分離層に剥離を生じさせるに足るエネル
ギー以上の光が、分離層から漏れて、被転写層の薄膜デ
バイスに入射することが判明した。この光漏れにより、
第2の基板に転写された薄膜デバイスの特性例えば電気
的特性が、第1の基板に形成された薄膜デバイスと比較
して劣化する場合が生ずることが判明した。
【0010】この劣化する特性としては、例えば薄膜デ
バイスとしてTFTを形成した場合、分離層に光を照射
する工程において、照射した光がチャネル層にダメージ
を与え、オン電流の減少、オフ電流の増大を引き起こ
し、最悪の場合には、TFTを破壊してしまうことを突
き止めた。
【0011】さらには、本発明者等の実験によれば、分
離層の層内および/または界面に剥離を生じさせる工程
にて、薄膜デバイスを含む被転写層が変形または破壊さ
れることがあった。
【0012】本発明は、上記事情に鑑みてなされたもの
であり、その目的の一つは、薄膜デバイスの製造時に使
用する第1の基板と、例えば製品の実使用時に使用する
第2の基板(製品の用途からみて好ましい性質をもった
基板)とを、独立に自由に選択することを可能とし、か
つ、分離層に照射される光エネルギーを低減させて、第
2の基板に転写された薄膜デバイスの特性を劣化させる
ことがない新規な技術を提供することにある。
【0013】本発明の他の目的は、たとえ分離層から光
漏れがあったとしても、薄膜デバイスにその漏れた光が
到達せず、しかも、確立された薄膜形成技術を利用して
品質の高い薄膜デバイスを形成することができる新規な
技術を提供することにある。
【0014】本発明のさらに他の目的は、分離層の層内
および/または界面に剥離を生じさせる工程にて、薄膜
デバイスを含む被転写層が変形または破壊されることを
確実に防止して、第2の基板に薄膜デバイスを転写する
ことができる新規な技術を提供することにある。
【0015】
【課題を解決するための手段】上述した課題を解決する
本発明は、以下のような構成をしている。
【0016】請求項1に記載の発明は、基板上の薄膜デ
バイスを含む被転写層を転写体に転写する方法であっ
て、前記基板上にアモルファスシリコン層を形成する第
1工程と、前記アモルファスシリコン層上に前記薄膜デ
バイスを含む前記被転写層を形成する第2工程と、前記
薄膜デバイスを含む前記被転写層を接着層を介して前記
転写体に接合する第3工程と、前記基板を介して前記ア
モルファスシリコン層に光を照射し、前記アモルファス
シリコン層の層内および/または界面において剥離を生
じさせて、前記基板と前記被転写層との結合力を低下さ
せる第4工程と、前記基板を前記アモルファスシリコン
層から離脱させる第5工程と、を有し、前記第2工程に
て形成される前記被転写層は薄膜トランジスタを含み、
前記第1工程にて形成される前記アモルファスシリコン
層の膜厚は、前記第2工程にて形成される前記薄膜トラ
ンジスタのチャネル層の膜厚よりも薄く形成されること
を特徴とする。
【0017】デバイス製造における信頼性が高い例えば
石英基板などの基板上に、例えば、光を吸収する特性を
もつ分離層を設けておき、その基板上にTFT等の薄膜
デバイスを形成する。次に、特に限定されないが、例え
ば接着層を介して薄膜デバイスを所望の転写体に接合
し、その後に分離層に光を照射し、これによって、その
分離層において剥離現象を生じせしめて、その分離層と
前記基板との間の密着性を低下させる。そして、基板に
力を加えてその基板を薄膜デバイスから離脱させる。こ
れにより、どのような転写体にでも、所望の、信頼性の
高いデバイスを転写(形成)できることになる。
【0018】ここで、請求項1の発明では第1工程にて
基板上に形成され、第4工程にて光照射により剥離を生
ずる層として、アモルファスシリコン層を用いている。
このアモルファスシリコン層は、図31に示すように、
膜厚が薄くなるほど、該アモルファスシリコン層に光照
射されて剥離(図31ではアブレーションと称してい
る)を生じさせるに必要な光エネルギーを小さくでき
る。
【0019】ここで、第2工程にて形成される被転写層
は、薄膜デバイスとして薄膜トランジスタを含んでお
り、そのチャネル層はポリシリコンあるいはアモルファ
スシリコンなどのシリコン層にて形成され、一般に25
nmを越える例えば50nm程度の膜厚にて形成され
る。請求項1の発明では、第1工程にて形成される分離
層(アブレーション層)としてのアモルファスシリコン
の膜厚を、被転写層中の薄膜トランジスタのチャネル層
よりも薄く形成している。従って、光照射工程での消費
エネルギーが低減すると共に、それに用いる光源装置の
小型化が図れる。さらには、照射される光エネルギーが
少ないために、万一アモルファスシリコン層から光漏れ
して、その漏れた光が薄膜デバイスに入射しても、光エ
ネルギーが少ない分だけ薄膜デバイスの特性の劣化が低
減する。
【0020】請求項2の発明は、請求項1の発明でのア
モルファスシリコン層の膜厚の定義に代えて、該層の膜
厚を25nm以下と定義したものである。
【0021】上述した通り、アモルファスシリコン層
は、図31に示すように、膜厚が薄くなるほど、該アモ
ルファスシリコン層に光照射されて剥離を生じさせるに
必要な光エネルギーを小さくでき、請求項2にて定義し
た膜厚であれば、光エネルギーを十分小さくできる。な
お、アモルファスシリコン層の膜厚範囲は、5〜25n
mとすることが好ましく、さらに好ましくは15nm以
下、あるいは請求項3に示すように11nm以下とする
と、アモルファスシリコン層に光照射されて剥離を生じ
させるに必要な光エネルギーをさらに小さくできる。
【0022】請求項4の発明は、請求項1乃至3のいず
れかにおいて、前記第2工程では、低圧気相成長法(L
PCVD)にて前記アモルファスシリコン層を形成する
ことを特徴とする。
【0023】LPCVDにてアモルファスシリコン層を
形成すると、プラズマCVD、大気圧(AP)CVD、
ECRなどと比較して、密着性が高く、前記薄膜デバイ
スを含む被転写層を形成する際に、水素が発生し、膜剥
がれ等の不良が発生する危険が少ない。
【0024】請求項5の発明は、基板上の薄膜デバイス
を含む被転写層を転写体に転写する方法であって、前記
基板上に、分離層を形成する工程と、前記分離層上にシ
リコン系光吸収層を形成する工程と、前記シリコン系光
吸収層上に前記薄膜デバイスを含む前記被転写層を形成
する工程と、前記薄膜デバイスを含む前記被転写層を接
着層を介して前記転写体に接合する工程と、前記基板を
介して前記分離層に光を照射し、前記分離層の層内およ
び/または界面にて剥離を生じさせる工程と、前記基板
を前記分離層から離脱させる工程と、を有することを特
徴とする。
【0025】請求項5の発明によれば、万一分離層から
光漏れしても、その漏れた光は、薄膜デバイスに入射す
る前に、シリコン系光吸収層に吸収される。従って、薄
膜デバイスに光が入射することを確実に防止でき、光入
射に起因した薄膜デバイスの特性の劣化を防止できる。
しかも、薄膜デバイスを含む被転写層は、シリコン系光
吸収層上に形成できる。このため、光反射効果を有する
金属層上に被転写層を形成する場合のように、金属汚染
の虞がなく、従来より確立されているシリコン上への薄
膜形成技術を利用して、薄膜デバイスを形成することが
できる。
【0026】請求項6の発明は、請求項5において、前
記分離層及び前記光吸収層はアモルファスシリコンにて
形成され、前記分離層及び前記光吸収層間に、シリコン
系の介在層を形成する工程をさらに設けたことを特徴と
する。
【0027】請求項6の発明によれば、図31で示した
ように、照射された光を吸収して、その光エネルギーが
所定値以上となったときに剥離するアモルファスシリコ
ン層を、分離層及びシリコン系光吸収層として用いてい
る。この2層のアモルファスシリコン層を分離するため
の介在層としてシリコン系例えばシリコン酸化物を用い
ている。
【0028】請求項7の発明は、基板上の薄膜デバイス
を含む被転写層を転写体に転写する方法であって、前記
基板上に分離層を形成する第1工程と、前記分離層上に
前記薄膜デバイスを含む前記被転写層を形成する第2工
程と、前記薄膜デバイスを含む前記被転写層を接着層を
介して前記転写体に接合する第3工程と、前記基板を介
して前記分離層に光を照射し、前記分離層の層内および
/または界面にて剥離を生じさせる第4工程と、前記基
板を前記分離層から離脱させる第5工程と、を有し、前
記第4工程では、前記分離層の層内および/または界面
にて剥離を生じた際に前記分離層の上層に作用する応力
を、前記分離層の上層が有する耐力により受けとめて、
前記分離層の上層の変形または破壊を防止することを特
徴とする。
【0029】この第4工程にて光照射すると、分離層を
構成する物質が光化学的または熱的に励起され、その表
面や内部の分子または原子の結合が切断されて、該分子
または原子が外部に放出される。この現象は、主に、分
離層を構成する物質の全部または一部が溶融、蒸散(気
化)などの相変化を生ずる現象として現れる。このと
き、上記の分子または原子の放出に伴い、分離層の上層
に応力が作用する。
【0030】しかしこの応力は、分離層の上層が有する
耐力により受けとめられ、分離層の上層の変形または破
壊が防止される。
【0031】このような耐力を考慮して、分離層の上層
を構成する構成層の材質および/または厚さを設計すれ
ばよい。例えば接着層の厚さ、被転写層の厚さ、転写体
の材質及び厚さのうちの、一つまたは複数が上記耐力を
考慮して設定される。
【0032】請求項8の発明は、請求項7において、前
記第4工程の実施前に、前記分離層の上層となるいずれ
かの位置にて、前記耐力を確保するための補強層を形成
する工程を、さらに有することを特徴とする。
【0033】請求項8の発明では、分離層の上層を構成
する最小限の構成層である接着層、被転写層及び転写体
のみでは、上記の耐力を確保できないときに、補強層を
追加することで、薄膜デバイスの変形、破壊を防止でき
る。
【0034】なお、請求項1〜8の発明において、接着
層を介して薄膜デバイス(薄膜デバイスを含む被転写
層)を転写体に接合する工程と、基板を薄膜デバイスか
ら離脱させる工程とは、その順序を問わず、いずれが先
でもかまわない。但し、基板を離脱させた後の薄膜デバ
イス(薄膜デバイスを含む被転写層)のハンドリングに
問題がある場合には、まず、薄膜デバイスを転写体に接
合する工程を実施し、その後に基板を離脱させる工程を
実施するのが望ましい。
【0035】また、薄膜デバイスの転写体への接合に用
いられる接着層として、例えば、平坦化作用をもつ物質
(例えば、熱硬化性樹脂)を用いれば、薄膜デバイスを
含む被転写層の表面に多少の段差が生じていたとして
も、その段差は平坦化されて無視できるようになり、よ
って常に良好な転写体への接合が可能となり、便利であ
る。
【0036】前記転写体に付着している前記分離層を除
去する工程を、さらに有することが好ましい。
【0037】不要な分離層を完全に除去するものであ
る。
【0038】ここで、転写体の好まし材質、特性などに
ついて言及すれば、まず前記転写体は、透明基板である
ことが好ましい。
【0039】この透明基板として、例えば、ソーダガラ
ス基板等の安価な基板や、可撓性を有する透明なプラス
チックフィルム等を挙げることができる。透明基板とす
れば、例えば薄膜デバイスがTFTであれば、これが転
写された転写体を液晶パネル用の基板として利用でき
る。
【0040】また、前記転写体は、被転写層の形成の際
の最高温度をTmaxとしたとき、ガラス転移点(Tg)
または軟化点が前記Tmax以下の材料で構成されている
ことが好ましい。
【0041】デバイス製造時の最高温度に耐えられず、
従来は使用できなかった安価なガラス基板等を、自由に
使用できるようになるからである。
【0042】本発明によれば、前記転写体は、ガラス転
移点(Tg)または軟化点が、前記薄膜デバイスの形成
プロセスの最高温度以下であってもよく、なぜなら、薄
膜デバイスの形成時に転写体がその最高温度に晒される
ことがないからである。
【0043】前記転写体は、合成樹脂またはガラス材で
構成することができる。
【0044】例えば、プラスチックフィルム等の撓み性
(可撓性)を有する合成樹脂板に薄膜デバイスを転写す
れば、剛性の高いガラス基板では得られないような優れ
た特性が実現可能である。本発明を液晶表示装置に適用
すれば、しなやかで、軽くかつ落下にも強いディスプレ
イ装置が実現する。
【0045】また、例えば、ソーダガラス基板等の安価
な基板も転写体として使用できる。ソーダガラス基板は
低価格であり、経済的に有利な基板である。ソーダガラ
ス基板は、TFT製造時の熱処理によりアルカリ成分が
溶出するといった問題があり、従来は、アクティブマト
リクス型の液晶表示装置への適用が困難であった。しか
し、本発明によれば、すでに完成した薄膜デバイスを転
写するため、上述の熱処理に伴う問題は解消される。よ
ってアクティブマトリクス型の液晶表示装置の分野にお
いて、ソーダガラス基板等の従来問題があった基板も使
用可能となる。
【0046】次に、分離層及び被転写層が形成される基
板の材質、特性などについて言及すれば、前記透光性基
板は耐熱性を有することが好ましい。
【0047】薄膜デバイスの製造時に所望の高温処理が
可能となり、信頼性が高く高性能の薄膜デバイスを製造
することができるからである。
【0048】また、前記基板は、310nmの光を10
%以上透過することが好ましい。このとき、前記光照射
工程では、310nmの波長を含む光を照射する。
【0049】分離層においてアブレーションを生じさせ
るに足る光エネルギーを、基板を介して効率よく行うも
のである。
【0050】次に、分離層の好ましい材質、特性などに
ついて説明すると、前記分離層は、アモルファスシリコ
ンで構成されていることが好ましい。
【0051】アモルファスシリコンは光を吸収し、ま
た、その製造も容易であり、実用性が高い。
【0052】さらには、前記アモルファスシリコンは、
水素(H)を2原子%以上含有することが好ましい。
【0053】水素を含むアモルファスシリコンを用いた
場合、光の照射に伴い水素が放出され、これによって分
離層内に内圧が生じて、分離層における剥離を促す作用
がある。
【0054】あるいは、前記アモルファスシリコンは、
水素(H)を10原子%以上含有することができる。
【0055】水素の含有率が増えることにより、分離層
における剥離を促す作用がより顕著になる。
【0056】分離層の他の材質として、窒化シリコンを
挙げることができる。
【0057】分離層のさらに他の材質として、水素含有
合金を挙げることができる。
【0058】分離層として水素含有合金を用いると、光
の照射に伴い水素が放出され、これによって分離層にお
ける剥離が促進される。
【0059】分離層のさらに他の材質として、窒素含有
金属合金を挙げることができる。
【0060】分離層として窒素含有合金を用いると、光
の照射に伴い窒素が放出され、これによって分離層にお
ける剥離が促進される。
【0061】この分離層は、多層膜とすることもでき
る。
【0062】単層膜に限定されないことを明らかとした
ものである。
【0063】この多層膜は、アモルファスシリコン膜と
その上に形成された金属膜とから構成することができ
る。
【0064】分離層のさらに他の材質として、セラミッ
クス,金属,有機高分子材料の少なくとも一種から構成
することができる。
【0065】分離層として実際に使用可能なものをまと
めて例示したものである。金属としては、例えば、水素
含有合金や窒素含有合金も使用可能である。この場合、
アモルファスシリコンの場合と同様に、光の照射に伴う
水素ガスや窒素ガスの放出によって、分離層における剥
離が促進される。
【0066】次に、光照射工程にて用いる光について説
明すると、レーザー光を用いることが好ましい。
【0067】レーザー光はコヒーレント光であり、分離
層内において剥離を生じさせるのに適する。
【0068】このレーザ光は、その波長を、100nm
〜350nmとすることができる。
【0069】短波長で光エネルギーのレーザー光を用い
ることにより、分離層における剥離を効果的に行うこと
ができる。
【0070】上述の条件を満たすレーザーとしては、例
えば、エキシマレーザーがある。エキシマレーザーは、
短波長紫外域の高エネルギーのレーザー光出力が可能な
ガスレーザーであり、レーザー媒質として希ガス(A
r,Kr,Xe)とハロゲンガス(F2,HCl)とを
組み合わせたものを用いることにより、代表的な4種類
の波長のレーザー光を出力することができる(XeF=
351nm,XeCl=308nm,KrF=248n
m,ArF=193nm)。
【0071】エキシマレーザー光の照射により、基板上
に設けられている分離層において、熱影響のない分子結
合の直接の切断やガスの蒸発等の作用を生じせしめるこ
とができる。
【0072】レーザ光の波長としては、350nm〜1
200nmを採用することもできる。
【0073】分離層において、例えばガス放出,気化,
昇華等の相変化を起こさせて分離特性を与える場合に
は、波長が350nm〜1200nm程度のレーザー光
も使用可能である。
【0074】次に、薄膜デバイスについて説明すると、
前記薄膜デバイスを薄膜トランジスタ(TFT)とする
ことができる。
【0075】高性能なTFTを、所望の転写体上に自由
に転写(形成)できる。よって、種々の電子回路をその
転写体上に搭載することも可能となる。
【0076】請求項9に記載の発明は、請求項1乃至8
のいずれかにおいて、請求項1乃至8のいずれかに記載
の転写方法を複数回実行して、前記透光性基板よりも大
きい前記転写体上に、複数の被転写層を転写することを
特徴とする。
【0077】信頼性の高い基板を繰り返し使用し、ある
いは複数の基板を使用して薄膜パターンの転写を複数回
実行することにより、信頼性の高い薄膜デバイスを搭載
した大規模な回路基板を作成できる。
【0078】請求項10に記載の発明は、請求項1乃至
8のいずれかにおいて、請求項1乃至8のいずれかに記
載の転写方法を複数回実行して、前記転写体上に、薄膜
デバイスの設計ルールのレベルが異なる複数の被転写層
を転写することを特徴とする。
【0079】一つの基板上に、例えば、種類の異なる複
数の回路(機能ブロック等も含む)を搭載する場合、そ
れぞれの回路に要求される特性に応じて、各回路毎に使
用する素子や配線のサイズ(設計ルール、すなわちデザ
インルールと呼ばれるもの)が異なる場合がある。この
ような場合にも、本発明の転写方法を用いて、各回路毎
に転写を実行していけば、設計ルールレベルの異なる複
数の回路を一つの基板上に実現できる。
【0080】請求項11に記載の発明は、請求項1乃至
10のいずれかに記載の転写方法を用いて前記転写体に
転写されてなる薄膜デバイスである。
【0081】本発明の薄膜デバイスの転写技術(薄膜構
造の転写技術)を用いて、任意の基板上に形成される薄
膜デバイスであり、分離層を剥離するための光照射工程
の改善により、その薄膜デバイスの特性が劣化すること
を防止又は低減できる。
【0082】請求項12に記載の発明は、請求項11に
おいて、前記薄膜デバイスは、薄膜トランジスタ(TF
T)であることを特徴とする。
【0083】請求項13に記載の発明は、請求項1乃至
10のいずれかに記載の転写方法を用いて前記転写体に
転写された薄膜デバイスを含んで構成される薄膜集積回
路装置である。
【0084】例えば、合成樹脂基板上に、薄膜トランジ
スタ(TFT)を用いて構成されたシングルチップマイ
クロコンピュータ等を搭載することも可能である。
【0085】請求項14に記載の発明は、マトリクス状
に配置された薄膜トランジスタ(TFT)と、その薄膜
トランジスタの一端に接続された画素電極とを含んで画
素部が構成されるアクティブマトリクス基板であって、
請求項1乃至10のいずれかに記載の方法を用いて前記
画素部の薄膜トランジスタを転写することにより製造さ
れたアクティブマトリクス基板である。
【0086】本発明の薄膜デバイスの転写技術(薄膜構
造の転写技術)を用いて、所望の基板上に画素部を形成
してなるアクティブマトリクス基板である。製造条件か
らくる制約を排して自由に基板を選択できるため、従来
にない新規なアクティブマトリクス基板を実現すること
も可能である。
【0087】請求項15に記載の発明は、マトリクス状
に配置された走査線と信号線とに接続される薄膜トラン
ジスタ(TFT)と、その薄膜トランジスタの一端に接
続された画素電極とを含んで画素部が構成され、かつ、
前記走査線および前記信号線に信号を供給するためのド
ライバ回路を内蔵するアクティブマトリクス基板であっ
て、請求項10に記載の方法を用いて形成された、第1
の設計ルールレベルの前記画素部の薄膜トランジスタお
よび第2の設計ルールレベルの前記ドライバ回路を構成
する薄膜トランジスタを具備するアクティブマトリクス
基板である。
【0088】アクティブマトリクス基板上に、画素部の
みならずドライバ回路も搭載し、しかも、ドライバ回路
の設計ルールレベルと画素部の設計ルールレベルとが異
なるアクティブマトリクス基板である。例えば、ドライ
バ回路の薄膜パターンを、シリコンTFTの製造装置を
利用して形成すれば、集積度を向上させることが可能で
ある。
【0089】請求項16に記載の発明は、請求項14又
は15に記載のアクティブマトリクス基板を用いて製造
された液晶表示装置である。
【0090】例えば、プラスチック基板を用いた、しな
やかに曲がる性質をもった液晶表示装置も実現可能であ
る。
【0091】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【0092】(第1の実施の形態)図1〜図6は本発明
の第1の実施の形態(薄膜デバイスの転写方法)を説明
するための図である。
【0093】[工程1]図1に示すように、基板100上
に分離層(光吸収層)120を形成する。
【0094】以下、基板100および分離層120につ
いて説明する。
【0095】基板100についての説明 基板100は、光が透過し得る透光性を有するものであ
るのが好ましい。
【0096】この場合、光の透過率は10%以上である
のが好ましく、50%以上であるのがより好ましい。こ
の透過率が低過ぎると、光の減衰(ロス)が大きくな
り、分離層120を剥離するのにより大きな光量を必要
とする。
【0097】また、基板100は、信頼性の高い材料で
構成されているのが好ましく、特に、耐熱性に優れた材
料で構成されているのが好ましい。その理由は、例えば
後述する被転写層140や中間層142を形成する際
に、その種類や形成方法によってはプロセス温度が高く
なる(例えば350〜1000℃程度)ことがあるが、
その場合でも、基板100が耐熱性に優れていれば、基
板100上への被転写層140等の形成に際し、その温
度条件等の成膜条件の設定の幅が広がるからである。
【0098】従って、基板100は、被転写層140の
形成の際の最高温度をTmaxとしたとき、歪点がTmax以
上の材料で構成されているのものが好ましい。具体的に
は、基板100の構成材料は、歪点が350℃以上のも
のが好ましく、500℃以上のものがより好ましい。こ
のようなものとしては、例えば、石英ガラス、コーニン
グ7059、日本電気ガラスOA−2等の耐熱性ガラス
が挙げられる。
【0099】また、基板100の厚さは、特に限定され
ないが、通常は、0.1〜5.0mm程度であるのが好ま
しく、0.5〜1.5mm程度であるのがより好ましい。
基板100の厚さが薄すぎると強度の低下を招き、厚す
ぎると、基板100の透過率が低い場合に、光の減衰を
生じ易くなる。なお、基板100の光の透過率が高い場
合には、その厚さは、前記上限値を超えるものであって
もよい。なお、光を均一に照射できるように、基板10
0の厚さは、均一であるのが好ましい。
【0100】分離層120の説明 分離層120は、照射される光を吸収し、その層内およ
び/または界面において剥離(以下、「層内剥離」、
「界面剥離」と言う)を生じるような性質を有するもの
であり、好ましくは、光の照射により、分離層120を
構成する物質の原子間または分子間の結合力が消失また
は減少すること、すなわち、アブレーションが生じて層
内剥離および/または界面剥離に至るものがよい。
【0101】さらに、光の照射により、分離層120か
ら気体が放出され、分離効果が発現される場合もある。
すなわち、分離層120に含有されていた成分が気体と
なって放出される場合と、分離層120が光を吸収して
一瞬気体になり、その蒸気が放出され、分離に寄与する
場合とがある。このような分離層120の組成として
は、例えば、次のA〜Eに記載されるものが挙げられ
る。
【0102】A.アモルファスシリコン(a−Si) このアモルファスシリコン中には、水素(H)が含有さ
れていてもよい。この場合、Hの含有量は、2原子%以
上程度であるのが好ましく、2〜20原子%程度である
のがより好ましい。このように、水素(H)が所定量含
有されていると、光の照射によって水素が放出され、分
離層120に内圧が発生し、それが上下の薄膜を剥離す
る力となる。アモルファスシリコン中の水素(H)の含
有量は、成膜条件、例えばCVDにおけるガス組成、ガ
ス圧、ガス雰囲気、ガス流量、温度、基板温度、投入パ
ワー等の条件を適宜設定することにより調整することが
できる。
【0103】B.酸化ケイ素又はケイ酸化合物、酸化チ
タンまたはチタン酸化合物、酸化ジルコニウムまたはジ
ルコン酸化合物、酸化ランタンまたはランタン酸化化合
物等の各種酸化物セラミックス、透電体(強誘電体)あ
るいは半導体 酸化ケイ素としては、SiO、SiO2、Si32が挙
げられ、ケイ酸化合物としては、例えばK2SiO3、L
2SiO3、CaSiO3、ZrSiO4、Na2SiO3
が挙げられる。
【0104】酸化チタンとしては、TiO、Ti23
Ti02が挙げられ、チタン酸化合物としては、例え
ば、BaTi04、BaTiO3、Ba2Ti920、Ba
Ti511、CaTiO3、SrTiO3、PbTiO3
MgTiO3、ZrTiO2、SnTiO4、Al2TiO
5、FeTiO3が挙げられる。
【0105】酸化ジルコニウムとしては、ZrO2が挙
げられ、ジルコン酸化合物としては、例えばBaZrO
3、ZrSiO4、PbZrO3、MgZrO3、K2Zr
3が挙げられる。
【0106】C.PZT、PLZT、PLLZT、PB
ZT等のセラミックスあるいは誘電体(強誘電体) D.窒化珪素、窒化アルミ、窒化チタン等の窒化物セラ
ミックス E.有機高分子材料 有機高分子材料としては、−CH−、−CO−(ケト
ン)、−CONH−(アミド)、−NH−(イミド)、
−COO−(エステル)、−N=N−(アゾ)、ーCH
=N−(シフ)等の結合(光の照射によりこれらの結合
が切断される)を有するもの、特に、これらの結合を多
く有するものであればいかなるものでもよい。また、有
機高分子材料は、構成式中に芳香族炭化水素(1または
2以上のベンゼン環またはその縮合環)を有するもので
あってもよい。
【0107】このような有機高分子材料の具体例として
は、ポリエチレン,ポリプロピレンのようなポリオレフ
ィン,ポリイミド,ポリアミド,ポリエステル,ポリメ
チルメタクリレート(PMMA),ポリフェニレンサル
ファイド(PPS),ポリエーテルスルホン(PE
S),エポキシ樹脂等があげられる。
【0108】F.金属 金属としては、例えば、Al,Li,Ti,Mn,I
n,Sn,Y,La,Ce,Nd,Pr,Gd,Smま
たはこれらのうちの少なくとも1種を含む合金が挙げら
れる。
【0109】また、分離層120の厚さは、剥離目的や
分離層120の組成、層構成、形成方法等の諸条件によ
り異なるが、通常は、1nm〜20μm程度であるのが
好ましく、10nm〜2μm程度であるのがより好まし
く、40nm〜1μm程度であるのがさらに好ましい。
分離層120の膜厚が小さすぎると、成膜の均一性が損
なわれ、剥離にムラが生じることがあり、また、膜厚が
厚すぎると、分離層120の良好な剥離性を確保するた
めに、光のパワー(光量)を大きくする必要があるとと
もに、後に分離層120を除去する際に、その作業に時
間がかかる。なお、分離層120の膜厚は、できるだけ
均一であるのが好ましい。
【0110】分離層120の形成方法は、特に限定され
ず、膜組成や膜厚等の諸条件に応じて適宜選択される。
たとえば、CVD(MOCVD、低圧CVD、ECR−
CVDを含む)、蒸着、分子線蒸着(MB)、スパッタ
リング、イオンプレーティング、PVD等の各種気相成
膜法、電気メッキ、浸漬メッキ(ディッピング)、無電
解メッキ等の各種メッキ法、ラングミュア・プロジェッ
ト(LB)法、スピンコート、スプレーコート、ロール
コート等の塗布法、各種印刷法、転写法、インクジェッ
ト法、粉末ジェット法等が挙げられ、これらのうちの2
以上を組み合わせて形成することもできる。
【0111】なお、分離層120をゾルーゲル法による
セラミックスで構成する場合や、有機高分子材料で構成
する場合には、塗布法、特に、スピンコートにより成膜
するのが好ましい。
【0112】[工程1でのアモルファスシリコン層の形
成]分離層120の組成がアモルファスシリコン(a−
Si)の場合には、気相成長法(CVD)、特に低圧
(LP)CVDが、プラズマCVD、大気圧(AP)C
VD及びECRよりも優れている。
【0113】例えばプラズマCVDにより形成されたア
モルファスシリコン層中には、比較的多く水素が含有さ
れる。この水素の存在により、アモルファスシリコン層
をアブレーションさせ易くなるが、成膜時の基板温度が
例えば350℃を越えると、そのアモルファスシリコン
層より水素が放出される。この薄膜デバイスの形成工程
中に離脱する水素により、膜剥がれが生ずることがあ
る。
【0114】また、プラズマCVD膜は密着性が比較的
弱く、デバイス製造工程の中のウェット洗浄工程にて、
基板100と被転写層140とが分離される虞がある。
【0115】この点、LPCVD膜は、水素が放出され
る虞が無く、しかも十分な密着性を確保できる点で優れ
ている。
【0116】次に、分離層としてのアモルファスシリコ
ン層120の膜厚について、図31を参照して説明す
る。
【0117】図31は、横軸にアモルファスシリコン層
の膜厚を示し、縦軸に該層にて吸収される光エネルギー
を示している。上述したように、アモルファスシリコン
層に光照射すると、アブレーションを生ずる。
【0118】ここで、アブレーションとは、照射光を吸
収した固定材料(分離層120の構成材料)が光化学的
または熱的に励起され、その表面や内部の原子または分
子の結合が切断されて放出することをいい、主に、分離
層120の構成材料の全部または一部が溶融、蒸散(気
化)等の相変化を生じる現象として現れる。また、前記
相変化によって微小な発砲状態となり、結合力が低下す
ることもある。
【0119】そして、このアブレーションに到達するの
に必要な吸収エネルギーが、膜厚が薄い程低くて済むこ
とが、図31から分かる。
【0120】以上のことから、本実施の形態では、分離
層としてのアモルファスシリコン層120の膜厚を薄く
している。これにより、アモルファスシリコン層120
に照射される光のエネルギーを小さくでき、省エネルギ
ー化と共に、光源装置の小型化が図れる。
【0121】次に、分離層としてのアモルファスシリコ
ン層120の膜厚の数値について考察する。図31の通
り、アブレーションに到達するのに必要な吸収エネルギ
ーが、アモルファスシリコンの膜厚が薄い程低くて済む
ことが分かり、本発明者の考察によると25nm以下が
好ましく、一般の光源装置のパワーにより十分にアブレ
ーションを生じさせることができた。膜厚の下限につい
ては特に制限はないが、その下限を好ましくは5nmと
すると、アモルファスシリコン層の形成を確実に行い、
かつ、所定の密着力を確保できる観点から定められる。
従って、分離層としてのアモルファスシリコン層120
の膜厚の好適な範囲は、5〜25nmとなる。さらに好
ましい膜厚は、15nm以下であり、さらなる省エネル
ギー化と密着力の確保が得られる。最も好適な膜厚範囲
は、11nm以下であり、この付近であり、アブレーシ
ョンに必要な吸収エネルギーを格段に低くできる。
【0122】[工程2]次に、図2に示すように、分離層
120上に、被転写層(薄膜デバイス層)140を形成
する。
【0123】この薄膜デバイス層140のK部分(図2
において1点線鎖線で囲んで示される部分)の拡大断面
図を、図2の右側に示す。図示されるように、薄膜デバ
イス層140は、例えば、SiO2膜(中間層)142
上に形成されたTFT(薄膜トランジスタ)を含んで構
成され、このTFTは、ポリシリコン層にn型不純物を
導入して形成されたソース,ドレイン層146と、チャ
ネル層144と、ゲート絶縁膜148と、ゲート電極1
50と、層間絶縁膜154と、例えばアルミニュウムか
らなる電極152とを具備する。
【0124】本実施の形態では、分離層120に接して
設けられる中間層としてSi02膜を使用しているが、
Si34などのその他の絶縁膜を使用することもでき
る。Si02膜(中間層)の厚みは、その形成目的や発
揮し得る機能の程度に応じて適宜決定されるが、通常
は、10nm〜5μm程度であるのが好ましく、40nm〜
1μm程度であるのがより好ましい。中間層は、種々の
目的で形成され、例えば、被転写層140を物理的また
は化学的に保護する保護層,絶縁層,導電層,レーザー
光の遮光層,マイグレーション防止用のバリア層,反射
層としての機能の内の少なくとも1つを発揮するものが
挙げられる。
【0125】なお、場合によっては、Si02膜等の中
間層を形成せず、分離層120上に直接被転写層(薄膜
デバイス層)140を形成してもよい。
【0126】被転写層140(薄膜デバイス層)は、図
2の右側に示されるようなTFT等の薄膜デバイスを含
む層である。
【0127】薄膜デバイスとしては、TFTの他に、例
えば、薄膜ダイオードや、シリコンのPIN接合からな
る光電変換素子(光センサ、太陽電池)やシリコン抵抗
素子、その他の薄膜半導体デバイス、電極(例:IT
O、メサ膜のような透明電極)、スイッチング素子、メ
モリー、圧電素子等のアクチュエータ、マイクロミラー
(ピエゾ薄膜セラミックス)、磁気記録薄膜ヘッド、コ
イル、インダクター、薄膜高透磁材料およびそれらを組
み合わせたマイクロ磁気デバイス、フィルター、反射
膜、ダイクロイックミラー等がある。
【0128】このような薄膜デバイスは、その形成方法
との関係で、通常、比較的高いプロセス温度を経て形成
される。したがって、この場合、前述したように、基板
100としては、そのプロセス温度に耐え得る信頼性の
高いものが必要となる。
【0129】[工程3]次に、図3に示すように、薄膜デ
バイス層140を、接着層160を介して転写体180
に接合(接着)する。
【0130】接着層160を構成する接着剤の好適な例
としては、反応硬化型接着剤、熱硬化型接着剤、紫外線
硬化型接着剤等の光硬化型接着剤、嫌気硬化型接着剤等
の各種硬化型接着剤が挙げられる。接着剤の組成として
は、例えば、エポキシ系、アクリレート系、シリコーン
系等、いかなるものでもよい。このような接着層160
の形成は、例えば、塗布法によりなされる。
【0131】前記硬化型接着剤を用いる場合、例えば被
転写層(薄膜デバイス層)140上に硬化型接着剤を塗
布し、その上に転写体180を接合した後、硬化型接着
剤の特性に応じた硬化方法により前記硬化型接着剤を硬
化させて、被転写層(薄膜デバイス層)140と転写体
180とを接着し、固定する。
【0132】接着剤が光硬化型の場合、光透過性の基板
100または光透過性の転写体180の一方の外側から
(あるいは光透過性の基板及び転写体の両外側から)光
を照射する。接着剤としては、薄膜デバイス層に影響を
与えにくい紫外線硬化型などの光硬化型接着剤が好まし
い。
【0133】なお、図示と異なり、転写体180側に接
着層160を形成し、その上に被転写層(薄膜デバイス
層)140を接着してもよい。なお、例えば転写体18
0自体が接着機能を有する場合等には、接着層160の
形成を省略してもよい。
【0134】転写体180としては、特に限定されない
が、基板(板材)、特に透明基板が挙げられる。なお、
このような基板は平板であっても、湾曲板であってもよ
い。また、転写体180は、前記基板100に比べ、耐
熱性、耐食性等の特性が劣るものであってもよい。その
理由は、本発明では、基板100側に被転写層(薄膜デ
バイス層)140を形成し、その後、被転写層(薄膜デ
バイス層)140を転写体180に転写するため、転写
体180に要求される特性、特に耐熱性は、被転写層
(薄膜デバイス層)140の形成の際の温度条件等に依
存しないからである。
【0135】したがって、被転写層140の形成の際の
最高温度をTmaxとしたとき、転写体0の構成材料とし
て、ガラス転移点(Tg)または軟化点がTmax以下の
ものを用いることができる。例えば、転写体180は、
ガラス転移点(Tg)または軟化点が好ましくは800
℃以下、より好ましくは500℃以下、さらに好ましく
は320℃以下の材料で構成することができる。
【0136】また、転写体180の機械的特性として
は、ある程度の剛性(強度)を有するものが好ましい
が、可撓性、弾性を有するものであってもよい。転写体
180の機械的特性は、特に下記の点を考慮するとよ
い。
【0137】この分離層120に光照射すると、分離層
120を構成する物質が光化学的または熱的に励起さ
れ、その表面や内部の分子または原子の結合が切断され
て、該分子または原子が外部に放出される。この分子ま
たは原子の放出に伴い分離層120の上層に作用する応
力を、転写体180にて受けとめられるように、転写体
180の機械的強度によりその耐力を確保することが好
ましい。それにより、分離層120の上層の変形または
破壊が防止されるからである。
【0138】このような耐力を、転写体180の機械的
強度だけで確保するものに限らず、分離層120よりも
上層に位置する層、すなわち、被転写層140、接着層
160及び転写体180のいずれか一つまたは複数の層
の機械的強度により確保すればよい。このような耐力を
確保するために、被転写層140、接着層160及び転
写体180の材質及び厚さを適宜選択できる。
【0139】被転写層140、接着層160及び転写体
180のみでは上記の耐力を確保できない場合には、図
35(A)〜(E)に示すように、分離層120よりも
上層となるいずれかの位置に、補強層132を形成する
こともできる。
【0140】図35(A)に示す補強層132は、分離
層120と被転写層140との間に設けられている。こ
うすると、分離層120にて剥離を生じさせ、その後基
板100を離脱させた後に、残存する分離層120と共
に補強層132を、被転写層140から除去することも
できる。図35(B)のように、転写体180の上層に
設けられた補強層132も、少なくとも分離層120に
て剥離を生じさせた後は、転写体180より除去するこ
とができる。
【0141】図35(C)に示す補強層132は、被転
写層140を構成する複数層の中に、例えば絶縁層とし
て介在されている。図35(D)(E)の各補強層13
2は、接着層140の下層または上層に配置されてい
る。これらの場合には、後に除去することは不能とな
る。
【0142】転写体180の構成材料としては、各種合
成樹脂または各種ガラス材が挙げられ、特に、各種合成
樹脂や通常の(低融点の)安価なガラス材が好ましく、
上記の耐力を考慮して厚さを決定することもできる。
【0143】合成樹脂としては、熱可塑性樹脂、熱硬化
性樹脂のいずれでもよく、例えば、ポリエチレン、ポロ
プロピレン、エチレン−プレピレン共重合体、エチレン
−酢酸ビニル共重合体(EVA)等のポリオレフィン、
環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビ
ニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミ
ド、ポリイミド、ポリアミドイミド、ポリカーボネー
ト、ポリ−(4−メチルベンテン−1)、アイオノマ
ー、アクリル系樹脂、ポリメチルメタクリレート、アク
リル−スチレン共重合体(AS樹脂)、ブタジエン−ス
チレン共重合体、ポリオ共重合体(EVOH)、ポリエ
チレンテレフタレート(PET)、ポリプチレンテレフ
タレート(PBT)、プリシクロヘキサンテレフタレー
ト(PCT)等のポリエステル、ポリエーテル、ポリエ
ーテルケトン(PEK)、ポリエーテルエーテルケトン
(PEEK)、ポリエーテルイミド、ポリアセタール
(POM)、ポリフェニレンオキシド、変性ポリフェニ
レンオキシド、ポリアリレート、芳香族ポリエステル
(液晶ポリマー)、ポリテトラフルオロエチレン、ポリ
フッ化ビニリデン、その他フッ素系樹脂、スチレン系、
ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン
系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可
塑性エラストマー、エボキシ樹脂、フェノール樹脂、ユ
リア樹脂、メラミン樹脂、不飽和ポリエステル、シリコ
ーン樹脂、ポリウレタン等、またはこれらを主とする共
重合体、ブレンド体、ポリマーアロイ等が挙げられ、こ
れらのうちの1種または2種以上を組み合わせて(例え
ば2層以上の積層体として)用いることができる。
【0144】ガラス材としては、例えば、ケイ酸ガラス
(石英ガラス)、ケイ酸アルカリガラス、ソーダ石灰ガ
ラス、カリ石灰ガラス、鉛(アルカリ)ガラス、バリウ
ムガラス、ホウケイ酸ガラス等が挙げられる。このう
ち、ケイ酸ガラス以外のものは、ケイ酸ガラスに比べて
融点が低く、また、成形、加工も比較的容易であり、し
かも安価であり、好ましい。
【0145】転写体180として合成樹脂で構成された
ものを用いる場合には、大型の転写体180を一体的に
成形することができるとともに、湾曲面や凹凸を有する
もの等の複雑な形状であっても容易に製造することがで
き、また、材料コスト、製造コストも安価であるという
種々の利点が享受できる。したがって、合成樹脂の使用
は、大型で安価なデバイス(例えば、液晶ディスプレ
イ)を製造する上で有利である。
【0146】なお、転写体180は、例えば、液晶セル
のように、それ自体独立したデバイスを構成するもの
や、例えばカラーフィルター、電極層、誘電体層、絶縁
層、半導体素子のように、デバイスの一部を構成するも
のであってもよい。
【0147】さらに、転写体180は、金属、セラミッ
クス、石材、木材紙等の物質であってもよいし、ある品
物を構成する任意の面上(時計の面上、エアコンの表面
上、プリント基板の上等)、さらには壁、柱、天井、窓
ガラス等の構造物の表面上であってもよい。
【0148】[工程4]次に、図4に示すように、基板1
00の裏面側から光を照射する。
【0149】この光は、基板100を透過した後に分離
層120に照射される。これにより、分離層120に層
内剥離および/または界面剥離が生じ、結合力が減少ま
たは消滅する。
【0150】分離層120の層内剥離および/または界
面剥離が生じる原理は、分離層120の構成材料にアブ
レーションが生じること、また、分離層120に含まれ
ているガスの放出、さらには照射直後に生じる溶融、蒸
散等の相変化によるものであることが推定される。
【0151】分離層120が層内剥離を生じるか、界面
剥離を生じるか、またはその両方であるかは、分離層1
20の組成や、その他種々の要因に左右され、その要因
の1つとして、照射される光の種類、波長、強度、到達
深さ等の条件が挙げられる。
【0152】照射する光としては、分離層120に層内
剥離および/または界面剥離を起こさせるものであれば
いかなるものでもよく、例えば、X線、紫外線、可視
光、赤外線(熱線)、レーザ光、ミリ波、マイクロ波、
電子線、放射線(α線、β線、γ線)等が挙げられる。
そのなかでも、分離層120の剥離(アブレーション)
を生じさせ易いという点で、レーザ光が好ましい。
【0153】このレーザ光を発生させるレーザ装置とし
ては、各種気体レーザ、固体レーザ(半導体レーザ)等
が挙げられるが、エキシマレーザ、Nd−YAGレー
ザ、Arレーザ、CO2レーザ、COレーザ、He−N
eレーザ等が好適に用いられ、その中でもエキシマレー
ザが特に好ましい。
【0154】エキシマレーザは、短波長域で高エネルギ
ーを出力するため、極めて短時間で分離層2にアブレー
ションを生じさせることができ、よって隣接する転写体
180や基板100等に温度上昇をほとんど生じさせる
ことなく、すなわち劣化、損傷を生じさせることなく、
分離層120を剥離することができる。
【0155】また、分離層120にアブレーションを生
じさせるに際して、光の波長依存性がある場合、照射さ
れるレーザ光の波長は、100nm〜350nm程度で
あるのが好ましい。
【0156】図7に、基板100の、光の波長に対する
透過率の一例を示す。図示されるように、300nmの
波長に対して透過率が急峻に増大する特性をもつ。この
ような場合には、300nm以上の波長の光(例えば、
波長308nmのXe−Clエキシマレーザー光)を照
射する。
【0157】また、分離層120に、例えばガス放出、
気化、昇華等の相変化を起こさせて分離特性を与える場
合、照射されるレーザ光の波長は、350から1200
nm程度であるのが好ましい。
【0158】また、照射されるレーザ光のエネルギー密
度、特に、エキシマレーザの場合のエネルギー密度は、
10〜5000mJ/cm2程度とするのが好ましく、
100〜1000mJ/cm2程度とするのがより好ま
しい。また、照射時間は、1〜1000nsec程度と
するのが好ましく、10〜100nsec程度とするの
がより好ましい。エネルギー密度が低いかまたは照射時
間が短いと、十分なアブレーション等が生じず、また、
エネルギー密度が高いかまたは照射時間が長いと、分離
層120を透過した照射光により被転写層140に悪影
響を及ぼすおそれがある。
【0159】ここで、本実施の形態では、分離層120
を例えば10nmの膜厚のアモルファスシリコン層にて
形成しているので、比較的小さな光エネルギーの吸収に
より、アモルファスシリコン層120にアブレーション
を起こすことができる。このように比較的小さな光エネ
ルギーをアモルファスシリコン層120に吸収させる好
適な方法を、図32を用いて説明する。
【0160】図32は、ラインビームを間欠的に走査さ
せて、基板100を介して分離層120のほぼ全面に光
照射する方法を示している。各図において、ラインビー
ムをビームスキャンした回数をNで表した時、N回目の
ラインビームの照射領域20(N)と、N+1回目のラ
インビームの照射領域20(N+1)とは重ならないよ
うにして、各回のビームスキャンが実施されている。こ
のため、隣り合う照射領域20(N)と20(N+1)
との間には、各回の照射領域よりも十分に狭い低照射領
域あるいは非照射領域30が形成される。
【0161】ここで、ラインビーム10を基板100に
対して相対的に移動させる時に、その移動時にもビーム
を出射し続けると、符号30の領域は低照射領域とな
る。一方、移動時にはラインビーム10を出射しないよ
うにすると、符号30の領域は非照射領域となる。
【0162】図32の方式とは異なり、もし各回のビー
ム照射領域同士を重ならせると、分離層120の層内お
よび/または界面において剥離を生じさせるに足る光以
上の過度の光が照射されることになる。この過度の光の
一部が漏れて分離層120を介して薄膜デバイスを含む
被転写層140に入射すると、その薄膜デバイスの特性
例えば電気的特性を劣化する原因となる。
【0163】図32の方式では、そのような過度の光が
分離層120に照射されないため、薄膜デバイスが転写
体に転写された後も、その薄膜デバイスの本来の特性を
維持することができる。なお、低照射領域あるいは非照
射領域30に対応する分離層120では剥離が生じない
が、その両側のビーム照射領域での剥離により、分離層
120と基板100との密着性を十分に低減させること
ができる。
【0164】なお、分離層120を透過した照射光が被
転写層140にまで達して悪影響を及ぼす場合の対策と
しては、例えば、図30に示すように、分離層(レーザ
ー吸収層)120上にタンタル(Ta)等の金属膜12
4を形成する方法がある。これにより、分離層120を
透過したレーザー光は、金属膜124の界面で完全に反
射され、それより上の薄膜デバイスに悪影響を与えな
い。
【0165】ただし、図30のように、金属膜124を
形成すると、その上に薄膜デバイスを形成する必要があ
り、金属膜124と薄膜デバイスとの間にシリコン系の
絶縁層を介在させたとしても、薄膜デバイスが金属汚染
される虞がある。
【0166】そこで、図30に代わる方法として、図3
3、図34に示すよう方法を採用することが好ましい。
【0167】図33は、分離層としてのアモルファスシ
リコン層120を用いた例であり、被転写層140の下
層に、シリコン系光吸収層として用いられるアモルファ
スシリコン層126をさらに設けている。この2つのア
モルファスシリコン層120、126を分離するため
に、シリコン系介在層として例えばシリコン酸化膜(S
iO2)が介在されている。
【0168】こうすると、万一照射光が分離層であるア
モルファスシリコン層120を透過しても、その透過光
はシリコン系光吸収層としてのアモルファスシリコン層
126に吸収される。この結果、それより上の薄膜デバ
イスに悪影響を与えない。
【0169】しかも、追加された2つの層126,12
8は共にシリコン系の層であるので、従来の薄膜形成技
術にて確立されているように、金属汚染などを引き起こ
すことがない。
【0170】なお、分離層としてのアモルファスシリコ
ン層120の膜厚よりも、光吸収層としてのアモルファ
スシリコン層126の膜厚を厚くしておけば、アモルフ
ァスシリコン層126にてアブレーションが生ずる虞を
確実に防止できる。しかし、上記の膜厚の関係に限ら
ず、アモルファスシリコン層126に入射する光エネル
ギーは、分離層としてのアモルファスシリコン層120
に直接入射する光エネルギーよりも十分に少ないため、
アモルファスシリコン層126にてアブレーションが生
ずることを防止できる。
【0171】なお、図34に示すように、分離層120
と異なる材質のシリコン系光吸収層130を設けた例を
示し、この場合にはシリコン系介在層128は必ずしも
設ける必要はない。
【0172】図33、図34の通り構成して分離層12
0での光漏れ対策を行った場合には、分離層120にて
剥離が生ずるための光吸収エネルギーが大きい場合であ
っても、薄膜デバイスへの悪影響を確実に防止できる利
点がある。
【0173】レーザ光に代表される照射光は、その強度
が均一となるように照射されるのが好ましい。照射光の
照射方向は、分離層120に対し垂直な方向に限らず、
分離層120に対し所定角度傾斜した方向であってもよ
い。
【0174】次に、図5に示すように、基板100に力
を加えて、この基板100を分離層120から離脱させ
る。図5では図示されないが、この離脱後、基板100
上に分離層が付着することもある。
【0175】次に、図6に示すように、残存している分
離層120を、例えば洗浄、エッチング、アッシング、
研磨等の方法またはこれらを組み合わせた方法により除
去する。これにより、被転写層(薄膜デバイス層)14
0が、転写体180に転写されたことになる。
【0176】なお、離脱した基板100にも分離層の一
部が付着している場合には同様に除去する。なお、基板
100が石英ガラスのような高価な材料、希少な材料で
構成されている場合等には、基板100は、好ましくは
再利用(リサイクル)に供される。すなわち、再利用し
たい基板100に対し、本発明を適用することができ、
有用性が高い。
【0177】以上のような各工程を経て、被転写層(薄
膜デバイス層)140の転写体180への転写が完了す
る。その後、被転写層(薄膜デバイス層)140に隣接
するSiO2膜の除去や、被転写層140上への配線等
の導電層や所望の保護膜の形成等を行うこともできる。
【0178】本発明では、被剥離物である被転写層(薄
膜デバイス層)140自体を直接に剥離するのではな
く、被転写層(薄膜デバイス層)140に接合された分
離層において剥離するため、被剥離物(被転写層14
0)の特性、条件等にかかわらず、容易かつ確実に、し
かも均一に剥離(転写)することができ、剥離操作に伴
う被剥離物(被転写層140)へのダメージもなく、被
転写層140の高い信頼性を維持することができる。
【0179】(第2の実施の形態)基板上にCMOS構
造のTFTを形成し、これを転写体に転写する場合の具
体的な製造プロセスの例を図8〜図18を用いて説明す
る。
【0180】(工程1)図8に示すように、基板(例え
ば石英基板)100上に、分離層としてLPCVD法に
より形成されたアモルファスシリコン層120を形成す
る。このアモルファスシリコン層120の膜厚は、例え
ば10nmである。その上に、中間層(例えば、SiO
2膜)142と、アモルファスシリコン層(例えばLP
CVD法により形成される)143とを順次に積層形成
し、続いて、アモルファスシリコン層143の全面に上
方からレーザー光を照射し、アニールを施す。これによ
り、アモルファスシリコン層143は再結晶化してポリ
シリコン層となる。ここで、図33に示したように、分
離層となるアモルファスシリコン層120と中間層14
2との間に、シリコン系介在層例えばシリコン酸化膜1
28と、光吸収用の別のアモルファスシリコン層126
を形成することもできる。
【0181】(工程2)続いて、図9に示すように、レ
ーザーアニールにより得られたポリシリコン層をパター
ニングして、アイランド144a,144bを形成す
る。
【0182】(工程3)図10に示されるように、アイ
ランド144a,144bを覆うゲート絶縁膜148
a,148bを、例えば、CVD法により形成する。
【0183】(工程4)図11に示されるように、ポリ
シリコンあるいはメタル等からなるゲート電極150
a,150bを形成する。
【0184】(工程5)図12に示すように、ポリイミ
ド等からなるマスク層170を形成し、ゲート電極15
0bおよびマスク層170をマスクとして用い、セルフ
アラインで、例えばボロン(B)のイオン注入を行う。
これによって、p+層172a,172bが形成され
る。
【0185】(工程6) 図13に示すように、ポリイ
ミド等からなるマスク層174を形成し、ゲート電極1
50aおよびマスク層174をマスクとして用い、セル
フアラインで、例えばリン(P)のイオン注入を行う。
これによって、n+層146a,146bが形成され
る。
【0186】(工程7) 図14に示すように、層間絶
縁膜154を形成し、選択的にコンタクトホール形成
後、電極152a〜152dを形成する。
【0187】このようにして形成されたCMOS構造の
TFTが、図2〜図6における被転写層(薄膜デバイス
層)140に該当する。なお、層間絶縁膜154上に保
護膜を形成してもよい。
【0188】(工程8)図15に示すように、CMOS
構成のTFT上に接着層としてのエポキシ樹脂層160
を形成し、次に、そのエポキシ樹脂層160を介して、
TFTを転写体(例えば、ソーダガラス基板)180に
貼り付ける。続いて、熱を加えてエポキシ樹脂を硬化さ
せ、転写体180とTFTとを接着(接合)する。
【0189】なお、接着層160は紫外線硬化型接着剤
であるフォトポリマー樹脂でもよい。この場合は、熱で
はなく転写体180側から紫外線を照射してポリマーを
硬化させる。
【0190】(工程9)図16に示すように、基板10
0の裏面から、例えば、Xe−Clエキシマレーザー光
を、例えば図32のビームスキャンにより照射する。こ
れにより、分離層120の層内および/または界面にお
いて剥離を生じせしめる。このとき、分離層であるアモ
ルファスシリコン層120の膜厚が10nmであるた
め、剥離を生じさせるための光エネルギーを十分低減で
きた。また、アモルファスシリコン層120の剥離の際
に、そのアモルファスシリコン層120よりも上層の各
層142、154、160、180に応力が作用する
が、この応力はその上層に142、154、160、1
80よって受けとめられ、薄膜デバイスの変形及び破壊
が防止される。
【0191】(工程10)図17に示すように、基板1
00を引き剥がす。
【0192】(工程11)最後に、分離層120をエッ
チングにより除去する。これにより、図18に示すよう
に、CMOS構成のTFTが、転写体180に転写され
たことになる。なお、図33に示したように、シリコン
系介在層例えばシリコン酸化膜128と、光吸収用の別
のアモルファスシリコン層126とが分離層120上に
形成されている場合には、分離層120のエッチング除
去工程の前に、次の2工程を追加することもできる。そ
の一つは、例えばドライエッチングにて光吸収層である
アモルファスシリコン層126を除去する工程であり、
他の一つは、例えばフッ酸などでシリコン酸化物128
を除去する工程である。
【0193】(第3の実施の形態)上述の第1の実施の
形態および第2の実施の形態で説明した技術を用いる
と、例えば、図19(a)に示すような、薄膜デバイス
を用いて構成されたマイクロコンピュータを所望の基板
上に形成できるようになる。
【0194】図19(a)では、プラスチック等からな
るフレキシブル基板182上に、薄膜デバイスを用いて
回路が構成されたCPU300,RAM320,入出力
回路360ならびに、これらの回路の電源電圧を供給す
るための、アモルファスシリコンのPIN接合を具備す
る太陽電池340が搭載されている。
【0195】図19(a)のマイクロコンピュータはフ
レキシブル基板上に形成されているため、図19(b)
に示すように曲げに強く、また、軽量であるために落下
にも強いという特徴がある。
【0196】(第4の実施の形態)本実施の形態では、
上述の薄膜デバイスの転写技術を用いて、図20,図2
1に示されるような、アクティブマトリクス基板を用い
たアクティブマトリクス型の液晶表示装置を作成する場
合の製造プロセスの例について説明する。
【0197】(液晶表示装置の構成)図20に示すよう
に、アクティブマトリクス型の液晶表示装置は、バック
ライト等の照明光源400,偏光板420,アクティブ
マトリクス基板440,液晶460,対向基板480,
偏光板500を具備する。
【0198】なお、本発明のアクティブマトリクス基板
440と対向基板480にプラスチックフィルムのよう
なフレキシブル基板を用いる場合は、照明光源400に
代えて反射板を採用した反射型液晶パネルとして構成す
ると、可撓性があって衝撃に強くかつ軽量なアクティブ
マトリクス型液晶パネルを実現できる。なお、画素電極
を金属で形成した場合、反射板および偏光板420は不
要となる。
【0199】本実施の形態で使用するアクティブマトリ
クス基板440は、画素部442にTFTを配置し、さ
らに、ドライバ回路(走査線ドライバおよびデータ線ド
ライバ)444を搭載したドライバ内蔵型のアクティブ
マトリクス基板である。
【0200】このアクティブマトリクス型液晶表示装置
の要部の断面図が図21に示され、また、液晶表示装置
の要部の回路構成が図22に示される。
【0201】図22に示されるように、画素部442
は、ゲートがゲート線G1に接続され、ソース・ドレイ
ンの一方がデータ線D1に接続され、ソース・ドレイン
の他方が液晶460に接続されたTFT(M1)と、液
晶460とを含む。
【0202】また、ドライバー部444は、画素部のT
FT(M1)と同じプロセスにより形成されるTFT
(M2)を含んで構成される。
【0203】図21の左側に示されるように、画素部4
42におけるTFT(M1)は、ソース・ドレイン層1
100a,1100bと、チャンネル1100eと、ゲ
ート絶縁膜1200aと、ゲート電極1300aと、絶
縁膜1500と、ソース・ドレイン電極1400a,1
400bとを含んで構成される。
【0204】なお、参照番号1700は画素電極であ
り、参照番号1702は画素電極1700が液晶460
に電圧を印加する領域(液晶への電圧印加領域)を示
す。図中、配向膜は省略してある。画素電極1700は
ITO(光透過型の液晶パネルの場合)あるいはアルミ
ニュウム等の金属(反射型の液晶パネルの場合)により
構成される。また、図21では、液晶への電圧印加領域
1702において、画素電極1700の下の下地絶縁膜
(中間層)1000は完全に除去されているが、必ずし
もこれに限定されるものではなく、下地絶縁膜(中間
層)1000が薄いために液晶への電圧印加の妨げにな
らない場合には残しておいてもよい。
【0205】また、図21の右側に示されるように、ド
ライバー部444を構成するTFT(M2)は、ソー
ス,ドレイン層1100c,1100dと、チャンネル
1100fと、ゲート絶縁膜1200bと、ゲート電極
1300bと、絶縁膜1500と、ソース・ドレイン電
極1400c,1400dとを含んで構成される。
【0206】なお、図21において、参照番号480
は、例えば、対向基板(例えば、ソーダガラス基板)で
あり、参照番号482は共通電極である。また、参照番
号1000はSiO2膜であり、参照番号1600は層
間絶縁膜(例えば、SiO2膜)であり、参照番号18
00は接着層である。また、参照番号1900は、例え
ばソーダガラス基板からなる基板(転写体)である。
【0207】(液晶表示装置の製造プロセス)以下、図
21の液晶表示装置の製造プロセスについて、図23〜
図27を参照して説明する。
【0208】まず、図8〜図18と同様の製造プロセス
を経て、図23のようなTFT(M1,M2)を、信頼
性が高くかつレーザー光を透過する基板(例えば、石英
基板)3000上に形成し、保護膜1600を構成す
る。なお、図23において、参照番号3100は分離層
(レーザー吸収層)である。また、図23では、TFT
(M1,M2)は共にn型のMOSFETとしている。
但し、これに限定されるものではなく、p型のMOSF
ETや、CMOS構造としてもよい。
【0209】次に、図24に示すように、保護膜160
0および下地絶縁膜1000を選択的にエッチングし、
選択的に開口部4000,4200を形成する。これら
の2つの開口部は共通のエッチング工程を用いて同時に
形成する。なお、図24では開口部4200において、
下地絶縁膜(中間層)1000を完全に除去している
が、必ずしもこれに限定されるものではなく、下地絶縁
膜(中間層)1000が薄いために液晶への電圧印加の
妨げにならない場合には残しておいてもよい。
【0210】次に、図25に示すように、ITO膜ある
いはアルミニュウム等の金属からなる画素電極1700
を形成する。ITO膜を用いる場合には透過型の液晶パ
ネルとなり、アルミニュウム等の金属を用いる場合には
反射型の液晶パネルとなる。次に、図26に示すよう
に、接着層1800を介して基板1900を接合(接
着)する。
【0211】次に、図26に示すように、基板3000
の裏面からエキシマレーザー光を照射し、この後、基板
3000を引き剥がす。
【0212】次に、分離層(レーザー吸収層)3100
を除去する。これにより、図27に示すようなアクティ
ブマトリクス基板440が完成する。画素電極1700
の底面(参照番号1702の領域)は露出しており、液
晶との電気的な接続が可能となっている。この後、アク
ティブマトリクス基板440の絶縁膜(SiO2などの
中間層)1000の表面および画素電極1702表面に
配向膜を形成して配向処理が施される。図27では、配
向膜は省略してある。
【0213】そして、さらにその表面に画素電極170
9と対向する共通電極が形成され、その表面が配向処理
された対向基板480と図21のアクティブマトリク基
板440とを封止材(シール材)で封止し、両基板の間
に液晶を封入して、図21に示すような液晶表示装置が
完成する。
【0214】(第5の実施の形態)図28に本発明の第
5の実施の形態を示す。
【0215】本実施の形態では、上述の薄膜デバイスの
転写方法を複数回実行して、転写元の基板よりも大きい
基板(転写体)上に薄膜デバイスを含む複数のパターン
を転写し、最終的に大規模なアクティブマトリクス基板
を形成する。
【0216】つまり、大きな基板7000上に、複数回
の転写を実行し、画素部7100a〜7100Pを形成
する。図28の上側に一点鎖線で囲んで示されるよう
に、画素部には、TFTや配線が形成されている。図2
8において、参照番号7210は走査線であり、参照番
号7200は信号線であり、参照番号7220はゲート
電極であり、参照番号7230は画素電極である。
【0217】信頼性の高い基板を繰り返し使用し、ある
いは複数の第1の基板を使用して薄膜パターンの転写を
複数回実行することにより、信頼性の高い薄膜デバイス
を搭載した大規模なアクティブマトリクス基板を作成で
きる。
【0218】(第6の実施の形態)本発明の第6の実施
の形態を図29に示す。
【0219】本実施の形態の特徴は、上述の薄膜デバイ
スの転写方法を複数回実行して、転写元の基板上よりも
大きな基板上に、設計ルール(つまりパターン設計する
上でのデザインルール)が異なる薄膜デバイス(つま
り、最小線幅が異なる薄膜デバイス)を含む複数のパタ
ーンを転写することである。
【0220】図29では、ドライバー搭載のアクティブ
マトリクス基板において、画素部(7100a〜710
0p)よりも、より微細な製造プロセスで作成されたド
ライバ回路(8000〜8032)を、複数回の転写に
よって基板6000の周囲に作成してある。
【0221】ドライバ回路を構成するシフトレジスタ
は、低電圧下においてロジックレベルの動作をするので
画素TFTよりも耐圧が低くてよく、よって、画素TF
Tより微細なTFTとなるようにして高集積化を図るこ
とができる。
【0222】本実施の形態によれば、設計ルールレベル
の異なる(つまり製造プロセスが異なる)複数の回路
を、一つの基板上に実現できる。なお、シフトレジスタ
の制御によりデータ信号をサンプリングするサンプリン
グ手段(図22の薄膜トランジスタM2)は、画素TF
T同様に高耐圧が必要なので、画素TFTと同一プロセ
ス/同一設計ルールで形成するとよい。
【0223】
【実施例】次に、本発明の具体的実施例について説明す
る。
【0224】(実施例1)縦50mm×横50mm×厚さ
1.1mmの石英基板(軟化点:1630℃、歪点:10
70℃、エキシマレーザの透過率:ほぼ100%)を用
意し、この石英基板の片面に、分離層(レーザ光吸収
層)として非晶質シリコン(a−Si)膜を低圧CVD
法(Si26 ガス、425℃)により形成した。分離
層の膜厚としては、10nmと100nmの2種類のもの
を形成した。
【0225】次に、分離層上に、中間層としてSiO2
膜をECR−CVD法(SiH4 +O2 ガス、100
℃)により形成した。中間層の膜厚は、200nmであっ
た。
【0226】次に、中間層上に、被転写層として膜厚5
0nmの非晶質シリコン膜を低圧CVD法(Si26
ス、425℃)により形成し、この非晶質シリコン膜に
レーザ光(波長308nm)を照射して、結晶化させ、ポ
リシリコン膜とした。その後、このポリシリコン膜に対
し、所定のパターンニングを施し、薄膜トランジスタの
ソース・ドレイン・チャネルとなる領域を形成した。こ
の後、1000°C以上の高温によりポリシリコン膜表
面を熱酸化してゲート絶縁膜SiO2 を形成した後、ゲ
ート絶縁膜上にゲート電極(ポリシリコンにMo等の高
融点金属が積層形成された構造)を形成し、ゲート電極
をマスクとしてイオン注入することによって、自己整合
的(セルファライン)にソース・ドレイン領域を形成
し、薄膜トランジスタを形成した。この後、必要に応じ
て、ソース・ドレイン領域に接続される電極及び配線、
ゲート電極につながる配線が形成される。これらの電極
や配線にはAlが使用されるが、これに限定されるもの
ではない。また、後工程のレーザー照射によりAlの溶
融が心配される場合は、Alよりも高融点の金属(後工
程のレーザー照射により溶融しないもの)を使用しても
よい。
【0227】次に、前記薄膜トランジスタの上に、紫外
線硬化型接着剤を塗布し(膜厚:100μm )、さらに
その塗膜に、転写体として縦200mm×横300mm×厚
さ1.1mmの大型の透明なガラス基板(ソーダガラス、
軟化点:740℃、歪点:511℃)を接合した後、ガ
ラス基板側から紫外線を照射して接着剤を硬化させ、こ
れらを接着固定した。
【0228】次に、Xe−Clエキシマレーザ(波長:
308nm)を石英基板側から照射し、分離層に剥離(層
内剥離および界面剥離)を生じさせた。照射したXe−
Clエキシマレーザのエネルギー密度は、300mJ/c
m2、照射時間は、20nsecであった。なお、エキシマレ
ーザの照射は、スポットビーム照射とラインビーム照射
とがあり、スポットビーム照射の場合は、所定の単位領
域(例えば8mm×8mm)にスポット照射し、このスポッ
ト照射を単位領域の1/10程度ずつずらしながら照射
していく。また、ラインビーム照射の場合は、所定の単
位領域(例えば378mm×0.1mmや378mm×0.3
mm(これらはエネルギーの90%以上が得られる領
域))を同じく1/10程度ずつずらしながら照射して
いく。これにより、分離層の各点は少なくとも10回の
照射を受ける。このレーザ照射は、石英基板全面に対し
て、照射領域をずらしながら実施される。以上の方法
は、分離層の膜厚を100nmとし、アブレーションの
ために光エネルギー吸収を多くする場合に有効である。
分離層の膜厚を10nmとした場合には、図32のよう
に、ビームスキャンにより隣り合う2つのビーム照射領
域(例えば図32の20(N)と20(N+1)の2つ
のビーム照射領域)を互いに重ね合わせないようにして
も、アブレーションを生じさせることができ、しかも薄
膜デバイスへの悪影響を低減できる。なお、このとき、
分離層の上層の各層のトータルの耐力により、薄膜デバ
イスが変形することも破壊されることもなかった。
【0229】この後、石英基板とガラス基板(転写体)
とを分離層において引き剥がし、石英基板上に形成され
た薄膜トランジスタおよび中間層を、ガラス基板側に転
写した。
【0230】その後、ガラス基板側の中間層の表面に付
着した分離層を、エッチングや洗浄またはそれらの組み
合わせにより除去した。また、石英基板についても同様
の処理を行い、再使用に供した。
【0231】なお、転写体となるガラス基板が石英基板
より大きな基板であれば、本実施例のような石英基板か
らガラス基板への転写を、平面的に異なる領域に繰り返
して実施し、ガラス基板上に、石英基板に形成可能な薄
膜トランジスタの数より多くの薄膜トランジスタを形成
することができる。さらに、ガラス基板上に繰り返し積
層し、同様により多くの薄膜トランジスタを形成するこ
とができる。
【0232】(実施例2)分離層を、H(水素)を20
at%含有する非晶質シリコン膜とした以外は実施例1と
同様にして、薄膜トランジスタの転写を行った。
【0233】なお、非晶質シリコン膜中のH量の調整
は、低圧CVD法による成膜時の条件を適宜設定するこ
とにより行った。
【0234】(実施例3)分離層を、スピンコートによ
りゾル−ゲル法で形成したセラミックス薄膜(組成:P
bTiO3 、膜厚:200nm)とした以外は実施例1と
同様にして、薄膜トランジスタの転写を行った。
【0235】(実施例4)分離層を、スパッタリングに
より形成したセラミックス薄膜(組成:BaTiO3
膜厚:400nm)とした以外は実施例1と同様にして、
薄膜トランジスタの転写を行った。
【0236】(実施例5)分離層を、レーザ−アブレー
ション法により形成したセラミックス薄膜(組成:Pb
(Zr,Ti)O3 (PZT)、膜厚:50nm)とした
以外は実施例1と同様にして、薄膜トランジスタの転写
を行った。
【0237】(実施例6)分離層を、スピンコートによ
り形成したポリイミド膜(膜厚:200nm)とした以外
は実施例1と同様にして、薄膜トランジスタの転写を行
った。
【0238】(実施例7)分離層を、スピンコートによ
り形成したポリフェニレンサルファイド膜(膜厚:20
0nm)とした以外は実施例1と同様にして、薄膜トラン
ジスタの転写を行った。
【0239】(実施例8)分離層を、スパッタリングに
より形成したAl層(膜厚:300nm)とした以外は実
施例1と同様にして、薄膜トランジスタの転写を行っ
た。
【0240】(実施例9)照射光として、Kr−Fエキ
シマレーザ(波長:248nm)を用いた以外は実施例2
と同様にして、薄膜トランジスタの転写を行った。な
お、照射したレーザのエネルギー密度は、250mJ/c
m2、照射時間は、20nsecであった。
【0241】(実施例10)照射光として、Nd−YA
IGレーザ(波長:1068nm)を用いた以外は実施例
2と同様にして薄膜トランジスタの転写を行った。な
お、照射したレーザのエネルギー密度は、400mJ/c
m2、照射時間は、20nsecであった。
【0242】(実施例11)被転写層として、高温プロ
セス1000℃によるポリシリコン膜(膜厚80nm)の
薄膜トランジスタとした以外は実施例1と同様にして、
薄膜トランジスタの転写を行った。
【0243】(実施例12)転写体として、ポリカーボ
ネート(ガラス転移点:130℃)製の透明基板を用い
た以外は実施例1と同様にして、薄膜トランジスタの転
写を行った。
【0244】(実施例13)転写体として、AS樹脂
(ガラス転移点:70〜90℃)製の透明基板を用いた
以外は実施例2と同様にして、薄膜トランジスタの転写
を行った。
【0245】(実施例14)転写体として、ポリメチル
メタクリレート(ガラス転移点:70〜90℃)製の透
明基板を用いた以外は実施例3と同様にして、薄膜トラ
ンジスタの転写を行った。
【0246】(実施例15)転写体として、ポリエチレ
ンテレフタレート(ガラス転移点:67℃)製の透明基
板を用いた以外は、実施例5と同様にして、薄膜トラン
ジスタの転写を行った。
【0247】(実施例16)転写体として、高密度ポリ
エチレン(ガラス転移点:77〜90℃)製の透明基板
を用いた以外は実施例6と同様にして、薄膜トランジス
タの転写を行った。(実施例17)転写体として、ポリ
アミド(ガラス転移点:145℃)製の透明基板を用い
た以外は実施例9と同様にして、薄膜トランジスタの転
写を行った。
【0248】(実施例18)転写体として、エポキシ樹
脂(ガラス転移点:120℃)製の透明基板を用いた以
外は実施例10と同様にして、薄膜トランジスタの転写
を行った。
【0249】(実施例19)転写体として、ポリメチル
メタクリレート(ガラス転移点:70〜90℃)製の透
明基板を用いた以外は実施例11と同様にして、薄膜ト
ランジスタの転写を行った。
【0250】実施例1〜19について、それぞれ、転写
された薄膜トランジスタの状態を肉眼と顕微鏡とで視観
察したところ、いずれも、欠陥やムラがなく、均一に転
写がなされていた。
【0251】以上述べたように、本発明の転写技術を用
いれば、薄膜デバイス(被転写層)を種々の転写体へ転
写することが可能となる。例えば、薄膜を直接形成する
ことができないかまたは形成するのに適さない材料、成
形が容易な材料、安価な材料等で構成されたものや、移
動しにくい大型の物体等に対しても、転写によりそれを
形成することができる。
【0252】特に、転写体は、各種合成樹脂や融点の低
いガラス材のような、基板材料に比べ耐熱性、耐食性等
の特性が劣るものを用いることができる。そのため、例
えば、透明基板上に薄膜トランジスタ(特にポリシリコ
ンTFT)を形成した液晶ディスプレイを製造するに際
しては、基板として、耐熱性に優れる石英ガラス基板を
用い、転写体として、各種合成樹脂や融点の低いガラス
材のような安価でかつ加工のし易い材料の透明基板を用
いることにより、大型で安価な液晶ディスプレイを容易
に製造することができるようになる。このような利点
は、液晶ディスプレイに限らず、他のデバイスの製造に
ついても同様である。
【0253】また、以上のような利点を享受しつつも、
信頼性の高い基板、特に石英ガラス基板のような耐熱性
の高い基板に対し機能性薄膜のような被転写層を形成
し、さらにはパターニングすることができるので、転写
体の材料特性にかかわらず、転写体上に信頼性の高い機
能性薄膜を形成することができる。
【0254】また、このような信頼性の高い基板は、高
価であるが、それを再利用することも可能であり、よっ
て、製造コストも低減される。
【0255】
【図面の簡単な説明】
【図1】本発明の薄膜デバイスの転写方法の第1の実施
の形態における第1の工程を示す断面図である。
【図2】本発明の薄膜デバイスの転写方法の第1の実施
の形態における第2の工程を示す断面図である。
【図3】本発明の薄膜デバイスの転写方法の第1の実施
の形態における第3の工程を示す断面図である。
【図4】本発明の薄膜デバイスの転写方法の第1の実施
の形態における第4の工程を示す断面図である。
【図5】本発明の薄膜デバイスの転写方法の第1の実施
の形態における第5の工程を示す断面図である。
【図6】本発明の薄膜デバイスの転写方法の第1の実施
の形態における第6の工程を示す断面図である。
【図7】第1の基板(図1の基板100)のレーザー光
の波長に対する透過率の変化を示す図である。
【図8】本発明の薄膜デバイスの転写方法の第2の実施
の形態における第1の工程を示す断面図である。
【図9】本発明の薄膜デバイスの転写方法の第2の実施
の形態における第2の工程を示す断面図である。
【図10】本発明の薄膜デバイスの転写方法の第2の実
施の形態における第3の工程を示す断面図である。
【図11】本発明の薄膜デバイスの転写方法の第2の実
施の形態における第4の工程を示す断面図である。
【図12】本発明の薄膜デバイスの転写方法の第2の実
施の形態における第5の工程を示す断面図である。
【図13】本発明の薄膜デバイスの転写方法の第2の実
施の形態における第6の工程を示す断面図である。
【図14】本発明の薄膜デバイスの転写方法の第2の実
施の形態における第7の工程を示す断面図である。
【図15】本発明の薄膜デバイスの転写方法の第2の実
施の形態における第8の工程を示す断面図である。
【図16】本発明の薄膜デバイスの転写方法の第2の実
施の形態における第9の工程を示す断面図である。
【図17】本発明の薄膜デバイスの転写方法の第2の実
施の形態における第10の工程を示す断面図である。
【図18】本発明の薄膜デバイスの転写方法の第2の実
施の形態における第11の工程を示す断面図である。
【図19】(a),(b)は共に、本発明を用いて製造
されたマイクロコンピュータの斜視図である。
【図20】液晶表示装置の構成を説明するための図であ
る。
【図21】液晶表示装置の要部の断面構造を示す図であ
る。
【図22】液晶表示装置の要部の構成を説明するための
図である。
【図23】本発明を用いたアクティブマトリクス基板の
製造方法の第1の工程を示すデバイスの断面図である。
【図24】本発明を用いたアクティブマトリクス基板の
製造方法の第2の工程を示すデバイスの断面図である。
【図25】本発明を用いたアクティブマトリクス基板の
製造方法の第3の工程を示すデバイスの断面図である。
【図26】本発明を用いたアクティブマトリクス基板の
製造方法の第4の工程を示すデバイスの断面図である。
【図27】本発明を用いたアクティブマトリクス基板の
製造方法の第5の工程を示すデバイスの断面図である。
【図28】本発明の薄膜デバイスの転写方法の他の例を
説明すための図である。
【図29】本発明の薄膜デバイスの転写方法のさらに他
の例を説明すための図である。
【図30】本発明の薄膜デバイスの転写方法の変形例を
説明すための図である。
【図31】分離層をアモルファスシリコンにて形成した
場合の、アブレーションするに至る経緯の、分離層の光
吸収エネルギーと膜厚との相関を示す図である。
【図32】分離層へのビームスキャンの一例を示す平面
図である。
【図33】分離層であるアモルファスシリコン層の上
に、シリコン系介在層を介して光吸収層となるアモルフ
ァスシリコン層を配置した変形例を示す図である。
【図34】分離層の上に、分離層とは異なる材質のシリ
コン系光吸収層を配置した変形例を示す図である。
【図35】(A)〜(E)はそれぞれ、分離層の剥離時
に薄膜デバイスの変形または破壊を防止するための補強
層を配置した変形例を示す図である。
【符号の説明】
20(N) N回目のビーム照射領域 30 非照射領域(低照射領域) 100 基板 120 アモルファスシリコン層(レーザー吸収層) 126 シリコン系光吸収層 128 シリコン系介在層 130 シリコン系光吸収層 132 補強層 140 薄膜デバイス層 160 接着層 180 転写体

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 基板上の薄膜デバイスを含む被転写層を
    転写体に転写する方法であって、 前記基板上にアモルファスシリコン層を形成する第1工
    程と、 前記アモルファスシリコン層上に前記薄膜デバイスを含
    む前記被転写層を形成する第2工程と、 前記薄膜デバイスを含む前記被転写層を接着層を介して
    前記転写体に接合する第3工程と、 前記基板を介して前記アモルファスシリコン層に光を照
    射し、前記アモルファスシリコン層の層内および/また
    は界面において剥離を生じさせて、前記基板と前記被転
    写層との結合力を低下させる第4工程と、 前記基板を前記アモルファスシリコン層から離脱させる
    第5工程と、 を有し、 前記第2工程にて形成される前記被転写層は薄膜トラン
    ジスタを含み、前記第1工程にて形成される前記アモル
    ファスシリコン層の膜厚は、前記第2工程にて形成され
    る前記薄膜トランジスタのチャネル層の膜厚よりも薄く
    形成されることを特徴とする薄膜デバイスの転写方法。
  2. 【請求項2】 基板上の薄膜デバイスを含む被転写層を
    転写体に転写する方法であって、 前記基板上に25nm以下の膜厚にてアモルファスシリ
    コン層を形成する第1工程と、 前記アモルファスシリコン層上に前記薄膜デバイスを含
    む前記被転写層を形成する第2工程と、 前記薄膜デバイスを含む前記被転写層を接着層を介して
    前記転写体に接合する第3工程と、 前記基板を介して前記アモルファスシリコン層に光を照
    射し、前記アモルファスシリコン層の層内および/また
    は界面において剥離を生じさせて、前記基板と前記被転
    写層との結合力を低下させる第4工程と、 前記基板を前記アモルファスシリコン層から離脱させる
    第5工程と、 を有することを特徴とする薄膜デバイスの転写方法。
  3. 【請求項3】 請求項2において、 前記第2工程では、前記アモルファスシリコン層の膜厚
    を、11nm以下の膜厚にて形成することを特徴とする
    薄膜デバイスの転写方法。
  4. 【請求項4】 請求項1乃至3のいずれかにおいて、 前記第2工程では、低圧気相成長法にて前記アモルファ
    スシリコン層を形成することを特徴とする薄膜デバイス
    の転写方法。
  5. 【請求項5】 基板上の薄膜デバイスを含む被転写層を
    転写体に転写する方法であって、 前記基板上に、分離層を形成する工程と、 前記分離層上にシリコン系光吸収層を形成する工程と、 前記シリコン系光吸収層上に前記薄膜デバイスを含む前
    記被転写層を形成する工程と、 前記薄膜デバイスを含む前記被転写層を接着層を介して
    前記転写体に接合する工程と、 前記基板を介して前記分離層に光を照射し、前記分離層
    の層内および/または界面にて剥離を生じさせる工程
    と、 前記基板を前記分離層から離脱させる工程と、 を有することを特徴とする薄膜デバイスの転写方法。
  6. 【請求項6】 請求項5において、 前記分離層及び前記光吸収層はアモルファスシリコンに
    て形成され、 前記分離層及び前記光吸収層間に、シリコン系の介在層
    を形成する工程をさらに設けたことを特徴とする薄膜デ
    バイスの転写方法。
  7. 【請求項7】 基板上の薄膜デバイスを含む被転写層を
    転写体に転写する方法であって、 前記基板上に分離層を形成する第1工程と、 前記分離層上に前記薄膜デバイスを含む前記被転写層を
    形成する第2工程と、 前記薄膜デバイスを含む前記被転写層を接着層を介して
    前記転写体に接合する第3工程と、 前記基板を介して前記分離層に光を照射し、前記分離層
    の層内および/または界面にて剥離を生じさせる第4工
    程と、 前記基板を前記分離層から離脱させる第5工程と、 を有し、 前記第4工程では、前記分離層の層内および/または界
    面にて剥離を生じた際に前記分離層の上層に作用する応
    力を、前記分離層の上層が有する耐力により受けとめ
    て、前記分離層の上層の変形または破壊を防止すること
    を特徴とする薄膜デバイスの転写方法。
  8. 【請求項8】 請求項7において、 前記第4工程の実施前に、前記分離層の上層となるいず
    れかの位置にて、前記耐力を確保するための補強層を形
    成する工程を、さらに有することを特徴とする薄膜デバ
    イスの転写方法。
  9. 【請求項9】 請求項1乃至8のいずれかにおいて、 請求項1乃至8のいずれかに記載の転写方法を複数回実
    行して、前記基板よりも大きい前記転写体上に、複数の
    被転写層を転写することを特徴とする薄膜デバイスの転
    写方法。
  10. 【請求項10】 請求項1乃至8のいずれかにおいて、 請求項1乃至8のいずれかに記載の転写方法を複数回実
    行して、前記転写体上に、薄膜デバイスの設計ルールの
    レベルが異なる複数の被転写層を転写することを特徴と
    する薄膜デバイスの転写方法。
  11. 【請求項11】 請求項1乃至10のいずれかに記載の
    転写方法を用いて前記転写体に転写されてなる薄膜デバ
    イス。
  12. 【請求項12】 請求項11において、 前記薄膜デバイスは、薄膜トランジスタ(TFT)であ
    ることを特徴とする薄膜デバイス。
  13. 【請求項13】 請求項1乃至10のいずれかに記載の
    転写方法を用いて前記転写体に転写された薄膜デバイス
    を含んで構成される薄膜集積回路装置。
  14. 【請求項14】 マトリクス状に配置された薄膜トラン
    ジスタ(TFT)と、その薄膜トランジスタの一端に接
    続された画素電極とを含んで画素部が構成されるアクテ
    ィブマトリクス基板であって、 請求項1乃至10のいずれかに記載の方法を用いて前記
    画素部の薄膜トランジスタを転写することにより製造さ
    れたアクティブマトリクス基板。
  15. 【請求項15】 マトリクス状に配置された走査線と信
    号線とに接続される薄膜トランジスタ(TFT)と、そ
    の薄膜トランジスタの一端に接続された画素電極とを含
    んで画素部が構成され、かつ、前記走査線および前記信
    号線に信号を供給するためのドライバ回路を内蔵するア
    クティブマトリクス基板であって、 請求項10に記載の方法を用いて形成された、第1の設
    計ルールレベルの前記画素部の薄膜トランジスタおよび
    第2の設計ルールレベルの前記ドライバ回路を構成する
    薄膜トランジスタを具備するアクティブマトリクス基
    板。
  16. 【請求項16】 請求項14又は15に記載のアクティ
    ブマトリクス基板を用いて製造された液晶表示装置。
JP24219897A 1996-08-27 1997-08-22 薄膜デバイスの転写方法 Expired - Fee Related JP3809712B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24219897A JP3809712B2 (ja) 1996-08-27 1997-08-22 薄膜デバイスの転写方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP22564396 1996-08-27
JP19308297 1997-07-03
JP9-193082 1997-07-03
JP24219897A JP3809712B2 (ja) 1996-08-27 1997-08-22 薄膜デバイスの転写方法
JP8-225643 1997-08-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006021339A Division JP4525603B2 (ja) 1996-08-27 2006-01-30 薄膜トランジスタの転写方法

Publications (2)

Publication Number Publication Date
JPH1174533A true JPH1174533A (ja) 1999-03-16
JP3809712B2 JP3809712B2 (ja) 2006-08-16

Family

ID=27326715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24219897A Expired - Fee Related JP3809712B2 (ja) 1996-08-27 1997-08-22 薄膜デバイスの転写方法

Country Status (1)

Country Link
JP (1) JP3809712B2 (ja)

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010011182A (ko) * 1999-07-26 2001-02-15 김대식 재료막 제조 방법
JP2001057432A (ja) * 1999-08-18 2001-02-27 Seiko Epson Corp 薄膜素子の転写方法
JP2001356710A (ja) * 2000-06-16 2001-12-26 Kyodo Printing Co Ltd アクティブマトリックス層および転写方法
JP2003162231A (ja) * 2001-11-26 2003-06-06 Sony Corp 素子の製造方法、素子の配列方法及び画像表示装置の製造方法
JP2004111905A (ja) * 2002-09-13 2004-04-08 Ind Technol Res Inst アクティブ型プラスチックパネルディスプレイの製造方法
JP2004173841A (ja) * 2002-11-26 2004-06-24 Seiko Epson Corp 本人照合装置、カード型情報記録媒体及びそれを用いた情報処理システム
JP2004519866A (ja) * 2001-04-03 2004-07-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ フレキシブルな基板を有するマトリクスアレイデバイス
JP2004247405A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
US6814832B2 (en) 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP2004341557A (ja) * 2004-08-23 2004-12-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6887650B2 (en) 2001-07-24 2005-05-03 Seiko Epson Corporation Transfer method, method of manufacturing thin film devices, method of manufacturing integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, ic card, and electronic appliance
JP2005157324A (ja) * 2003-10-28 2005-06-16 Semiconductor Energy Lab Co Ltd 光学フィルムの作製方法
US6917063B2 (en) 2002-08-19 2005-07-12 Seiko Epson Corporation Ferroelectric memory and method of fabricating the same
JP2006303166A (ja) * 2005-04-20 2006-11-02 Seiko Epson Corp 薄膜素子の製造方法、薄膜素子、及び電子機器
US7253087B2 (en) 2003-05-23 2007-08-07 Seiko Epson Corporation Method of producing thin-film device, electro-optical device, and electronic apparatus
JP2007305678A (ja) * 2006-05-09 2007-11-22 Seiko Epson Corp 積層体の製造方法、電気光学装置及び電子機器
US7302088B2 (en) 2002-07-12 2007-11-27 Seiko Epson Corporation Personal verification device, card-type information storage medium, and information processing system using the same
US7303942B2 (en) 2002-12-26 2007-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
US7943440B2 (en) 2008-12-11 2011-05-17 Samsung Electro-Mechanics Co., Ltd. Fabrication method of thin film device
US8048251B2 (en) 2003-10-28 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
JP4820520B2 (ja) * 2000-02-22 2011-11-24 エヌエックスピー ビー ヴィ 担体基板上の音響反射層に音響共振子を備えた圧電フィルタの製造方法
JP4843175B2 (ja) * 2000-02-22 2011-12-21 エヌエックスピー ビー ヴィ 半導体素子および圧電フィルタを備えたハイブリッド集積回路を製造する方法
JP2013513963A (ja) * 2009-12-15 2013-04-22 ソイテック 基板を再利用する方法
JP2014501018A (ja) * 2010-09-29 2014-01-16 ポスコ ロール状の母基板を利用したフレキシブル電子素子の製造方法、フレキシブル電子素子及びフレキシブル基板
JP2016027408A (ja) * 2001-11-30 2016-02-18 株式会社半導体エネルギー研究所 乗物
JP2016038556A (ja) * 2014-08-11 2016-03-22 株式会社ジャパンディスプレイ フレキシブル表示装置の製造方法
JP2016131162A (ja) * 2016-04-25 2016-07-21 株式会社半導体エネルギー研究所 電子機器の作製方法
JP2017010943A (ja) * 2016-10-03 2017-01-12 株式会社半導体エネルギー研究所 電子機器の作製方法
JP2017108147A (ja) * 2017-01-17 2017-06-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2019023739A (ja) * 2013-12-02 2019-02-14 株式会社半導体エネルギー研究所 装置
JP2019186561A (ja) * 2016-04-07 2019-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法及び表示装置
CN113161479A (zh) * 2021-03-08 2021-07-23 复旦大学 一种剥离式自支撑的神经突触仿生器件的制备方法

Cited By (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010011182A (ko) * 1999-07-26 2001-02-15 김대식 재료막 제조 방법
JP2001057432A (ja) * 1999-08-18 2001-02-27 Seiko Epson Corp 薄膜素子の転写方法
JP4843175B2 (ja) * 2000-02-22 2011-12-21 エヌエックスピー ビー ヴィ 半導体素子および圧電フィルタを備えたハイブリッド集積回路を製造する方法
JP4820520B2 (ja) * 2000-02-22 2011-11-24 エヌエックスピー ビー ヴィ 担体基板上の音響反射層に音響共振子を備えた圧電フィルタの製造方法
JP2001356710A (ja) * 2000-06-16 2001-12-26 Kyodo Printing Co Ltd アクティブマトリックス層および転写方法
JP2004519866A (ja) * 2001-04-03 2004-07-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ フレキシブルな基板を有するマトリクスアレイデバイス
US6814832B2 (en) 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
US6887650B2 (en) 2001-07-24 2005-05-03 Seiko Epson Corporation Transfer method, method of manufacturing thin film devices, method of manufacturing integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, ic card, and electronic appliance
JP2003162231A (ja) * 2001-11-26 2003-06-06 Sony Corp 素子の製造方法、素子の配列方法及び画像表示装置の製造方法
US9493119B2 (en) 2001-11-30 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Vehicle, display device and manufacturing method for a semiconductor device
US10325940B2 (en) 2001-11-30 2019-06-18 Semiconductor Energy Laboratory Co., Ltd. Vehicle, display device and manufacturing method for a semiconductor device
US10629637B2 (en) 2001-11-30 2020-04-21 Semiconductor Energy Laboratory Co., Ltd. Vehicle, display device and manufacturing method for a semiconductor device
JP2016027408A (ja) * 2001-11-30 2016-02-18 株式会社半導体エネルギー研究所 乗物
US10957723B2 (en) 2001-11-30 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Vehicle, display device and manufacturing method for a semiconductor device
US7302088B2 (en) 2002-07-12 2007-11-27 Seiko Epson Corporation Personal verification device, card-type information storage medium, and information processing system using the same
US6917063B2 (en) 2002-08-19 2005-07-12 Seiko Epson Corporation Ferroelectric memory and method of fabricating the same
JP2004111905A (ja) * 2002-09-13 2004-04-08 Ind Technol Res Inst アクティブ型プラスチックパネルディスプレイの製造方法
JP2004173841A (ja) * 2002-11-26 2004-06-24 Seiko Epson Corp 本人照合装置、カード型情報記録媒体及びそれを用いた情報処理システム
US7564139B2 (en) 2002-12-26 2009-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7303942B2 (en) 2002-12-26 2007-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101031983B1 (ko) 2002-12-26 2011-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이의 제조 방법
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP4574118B2 (ja) * 2003-02-12 2010-11-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2004247405A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
US7253087B2 (en) 2003-05-23 2007-08-07 Seiko Epson Corporation Method of producing thin-film device, electro-optical device, and electronic apparatus
US10634944B2 (en) 2003-10-28 2020-04-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
US8048251B2 (en) 2003-10-28 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
US8981641B2 (en) 2003-10-28 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
JP2005157324A (ja) * 2003-10-28 2005-06-16 Semiconductor Energy Lab Co Ltd 光学フィルムの作製方法
US9927653B2 (en) 2003-10-28 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
JP2004341557A (ja) * 2004-08-23 2004-12-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2006303166A (ja) * 2005-04-20 2006-11-02 Seiko Epson Corp 薄膜素子の製造方法、薄膜素子、及び電子機器
JP2007305678A (ja) * 2006-05-09 2007-11-22 Seiko Epson Corp 積層体の製造方法、電気光学装置及び電子機器
US7943440B2 (en) 2008-12-11 2011-05-17 Samsung Electro-Mechanics Co., Ltd. Fabrication method of thin film device
JP2013513963A (ja) * 2009-12-15 2013-04-22 ソイテック 基板を再利用する方法
US8921239B2 (en) 2009-12-15 2014-12-30 Soitec Process for recycling a substrate
JP2014501018A (ja) * 2010-09-29 2014-01-16 ポスコ ロール状の母基板を利用したフレキシブル電子素子の製造方法、フレキシブル電子素子及びフレキシブル基板
US10879331B2 (en) 2013-12-02 2020-12-29 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10872947B2 (en) 2013-12-02 2020-12-22 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US11672148B2 (en) 2013-12-02 2023-06-06 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10355067B2 (en) 2013-12-02 2019-07-16 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US11004925B2 (en) 2013-12-02 2021-05-11 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10312315B2 (en) 2013-12-02 2019-06-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP2019023739A (ja) * 2013-12-02 2019-02-14 株式会社半導体エネルギー研究所 装置
US10763322B2 (en) 2013-12-02 2020-09-01 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10854697B2 (en) 2013-12-02 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP2016038556A (ja) * 2014-08-11 2016-03-22 株式会社ジャパンディスプレイ フレキシブル表示装置の製造方法
JP2019186561A (ja) * 2016-04-07 2019-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法及び表示装置
US11296132B2 (en) 2016-04-07 2022-04-05 Semiconductor Energy Laboratory Co., Ltd. Peeling method and manufacturing method of flexible device
US11791350B2 (en) 2016-04-07 2023-10-17 Semiconductor Energy Laboratory Co., Ltd. Peeling method and manufacturing method of flexible device
JP2016131162A (ja) * 2016-04-25 2016-07-21 株式会社半導体エネルギー研究所 電子機器の作製方法
JP2017010943A (ja) * 2016-10-03 2017-01-12 株式会社半導体エネルギー研究所 電子機器の作製方法
JP2017108147A (ja) * 2017-01-17 2017-06-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN113161479A (zh) * 2021-03-08 2021-07-23 复旦大学 一种剥离式自支撑的神经突触仿生器件的制备方法

Also Published As

Publication number Publication date
JP3809712B2 (ja) 2006-08-16

Similar Documents

Publication Publication Date Title
JP3809712B2 (ja) 薄膜デバイスの転写方法
JP4619462B2 (ja) 薄膜素子の転写方法
KR100494479B1 (ko) 액티브 매트릭스 기판의 제조 방법
JP3809733B2 (ja) 薄膜トランジスタの剥離方法
US6645830B2 (en) Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device and liquid crystal display device produced by the same
JP2001189460A (ja) 薄膜デバイスの転写・製造方法
JPH10125930A (ja) 剥離方法
JP3809710B2 (ja) 薄膜素子の転写方法
JPH10206896A (ja) アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置
JP4619644B2 (ja) 薄膜素子の転写方法
JP3849683B2 (ja) 薄膜トランジスタの剥離方法
JPH10177187A (ja) 転写された薄膜構造ブロック間の電気的導通をとる方法,アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶装置
JP4525603B2 (ja) 薄膜トランジスタの転写方法
JP4619645B2 (ja) 薄膜素子の転写方法
JP3809833B2 (ja) 薄膜素子の転写方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060130

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060515

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110602

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110602

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120602

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120602

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120602

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130602

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130602

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130602

Year of fee payment: 7

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130602

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130602

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees